TW201904104A - 顯示裝置 - Google Patents

顯示裝置 Download PDF

Info

Publication number
TW201904104A
TW201904104A TW107115471A TW107115471A TW201904104A TW 201904104 A TW201904104 A TW 201904104A TW 107115471 A TW107115471 A TW 107115471A TW 107115471 A TW107115471 A TW 107115471A TW 201904104 A TW201904104 A TW 201904104A
Authority
TW
Taiwan
Prior art keywords
layer
oxide semiconductor
gate electrode
electrode
display device
Prior art date
Application number
TW107115471A
Other languages
English (en)
Other versions
TWI778058B (zh
Inventor
田中榮
Original Assignee
日商三國電子有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商三國電子有限公司 filed Critical 日商三國電子有限公司
Publication of TW201904104A publication Critical patent/TW201904104A/zh
Application granted granted Critical
Publication of TWI778058B publication Critical patent/TWI778058B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H10K50/171—Electron injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/856—Arrangements for extracting light from the devices comprising reflective means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/878—Arrangements for extracting light from the devices comprising reflective means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Abstract

一種顯示裝置，包含：一電晶體，包含一氧化物半導體層、一第一閘極電極、一第一絕緣層及一透明導電層；及一有機EL元件，包含具有透光性之一第一電極、一第二電極、一發光層及一電子傳輸層。第一閘極電極包含與氧化物半導體層重疊之區域，第一絕緣層設於第一閘極電極與氧化物半導體層之間，透明導電層設於第一絕緣層與氧化物半導體層之間且包含與氧化物半導體層連接之區域，第一電極包含與第二電極重疊之區域，發光層設於第一電極與第二電極之間，電子傳輸層設於第一電極與發光層之間，第一電極係從透明導電層連續設置。

Description

顯示裝置
本發明係關於顯示裝置的構造及製造方法。本發明之一實施例係關於設於顯示裝置之像素的電晶體及顯示元件的構造以及該等之製造方法。
主動矩陣型顯示裝置係在各個像素設有顯示元件及驅動顯示元件的電晶體。作為該顯示元件，適用液晶元件及有機電致發光元件（以下亦稱「有機EL元件」），液晶元件係在一組電極間設有液晶層，有機電致發光元件係在被稱為陰極及陽極之電極間設置包含有機電致發光材料的層；作為該電晶體，適用薄膜電晶體，其使用非晶矽半導體、多晶矽半導體、以及近年來使用氧化物半導體。
例如日本特開第2007-053286號公報揭示一種設有驅動電晶體的顯示裝置，該驅動電晶體具有有機EL元件、由矽形成的半導體層、閘極絕緣層及閘極電極。又例如日本特開第2014-154382號公報揭示一種顯示裝置，係使用氧化物半導體一體地形成有機EL元件以及驅動該有機EL元件之電晶體。
本發明之一實施例的顯示裝置，包含：一電晶體，包含一氧化物半導體層、一第一閘極電極、一第一絕緣層及一透明導電層；及一有機EL元件，包含具有透光性之一第一電極、一第二電極、一發光層及一電子傳輸層。該第一閘極電極包含與該氧化物半導體層重疊之區域，該第一絕緣層設於該第一閘極電極與該氧化物半導體層之間，該透明導電層設於該第一絕緣層與該氧化物半導體層之間且包含與該氧化物半導體層連接之區域，該第一電極包含與該第二電極重疊之區域，該發光層設於該第一電極與該第二電極之間，該電子傳輸層設於該第一電極與該發光層之間，該第一電極係從該透明導電層連續設置。
以下參照圖式說明本發明之實施例。惟，本發明包含多種不同態樣，不限定於以下例示之實施例來解釋。
附加於本說明書之圖式係用以使說明更加明確，與實際態樣相比，會概略地表示各部位的寬度、厚度、形狀等，但其僅作為一例，不一定會限定本發明之內容。又，本發明中，某一圖式記載之特定要素與其他圖式記載之特定要素相同或為對應關係時，會附加相同符號（或以符號記載之數字後加上a、b等之符號）而適當省略重複說明。並且，對各要素附加之「第一」、「第二」等文字係便於區別各要素之標識，若無特別說明則無其他意義。
本說明書中，某一構件或區域在其他構件或區域之「上（或下）」的情況下，若無特別限定，則不僅包含在其他構件或區域的正上方（或正下方）之情況，亦包含在其他構件或區域的上方（或下方）之情況。換言之，亦包含在其他構件或區域的上方（或下方）與某一構件或區域之間包含其他構成要素之情況。
另外，為了提高顯示裝置的生產性，需要縮短從加入透明絕緣物基板至主動矩陣元件基板完成為止的時間。然而，以使用多晶矽之電晶體欲製作具有互補式電路之主動矩陣元件基板時，需要8片以上的光罩。又，以雷射退火製作之多晶矽膜的結晶性不均，若作為驅動電晶體使用則有使顯示品質惡化的問題。
另一方面，使用氧化物半導體的電晶體係需要精密地控制載子濃度。氧化物半導體係由數個金屬氧化物形成之化合物半導體的一種，故在製造步驟中需要控制組成、氧空缺及雜質。另外，設置背閘極係可有效地由裝置構造控制通道的載子濃度，但有構造變得複雜，製造時所需之光罩數量增加的問題。
使用氧化物半導體的驅動電晶體之情況下，為了將汲極連接有機EL元件的陰極，有機EL元件的電子傳輸層需要比發光層先形成，亦即形成所謂的逆積構造，但此情況下會有無法得到與從電洞傳輸層積層之順積構造同等的特性這樣的問題。以下所述幾個實施例中，揭示可以解決上述一或多個問題之顯示裝置的一態樣。
［第一實施例］1-1、電晶體的構造：第1圖係以截面圖表示本發明之一實施例的電晶體100a的構造。電晶體100a包含設置在具有絕緣表面之基板102的第一閘極電極104、第一絕緣層106、氧化物半導體層112、第二絕緣層114及第二閘極電極116。
氧化物半導體層112的其中一面旁（基板102方面）配置第一閘極電極104。氧化物半導體層112與第一閘極電極104之間配置第一絕緣層106。氧化物半導體層112的另一面旁（基板102的相反方面）配置第二閘極電極116。氧化物半導體層112與第二閘極電極116之間配置第二絕緣層114。第一閘極電極104及第二閘極電極116係配置成包含將第一絕緣層106、氧化物半導體層112及第二絕緣層114包夾且重疊之區域。電晶體100a係在氧化物半導體層112與第一閘極電極104及第二閘極電極116重疊之區域形成通道。第一絕緣層106在氧化物半導體層112與第一閘極電極104重疊之區域中作為閘極絕緣膜來發揮功能，第二絕緣層114在氧化物半導體層112與第二閘極電極116重疊之區域中作為閘極絕緣膜來發揮功能。
氧化物半導體層112與第一絕緣層106之間配置有第一透明導電層108a及第二透明導電層108b。第一透明導電層108a及第二透明導電層108b設置成連接氧化物半導體層112。第一透明導電層108a的一端與第二透明導電層108b的一端配置成與第一閘極電極104及第二閘極電極116重疊。第一透明導電層108a及第二透明導電層108b的其中一個作為源極區域，另一個作為汲極區域來發揮功能。根據第1圖所示之構造，第一透明導電層108a及第二透明導電層108b的一端配置成與第一閘極電極104及第二閘極電極116重疊，藉此則不會在氧化物半導體層112形成偏移（offset）區（高電阻之區域），故可提升導通電流。
第一導線110a連接設置在第一透明導電層108a，第二導線110b連接設置在第二透明導電層108b。第一導線110a配置在第一透明導電層108a與氧化物半導體層112之間，第二導線110b配置在第二透明導電層108b與氧化物半導體層112之間。藉由將第一導線110a及第二導線110b分別連接設置第一透明導電層108a及第二透明導電層108b，可以如下述地減少微影步驟的次數。根據本實施例之電晶體100a，氧化物半導體層112中形成通道的區域係遠離第一導線110a及第二導線110b，藉此防止用於導線材料之金屬的汙染。
1-2、電晶體的作動、功能說明：電晶體100a係在氧化物半導體層112的一邊配置有第一閘極電極104，另一邊配置有第二閘極電極116。此構造中，藉由對第一閘極電極104及第二閘極電極116之其中一個給予一定的電位（固定電位），可作為背閘極使用。電晶體100a實質上為n通道型，因此，例如可以對第一閘極電極104及第二閘極電極116之其中一個給予比源極電位更低的電位，使其作為背閘極來作動。藉此，可以控制電晶體100a的閾值電壓。又，藉由對第一閘極電極104及第二閘極電極116給予相同閘極電壓，可使電晶體100a作為雙閘極電晶體來作動。藉此，電晶體100a可謀求提升導通電流、提升頻率特性。
1-3、氧化物半導體層：氧化物半導體層112的元素包含選自銦（In）、鋅（Zn）、鎵（Ga）、錫（Sn）、鋁（Al）及鎂（Mg）之中的一種或數種。例如，形成氧化物半導體層112之氧化物半導體材料適合使用展現半導體特性之四元氧化物材料、三元氧化物材料、二元氧化物材料及單元氧化物材料。例如，四元氧化物材料可使用In2 O3 -Ga2 O3 -SnO2 -ZnO系氧化物材料；三元氧化物材料可使用In2 O3 -Ga2 O3 -ZnO系氧化物材料、In2 O3 -SnO2 -ZnO系氧化物材料、In2 O3 -Al2 O3 -ZnO系氧化物材料、Ga2 O3 -SnO2 -ZnO系氧化物材料、Ga2 O3 -Al2 O3 -ZnO系氧化物材料、SnO2 -Al2 O3 -ZnO系氧化物材料；二元氧化物材料可使用In2 O3 -ZnO系氧化物材料、SnO2 -ZnO系氧化物材料、Al2 O3 -ZnO系氧化物材料、MgO-ZnO系氧化物材料、SnO2 -MgO系氧化物材料、In2 O3 -MgO系氧化物材料；單元氧化物材料可使用In2 O3 系金屬氧化物材料、SnO2 系金屬氧化物材料、ZnO系金屬氧化物材料等。又，上述氧化物半導體可包含矽（Si）、鎳（Ni）、鎢（W）、鉿（Hf）、鈦（Ti）。又例如，上述所示之In-Ga-Zn-O系氧化物材料係至少包含In、Ga及Zn之氧化物材料，不特別限制其組成配比。又，若以其他方式表示，則氧化物半導體層112可以使用以化學式InMO3 (ZnO)m （m＞0）表示之薄膜。在此，M為選自Ga、Al、Mg、Ti、Ta、W、Hf及Si之中的一個或數個金屬元素。又，上述四元氧化物材料、三元氧化物材料、二元氧化物材料及單元氧化物材料所包含的氧化物不限定於化學計量比之組成者，亦可由具有偏離化學計量比之組成的氧化物材料構成。
氧化物半導體層112係以濺鍍法製作。例如，氧化物半導體層112係可以使用對應於上述四元氧化物材料、三元氧化物材料、二元氧化物材料及單元氧化物材料之濺鍍靶材，並使用氬（Ar）、氙（Xe）等惰性氣體或惰性氣體與氧（O2 ）之混合氣體作為濺鍍氣體來製作。
氧化物半導體層112為了形成電晶體100a的通道層，載子濃度較佳為1×1015 /cm3 ～5×1018 /cm3 程度。氧化物半導體層112的載子濃度若在此範圍，則可以實現常閉型電晶體。又，可以得到107 ～1010 程度之導通電流與關閉電流的比（開關電流比）。
1-4、透明導電層：第一透明導電層108a及第二透明導電層108b係使用具有導電性之金屬氧化物材料、金屬氮化物材料或金屬氮氧化物材料來製作。金屬氧化物材料可使用氧化銦錫（In2 O3 ･SnO2 ：ITO）、氧化銦鋅（In2 O3 ･ZnO：IZO）、氧化錫（SnO2 ）。這樣的金屬材料可以與氧化物半導體層112形成良好的歐姆接觸。
又，第一透明導電層108a及第二透明導電層108b的金屬氧化物材料可以使用氧化鈦（TiOx ）等，金屬氮化物材料可以使用氮化鈦（TiNx ）、氮化鋯（ZrNx ）等，金屬氮氧化物材料可以使用氮氧化鈦（TiOx Ny ）、氮氧化鉭（TaOx Ny ）、氮氧化鋯（ZrOx Ny ）、氮氧化鉿（HfOx Ny ）等。又，可以對該等金屬氧化物材料、金屬氮化物材料、金屬氮氧化物材料添加提升導電性的微量金屬元素。例如可使用摻雜鈮之氧化鈦（TiOx:Nb）。藉由使用這樣的金屬氧化物材料、金屬氮化物材料、金屬氮氧化物材料，在與第一導線110a及第二導線110b接觸之情況下亦可確保穩定性。亦即，藉由使用這樣的金屬氧化物材料、金屬氮化物材料、金屬氮氧化物材料，可以防止與具有低電位之鋁（Al）發生氧化還原反應（局部的電池反應）。
1-5、絕緣層：第一絕緣層106及第二絕緣層114係使用無機絕緣材料來形成。無機絕緣材料可以使用氧化矽、氮化矽、氮氧化矽、氧化鋁等。第一絕緣層106及第二絕緣層114具有該等無機絕緣材料形成之膜的單層或多層積層構造。例如，可以使用由基板102積層氮化矽膜及氧化矽膜之構造作為第一絕緣層106。又，可以使用由氧化物半導體層112積層氧化矽膜及氮化矽膜之構造作為第二絕緣層114。第一絕緣層106及第二絕緣層114藉由像這樣積層數種無機絕緣膜，可以緩和內部應力的作用，又可提升對水蒸氣等之隔絕性。
另外，第一絕緣層106及第二絕緣層114與氧化物半導體層112相接的面較佳為氧化矽膜、氮氧化矽膜、氧化鋁膜。藉由氧化物的絕緣膜設置為與氧化物半導體層112相接（換言之，不使氮化物的絕緣膜設置為與氧化物半導體層112相接），可以減少在氧化物半導體層112使施體產生之氫等雜質的擴散。又，藉由氧化物的絕緣膜設置為與氧化物半導體層112相接，可以防止在氧化物半導體層112產生因氧空缺所導致的缺陷（施體）。
1-6、閘極電極：第一閘極電極104及第二閘極電極116係使用鋁（Al）、鉬（Mo）、鎢（W）、鋯（Zr）等金屬材料來製作。例如，第一閘極電極104及第二閘極電極116係使用鋁（Al）、鉬鎢（MoW）合金等之膜來製作。又，第一閘極電極104及第二閘極電極116亦可使用鋁合金、銅合金或銀合金來製作。鋁合金可以使用鋁釹合金（Al－Nd）、鋁釹鎳合金（Al－Nd－Ni）、鋁碳鎳合金（Al－C－Ni）、銅鎳合金（Cu－Ni）等。並且，第一閘極電極104及第二閘極電極116亦可用氧化銦錫（ITO）、氧化銦鋅（IZO）、氧化鋅（ZnO）等透明導電膜來形成。
1-7、導線：第一導線110a及第二導線110b係使用鋁（Al）、銅（Cu）等導電率高的金屬材料。例如，第一導線110a及第二導線110b係使用鋁合金、銅合金或銀合金來製作。鋁合金可以使用鋁釹合金（Al－Nd）、鋁鈦合金（Al－Ti）、鋁矽合金（Al－Si）、鋁釹鎳合金（Al－Nd－Ni）、鋁碳鎳合金（Al－C－Ni）、銅鎳合金（Cu－Ni）等。使用如此之金屬材料，則可以具有耐熱性，同時減低導線電阻。
1-8、製造方法：接著說明電晶體100a的製造步驟。第2A圖表示在基板102上形成閘極電極104之階段。基板102係例如使用透明絕緣物基板。透明絕緣物基板係使用例如鋁矽酸玻璃、鋁硼矽酸玻璃等無鹼玻璃基板、石英基板。
首先，基板102的一表面形成第一導電膜103。之後，第一導電膜103上以微影步驟形成光阻遮罩，藉由蝕刻加工形成第一閘極電極104。第一導電膜103的厚度不特別限定，例如製作為100nm～2000nm程度之膜厚度。在截面圖中，第一閘極電極104的端面較佳形成為錐狀。第一閘極電極104藉由在端面具有錐狀，可以確實地被第一絕緣層106覆蓋。因此，用以形成第一閘極電極104之蝕刻步驟中，較佳為一邊蝕刻光阻遮罩一邊對第一導電膜103進行異向性蝕刻，即所謂的錐狀蝕刻（taper etching）。形成第一閘極電極104後殘留的光阻遮罩係藉由剝離液處理、灰化處理（ashing）來去除。
第2B圖表示在第一閘極電極104的上層形成第一絕緣層106、第二導電膜107及第三導電膜109之階段。由第二導電膜107形成第一透明導電層108a及第二透明導電層108b，由第三導電膜109形成第一導線110a及第二導線110b。第一絕緣層106係以無機絕緣膜來形成。例如，藉由電漿CVD（chemical vapor deposition）法，將選自氧化矽膜、氮化矽膜及氮氧化矽膜中之一種或數種的膜成膜作為第一絕緣層106。又，為了製作氧化鋁膜作為第一絕緣層106，係使用氧化鋁之濺鍍靶材以濺鍍法成膜。第一絕緣層106作為閘極絕緣層使用。因此，第一絕緣層106的膜厚度係成膜為100nm～500nm程度之膜厚度。
形成第一透明導電層108a及第二透明導電層108b之第二導電膜107，係藉由濺鍍法將具有導電性之金屬氧化物材料、金屬氮化物材料或金屬氮氧化物材料的覆膜成膜來製作。例如，形成第一透明導電層108a及第二透明導電層108b之第二導電膜107係以具有導電性且膜厚度為30nm～200nm之金屬氧化物膜來製作。又，形成第一導線110a及第二導線110b之第三導電膜109係藉由濺鍍法製作金屬材料或合金材料的膜。形成第一導線110a及第二導線110b之第三導電膜109為了謀求低電阻化，係藉由200nm～2000nm之金屬膜製作。
第3A圖表示將第一導線110a、第二導線110b、第一透明導電層108a及第二透明導電層108b成形之微影步驟。在此適用多色調曝光法（半色調曝光法），藉由一片光罩形成第一導線110a、第二導線110b、第一透明導電層108a及第二透明導電層108b的圖案。
在第三導電膜109上形成正型的光阻膜205。光阻膜205的曝光係使用多色調光罩201。多色調光罩201已知有灰階光罩及半色調光罩，灰階光罩係設置曝光機之解析度以下的狹縫作為多色調光罩圖案203，該狹縫部遮蓋一部分的光而實現半曝光，半色調光罩係利用半透膜實現半曝光，本實施例可使用二者的多色調光罩201。藉由使用多色調光罩201曝光，在光阻膜205形成曝光部分、半曝光部分、未曝光部分這三種部分。
之後，如第3B圖所示，藉由將光阻膜205顯影，形成具有不同厚度之區域的光阻遮罩207a。第3B圖表示的態樣，係光阻遮罩207a對應於形成第一導線110a及第二導線110b之區域的部分的膜厚度較厚，其以外的區域相對地較薄。
使用光阻遮罩207a蝕刻第三導電膜109及第二導電膜107。蝕刻的條件不特別限制，例如以金屬材料形成之第三導電膜109進行使用混酸蝕刻液之濕式蝕刻，以金屬氧化物材料形成之第二導電膜107進行使用氯系氣體之乾式蝕刻。在此階段形成第一透明導電層108a及第二透明導電層108b。在此蝕刻之後，藉由灰化處理去除光阻遮罩207a的膜厚度較薄之區域，進行使第三導電膜109的表面露出之處理。第4A圖表示進行灰化處理後之光阻遮罩207b。光阻遮罩207b為殘留於第三導電膜109上之狀態。
接著，露出之第三導電膜109進行蝕刻。此蝕刻係例如使用混酸蝕刻液之濕式蝕刻來進行。以金屬氧化物等形成之第二導電膜107難以被混酸蝕刻液蝕刻，故選擇性可以較高。因此，下層的第一透明導電層108a及第二透明導電層108b的形狀被保持。第4B圖表示第三導電膜109被蝕刻，形成第一導線110a及第二導線110b之階段。又，蝕刻第三導電膜109後，光阻遮罩207b係藉由灰化而被除去。
藉由灰化處理，已形成之第一透明導電層108a及第二透明導電層108b的表面會暴露於氧電漿。然而，第一透明導電層108a及第二透明導電層108b之成分所包含的鈦（Ti）、鉭（Ta）、鉿（Hf）、鋯（Zr）即使成為氧化物亦具有導電性。因此，即使暴露於氧電漿，亦可以與之後的步驟製作的氧化物半導體層112形成良好的接觸。
第5A圖表示形成氧化物半導體層112的階段。氧化物半導體層112係形成為覆蓋第一透明導電層108a、第二透明導電層108b、第一導線110a及第二導線110b。氧化物半導體層112係藉由濺鍍法製作。濺鍍靶材適合使用將氧化物半導體材料燒結之物。氧化物半導體層112係以20nm～100nm之厚度，又例如30nm～50nm之厚度來製作。
第5B圖表示在氧化物半導體層112上形成第二絕緣層114、第四導電膜115之階段。第二絕緣層114係與第一絕緣層106同樣地製作。又，第四導電膜115係與第一導電膜103同樣地製作。之後，藉由蝕刻第四導電膜115，來形成第二閘極電極116。藉此，製作第1圖所示之電晶體100a。
根據本實施例之電晶體100a的製造方法，藉由使用多色調光罩，可以減少製造時需要的光罩數量。又，藉由使用多色調光罩，可以用一次曝光製作數個圖案（第一透明導電層108a與第二透明導電層108b，以及第一導線110a與第二導線110b）。藉此，可以提高具有電晶體100a之積體電路元件的生產性，降低製造成本。
如第1圖所示，第一導線110a與第二導線110b，以及第一閘極電極104與第二閘極電極116不重疊配置。使第一導線110a及第二導線110b盡可能遠離電晶體100a的通道區域（第一閘極電極104及第二閘極電極116與氧化物半導體層112重疊的區域）而配置，藉此可防止金屬元素導致的汙染。例如，作為導線材料使用的銅（Cu）對於作為n型半導體之氧化物半導體係抑制性雜質（使氧化物半導體的特性惡化或消失的雜質）。相對於此，如本實施例中，使第一導線110a及第二導線110b遠離電晶體100a的通道區域而配置，藉此，即使第一導線110a及第二導線110b包含銅（Cu），亦可減少銅（Cu）對氧化物半導體層112的汙染。
［第二實施例］本實施例表示一種顯示裝置，其由與第一實施例之電晶體具有相同構造的電晶體所構成。如第6圖所示，顯示裝置120包含顯示區域121、掃描線驅動電路123及資料線驅動電路125，顯示區域121包含數個像素122。第6圖中雖未繪示，但數個像素122設有有機EL元件作為顯示元件，且設有驅動該有機EL元件之電晶體。
2-1、等效電路：第7圖表示本實施例之顯示裝置的像素122的等效電路。像素122包含選擇電晶體124、驅動電晶體126、電容元件128及有機EL元件130。選擇電晶體124及驅動電晶體126係與第一實施例所示之電晶體100a具有相同構成。亦即，第7圖表示雙閘極構造之電晶體，選擇電晶體124具有第一閘極電極104b及第二閘極電極116b，驅動電晶體126具有第一閘極電極104a及第二閘極電極116a。
第7圖中，選擇電晶體124及驅動電晶體126為n通道型。選擇電晶體124的閘極（第一閘極電極104b及第二閘極電極116b）連接閘極訊號線132a。選擇電晶體124的輸入輸出端子（源極及汲極）的其中一個端子連接資料訊號線134，另一個端子連接驅動電晶體126的閘極（第一閘極電極104a及第二閘極電極116a）。驅動電晶體126的閘極（第一閘極電極104a及第二閘極電極116a）係與選擇電晶體124之輸入輸出端子的另一個端子連接。驅動電晶體126的汲極連接有機EL元件130，源極連接第二公用線136b。電容元件128的其中一個端子係與選擇電晶體124之輸入輸出端子（源極及汲極）的另一個端子連接，電容元件128的另一個端子連接第一公用線136a。第一公用線136a及第二公用線136b例如被給予接地電位。
有機EL元件130的其中一個端子連接驅動電晶體126的汲極，另一個端子連接電源線138。電源線138被給予電源電位VDD，該電源電位VDD比公用線136的電位高。本實施例中，有機EL元件130與驅動電晶體126之汲極連接的端子為陰極，與電源線138連接的端子為陽極。
2-2、像素之構成：像素122a的平面構造的一個例子表示於第8圖，該像素122a對應於第7圖所示之等效電路。又，第9A圖及第9B圖分別表示對應於第8圖所示之A1－A2線及B1－B2線的截面構造。第9A圖表示驅動電晶體126及有機EL元件130的截面構造，第9B圖表示選擇電晶體124及電容元件128的截面構造。以下適當地參照第8圖、第9A圖及第9B圖來說明。此外，第8圖所示之像素122a的平面圖中，省略有機EL元件130的構造。
2-2-1、驅動電晶體：驅動電晶體126具有與第一實施例之電晶體100a相同的構成。亦即，驅動電晶體126具有積層第一閘極電極104a、第一絕緣層106、第一氧化物半導體層112a、第二絕緣層114及第二閘極電極116a之構造。第一閘極電極104a設於基板102及第一絕緣層106之間。第二閘極電極116a設於第二絕緣層114的上層（與基板102相反方向之面）。
第一絕緣層106及第一氧化物半導體層112a之間設有第一透明導電層108a及第二透明導電層108b。在平面視圖中，第一透明導電層108a及第二透明導電層108b設置成從兩側包夾第一閘極電極104a及第二閘極電極116b。第一透明導電層108a及第二透明導電層108b設置成連接第一氧化物半導體層112a。
驅動電晶體126中，第一透明導電層108a為汲極區域，或者第一透明導電層108a與第一氧化物半導體層112a連接的區域為汲極區域，第二透明導電層108b為源極區域，或者第一氧化物半導體層112a與第二透明導電層108b連接的區域為源極區域。
驅動電晶體126的第二透明導電層108b電連接第一氧化物半導體層112a、第一公用線136a及第二公用線136b。第一公用線136a以與第一閘極電極104a相同層構造設置，第二公用線136b以與電連接至選擇電晶體124之資料訊號線134相同層構造設置。第一公用線136a及第二透明導電層108b係經由設置於第一絕緣層106之第一接觸孔117a電連接。第二公用線136b直接連接在第二透明導電層108b的上面。
第一絕緣層106具有例如由基板102積層第一氮化矽膜141a及第一氧化矽膜140a之構造。第二絕緣層114具有從第一氧化物半導體層112a積層第二氧化矽膜140b及第二氮化矽膜141b之構造。
驅動電晶體126係在第一氧化物半導體層112a與第一閘極電極104a及第二閘極電極116a重疊之區域形成通道。因此，第一氧化物半導體層112a在形成有通道之區域中設置成連接氧化矽膜140a、140b。藉由將第一氧化物半導體層112a設置成連接具有絕緣性之氧化物膜，可以抑制氧空缺的發生。氧化矽膜140a、140b較佳為沒有氧空缺，以避免從第一氧化物半導體層112a奪取氧，氧化矽膜140a、140b更佳為包含過多的氧。此係因為包含過多氧之氧化矽膜140a、140b可作為對第一氧化物半導體層112a之氧供給來源。在此，包含過多氧之氧化矽膜係包括相對於化學計量比組成包含較多氧者，或者，亦可為在晶格內包含氧者。此外，第一絕緣層106及第二絕緣層114可以使用氮氧化矽膜、氧化鋁膜來取代氧化矽膜。
驅動電晶體126係以平坦化層142覆蓋。平坦化層142例如藉由丙烯酸樹脂、聚醯亞胺樹脂、環氧樹脂、聚醯胺樹脂等有機樹脂材料來形成。平坦化層142在製造階段中，將包含有機樹脂材料之前驅物的組成物塗佈時，藉由塗膜的平坦作用（leveling）使表面平坦化。作為平坦化層142的其他形態，亦可為以電漿CVD法將氧化矽膜等無機絕緣膜成膜後，以化學機械研磨（CMP）使表面平坦化。
在平坦化層142及第二絕緣層114設有開口部144。有機EL元件130的陰極即第一電極146重疊配置於此開口部144。有機EL元件130係藉由至少在開口部144的區域積層數個層來形成。
本實施例中，驅動電晶體126藉由具有雙閘極構造，以提升電流驅動能力。因此，可以供給充分的電流來驅動有機EL元件130。假使有機EL元件130的工作點有變動，亦可以對應工作點之變動來定電流驅動。
2-2-2、選擇電晶體：選擇電晶體124具有與第一實施例之電晶體100a相同的構成。亦即，選擇電晶體124具有第一閘極電極104b、第一絕緣層106、第二氧化物半導體層112b、第二絕緣層114及第二閘極電極116b積層之構造。選擇電晶體124係在第二氧化物半導體層112b與第一閘極電極104b及第二閘極電極116b重疊之區域形成通道。第一絕緣層106及第二氧化物半導體層112b之間設有第三透明導電層108c及第四透明導電層108d。第三透明導電層108c及第四透明導電層108d藉由連接設置在第二氧化物半導體層112b，可作為源極區域、汲極區域來發揮功能。在平面視圖中，第三透明導電層108c及第四透明導電層108d設置成從兩側包夾第一閘極電極104b及第二閘極電極116b。
第三透明導電層108c電連接至資料訊號線134。資料訊號線134係用與設於第一實施例所述之透明導電層108與氧化物半導體層112之間的導線層110相同層構造而設置。資料訊號線134直接連接在第三透明導電層108c的上面。又，第二氧化物半導體層112b延伸至配置有資料訊號線134之區域，且設置成覆蓋資料訊號線134。資料訊號線134藉由直接接觸第三透明導電層108c，與經由接觸孔接觸之情況相比，可增加接觸面積，故可降低接觸電阻。又，藉由使資料訊號線134的上面及側面被第二氧化物半導體層112b覆蓋，則在製造步驟中不會暴露於氧化性氣氛及還原性氣氛。因此，可以抑制資料訊號線134表面的高電阻化。
2-2-3、電容元件：電容元件128具有積層第一電容電極160a、第一絕緣層106、第四透明導電層108d及第二電容電極160b之構造。第一電容電極160a以與第一閘極電極104相同層構造形成，第二電容電極160b以與資料訊號線134相同層構造形成。第四透明導電層108d係與第二電容電極160b電連接之狀態，故實質上作為電容元件128的另一個電極來發揮功能。
第二電容電極160b的上層方面設有第二氧化物半導體層112b及第二絕緣層114。第二電容電極160b經由貫通第二絕緣層114及第二氧化物半導體層112b之第二接觸孔117b而電連接至第二閘極電極116。
2-2-4、有機EL元件：有機EL元件130具有由基板102積層第一電極146、電子傳輸層148、電子注入層150、發光層152、電洞傳輸層154、電洞注入層156及第二電極158之構造，第一電極146相當於陰極，第二電極158相當於陽極。在此，有機EL元件130的積層順序，是從接近基板102之陽極方面依序積層電洞傳輸層、發光層、電子傳輸層及陰極，此稱為順積構造，但本實施例之有機EL元件130具有從接近基板102之陰極方面積層電子傳輸層、發光層、電洞傳輸層等之構造，故亦稱為逆積構造。本實施例中，驅動電晶體126為n通道型，故有機EL元件為順積構造之情況下，源極會連接陽極。此時，驅動電晶體的汲極電流隨著有機EL元件的特性變動來變化會成為問題。然而，如本實施例中，使有機EL元件為逆積構造，則n通道型驅動電晶體的汲極連接有機EL元件的陰極，故可構成汲極電流不易受到有機EL元件的特性變動影響之電路。
設置於平坦化層142的上面、平坦化層142及第二絕緣層114之開口部144，積層有電子傳輸層148、電子注入層150、發光層152、電洞傳輸層154、電洞注入層156及作為陽極之第二電極158。該等積層體與相當於陰極之第一電極146重疊的區域作為有機EL元件130的發光區域。
本實施例之有機EL元件130係由基板102方面發射光線，即所謂的底部發光型。以下詳細說明構成有機EL元件130之各個層。
2-2-4-1、陰極：以往使用鋁鋰合金（AlLi）、鎂銀合金（MgAg）等材料作為有機EL元件的陰極材料。然而，該等材料容易受到大氣中的氧氣及水分影響而劣化，是難以處理的材料。又，該等陰極材料是金屬材料，故不適用於構成屬於逆積構造且為底部發光型之有機EL元件。
本實施例之有機EL元件130藉由以透明導電膜形成陰極即第一電極146，可實現底部發光型構造。具體而言，驅動電晶體126的第一透明導電層108a擴張至有機EL元件130的區域，藉此，作為陰極即第一電極146來發揮功能的層被設置。藉由設置成此構造，用以使驅動電晶體126與有機EL元件130電連接之構造被省略。例如，驅動電晶體及有機EL元件之間若隔著層間絕緣層，則有必要設置接觸孔來連接兩者，但根據本實施例之像素122a之構造，則可不需要接觸孔。
陰極即第一電極146係用與第一透明導電層108a相同的導電膜來形成。第一透明導電層108a係以具有導電性之金屬氧化物材料、金屬氮化物材料、金屬氮氧化物材料來形成。該等材料製作之導電膜的能隙為2.8eV以上，較佳為3.0eV以上，故可見光頻帶的光幾乎可穿透。因此，可以作為有機EL元件130之光發射面的電極。
相當於陰極之第一電極146的上層可以設置從驅動電晶體126延伸之氧化物半導體層112a。氧化物半導體層112a的能隙為3.0eV以上，故對於可見光具有透光性。又如下所述，本實施例之電子傳輸層148係以金屬氧化物來形成。因此，與電子傳輸層148相同或同種材料之第一氧化物半導體層112a介於電子傳輸層148及相當於陰極之第一電極146之間，藉此能夠避免電子注入能障形成。換言之，由驅動電晶體126的通道區域延伸之氧化物半導體層112a可以用來作為電子傳輸層148的一部分且連接相當於陰極之第一電極146。
2-2-4-2、電子傳輸層：電子傳輸層148係以金屬氧化物材料來形成。金屬氧化物材料可以使用與第一實施例所述者相同的四元氧化物材料、三元氧化物材料、二元氧化物材料及單元氧化物材料。該等金屬氧化物材料可以為非晶形型態，亦可為結晶型態，或者可為非晶形與結晶相的混合相型態。例如，電子傳輸層148係包含選自銦氧化物、鋅氧化物、鎵（Ga）氧化物及錫（Sn）氧化物之中的一種或數種來構成。該等金屬氧化物材料必須是透明且不吸收可見光，故需要其能隙為3.0eV以上。並且，藉由使電子傳輸層148的厚度盡可能地加大，可以防止陰極及陽極短路。如此之電子傳輸層148可以藉由濺鍍法、真空蒸鍍法或塗佈法等來製作。電子傳輸層148藉由如此之成膜方法，以50nm～1000nm之膜厚度來製作。
此外，電子傳輸層148之載子濃度為氧化物半導體層112a之載子濃度的1/10以下，較佳為1/100以下。換言之，氧化物半導體層112a與電子傳輸層148連接之區域的載子濃度，相對於電子傳輸層148之載子濃度為10倍以上，較佳為100倍以上。具體而言，電子傳輸層148的載子濃度為1013 ～1017 /cm3 ，相對於此，氧化物半導體層112a的載子濃度為1015 ～1019 /cm3 之範圍，兩者的載子濃度係如上所述地相差一位數以上，較佳為相差兩位數以上。氧化物半導體層112a藉由具有1015 ～1019 /cm3 之載子濃度，對於驅動電晶體126與有機EL元件130之電連接，可以降低電阻損失，並抑制驅動電壓上升。電子傳輸層148的載子濃度若為1020 /cm3 以上，則發光層152之激發態會失活而使發光效率降低。另一方面，電子傳輸層148的載子濃度若未滿1013 /cm3 ，則供給至發光層152之載子減少而無法得到充分的亮度。如此，使由驅動電晶體126延伸之氧化物半導體層112a與電子傳輸層148連接設置，並且使兩者的載子濃度相異，可以防止驅動電壓上升，提升有機EL元件130的發光效率。
2-2-4-3、電子注入層：有機EL元件中，電子注入層係用以使由陰極對電子傳輸材料注入電子之能障減小。本實施例中，為了使以氧化物半導體形成之電子傳輸層148容易對發光層152注入電子，使用電子注入層150。亦即，電子注入層150設置於電子傳輸層148及發光層152之間。
為了對以有機材料形成之發光層152注入電子，電子注入層150較佳為功函數小之材料。電子注入層150係包含鈣（Ca）氧化物、鋁（Al）氧化物來構成。電子注入層150較佳係使用例如C12A7（12CaO‧7Al2 O3 ）電子化合物（electride）。C12A7電子化合物具有半導體特性，可在高電阻至低電阻控制，功函數為與鹼金屬相同程度的2.4eV～3.2eV，故適合作為電子注入層150。
利用C12A7電子化合物之電子注入層150，係將C12A7電子化合物之多晶體作為靶材以濺鍍法來製作。C12A7電子化合物具有半導體特性，故可將電子注入層150的膜厚度設為1nm～100nm之範圍。此外，C12A7電子化合物之Ca：Al的莫耳比較佳為13:13～11:16之範圍。又，由於C12A7電子化合物係以濺鍍法成膜，故較佳為非晶形，亦可以具有結晶性。
C12A7電子化合物在大氣中穩定，故與以往作為電子注入層使用之氟化鋰（LiF）、氧化鋰（Li2 O）、氯化鈉（NaCl）、氯化鉀（KCl）等鹼金屬化合物相比較，具有容易處理之優點。藉此，在有機EL元件的製造步驟中，不需要在乾燥空氣或惰性氣體中進行作業，可以緩和製造條件的限制。
又，C12A7電子化合物的游離能大，故藉由隔著發光層152設置在與電洞傳輸層154相反側，可作為電洞阻隔層使用。亦即，藉由在電子傳輸層148及發光層152之間設置以C12A7電子化合物形成之電子注入層150，可以抑制注入至發光層152之電洞穿透到陰極即第一電極146側，可提高發光效率。
2-2-4-4、發光層：發光層152可使用多種材料。例如可以使用發出螢光的螢光性化合物、發出磷光之磷光性化合物。
例如，藍色系發光材料可使用N,N’-雙[4-(9H-咔唑-9-基)苯基]-N,N’-二苯基芪-4,4’-二胺（YGA2S）、4-(9H-咔唑-9-基)-4’-(10-苯基-9-蒽基)三苯基胺（YGAPA）等。綠色系發光材料可使用N-(9,10-二苯基-2-蒽基)-N,9-二苯基-9H-咔唑-3-胺（2PCAPA）、N-[9,10-雙(1,1’-聯苯-2-基)-2-蒽基]-N,9-二苯基-9H-咔唑-3-胺（2PCABPhA）、N-(9,10-二苯基-2-蒽基)-N,N’,N’-三苯基-1,4-伸苯基二胺（2DPAPA）、N-[9,10-雙(1,1’-聯苯-2-基)-2 -蒽基]-N,N’,N’-三苯基-1,4-伸苯基二胺（2DPABPhA）、N-[9,10-雙(1,1’-聯苯-2-基)]-N-[4-(9H-咔唑-9-基)苯基]-N-苯基蒽-2-胺（2YGABPhA）、N,N,9-三苯基蒽-9-胺（DphAPhA）等。紅色系發光材料可使用N,N,N’,N’-肆(4-甲基苯基)稠四苯-5,11-二胺（p-mPhTD）、7,13-二苯基-N,N,N’,N’-肆(4-甲基苯基)苊并[1,2-a]熒蒽-3,10-二胺（p-mPhAFD）等。又，亦可使用如雙[2-(2’-苯并[4,5-α]噻吩基)吡啶ｰN,C3’ ]銥(III)乙醯丙酮（Ir(btp)2 (acac)）之磷光材料。
作為發光層152亦可使用其他習知的各種材料。發光層152可藉由蒸鍍法、轉印法、旋轉塗佈法、噴霧塗佈法、凹版印刷法等來製作。發光層152的膜厚度可適當選擇，例如設為10nm～100nm之範圍。
2-2-4-5、電洞傳輸層：電洞傳輸層154係使用具有電洞傳輸性之材料來形成。電洞傳輸層154可以為芳基胺系化合物、包含咔唑基之胺化合物及包含芴衍生物之胺化合物等。電洞傳輸層154例如使用4,4’-雙[N-(萘基)-N-苯基-胺基]聯苯（α-NPD）、N,N’-雙(3-甲基苯基)-(1,1’-聯苯)-4,4’-二胺（TPD）、2-TNATA、4,4’,4”-參(N-(3-甲基苯基)N-苯基胺基)三苯基胺（MTDATA）、4,4’-N,N’-二咔唑聯苯（CBP）、4,4’-雙[N-(9,9-二甲基芴-2-基)-N-苯基胺基]聯苯（DFLDPBi）、4,4’-雙[N-(螺-9,9’-二芴-2-基)-N-苯基胺基]聯苯（BSPB）、Spiro-NPD、Spiro-TPD、Spiro-TAD、TNB等有機材料。
電洞傳輸層154係藉由真空蒸鍍法或塗佈法等一般的成膜方法來製作。電洞傳輸層154藉由如此之成膜法以10nm～500nm之膜厚度來製作。又，電洞傳輸層154可被省略。
2-2-4-6、電洞注入層：電洞注入層156包含對有機層之電洞注入性高的物質。電洞注入性高的物質可使用鉬氧化物或釩氧化物、釕氧化物、鎢氧化物、錳氧化物等金屬氧化物。又，可使用酞菁（H2 Pc）、銅（II）酞菁（簡稱CuPc）、釩氧酞菁（VOPc）、4,4’,4’’-參(N,N-二苯基胺)三苯基胺(TDATA)、4,4’,4’’-參[N-(3-甲基苯基)-N-苯基胺基]三苯基胺(MTDATA)、4,4’-雙[N-(4-二苯基胺基苯基)-N-苯基胺基]聯苯(DPAB)、4,4’-雙(N-{4-[N’-(3-甲基苯基)-N’-苯基胺基]苯基}-N-苯基胺基)聯苯(DNTPD)、1,3,5-參[N-(4-二苯基胺基苯基)-N-苯基胺基]苯(DPA3B)、3-[N-(9-苯基咔唑-3-基)-N-苯基胺基]-9-苯基咔唑（PCzPCA1）、3,6-雙[N-(9-苯基咔唑-3-基)-N-苯基胺基]-9-苯基咔唑（PCzPCA2）、3-[N-(1-萘基)-N-(9-苯基咔唑-3-基)胺基]-9-苯基咔唑（PCzPCN1）、2,3,6,7,10,11-六氰基-1,4,5,8,9,12-六氮雜三苯（HAT-CN）等有機化合物。
如此之電洞注入層156係藉由真空蒸鍍法或塗佈法等一般的成膜方法來製作。電洞注入層156藉由如此之成膜法以1nm～100nm之膜厚度來製作。
2-2-4-7、陽極：相當於陽極之第二電極158係以功函數大（具體而言為4.0eV以上）之金屬、合金或導電性化合物來製作。相當於陽極之第二電極158例如使用氧化銦錫（ITO）、氧化銦鋅（IZO）或包含氧化鎢及氧化鋅之氧化銦（IWZO）等。使用該等導電性金屬氧化物材料的相當於陽極之第二電極158係藉由真空蒸鍍法或濺鍍法來製作。本實施例中，有機EL元件130為底部發光型，故相當於陽極之第二電極158較佳具有反光性或反光面。氧化銦錫（ITO）、氧化銦鋅（IZO）等導電性金屬氧化物的覆膜具有透光性，故在與電洞注入層156相反側之面可以積層鋁（Al）或銀（Ag）等金屬膜。又，第8圖、第9A圖及第9B圖中雖省略，在相當於陽極之第二電極158的上層，約整個面的顯示區域121可以設置用以阻擋氧氣（O2 ）或水分（H2 O）通過之鈍化層。
如此，根據本實施例，顯現n通道型導電性之驅動電晶體126電連接至有機EL元件130的像素122a可以被實現。在此情況下，有機EL元件130可以使用由陰極即第一電極146開始適當積層電子傳輸層148、電子注入層150、發光層152、電洞傳輸層154及電洞注入層156等之逆積構造。陰極即第一電極146可以不使用鹼金屬材料，故可提升顯示裝置的可靠性。並且，藉由以無機絕緣材料來形成配置在下層方面的電子傳輸層及電子注入層，即使在其上形成有機層亦可抑制變質等導致的特性惡化，故可以謀求有機EL元件130之特性的穩定化。
2-3、電晶體的構造：如第9A圖及第9B圖所示，本實施例之像素122a的構造為陽極158將驅動電晶體126及選擇電晶體124整面覆蓋之構造。並且，驅動電晶體126及選擇電晶體124係具有雙閘極構造，即形成通道之氧化物半導體層112被第一閘極電極104及第二閘極電極116包夾。
另一方面，第10A圖表示底閘極型電晶體300，基板302上積層閘極電極304、第一絕緣層306、第一透明導電層308a、第二透明導電層308b、第一導線310a、第二導線310b、氧化物半導體層312、第二絕緣層314、平坦化層342及陽極358之截面構造。這樣的底閘極型電晶體300中，背通道方面（氧化物半導體層312之陽極358方面）容易受到陽極358的影響。具體而言，陽極358的電位為正，氧化物半導體層312及第二絕緣層314之界面（背通道界面）與陽極358的間隔約為3μm～5μm程度，故氧化物半導體層312之背通道方面容易蓄積正電荷。背通道方面若蓄積正電荷，則會有電晶體300的閾値電壓偏移至負區（成為常閉）的問題。
對於此現象，參照第10B圖基於顯示裝置的驅動方法來說明。顯示裝置驅動時，如第10B圖所示，相對於1畫格期間Tf，對驅動有機EL元件之電晶體300的閘極電極304施加導通電壓Vgon 之期間Tg非常短（Tf＞Tg）。對電晶體100的閘極施加正導通電壓Vgon 之外的期間（Tf-Tg）係對閘極電極304施加負的關閉電壓Vgoff 。另一方面，陽極358恆定地被施加正的固定電壓（VDD）。因此，藉由陽極358及閘極電極304所產生的電場，第二絕緣膜314及平坦化膜342中的電荷漂移，正電荷蓄積在背通道方面。
為了解決這樣的不良狀況，如本實施例所示，較佳為在氧化物半導體層112的下層方面及上層方面設置閘極電極之構成。在此情況下，將第二閘極電極116接地而設為固定電位，或是給予與第一閘極電極104相同電壓，藉此可穩定背通道方面的電位。
第11A圖表示電晶體100a的一種態樣，係下層的第一閘極電極104及上層的第二閘極電極116與相當於源極、汲極電極之第一透明導電層108a及第二透明導電層108b兩者重疊之構造。第一閘極電極104的通道長邊方向之寬度Wbottom ，與第一透明導電層108a及第二透明導電層108b僅重疊寬度Wov1 ，第二閘極電極116通道長邊方向之寬度Wtop ，與第一透明導電層108a及第二透明導電層108b僅重疊寬度Wov2 。如此，第一閘極電極104及第二閘極電極116與第一透明導電層108a及第二透明導電層108b的一部分重疊，藉此，氧化物半導體層112的通道區域相對於外部電場係實質上被遮蔽。藉此，即使陽極158配置成覆蓋電晶體100的整個面，亦可以不受到來自陽極158之電場的影響。並且，可以防止電晶體100a的閾値電壓隨著時間經過而變動。
第11B圖表示電晶體100a的一種態樣，係上層的第二閘極電極116與相當於源極、汲極電極之第一透明導電層108a及第二透明導電層108b兩者重疊，第一閘極電極104不與第一透明導電層108a及第二透明導電層108b重疊之構造。第二閘極電極116的通道長邊方向之寬度Wtop ，與第一透明導電層108a及第二透明導電層108b僅重疊寬度Wov2 。另一方面，第一閘極電極104的通道長邊方向之寬度Wbottom 比第一透明導電層108a及第二透明導電層108b之間隔短，有偏移Woff 。如此，至少第二閘極電極116與第一透明導電層108a及第二透明導電層108b的一部分重疊，藉此，氧化物半導體層112的通道區域相對於陽極158之電場係實質上被遮蔽。因此，可以防止電晶體100a的閾値電壓隨著時間經過而變動。亦即，第二閘極電極與氧化物半導體層重疊之面積係比第一閘極電極與氧化物半導體層重疊之面積大，藉此可以阻擋在背通道方面可能蓄積之電荷的影響。換言之，平面圖中，將第一閘極電極104及第二閘極電極116重疊配置，同時設置為使第二閘極電極116覆蓋第一閘極電極104，藉此可以阻擋在背通道方面可能蓄積之電荷的影響。
此外，若考慮微影步驟中之光罩的對準精度，較佳為使第二閘極電極116的寬度Wtop 大於第一閘極電極104的寬度Wbottom （Wtop ＞Wbottom ）。亦即，藉由使上層的第二閘極電極116之寬度大於下層的第一閘極電極104之寬度，微影步驟中之光罩的對準精度可以具有較多裕度，故可以藉由第二閘極電極116確實地將形成於氧化物半導體層112的通道區域覆蓋。
2-4、顯示裝置的製造方法：此說明本發明中一個實施例之顯示裝置120的製造方法的一個例子。又，以下說明當中，與第一實施例所述之電晶體100a的製造方法有關的說明重覆的部分係適當省略，而說明相異的部分。
第12圖、第13A圖及第13B圖表示在基板102上形成第一閘極電極104a、104b、第一電容電極160a及第一公用線136a之階段，以及形成第一絕緣層106之階段。又，第12圖表示相當於像素122a之區域的平面圖，第13A圖表示對應於A1－A2線之截面圖，第13B圖表示對應於B1－B2線之截面圖。
如第12圖、第13A圖及第13B圖所示，藉由與第一閘極電極104a、104b相同之導電膜，形成第一公用線136a及第一電容電極160a。因此，第一閘極電極104a及閘極訊號線132a係藉由形成於同一層之導電膜而形成一個連續的圖案。同樣地，第一公用線136a及第一電容電極160a係藉由形成於同一層之導電膜而形成一個連續的圖案。
第一閘極電極104a、104b、第一公用線136a及第一電容電極160a的上層方面形成有第一絕緣層106。例如，第一絕緣層106係由基板102方面積層氮化矽膜141a及氧化矽膜140a而形成。氮化矽膜141a係藉由電漿CVD法，使用SiH4 、NH3 、N2 等氣體作為來源氣體來成膜。氧化矽膜同樣地藉由電漿CVD法，適當使用SiH4 、N2 O、Si(OC2 H5 )4 （四乙氧基矽烷）、Si(OCH3 )4 （四甲氧基矽烷）等來成膜。如此之第一絕緣層106係成膜在基板102的大約整個面。
第14A圖及第14B圖表示在第一絕緣層106的上層將第二導電膜107及第三導電膜109成膜，在其上使用多色調光罩形成光阻遮罩207a、207b、207c、207d之階段。又，如第14A圖所示，第一絕緣層106預先形成有使第一公用線136a露出之第一接觸孔117a。光阻遮罩207a、207b、207c、207d係形成為使得由第三導電膜109形成第二公用線136b（第14A圖）及資料訊號線134（第14B圖）之區域的膜厚度比其他區域的膜厚度來得厚。第二導電膜107係以透明導電材料形成，第三導電膜109係以金屬材料形成。
第15圖、第16A圖及第16B圖表示使用光阻遮罩207a、207b、207c、207d將第三導電膜109及第二導電膜107蝕刻之狀態。第15圖表示相當於此階段之像素122a之區域的平面圖，第16A圖表示對應於A1－A2線之截面圖，第16B圖表示對應於B1－B2線之截面圖。
第一絕緣層106上形成有第一透明導電層108a、第二透明導電層108b、第三透明導電層108c及第四透明導電層108d。第一透明導電層108a及第二透明導電層108b的一端部經由第一絕緣層106與第一閘極電極104a重疊，第三透明導電層108c及第四透明導電層108d的一端部經由第一絕緣層106與第一閘極電極104b重疊。第二透明導電層108b上形成有第二公用線136b。第二公用線136b形成在第二透明導電層108b的上面。藉由此型態，第一公用線136a、第二透明導電層108b及第二公用線136b形成電連接之狀態。
第二電容電極160b係形成連接在第四透明導電層108d的上面。第二電容電極160b係配置成經由第四透明導電層108d及第一絕緣層106來與第一電容電極160a的至少一部分區域重疊。第一電容電極160a及第二電容電極160b經由第一絕緣層106重疊之區域形成電容元件128。
資料訊號線134係由第三導電膜109形成。資料訊號線134係形成連接在第三透明導電層108c的上面。藉由此型態，第三透明導電層108c及資料訊號線134形成電連接之狀態。第三透明導電層108c藉由沿著資料訊號線134設置而可確實地形成電連接之狀態。
又，第二公用線136b的端部配置在比第二透明導電層108b的端部更內側。藉此，即使積層第二透明導電層108b及第二公用線136b，落差部分係形成階梯狀，故可以使之後的製程中形成之氧化物半導體層112及第二絕緣層114的落差覆蓋性良好。同樣地，資料訊號線134的端部配置在比第三透明導電層108c的端部更內側，第二電容電極160b的端部配置在比第四透明導電層108d的端部更內側，故可以使在上層方面形成之氧化物半導體層112及第二絕緣層114的落差覆蓋性良好。
第17圖、第18A圖及第18B圖表示形成氧化物半導體層112、第二絕緣層114及第四導電膜115之階段。第17圖表示相當於此階段之像素122a之區域的平面圖，第18A圖表示對應於A1－A2線之截面圖，第18B圖表示對應於B1－B2線之截面圖。
第一氧化物半導體層112a形成為大略覆蓋第一透明導電層108a及第二透明導電層108b的整個面。又，第二氧化物半導體層112b形成為大略覆蓋第三透明導電層108c及第四透明導電層108d的整個面。第一氧化物半導體層112a及第二氧化物半導體層112b係將氧化物半導體作為靶材藉由濺鍍法來成膜後，經過微影步驟而形成上述之特定形狀。第一氧化物半導體層112a係形成連接第一透明導電層108a及第二透明導電層108b，第二氧化物半導體層112b係形成連接第三透明導電層108c及第四透明導電層108d，藉此形成電連接狀態。
第一氧化物半導體層112a及第二氧化物半導體層112b的上層形成有第二絕緣層114。第二絕緣層114係例如由氧化物半導體層112方面積層第二氧化矽膜140b及第二氮化矽膜141b。藉此，氧化物半導體層112的下層方面形成第一氧化矽膜140a，上層方面形成第二氧化矽膜140b。氧化物半導體層112藉由被氧化物系絕緣膜包夾，可以抑制氧空缺導致之缺陷（施體能階）產生。
並且，氧化矽膜140a、140b較佳為沒有氧空缺，以避免從第一氧化物半導體層112a奪取氧，氧化矽膜140a、140b更佳為包含過多的氧。第二絕緣層114成膜後，藉由在250℃～400℃進行熱處理，可以使氧由第一氧化矽膜140a及第二氧化矽膜140b擴散到第一氧化物半導體層112a及第二氧化物半導體層112b。藉由這樣的熱處理，即使氧化物半導體層112包含氧空缺，亦可以藉由從氧化矽膜140擴散之氧來填補氧空缺，消滅作為施體能階之缺陷，故可以謀求高電阻化。
第二絕緣層114在與第二電容電極160b重疊之區域形成有第二接觸孔117b。之後，形成第四導電膜115。第四導電膜115係與第一導電膜103同樣地形成。
第19圖、第20A圖及第20B圖表示形成第二閘極電極116之階段。第19圖表示相當於此階段之像素122a之區域的平面圖，第20A圖表示對應於A1－A2線之截面圖，第20B圖表示對應於B1－B2線之截面圖。
第二閘極電極116係將第四導電膜經過微影步驟且蝕刻加工而形成。第二閘極電極116a係形成為包含與第一閘極電極104a重疊之區域。又，第二閘極電極116b係形成為包含與第一閘極電極104b重疊之區域。藉此形成驅動電晶體126及選擇電晶體124。又，電容元件128藉由第二接觸孔117b與第二閘極電極116a電連接。
如第21A圖及第21B圖所示，形成平坦化層142以埋設選擇電晶體124、驅動電晶體126及電容元件128。平坦化層142例如藉由丙烯酸樹脂、聚醯亞胺樹脂、環氧樹脂、聚醯胺樹脂等有機樹脂材料來形成。平坦化層142係在與陰極即第一電極146重疊之區域形成有使第一氧化物半導體層112a露出之開口部144。以感光性樹脂材料形成平坦化層142之情況下，使用光罩進行曝光處理來形成開口部144。又，在形成平坦化層142之前，預先在第二絕緣層114上相當於開口部144之區域形成開口部。或者，亦可在平坦化層142形成開口部144之階段，在第二絕緣層114形成使第一氧化物半導體層112a露出之開口部。平坦化層142的開口部144較佳為內壁面形成錐狀，以形成有機EL元件130。
第22A圖及第22B圖表示形成電子傳輸層148及電子注入層150之階段。電子傳輸層148係使用金屬氧化物材料來形成。金屬氧化物材料係與第一實施例所述者同樣地，使用四元氧化物材料、三元氧化物材料、二元氧化物材料或單元氧化物材料之濺鍍靶材以濺鍍法製作。電子注入層150係以C12A7電子化合物製作。電子注入層150亦可使用C12A7電子化合物之濺鍍靶材以濺鍍法製作。在此情況下，濺鍍法可以使用選自由He（氦）、Ne（氖）、N2 （氮）、Ar（氬）、NO（一氧化氮）、Kr（氪）及Xe（氙）所組成之群組中的至少一種氣體來實施。電子傳輸層148及電子注入層150係多個像素之間共用的層，故形成於配置有像素122a之區域的大約整個面。
之後，藉由形成發光層152、電洞傳輸層154、電洞注入層156及作為陽極之第二電極158，形成第9A圖及第9B圖所示之像素的構造。發光層152係對應紅色像素、綠色像素及藍色像素而使用不同的發光材料來形成。為了使由發光層152發射的光具有白光光譜之情況下，可以形成在顯示區域121的大約整個面以作為各個像素共通的層。電洞傳輸層154及電洞注入層156作為各個像素共通的層，形成於配置有像素122a之區域的大約整個面。又，陽極即第二電極158係作為像素之間的共用電極來使用，故形成於配置有像素122a之區域的大約整個面。
根據本實施例之顯示裝置120的製造方法，藉由使用多色調光罩，可以減少製造時所必需的光罩數量。又，藉由使用多色調光罩，可以用一次曝光製作數個圖案（第一透明導電層108a、第二透明導電層108b、第三透明導電層108c及第四透明導電層108d，以及資料訊號線134和第二公用線136b等）。藉此，可以提高顯示裝置120的生產性，降低製造成本。
此外，本實施例中的選擇電晶體124及驅動電晶體126皆為雙閘型構造，但本發明不限於此。例如，選擇電晶體124可以使用省略第一閘極電極104b之頂閘極型電晶體。又，像素電路不限定於第7圖例示之電路，對於一個像素具有三個以上電晶體之像素電路，亦可以使用本實施例之電晶體及有機EL元件。
［第三實施例］本實施例係例示本發明中一個實施例之顯示裝置的製造方法的其他例子。以下說明與第二實施例不同的部分。
到形成第二閘極電極116之階段為止係與第二實施例相同。第二閘極電極116的上層方面形成有平坦化層142。第23A圖表示對應於第19圖中A1－A2線之截面構造，係表示形成平坦化層142之階段。
本實施例中，平坦化層142係以具有極性之絕緣膜形成。平坦化層142係例如使用直鏈型氟有機材料來形成。直鏈型氟有機材料例如使用氟烷基矽烷（FAS）系材料。氟烷基矽烷（FAS）系材料例如使用H,1H,2H,2H−全氟癸基三氯矽烷（FDTS）、十三氟-1,1,2,2−四氫辛基三氯矽烷（FOTS）等。
平坦化層142藉由使用直鏈型氟有機材料來形成，係形成具有撥水性的表面。換言之，形成之平坦化層142包含具有雙偶極性之分子或支鏈，藉此如第23A圖概略地表示，藉由微相分離現象，表面顯現負電荷。平坦化層142形成有使第一氧化物半導體層112a露出之開口部144，之後形成電子傳輸層148。
第23B圖表示形成電子傳輸層148之階段。電子傳輸層148係使用金屬氧化物材料來形成。金屬氧化物材料係與第二實施例所述者同樣地，使用四元氧化物材料、三元氧化物材料、二元氧化物材料或單元氧化物材料來形成。該等氧化物材料皆為退化半導體的一種，大多數的載子為電子，具有n型導電性。
在平坦化層142的表面藉由微相分離現象產生負電荷，藉此，具有n型導電性之電子傳輸層148與平坦化層142相接之區域係空乏層化。電子傳輸層148的空乏層化區域149為幾乎沒有載子存在的高電阻區域。另一方面，電子傳輸層148與氧化物半導體層112a相接之區域係作為不會空乏層化之區域而保持原樣殘留。具有n型導電性之電子傳輸層148形成於顯示區域121的大約整個面。電子傳輸層148係在像素間的區域形成空乏層化區域149。相鄰的像素彼此係藉由空乏層化區域149絕緣，故可以減少經由電子傳輸層148於橫向流動之漏電流。
以往有機EL元件需要在不曝露於大氣之真空中連續地將電洞注入層、電洞傳輸層、發光層、電子傳輸層、電子注入層及陰極之各層成膜。相對於此，本發明之一實施例以曝露於大氣中亦穩定的氧化物半導體來形成電子傳輸層148及電子注入層150，藉此可以使有機EL元件的製造條件具有自由性。亦即，根據本發明之一實施例，可以在真空中使用濺鍍裝置將電子傳輸層148及電子注入層150成膜後，回到大氣壓下藉由別的成膜裝置將發光層152、電洞傳輸層154、電洞注入層156及陽極158成膜。藉此，可以防止製作有機EL元件之製造裝置巨大化，可容易地調整製造步驟的生產線平衡。又，本發明之一實施例具有在維修製造裝置時容易進行生產調整，可謀求提升生產效率等各種優點。
［第四實施例］本實施例表示像素的構造與第二實施例所例示者不同的態樣。以下說明與第二實施例不同的部分。
4-1、像素之構成1：第24A圖及第24B圖表示本實施例之顯示裝置的像素122b之構成。第24A圖表示對應於第8圖所示之像素平面圖中A1－A2線的截面構造，第24B圖同樣地表示對應於B1－B2線的截面構造。
如第24A圖所示，像素122b中電子傳輸層148對應於有機EL元件130來個別設置。換言之，電子傳輸層148不擴張到顯示區域121的大約整個面，係具有對應於各個像素來個別設置之構造。在此情況下，電子傳輸層148的尺寸較佳為比開口部144大，且比發光層152小。亦即，電子傳輸層148之端部較佳為設置在比開口部144之開口端更外側，且在發光層152之端部的內側。因此，如第24B圖所示，設有選擇電晶體124之區域中係未設置電子傳輸層148之構造。藉由使電子傳輸層148形成比開口部144大，可以防止發光層152與氧化物半導體層112a連接，藉由使電子傳輸層148形成比發光層152小，可以防止電洞傳輸層154與電子傳輸層148連接。
電子傳輸層148係使用金屬氧化物材料來製作，故可以使用微影步驟形成光阻遮罩，容易地藉由乾式蝕刻或濕式蝕刻來加工。電子傳輸層148藉由使用金屬氧化物材料來形成故具有n型導電性，但如第24A圖所示，藉由對於各個像素來個別地形成，可以減少像素之間的漏電流。此外，使用C12A7電子化合物作為電子注入層150之情況下，因為C12A7電子化合物的電阻高，故不會成為在相鄰的像素之間增加漏電流之原因。因此，使用C12A7電子化合物作為電子注入層150之情況下，即使在顯示區域121的大約整個面形成該覆膜，亦不會產生漏電流的問題。
像這樣，將電子傳輸層148對應於有機EL元件130來個別設置，藉此可以解決在像素之間產生漏電流（換言之為串擾，crosstalk）之疑慮。
4-2、像素之構成2：此外，電子傳輸層148及電子注入層150這兩層可以藉由微影步驟及蝕刻步驟來加工。第25A圖及第25B圖表示此情況下的像素122b之構成。第25A圖表示對應於第8圖所示之像素平面圖中A1－A2線的截面構造，第25B圖同樣地表示對應於B1－B2線的截面構造。
對應於各個像素來個別形成電子傳輸層148及電子注入層150之情況下，電子傳輸層148及電子注入層150的尺寸較佳為小於發光層152。亦即，電子傳輸層148及電子注入層150之端部較佳為設置在比開口部144之開口端更外側，且在發光層152之端部的內側。換言之，電子傳輸層148及電子注入層150較佳為被發光層152覆蓋之尺寸。藉由使電子傳輸層148及電子注入層150形成比發光層152小，可以防止電洞傳輸層154與電子傳輸層148連接。
將電子傳輸層148及電子注入層150對應於各個像素之有機EL元件130來個別設置，藉此可以解決在像素之間產生漏電流（換言之為串擾）之疑慮。
根據本實施例，藉由以氧化物半導體形成電子傳輸層148及電子注入層150，則可以使用微影步驟來圖案化，可以對應於各個像素之有機EL元件130來個別設置。亦即，僅增加一片光罩，即可防止像素之間產生漏電流（換言之為串擾），可以提升顯示裝置的畫質。
［第五實施例］本實施例表示電子傳輸層或是電子傳輸層及電子注入層兩者對應於各個像素來個別形成之情況下，與第四實施例所例示者不同的態樣。以下的說明係將與第四實施例不同的部分作為中心來說明。
5-1、像素之構成1：本實施例之顯示裝置的像素122c之平面構造的一個例子表示於第26圖。又，第27A圖及第27B圖分別表示對應於第26圖所示之A3－A4線及B3－B4線的截面構造。第27A圖表示驅動電晶體126及有機EL元件130的截面構造，第27B圖表示選擇電晶體124及電容元件128的截面構造。以下適當地參照第26圖、第27A圖及第27B圖來說明。此外，第26圖所示之像素122c的平面圖中，省略有機EL元件130的構造。
如第26圖及第27A圖所示，電子傳輸層148連接於氧化物半導體層112a的上面，對應於各個像素來單獨設置。因此，如第27B圖所示，設有選擇電晶體124之區域中係未設置電子傳輸層148之構造。
電子傳輸層148與氧化物半導體層112a同樣地使用氧化物半導體來製作。在此情況下，使形成電子傳輸層148之氧化物半導體材料與形成氧化物半導體層112a之氧化物半導體材料為以不同材料形成，藉此可以在氧化物半導體層112a上進行電子傳輸層148的選擇加工。亦即，電子傳輸層148相對於氧化物半導體層112a係使用蝕刻速度較快的氧化物半導體材料，藉此可以選擇性地加工電子傳輸層148。
例如，較佳為使用不含有錫（Sn）之鋅（Zn）系氧化物半導體層（ZnSiOx、ZnMgOx、ZnGaOx等）形成電子傳輸層148，且使用不含有鋅（Zn）、鎂（Mg）等之錫（Sn）系氧化物半導體層（InGaSnOx、InWSnOx、InSiSnOx等）形成氧化物半導體層112a。換言之，電子傳輸層較佳為包含選自氧化鋅、氧化矽、氧化鎂及氧化鎵中的至少一種，氧化物半導體層較佳為包含選自氧化錫、氧化銦、氧化鎵、氧化鎢及氧化矽中的至少一種。藉此，可以使兩個氧化物半導體層的蝕刻速度不同，提高選擇性。亦即，可以使電子傳輸層148的蝕刻速度比氧化物半導體層112a的蝕刻速度快。又，可以使氧化物半導體層112a與電子傳輸層148的能隙最佳化。亦即，可以使電子傳輸層148的能隙大於氧化物半導體層112a的能隙。例如，若氧化物半導體層112a的能隙為3.0eV以上，則電子傳輸層148的能隙為氧化物半導體層112a的能隙以上，且較佳為3.4eV以上。若電子傳輸層148的能隙為3.4eV以上，則不吸收藍色光，可以提升可靠性。
在平坦化層142形成前，電子傳輸層148經過微影步驟及蝕刻步驟而被圖案化，藉此容易進行微細加工。並且，電子傳輸層148對應於各個像素來個別設置，藉此可以與第四實施例同樣地減少在相鄰的像素之間流通的漏電流，抑制串擾的發生。
5-2、像素之構成2：此外，電子傳輸層148及電子注入層150這兩層可以在氧化物半導體層112a個別設置。第28A圖及第28B圖表示此情況下的像素122c之構成。第28A圖表示對應於第26圖所示之像素平面圖中A3－A4線的截面構造，第28B圖同樣地表示對應於B3－B4線的截面構造。
如第28A圖所示，電子傳輸層148及電子注入層150在氧化物半導體層112a上係對應於各個像素來單獨設置。因此，如第28B圖所示，設有選擇電晶體124之區域中係未設置電子傳輸層148及電子注入層150之構造。像這樣，電子傳輸層148及電子注入層150對應於各個像素的有機EL元件130來個別形成，藉此可以減少在像素之間產生的漏電流，抑制串擾的發生。
5-3-1、製造方法1：參照圖面來說明本實施例之顯示裝置的製造方法。以下的說明係將與第二實施例不同的部分作為中心來說明。
第29圖、第30A圖及第30B圖表示在基板102上形成閘極電極104（第一閘極電極104a、第一閘極電極104b）、第一絕緣層106、透明導電層108（第一透明導電層108a～第四透明導電層108d）、資料訊號線134、第一公用線136a、第二公用線136b，且基板102的大約整個面形成氧化物半導體層112及電子傳輸層148之階段。又，第29圖表示此階段之像素的平面圖（已省略形成於大約整個面的第一絕緣層106、氧化物半導體層112及電子傳輸層148）。又，第30A圖表示對應於第29圖所示之A3－A4線的截面構造，第30B圖表示對應於B3－B4線的截面構造。
氧化物半導體層112及電子傳輸層148係以金屬氧化物材料來形成，因此，可以藉由例如濺鍍裝置來連續成膜。於此情況下係如上所述，氧化物半導體層112及電子傳輸層148較佳為以不同的金屬氧化物材料（換言之，不同的氧化物半導體材料）來形成。
第31A圖及第31B圖表示在氧化物半導體層112及電子傳輸層148上形成光阻膜205，使用光罩曝光之階段。光罩係與第一實施例所示者同樣地，使用設有多色調光罩圖案203之多色調光罩201。於此情況下，多色調光罩201的半曝光部分係對應於氧化物半導體層112的圖案，未曝光部分係對應於電子傳輸層148的圖案。
之後，如第32A圖及第32B圖所示，藉由將光阻膜205顯影，形成具有不同厚度之區域的光阻遮罩207a。第32A圖表示的態樣，係光阻遮罩207a對應於形成電子傳輸層148之區域的部分的膜厚度較厚，在形成第一氧化物半導體層112a及第二氧化物半導體層112b之區域相對地較薄。
使用光阻遮罩207a蝕刻電子傳輸層148及氧化物半導體層112。在此階段形成第一氧化物半導體層112a及第二氧化物半導體層112b。電子傳輸層148係以與第一氧化物半導體層112a及第二氧化物半導體層112b大約相同的圖案殘留。此蝕刻之後，藉由灰化處理去除光阻遮罩207a的膜厚度較薄之區域，進行使電子傳輸層148的表面露出之處理。第33A圖及第33B圖表示進行灰化處理後之光阻遮罩207b。如第33A圖所示，係以覆蓋電子傳輸層148之一部分區域的方式而殘留的狀態。
接著，對露出的電子傳輸層148進行蝕刻。如第34圖所示之平面圖及第35A圖與第35B圖所示之截面圖，藉由此蝕刻處理，在第一氧化物半導體層112a上選擇性地形成電子傳輸層148。如上所述，電子傳輸層148係以蝕刻速度比第一氧化物半導體層112a快的材料來形成。藉此，可以在第一氧化物半導體層112a上形成電子傳輸層148，使第一氧化物半導體層112a及第二氧化物半導體層112b殘留。此外，蝕刻電子傳輸層148後，藉由灰化處理去除光阻遮罩207b。
之後如第36A圖與第36B圖所示，形成第二絕緣層114、第二閘極電極116a、116b及平坦化層142。於平坦化層142形成有開口部144，進而形成電子注入層150。如第36A圖與第36B圖所示，電子注入層150係形成於平坦化層142的上面至開口部144，且在開口部144形成與電子傳輸層148連接。
之後，藉由形成發光層152、電洞傳輸層154、電洞注入層156及陽極158，形成如第26圖、第27A圖及第27B圖所示之顯示裝置的像素122c。
根據本實施例，藉由使用多色調光罩，可以在第一氧化物半導體層112a上形成電子傳輸層148而不用增加光罩的片數。藉此，第一氧化物半導體層112a及電子傳輸層148係以一片光罩來決定位置，故使像素微細化之情況下，亦可用良好的精度形成兩者的圖案。又，根據本實施例，可以不用增加光罩及顯影步驟，故可抑制製造成本的增加。
5-3-2、製造方法2：在第30A圖及第30B圖所示之階段中，可以在電子傳輸層148上進一步積層電子注入層150，以與5-3-1同樣的步驟進行。亦即，可以使用多色調光罩，將電子傳輸層148及電子注入層150蝕刻處理。藉此，如第37A圖及第37B圖所示，可以在第一氧化物半導體層112a上選擇性地形成電子傳輸層148及電子注入層150。
之後，形成平坦化層142，於平坦化層142設置開口部144，並形成發光層152、電洞傳輸層154、電洞注入層156及陽極158，藉此形成如第28A圖及第28B圖所示之顯示裝置的像素122c。
根據本實施例，與5-3-1節所述之情況同樣地，藉由使用多色調光罩，可以在第一氧化物半導體層112a上形成電子傳輸層148及電子注入層150而不用增加光罩的片數。
［第六實施例］本實施例中表示顯示裝置之像素的一個例子，係有機EL元件130由與基板102相反側發射光線，即所謂頂部發光型顯示裝置之像素。以下說明與第二實施例不同的部分。
第38圖表示本實施例之顯示裝置120的像素122d平面圖，對應於A5－A6線的截面構造表示於第39圖。像素122d的選擇電晶體124、驅動電晶體126、電容元件128及有機EL元件130的構造係與第二實施例相同。
像素122d係在與陰極即第一電極146重疊之區域設有反射層162。反射層162經由第一絕緣層106設置。此反射層162係形成例如與第一閘極電極104相同的層構造。亦即，反射層162係由第二實施例所說明的第一導電膜103來形成。又，陽極即第二電極158係以氧化銦錫、氧化銦鋅等透明導電膜來形成。
本實施例中，陰極即第一電極146係以透明導電膜來形成。發光層152所發出的光，除了作為導波光而在有機層中傳播的光以外，至少向陰極即第一電極146方面及陽極即第二電極158方面發射。由發光層152向陰極即第一電極146方面射出的光，係穿透陰極即第一電極146以及第一絕緣層106，但在反射層162被反射。在反射層162被反射之光的一部分由陽極即第二電極158射出。為了提升射出光之強度，反射層162較佳係在與陰極即第一電極146相對之面設置鋁（Al）、銀（Ag）等反射率高的金屬膜。
此外，第38圖及第39圖中，反射層162的端部設置在比陰極即第一電極146的端部更內側，但本發明不限定於此態樣。反射層162經由第一絕緣層106設置，故可以比陰極即第一電極146設置得更寬。又，反射層162只要不接觸第一閘極電極104及閘極訊號線132，則可設置成連續至相鄰的像素。
像這樣，根據本實施例，藉由在陰極即第一電極146的下層方面設置反射層162，可以實現具有頂部發光型像素122d之顯示裝置120。在此情況下，反射層162可以由與第一閘極電極104相同的導電膜來製作，故可以不用增加製造步驟而形成。
［第七實施例］本實施例係例示與第二實施例不同之像素的構造。第40圖表示像素122e的平面圖，對應於A7－A8線的截面構造表示於第41A圖，對應於B5－B6線的截面構造表示於第41B圖。又，像素122e的等效電路係與第7圖所示者相同。在本實施例說明與第二實施例不同的部分。
像素122e的資料訊號線134及第二公用線136b係由第二實施例所說明的第四導電膜115來形成。亦即，資料訊號線134及第二公用線136b設置於第二絕緣層114上。
第二公用線136b係經由貫穿第一絕緣層106及第二絕緣層114之第一接觸孔117a電連接至第一公用線136a。又，第二公用線136b經由貫穿第二絕緣層114之第三接觸孔117c接觸第一氧化物半導體層112a。第二公用線136b與第一氧化物半導體層112a接觸之區域係與第一透明導電層108a重疊配置之區域，此區域係相當於驅動電晶體126之源極區域。因此，第二公用線136b電連接至第一公用線136a及驅動電晶體126之源極。
資料訊號線134係在貫穿第二絕緣層114之第四接觸孔117d中接觸第二氧化物半導體層112b。資料訊號線134與第二氧化物半導體層112b接觸之區域係與第三透明導電層108c重疊配置之區域，此區域係相當於選擇電晶體124之源極或汲極區域。因此，資料訊號線134電連接選擇電晶體124之源極或汲極區域。
電容元件128係形成於第一電容電極160a與第二電容電極160b重疊且夾著第一絕緣層106之區域。本實施例中，第二電容電極160b係藉由第四透明導電層108d及第二氧化物半導體層112b從選擇電晶體124延伸至第一電容電極160a上之部分來形成。此區域中的第二氧化物半導體層112b較佳為低電阻化，以作為電極來發揮功能。又，區域中的第二氧化物半導體層112b亦可以被去除。第二閘極電極116a藉由第二接觸孔117b接觸第二電容電極160b，藉此，驅動電晶體126與電容元件128電連接。
根據本實施例，使用與第二閘極電極116a為相同層構造之導電層來形成資料訊號線134及第二公用線136b，藉此，可以確實地謀求構成像素122e之選擇電晶體124與資料訊號線134之電連接、驅動電晶體126與第二公用線136b及電容元件128之電連接。
［第八實施例］本實施例中表示顯示裝置之像素的一個例子，係有機EL元件130由與基板102相反側發射光線，即所謂頂部發光型顯示裝置之像素。以下說明與第四實施例不同的部分。
第42圖表示本實施例之顯示裝置120的像素122f平面圖，對應於A9－A10線的截面構造表示於第43圖。像素122f的選擇電晶體124、驅動電晶體126、電容元件128及有機EL元件130的構造係與第四實施例相同。
像素122f係與第六實施例同樣地，在與陰極即第一電極146重疊之區域設有反射層162。反射層162經由第一絕緣層106設置。此反射層162係形成例如與第一閘極電極104相同的層構造。亦即，反射層162係由第二實施例所說明的第一導電膜103來形成。又，陽極即第二電極158係以氧化銦錫、氧化銦鋅等透明導電膜來形成。
即使是以與第二閘極電極116相同之層構造來形成資料訊號線134及第二公用線136b之像素構造，亦可構成頂部發光型的像素122f。
此外，第42圖及第43圖中，反射層162的端部設置在比陰極即第一電極146的端部更內側，但本發明不限定於此態樣。反射層162經由第一絕緣層106設置，故可以比陰極即第一電極146設置得更寬。又，反射層162只要不接觸第一閘極電極104及閘極訊號線132，則可設置成連續至相鄰的像素。
根據本實施例，藉由在陰極即第一電極146的下層方面設置反射層162，可以實現具有頂部發光型像素122f之顯示裝置120。在此情況下，反射層162可以由與第一閘極電極104相同的導電膜來製作，故可以不用增加製造步驟而形成。
［第九實施例］本實施例係例示與第四實施例不同之像素的構造。第44圖表示像素122g的平面圖，對應於A11－A12線的截面構造表示於第45A圖，對應於B7－B8線的截面構造表示於第45B圖。又，像素122g的等效電路係與第7圖所示者相同。在本實施例說明與第四實施例不同的部分。
本實施例之像素122g係變更透明導電層108及氧化物半導體層112之積層順序。亦即，第一絕緣層106上設置氧化物半導體層112，氧化物半導體層112上設置透明導電層108。具體而言，驅動電晶體126中，第一氧化物半導體層112a上設置第一透明導電層108a及第二透明導電層108b。又，第二透明導電層108b延伸至有機EL元件130之區域，且在該區域內作為陰極即第一電極146來發揮功能。選擇電晶體124中，第二氧化物半導體層112b的上層設置第三透明導電層108c及第四透明導電層108d。
像這樣，即使變更氧化物半導體層112及透明導電層108的積層順序，亦可以實現電晶體。在此構造中，氧化物半導體層112及透明導電層108有蝕刻選擇比的情況下（氧化物半導體層112相對於透明導電層108之蝕刻速度較慢的情況下），可以使用第二實施例所說明的多色調光罩來加工。藉此，可以減少製造步驟中所需要的光罩數量，又可減少步驟數量。
根據本實施例，如第45A圖所示，第二公用線136b經由第三接觸孔117c接觸第二透明導電層108b。又如第45B圖所示，資料訊號線134經由第四接觸孔117d接觸第三透明導電層108c。如此，資料訊號線134及第二公用線136b與透明導電層108接觸，故可以降低接觸電阻。
［第十實施例］第46圖表示具有第一閘極電極104、第一絕緣層106、氧化物半導體層112、第二絕緣層114及第二閘極電極116之電晶體100b的製造步驟中，在氧化物半導體層112，於通道區域形成電阻較低之源極及汲極區域118的階段。
第46圖表示由基板102方面對氧化物半導體層112照射雷射光以進行低電阻化之處理。為了使能隙寬的氧化物半導體吸收光，此處理所使用的雷射光較佳為使用短波長的雷射光。例如，較佳為對氧化物半導體層112照射KrF準分子雷射光（波長248nm）、XeCl準分子雷射光（波長308nm）、XeF準分子雷射光（波長351nm）等紫外線雷射光。
進行第46圖所示之雷射處理的情況下，基板102需要使紫外線雷射光充分穿透的透明度。因此，基板102較佳使用無鹼玻璃基板或石英基板。基板102若是紫外線頻帶之光的透光率低或是吸收紫外線頻帶之光的情況下，如第47A圖所示，藉由從設有氧化物半導體層112之方面照射雷射光，同樣可以謀求低電阻化。
從基板102方面照射雷射光的情況下，氧化物半導體層112與第一閘極電極104重疊之區域係被第一閘極電極104遮蔽而不被照射雷射光。另一方面，第一閘極電極104的外側區域被穿透基板102之雷射光照射。氧化物半導體層112藉由雷射光照射，溫度急遽上升而產生氧空缺，藉此產生施體能階而被低電阻化。
此處理亦可以在第二絕緣層114設有接觸孔且設有第三導線110c及第四導線110d之狀態下進行。此被低電阻化之區域係作為電晶體100b的源極區域118a及汲極區域118b來發揮功能。
對第46圖所示之電晶體100b的雷射處理，係藉由將第一閘極電極104作為遮蔽雷射光的遮罩，可以用自我對齊的方式形成源極區域118a及汲極區域118b。
如第47A圖所示，氧化物半導體層112與第二絕緣層114之間，對於設有與氧化物半導體層112連接之第一導線110a及第二導線110b的電晶體100c，可以進行雷射處理來形成源極區域118a及汲極區域118b。
第47A圖表示由第二閘極電極116方面對氧化物半導體層112照射雷射光的態樣。雷射光不照射到氧化物半導體層112與第二閘極電極116、第一導線110a及第二導線110b重疊之區域。然而，氧化物半導體層112在此區域以外的區域被雷射光照射故被低電阻化。如第47A圖所示，氧化物半導體層112中，第二閘極電極116、第一導線110a及第二導線110b之間的區域，以及第一導線110a及第二導線110b外側的區域被低電阻化。
第47A圖所示的構造係源極區域118a及汲極區域118b，與第一閘極電極104及第二閘極電極116包夾氧化物半導體層112之通道區域相鄰設置。亦即，通道區域與源極區域及汲極區域之間不形成高電阻的偏移區，故可以防止導通電流降低。又，如第一實施例所示之電晶體100a，沒有必要使第一導線110a及第二導線110b與第一閘極電極104及第二閘極電極116重疊，故可以減少源極與閘極之間以及汲極與閘極之間的耦合電容。
第47B圖表示由第一閘極電極104方面對氧化物半導體層112照射雷射光的態樣。此情況下，雷射光照射至氧化物半導體層112未與第一閘極電極104重疊之區域。藉此，氧化物半導體層112在第一導線110a及第二導線110b下側的區域亦被低電阻化。藉由這樣的處理，可以使源極區域118a及汲極區域118b更低電阻化。又，可以減少源極區域118a與第一導線110a、以及汲極區域118b與第二導線110b的接觸電阻。並且，與第46圖所示之構造同樣地，源極區域118a及汲極區域118b將第一閘極電極104作為遮罩而用自我對齊的方式形成，故不形成高電阻的偏移區，可以抑制導通電流降低。
如第47A圖及第47B圖所示，將第一閘極電極104及第二閘極電極116作為遮蔽雷射光的遮罩，藉此可以在氧化物半導體層112用自我對齊的方式形成源極區域118a及汲極區域118b。藉此，具有電晶體100c之積體電路元件的生產性可以提升，可降低製造成本。
又，如第二實施例之說明，電晶體100c若考慮光罩的對準精度，較佳為使第二閘極電極116的寬度Wtop 大於第一閘極電極104的寬度Wbottom （Wtop ＞Wbottom ）。第48A圖係第二閘極電極116的寬度大於第一閘極電極104的寬度之情況下，由第二閘極電極116方面對氧化物半導體層112照射雷射光的態樣。
第48A圖係第二閘極電極116的寬度Wtop 大於第一閘極電極104的寬度Wbottom 之情況下，由第二閘極電極116方面照射雷射光的態樣。氧化物半導體層112被雷射光照射的區域係低電阻化。第48A圖所示之情況下，與氧化物半導體層112的通道區域相鄰之源極區域118a及汲極區域118b，係藉由第二閘極電極116被界定。換言之，源極區域118a及汲極區域118b係藉由第二閘極電極116用自我對齊的方式形成。另一方面，相對於第一閘極電極104，源極區域118a及汲極區域118b的端部與第一閘極電極104的端部不一致，而存在寬度Woff 之偏移區。然而，相對於第一閘極電極104之偏移區，係相對於第二閘極電極116為通道區域，故對電晶體100c之靜態特性帶來的影響較小。
第48B圖表示第二閘極電極116的寬度Wtop 大於第一閘極電極104的寬度Wbottom 之情況下，由第一閘極電極104方面照射雷射光的態樣。第48B圖所示之情況下，與氧化物半導體層112的通道區域相鄰之源極區域118a及汲極區域118b的位置，係被第一閘極電極104界定。因此，形成於氧化物半導體層112之源極區域118a及汲極區域118b，對於第二閘極電極116係形成寬度Wov之重疊區域。如此，藉由設置源極區域118a及汲極區域118b與第二閘極電極116重疊之區域，源極區域118a及汲極區域118b與第二閘極電極116之間不會形成高電阻區域，可防止電晶體100c的導通電流降低。
本實施例中，藉由第一閘極電極104或第二閘極電極116，用自我對齊的方式形成源極區域118a及汲極區域118b，但若考慮微影步驟中之光罩的對準精度，較佳為使第二閘極電極116的寬度Wtop 大於第一閘極電極104的寬度Wbottom （Wtop ＞Wbottom ）。亦即，藉由使上層的第二閘極電極116之寬度大於下層的第一閘極電極104之寬度，微影步驟中之光罩的對準精度可以具有較多裕度，故可以藉由第二閘極電極116確實地將形成於氧化物半導體層112的通道區域覆蓋。
［第十一實施例］本實施例為將第七實施例所示之電晶體構造適用於顯示裝置120的一個例子。
11-1、像素的構成1：第49圖表示本實施例之顯示裝置120的像素122h平面圖，對應於A13－A14線的截面構造表示於第50A圖，對應於B9－B10線的截面構造表示於第50B圖。以下說明係參照第49圖、第50A圖及第50B圖。
第一氧化物半導體層112a配置成具有與第一閘極電極104a及第二閘極電極116a重疊之區域，第二氧化物半導體層112b配置成具有與第一閘極電極104b及第二閘極電極116b重疊之區域。驅動電晶體126係在第一氧化物半導體層112a的第一閘極電極104a外側區域形成有第一源極區域118a及第一汲極區域118b。又，選擇電晶體124係在第二氧化物半導體層112b的外側區域形成有第一源極及汲極區域118c及第二源極及汲極區域118d。
第一源極區域118a、第一汲極區域118b、第一源極及汲極區域118c及第二源極及汲極區域118d係如第七實施例之說明，藉由從基板102方面照射雷射光而產生的低電阻區域。像這樣，藉由在照射雷射時將第一閘極電極104a、104b作為遮罩，驅動電晶體126及選擇電晶體124係在氧化物半導體層112中相當於通道區域以外的區域被低電阻化。
有機EL元件130中，第一氧化物半導體層112a的被低電阻化之區域係作為陰極即第一電極146使用。於電容元件128，以與第一閘極電極104相同構造而形成之第一電容電極160a與第二氧化物半導體層112b重疊，故此區域無法被低電阻化。在此，在第二絕緣層114擴大開口部，第二閘極電極116a係連接第二氧化物半導體層112b，且擴大與第一電容電極160a重疊之區域，藉此兼用為另一個電容電極。
11-2、像素的構成2：如第四實施例所示，電子傳輸層148可個別設置於各個像素。此情況下之像素的構成表示於第51圖、第52A圖及第52B圖。第51圖表示本實施例之顯示裝置120的像素122h平面圖，對應於A15－A16線的截面構造表示於第52A圖，對應於B11－B12線的截面構造表示於第52B圖。
如第51圖所示，設於平坦化層142之開口部144係設置成使低電阻化之氧化物半導體層所形成的第一電極146的內側露出。如第52A圖所示，電子傳輸層148連接藉由開口部144露出之第一電極146。電子傳輸層148係個別設置在各個像素。例如，電子傳輸層148不擴張至像素122h的整面，如第52B圖之例示，可以不設置在設有選擇電晶體124之區域。與第四實施例同樣地，藉由使電子傳輸層148形成比開口部144大，可以防止發光層152與氧化物半導體層112a連接，藉由使電子傳輸層148形成比發光層152小，可以防止電洞傳輸層154與電子傳輸層148連接。
如第52A圖所示，電子傳輸層148的端部位於開口部144的外側（平坦化層142的上面），藉此，以氧化物半導體之形成的第一電極146不會露出於表面。亦即，蝕刻電子傳輸層148時，第一電極146不露出於被蝕刻面，故第一電極146不會因過蝕刻而消失。藉此，第一電極146（換言之，氧化物半導體層112a）可以形成與電晶體之通道區域相同的厚度。
11-3、像素的構成3：如第四實施例所示，電子傳輸層148及電子注入層150這兩層可以藉由微影步驟及蝕刻步驟加工。第53A圖及第53B圖表示此情況下之像素122h的構成。第53A圖表示第51圖所示之像素平面圖中對應於A15－A16線的截面構造，第53B圖同樣表示對應於B11－B12線的截面構造。
如第53A圖所示，電子傳輸層148及電子注入層150兩者對應於各個像素之有機EL元件130而設置。此情況下，如第53B圖所示，設有選擇電晶體124之區域未設置電子傳輸層148及電子注入層150。第53A圖及第53B圖所示之電子傳輸層148及電子注入層150的構成係與第四實施例所述者相同。
像這樣，於本實施例，構成像素122h之驅動電晶體126及選擇電晶體124中，可以在氧化物半導體層112設置低電阻化之源極區域及汲極區域。藉此，可以簡化電晶體的構造，減少源極與閘極之間以及汲極與閘極之間的耦合電容。
又，根據本實施例，驅動電晶體126及選擇電晶體124的通道區域，以及作為有機EL元件130之陰極而發揮功能的第一電極146，可以由相同的氧化物半導體層112來製作。並且，源極及汲極區域118及第一電極146係藉由雷射處理而同時低電阻化，故可精簡製造步驟。此外，藉由將電子傳輸層148對應於各個像素之有機EL元件130而個別形成，可以解決在像素之間產生漏電流（換言之為串擾）之疑慮。
［第十二實施例］12-1、像素的構成1：在第十一實施例所示之像素的構成中，可以在有機EL元件130設置反射電極164。第54圖、第55A圖及第55B圖表示第一電極146與電子傳輸層148之間設置反射電極164之像素122i。又，第54圖表示像素122i的第一構成，以平面圖表示，對應於A17－A18線的截面構造表示於第55A圖，對應於B13－B14線的截面構造表示於第55B圖。
如第54圖及第55A圖所示，反射電極164設置成比第一電極146寬。反射電極164的外周端部配置於開口部144的外側。如第55A圖所示，反射電極164設置成連接第一電極146。第一電極146上設有第二絕緣層114。因此，使第一電極146露出之開口部144a形成於第二絕緣層114後形成反射電極164。反射電極164可以藉由與第二閘極電極116相同的導電層（更進一步而言，與公用線136相同導電層）來形成。如此，藉由以與第二閘極電極116相同的導電層形成反射電極164，可以防止製造步驟增加。亦即，只要在第二絕緣層114設置開口部144a，即可設置反射電極164而不用增加更多步驟。
像素112h若為有機EL元件130由第二電極158發光之頂部發光型的情況下，較佳在第一電極146方面設置反射電極164。反射電極164的較佳態樣係在電子傳輸層148方面的面設置反射率高之金屬層。例如，反射電極164係可以用鋁（Al）、鋁合金或銀（Ag）等之第一金屬層166a來形成。鋁合金可以使用鋁釹合金（Al－Nd）、鋁釹鎳合金（Al－Nd－Ni）、鋁碳鎳合金（Al－C－Ni）、銅鎳合金（Cu－Ni）等。
鋁膜若與以氧化物半導體形成之第一電極146直接接觸，則有產生氧化還原反應之虞，故為了防止此氧化還原反應，可以在鋁膜與第一金屬層166a之間設置第二金屬層166b，第二金屬層166b係以鈦（Ti）、鉭（Ta）或鉬（Mo）等金屬材料來形成。
反射電極164的上層方面設有平坦化層142。反射電極164係藉由形成於平坦化層142之開口部144b而露出表面。電子傳輸層148經由形成於平坦化層142之開口部144b而與反射電極164連接設置。反射電極164及電子傳輸層148之間可以設置鋁鋰合金（AlLi）、鎂銀合金（MgAg）等之薄膜。
12-2、像素的構成2：第56A圖及第56B圖表示像素122i的第二構成，係表示對應於第54圖之像素122i平面圖的截面構造中，與第十一實施例同樣地將電子傳輸層148及電子注入層150對應於各個像素來設置之態樣。在各個像素個別設置電子傳輸層148及電子注入層150之情況下，亦可以在有機EL元件130設置反射電極164。
12-3、像素的構成3：第57圖表示像素122i的第三構成之平面圖，對應於A19－A20線的截面構造表示於第58A圖，對應於B15－B16線的截面構造表示於第58B圖。第三構成中，反射電極164設置於第二絕緣層114的下層方面。這樣的反射電極164係在基板102的大約整個面形成氧化物半導體層112、第一金屬層166a及第二金屬層166b，依照第五實施例所述之步驟，使用多色調光罩來形成。
第62A圖及第62B圖表示第三構成中，與第十一實施例同樣地將電子傳輸層148及電子注入層150對應於各個像素來設置之態樣。在各個像素個別設置電子傳輸層148及電子注入層150之情況下，亦可以在有機EL元件130設置反射電極164。
像這樣，根據本實施例，藉由在有機EL元件130設置反射電極164，可以提高頂部發光型像素的發射光之強度。亦即，可以提高有機EL元件130的電流效率。於此情況下，反射電極164可以用與形成第二閘極電極116之導電層相同的導電層來形成。藉此，可以在有機EL元件130設置反射電極164而不用大幅增加製造步驟。
［第13實施例］本實施例與第五實施例同樣地，表示氧化物半導體層112a上設置電子傳輸層148之構成。第59圖表示本實施例之像素122j的平面圖，對應於A21－A22線的截面構造表示於第60A圖，對應於B17－B18線的截面構造表示於第60B圖。
與電子傳輸層148連接之第一電極146係與構成驅動電晶體126之氧化物半導體層112a位於相同層，由基板102方面被照射雷射光而被低電阻化。電子傳輸層148係與第五實施例之第31A圖、第31B圖、第32A圖、第32B圖、第33A圖、第33B圖、第34圖、第35A圖、第35B圖、第36A圖及第36B圖所示的步驟同樣地使用多色調光罩來形成。
第61A圖及第61B圖表示像素122j的截面構造。與第60A圖不同的是，設置於第一電極146上之電子傳輸層148及電子注入層150係使用多色調光罩來形成。
藉由從基板102方面照射具有紫外線頻帶之波長的雷射光，形成於氧化物半導體層之第一電極146被低電阻化。藉此，第一電極146及電子傳輸層148的接面電阻變小，形成良好的歐姆接觸。
此外，氧化物半導體層112a及第一電極146較佳使用不含有鋅（Zn）、鎂（Mg）等之錫（Sn）系氧化物半導體層（InGaSnOx、InWSnOx、InSiSnOx等），電子傳輸層148較佳使用不含有錫（Sn）之鋅（Zn）系氧化物半導體層（ZnSiOx、ZnMgOx、ZnGaOx等）。藉此，可以使兩個氧化物半導體層的蝕刻速度不同，提高選擇性。又，可以使氧化物半導體層112a及第一電極146與電子傳輸層148的能隙最佳化。亦即，可以使電子傳輸層148的能隙大於氧化物半導體層112a及第一電極146的能隙。例如，電子傳輸層148的能隙較佳為3.4eV以上。若電子傳輸層148的能隙為3.4eV以上，則不吸收藍色光，可以提升可靠性。
附註：上述所例示的實施例的整體或一部分係可以作為下述的補充說明，但本發明的實施例不限於此。
附註1：一種顯示裝置，係在基板上具有數個像素，該數個像素各自包含驅動電晶體及與該驅動電晶體電連接之有機EL元件，該驅動電晶體具有氧化物半導體層、第一閘極電極、第一絕緣層、第二閘極電極及第二絕緣層，該第一閘極電極具有與該氧化物半導體層重疊之區域，且配置於該氧化物半導體層的該基板方面之面，該第一絕緣層在該第一閘極電極與該氧化物半導體層之間，該第二閘極電極具有與該氧化物半導體層及該第一閘極電極重疊之區域，且配置於該氧化物半導體層的與該基板方面相反之面，該第二絕緣層在該第二閘極電極與該氧化物半導體層之間，該有機EL元件包含第一電極、第二電極、發光層及電子傳輸層，該第一電極具有透光性，該第二電極與該第一電極相對配置，該發光層位於該第一電極與該第二電極之間，該電子傳輸層位於該發光層與該第一電極之間，該第一電極係從該氧化物半導體層連續設置。
附註2：如附註1記載之顯示裝置，其中，該第二閘極電極的通道長邊方向寬度比該第一閘極電極的通道長邊方向寬度更寬。
附註3：如附註1記載之顯示裝置，其中，該第二閘極電極與該氧化物半導體層重疊之面積，比該第一閘極電極與該氧化物半導體層重疊之面積更大。
附註4：如附註1記載之顯示裝置，其中，該電子傳輸層的載子濃度比該氧化物半導體層的載子濃度更高。
附註5：如附註1記載之顯示裝置，其中，該電子傳輸層的能隙為3.4eV以上，該氧化物半導體層的能隙為3.0eV以上。
附註6：如附註1記載之顯示裝置，其中，該電子傳輸層與該發光層之間具有電子注入層。
附註7：如附註6記載之顯示裝置，其中，該電子注入層為C12A7（12CaO‧7Al2 O3 ）電子化合物。
附註8：如附註1記載之顯示裝置，其中，該電子傳輸層為不含有錫（Sn）之鋅（Zn）系氧化物半導體，該氧化物半導體層為不含有鋅（Zn）、鎂（Mg）之錫（Sn）系氧化物半導體。
附註9：如附註8記載之顯示裝置，其中，該電子傳輸層包含選自氧化鋅、氧化矽、氧化鎂及氧化鎵中的至少一種，該氧化物半導體層包含選自氧化錫、氧化銦、氧化鎵、氧化鎢及氧化矽中的至少一種。
附註10：如附註1記載之顯示裝置，另包含平坦化層，該平坦化層埋設該驅動電晶體，該平坦化層具有在該第一電極的上面開口之開口部，該電子傳輸層、該發光層及該第二電極係由該第一電極的上層方面沿著該開口部的內壁面及該平坦化層的上面而設置。
附註11：如附註10記載之顯示裝置，其中，該發光層及該第二電極之間具有電洞傳輸層及電洞注入層，該電洞傳輸層及電洞注入層係連續設置成分布該數個像素，該電子傳輸層係分別對各該數個像素單獨設置。
附註12：如附註10記載之顯示裝置，其中，該發光層及該第二電極之間具有電洞傳輸層及電洞注入層，該電洞傳輸層及電洞注入層係連續設置成分布該數個像素，該電子傳輸層及該電子注入層係分別對應於該數個像素而單獨設置。
附註13：如附註11記載之顯示裝置，其中，該電子傳輸層的端部配置在比該開口部更外側，且比該發光層的端部更內側。
附註14：如附註12記載之顯示裝置，其中，該電子傳輸層及電子注入層的端部配置在比該開口部更外側，且比該發光層的端部更內側。
附註15：如附註1記載之顯示裝置，其中，該第一電極及該電子傳輸層之間設有反射電極。
附註16：如附註15記載之顯示裝置，其中，該反射電極係以與該第二閘極電極相同之層構造來設置。
100‧‧‧電晶體
100a‧‧‧電晶體
100b‧‧‧電晶體
100c‧‧‧電晶體
102‧‧‧基板
103‧‧‧第一導電膜
104‧‧‧第一閘極電極
104a‧‧‧第一閘極電極
104b‧‧‧第一閘極電極
106‧‧‧第一絕緣層
107‧‧‧第二導電膜
108‧‧‧透明導電層
108a‧‧‧第一透明導電層
108b‧‧‧第二透明導電層
108c‧‧‧第三透明導電層
108d‧‧‧第四透明導電層
109‧‧‧第三導電膜
110‧‧‧導線層
110a‧‧‧第一導線
110b‧‧‧第二導線
110c‧‧‧第三導線
110d‧‧‧第四導線
112‧‧‧氧化物半導體層
112a‧‧‧第一氧化物半導體層
112b‧‧‧第二氧化物半導體層
114‧‧‧第二絕緣層
115‧‧‧第四導電膜
116‧‧‧第二閘極電極
116a‧‧‧第二閘極電極
116b‧‧‧第二閘極電極
117a‧‧‧第一接觸孔
117b‧‧‧第二接觸孔
117c‧‧‧第三接觸孔
117d‧‧‧第四接觸孔
118‧‧‧源極及汲極區域
118a‧‧‧源極區域
118b‧‧‧汲極區域
118c‧‧‧第一源極及汲極區域
118d‧‧‧第二源極及汲極區域
120‧‧‧顯示裝置
121‧‧‧顯示區域
122‧‧‧像素
122a‧‧‧像素
122b‧‧‧像素
122c‧‧‧像素
122d‧‧‧像素
122e‧‧‧像素
122f‧‧‧像素
122g‧‧‧像素
122h‧‧‧像素
122i‧‧‧像素
122j‧‧‧像素
123‧‧‧掃描線驅動電路
124‧‧‧選擇電晶體
125‧‧‧資料線驅動電路
126‧‧‧驅動電晶體
128‧‧‧電容元件
130‧‧‧有機EL元件
132‧‧‧閘極訊號線
132a‧‧‧閘極訊號線
134‧‧‧資料訊號線
136‧‧‧公用線
136a‧‧‧第一公用線
136b‧‧‧第二公用線
138‧‧‧電源線
140a‧‧‧第一氧化矽膜
140b‧‧‧第二氧化矽膜
141a‧‧‧第一氮化矽膜
141b‧‧‧第二氮化矽膜
142‧‧‧平坦化層
144‧‧‧開口部
144a‧‧‧開口部
144b‧‧‧開口部
146‧‧‧第一電極
148‧‧‧電子傳輸層
149‧‧‧空乏層化區域
150‧‧‧電子注入層
152‧‧‧發光層
154‧‧‧電洞傳輸層
156‧‧‧電洞注入層
158‧‧‧第二電極
160a‧‧‧第一電容電極
160b‧‧‧第二電容電極
162‧‧‧反射層
164‧‧‧反射電極
166a‧‧‧第一金屬層
166b‧‧‧第二金屬層
201‧‧‧多色調光罩
203‧‧‧多色調光罩圖案
205‧‧‧光阻膜
207a‧‧‧光阻遮罩
207b‧‧‧光阻遮罩
207c‧‧‧光阻遮罩
207d‧‧‧光阻遮罩
300‧‧‧電晶體
302‧‧‧基板
304‧‧‧閘極電極
306‧‧‧第一絕緣層
308a‧‧‧第一透明導電層
308b‧‧‧第二透明導電層
310a‧‧‧第一導線
310b‧‧‧第二導線
312‧‧‧氧化物半導體層
314‧‧‧第二絕緣層
342‧‧‧平坦化層
358‧‧‧陽極
［第1圖］ 表示本發明之一實施例的電晶體之構造的截面圖。 ［第2A圖］ 本發明之一實施例的電晶體之製作方法說明圖，表示形成第一閘極電極之階段。 ［第2B圖］ 本發明之一實施例的電晶體之製作方法說明圖，表示形成第一絕緣層、透明導電膜及氧化物半導體層之階段。 ［第3A圖］ 本發明之一實施例的電晶體之製作方法說明圖，表示以多色調光罩曝光之階段。 ［第3B圖］ 本發明之一實施例的電晶體之製作方法說明圖，表示形成光阻遮罩之階段。 ［第4A圖］ 本發明之一實施例的電晶體之製作方法說明圖，表示蝕刻第二導電膜及第三導電膜之階段。 ［第4B圖］ 本發明之一實施例的電晶體之製作方法說明圖，表示蝕刻第三導電膜之階段。 ［第5A圖］ 本發明之一實施例的電晶體之製作方法說明圖，表示形成氧化物半導體層之階段。 ［第5B圖］ 本發明之一實施例的電晶體之製作方法說明圖，表示形成第二絕緣層及第四導電膜之階段。 ［第6圖］ 本發明之一實施例的顯示裝置之構成的說明圖。 ［第7圖］ 表示本發明之一實施例的顯示裝置之像素的等效電路。 ［第8圖］ 說明本發明之一實施例的顯示裝置之像素構成的平面圖。 ［第9A圖］ 表示本發明之一實施例的顯示裝置之像素構成的截面圖，表示第8圖中沿著A1－A2線之截面構造。 ［第9B圖］ 表示本發明之一實施例的顯示裝置之像素構成的截面圖，表示第8圖中沿著B1－B2線之截面構造。 ［第10A圖］ 表示顯示裝置之構造及作動時電荷的影響。 ［第10B圖］ 表示顯示裝置作動時在閘極電極施加訊號的期間。 ［第11A圖］ 表示本發明之一實施例的電晶體之截面構造。 ［第11B圖］ 表示本發明之一實施例的電晶體之截面構造。 ［第12圖］ 說明本發明之一實施例的顯示裝置製造方法的平面圖。 ［第13A圖］ 說明本發明之一實施例的顯示裝置製造方法的截面圖，表示沿著第12圖中A1－A2線之截面構造。 ［第13B圖］ 說明本發明之一實施例的顯示裝置製造方法的截面圖，表示沿著第12圖中B1－B2線之截面構造。 ［第14A圖］ 說明本發明之一實施例的顯示裝置製造方法的截面圖，表示對應於第12圖中A1－A2線之區域的截面構造。 ［第14B圖］ 說明本發明之一實施例的顯示裝置製造方法的截面圖，表示對應於第12圖中B1－B2線之區域的截面構造。 ［第15圖］ 說明本發明之一實施例的顯示裝置製造方法的平面圖。 ［第16A圖］ 說明本發明之一實施例的顯示裝置製造方法的截面圖，表示沿著第15圖中A1－A2線之截面構造。 ［第16B圖］ 說明本發明之一實施例的顯示裝置製造方法的截面圖，表示沿著第15圖中B1－B2線之截面構造。 ［第17圖］ 說明本發明之一實施例的顯示裝置製造方法的平面圖。 ［第18A圖］ 說明本發明之一實施例的顯示裝置製造方法的截面圖，表示沿著第17圖中A1－A2線之截面構造。 ［第18B圖］ 說明本發明之一實施例的顯示裝置製造方法的截面圖，表示沿著第17圖中B1－B2線之截面構造。 ［第19圖］ 說明本發明之一實施例的顯示裝置製造方法的平面圖。 ［第20A圖］ 說明本發明之一實施例的顯示裝置製造方法的截面圖，表示沿著第19圖中A1－A2線之截面構造。 ［第20B圖］ 說明本發明之一實施例的顯示裝置製造方法的截面圖，表示沿著第19圖中B1－B2線之截面構造。 ［第21A圖］ 說明本發明之一實施例的顯示裝置製造方法的截面圖，表示對應於第19圖中A1－A2線之區域的截面構造。 ［第21B圖］ 說明本發明之一實施例的顯示裝置製造方法的截面圖，表示對應於第19圖中B1－B2線之區域的截面構造。 ［第22A圖］ 說明本發明之一實施例的顯示裝置製造方法的截面圖，表示對應於第19圖中A1－A2線之區域的截面構造。 ［第22B圖］ 說明本發明之一實施例的顯示裝置製造方法的截面圖，表示對應於第19圖中B1－B2線之區域的截面構造。 ［第23A圖］ 說明本發明之一實施例的顯示裝置製造方法的截面圖，表示對應於第8圖中A1－A2線之區域的截面構造。 ［第23B圖］ 表示對應於第8圖中B1－B2線之區域的截面構造。 ［第24A圖］ 說明本發明之一實施例的顯示裝置製造方法的截面圖，表示對應於第8圖中A1－A2線之區域的截面構造。 ［第24B圖］ 說明本發明之一實施例的顯示裝置製造方法的截面圖，表示對應於第8圖中B1－B2線之區域的截面構造。 ［第25A圖］ 說明本發明之一實施例的顯示裝置製造方法的截面圖，表示對應於第8圖中A1－A2線之區域的截面構造。 ［第25B圖］ 說明本發明之一實施例的顯示裝置製造方法的截面圖，表示對應於第8圖中B1－B2線之區域的截面構造。 ［第26圖］ 說明本發明之一實施例的顯示裝置之像素構成的平面圖。 ［第27A圖］ 說明本發明之一實施例的顯示裝置之截面圖，表示對應於第26圖中A3－A4線之區域的截面構造。 ［第27B圖］ 說明本發明之一實施例的顯示裝置之截面圖，表示對應於第26圖中B3－B4線之區域的截面構造。 ［第28A圖］ 說明本發明之一實施例的顯示裝置之截面圖，表示對應於第26圖中A3－A4線之區域的截面構造。 ［第28B圖］ 說明本發明之一實施例的顯示裝置之截面圖，表示對應於第26圖中B3－B4線之區域的截面構造。 ［第29圖］ 說明本發明之一實施例的顯示裝置製造方法的平面圖。 ［第30A圖］ 說明本發明之一實施例的顯示裝置製造方法的截面圖，表示沿著第29圖中A3－A4線之截面構造。 ［第30B圖］ 說明本發明之一實施例的顯示裝置製造方法的截面圖，表示沿著第29圖中B3－B4線之截面構造。 ［第31A圖］ 說明本發明之一實施例的顯示裝置製造方法的截面圖，表示沿著第29圖中A3－A4線之截面構造。 ［第31B圖］ 說明本發明之一實施例的顯示裝置製造方法的截面圖，表示沿著第29圖中B3－B4線之截面構造。 ［第32A圖］ 說明本發明之一實施例的顯示裝置製造方法的截面圖，表示沿著第29圖中A3－A4線之截面構造。 ［第32B圖］ 說明本發明之一實施例的顯示裝置製造方法的截面圖，表示沿著第29圖中B3－B4線之截面構造。 ［第33A圖］ 說明本發明之一實施例的顯示裝置製造方法的截面圖，表示沿著第29圖中A3－A4線之截面構造。 ［第33B圖］ 說明本發明之一實施例的顯示裝置製造方法的截面圖，表示沿著第29圖中B3－B4線之截面構造。 ［第34圖］ 說明本發明之一實施例的顯示裝置製造方法的平面圖。 ［第35A圖］ 說明本發明之一實施例的顯示裝置製造方法的截面圖，表示沿著第34圖中A3－A4線之截面構造。 ［第35B圖］ 說明本發明之一實施例的顯示裝置製造方法的截面圖，表示沿著第34圖中B3－B4線之截面構造。 ［第36A圖］ 說明本發明之一實施例的顯示裝置製造方法的截面圖，表示沿著第34圖中A3－A4線之截面構造。 ［第36B圖］ 說明本發明之一實施例的顯示裝置製造方法的截面圖，表示沿著第34圖中B3－B4線之截面構造。 ［第37A圖］ 說明本發明之一實施例的顯示裝置製造方法的截面圖，表示沿著第34圖中A3－A4線之截面構造。 ［第37B圖］ 說明本發明之一實施例的顯示裝置製造方法的截面圖，表示沿著第34圖中B3－B4線之截面構造。 ［第38圖］ 表示本發明之一實施例的顯示裝置之像素構造的平面圖。 ［第39圖］ 表示本發明之一實施例的顯示裝置之像素構造的截面圖，表示沿著第38圖中A5－A6線之截面構造。 ［第40圖］ 表示本發明之一實施例的顯示裝置之像素構造的平面圖。 ［第41A圖］ 表示本發明之一實施例的顯示裝置之像素構造的截面圖，表示沿著第40圖中A7－A8線之截面構造。 ［第41B圖］ 表示本發明之一實施例的顯示裝置之構造的截面圖，表示沿著第40圖中B5－B6線之截面構造。 ［第42圖］ 表示本發明之一實施例的顯示裝置之像素構造的平面圖。 ［第43圖］ 表示本發明之一實施例的顯示裝置之像素構造的截面圖，表示沿著第42圖中A9－A10線之截面構造。 ［第44圖］ 表示本發明之一實施例的顯示裝置之像素構造的平面圖。 ［第45A圖］ 表示本發明之一實施例的顯示裝置之像素構造的截面圖，表示沿著第44圖中A11－A12線之截面構造。 ［第45B圖］ 表示本發明之一實施例的顯示裝置之像素構造的截面圖，表示沿著第44圖中B7－B8線之截面構造。 ［第46圖］ 說明本發明之一實施例的電晶體製作方法之截面圖，表示藉由雷射光照射使氧化物半導體層低電阻化之處理。 ［第47A圖］ 說明本發明之一實施例的電晶體製作方法之截面圖，表示由第二閘極電極方面照射雷射光之處理。 ［第47B圖］ 說明本發明之一實施例的電晶體製作方法之截面圖，表示由第一閘極電極方面照射雷射光之處理。 ［第48A圖］ 說明本發明之一實施例的電晶體製作方法之截面圖，表示由第二閘極電極方面照射雷射光之處理。 ［第48B圖］ 說明本發明之一實施例的電晶體製作方法之截面圖，表示由第一閘極電極方面照射雷射光之處理。 ［第49圖］ 表示本發明之一實施例的顯示裝置之像素構造的平面圖。 ［第50A圖］ 表示本發明之一實施例的顯示裝置之像素構造的截面圖，表示沿著第49圖中A13－A14線之截面構造。 ［第50B圖］ 表示本發明之一實施例的顯示裝置之像素構造的截面圖，表示沿著第49圖中B9－B10線之截面構造。 ［第51圖］ 表示本發明之一實施例的顯示裝置之像素構造的平面圖。 ［第52A圖］ 表示本發明之一實施例的顯示裝置之像素構造的截面圖，表示沿著第51圖中A15－A16線之截面構造。 ［第52B圖］ 表示本發明之一實施例的顯示裝置之像素構造的截面圖，表示沿著第51圖中B11－B12線之截面構造。 ［第53A圖］ 表示本發明之一實施例的顯示裝置之像素構造的截面圖，表示沿著第51圖中A15－A16線之截面構造。 ［第53B圖］ 表示本發明之一實施例的顯示裝置之像素構造的截面圖，表示沿著第51圖中B11－B12線之截面構造。 ［第54圖］ 表示本發明之一實施例的顯示裝置之像素構造的平面圖。 ［第55A圖］ 表示本發明之一實施例的顯示裝置之像素構造的截面圖，表示沿著第54圖中A17－A18線之截面構造。 ［第55B圖］ 表示本發明之一實施例的顯示裝置之像素構造的截面圖，表示沿著第54圖中B13－B14線之截面構造。 ［第56A圖］ 表示本發明之一實施例的顯示裝置之像素構造的截面圖，表示沿著第54圖中A17－A18線之截面構造。 ［第56B圖］ 表示本發明之一實施例的顯示裝置之像素構造的截面圖，表示沿著第54圖中B13－B14線之截面構造。 ［第57圖］ 表示本發明之一實施例的顯示裝置之像素構造的平面圖。 ［第58A圖］ 表示本發明之一實施例的顯示裝置之像素構造的截面圖，表示沿著第57圖中A19－A20線之截面構造。 ［第58B圖］ 表示本發明之一實施例的顯示裝置之像素構造的截面圖，表示沿著第57圖中B15－B16線之截面構造。 ［第59圖］ 表示本發明之一實施例的顯示裝置之像素構造的平面圖。 ［第60A圖］ 表示本發明之一實施例的顯示裝置之像素構造的截面圖，表示沿著第59圖中A21－A22線之截面構造。 ［第60B圖］ 表示本發明之一實施例的顯示裝置之像素構造的截面圖，表示沿著第59圖中B17－B18線之截面構造。 ［第61A圖］ 表示本發明之一實施例的顯示裝置之像素構造的截面圖，表示沿著第59圖中A21－A22線之截面構造。 ［第61B圖］ 表示本發明之一實施例的顯示裝置之像素構造的截面圖，表示沿著第59圖中B17－B18線之截面構造。 ［第62A圖］ 表示本發明之一實施例的顯示裝置之像素構造的截面圖，表示沿著第59圖中A19－A20線之截面構造。 ［第62B圖］ 表示本發明之一實施例的顯示裝置之像素構造的截面圖，表示沿著第59圖中B15－B16線之截面構造。

Claims (22)

  1. 一種顯示裝置，包含： 一電晶體，包含一氧化物半導體層、一第一閘極電極、一第一絕緣層及一透明導電層；及 一有機EL元件，包含具有透光性之一第一電極、一第二電極、一發光層及一電子傳輸層，該第一閘極電極包含與該氧化物半導體層重疊之區域，該第一絕緣層設於該第一閘極電極與該氧化物半導體層之間，該透明導電層設於該第一絕緣層與該氧化物半導體層之間且包含與該氧化物半導體層連接之區域，該第一電極包含與該第二電極重疊之區域，該發光層設於該第一電極與該第二電極之間，該電子傳輸層設於該第一電極與該發光層之間，該第一電極係從該透明導電層連續設置。
  2. 如申請專利範圍第1項所述之顯示裝置，另包含一第二閘極電極及一第二絕緣層，該第二閘極電極包含與該氧化物半導體層及該第一閘極電極重疊之區域，該第二絕緣層設於該氧化物半導體層與該第二閘極電極之間。
  3. 如申請專利範圍第2項所述之顯示裝置，其中，該第二閘極電極電連接該第一閘極電極。
  4. 如申請專利範圍第1項所述之顯示裝置，其中，該電晶體電連接該有機EL元件。
  5. 如申請專利範圍第2項所述之顯示裝置，其中，該第二閘極電極的通道長邊方向之長度比該第一閘極電極的通道長邊方向之長度更長。
  6. 如申請專利範圍第2項所述之顯示裝置，其中，該第二閘極電極與該氧化物半導體層重疊之面積，比該第一閘極電極與該氧化物半導體層重疊之面積更大。
  7. 如申請專利範圍第2項所述之顯示裝置，其中，該透明導電層的端部與該第一閘極電極及該第二閘極電極重疊。
  8. 如申請專利範圍第1項所述之顯示裝置，其中，該氧化物半導體層延伸至該第一電極及該電子傳輸層之間。
  9. 如申請專利範圍第8項所述之顯示裝置，其中，該氧化物半導體層連接該電子傳輸層。
  10. 如申請專利範圍第9項所述之顯示裝置，其中，該電子傳輸層的載子濃度比該氧化物半導體層的載子濃度更高。
  11. 如申請專利範圍第9項所述之顯示裝置，其中，該電子傳輸層的能隙為3.4eV以上，該氧化物半導體層的能隙為3.0eV以上。
  12. 如申請專利範圍第1項所述之顯示裝置，其中，該有機EL元件另包含一電子注入層，該電子注入層設於該電子傳輸層及該發光層之間。
  13. 如申請專利範圍第12項所述之顯示裝置，其中，該電子注入層為C12A7（12CaO‧7Al2 O3 ）電子化合物。
  14. 如申請專利範圍第1項所述之顯示裝置，其中，該電子傳輸層係以不含有錫（Sn）之鋅（Zn）系氧化物半導體來形成，該氧化物半導體層係以不含有鋅（Zn）、鎂（Mg）之錫（Sn）系氧化物半導體來形成。
  15. 如申請專利範圍第14項所述之顯示裝置，其中，該電子傳輸層包含選自氧化鋅、氧化矽、氧化鎂及氧化鎵中的至少一種，該氧化物半導體層包含選自氧化錫、氧化銦、氧化鎵、氧化鎢及氧化矽中的至少一種。
  16. 如申請專利範圍第1項所述之顯示裝置，另包含一平坦化層，該平坦化層埋設該電晶體，該平坦化層具有使該第一電極的上面露出之開口部，該電子傳輸層、該發光層及該第二電極係連續地設於該第一電極的上面、該開口部的內壁面及該平坦化層的上面。
  17. 如申請專利範圍第16項所述之顯示裝置，其中，該有機EL元件分別設於數個像素，該有機EL元件另包含一電洞傳輸層及一電洞注入層，該電洞傳輸層及該電洞注入層設於該發光層與該第二電極之間，該電洞傳輸層及該電洞注入層對於該數個像素係連續設置，該電子傳輸層係對各該數個像素個別設置。
  18. 如申請專利範圍第16項所述之顯示裝置，其中，該有機EL元件分別設於數個像素，該有機EL元件另包含一電洞傳輸層、一電洞注入層及一電子注入層，該電洞傳輸層及該電洞注入層設於該發光層與該第二電極之間，該電子注入層設於該電子傳輸層與該發光層之間，該電洞傳輸層及該電洞注入層對於該數個像素係連續設置，該電子傳輸層及該電子注入層係對各該數個像素個別設置。
  19. 如申請專利範圍第17項所述之顯示裝置，其中，該電子傳輸層的端部配置在該開口部的外側，且比該發光層的端部更內側。
  20. 如申請專利範圍第18項所述之顯示裝置，其中，該電子傳輸層及該電子注入層的端部配置在該開口部的外側，且比該發光層的端部更內側。
  21. 如申請專利範圍第1項所述之顯示裝置，另包含一反射層，該反射層與該第一電極重疊，該反射層設於該第一絕緣層與該第一電極相對之面的相反面。
  22. 如申請專利範圍第21項所述之顯示裝置，其中，該反射層設於與該第一閘極電極相同之層。
TW107115471A 2017-05-31 2018-05-07 電晶體及顯示裝置 TWI778058B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-107278 2017-05-31
JP2017107278A JP6844845B2 (ja) 2017-05-31 2017-05-31 表示装置

Publications (2)

Publication Number Publication Date
TW201904104A true TW201904104A (zh) 2019-01-16
TWI778058B TWI778058B (zh) 2022-09-21

Family

ID=62222412

Family Applications (3)

Application Number Title Priority Date Filing Date
TW112116069A TWI833640B (zh) 2017-05-31 2018-05-07 顯示裝置
TW107115471A TWI778058B (zh) 2017-05-31 2018-05-07 電晶體及顯示裝置
TW111131731A TWI804422B (zh) 2017-05-31 2018-05-07 顯示裝置及其製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW112116069A TWI833640B (zh) 2017-05-31 2018-05-07 顯示裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW111131731A TWI804422B (zh) 2017-05-31 2018-05-07 顯示裝置及其製造方法

Country Status (6)

Country Link
US (6) US10074709B1 (zh)
EP (2) EP4250895A3 (zh)
JP (1) JP6844845B2 (zh)
KR (2) KR102497938B1 (zh)
CN (1) CN108987433B (zh)
TW (3) TWI833640B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6844845B2 (ja) 2017-05-31 2021-03-17 三国電子有限会社 表示装置
US20210226063A1 (en) * 2018-08-09 2021-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR102623838B1 (ko) * 2018-08-20 2024-01-11 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP7190729B2 (ja) 2018-08-31 2022-12-16 三国電子有限会社 キャリア注入量制御電極を有する有機エレクトロルミネセンス素子
JP7246681B2 (ja) 2018-09-26 2023-03-28 三国電子有限会社 トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置
JP7190740B2 (ja) * 2019-02-22 2022-12-16 三国電子有限会社 エレクトロルミネセンス素子を有する表示装置
CN109904210B (zh) * 2019-03-27 2021-08-24 合肥鑫晟光电科技有限公司 一种显示基板及其制作方法、显示装置
CN110690228B (zh) * 2019-09-06 2022-03-08 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
JP7444436B2 (ja) * 2020-02-05 2024-03-06 三国電子有限会社 液晶表示装置
KR20210138843A (ko) * 2020-05-12 2021-11-22 삼성디스플레이 주식회사 표시 장치 및 그 제조방법
WO2021261493A1 (ja) * 2020-06-23 2021-12-30 三国電子有限会社 塗布型無機透明酸化物半導体電子輸送層を有する逆構造エレクトロルミネセンス素子
JP2022070073A (ja) * 2020-10-26 2022-05-12 株式会社ジャパンディスプレイ 半導体基板及び表示装置
KR20220062185A (ko) * 2020-11-06 2022-05-16 삼성디스플레이 주식회사 유기 발광 표시 장치
CN115206995A (zh) * 2021-04-09 2022-10-18 株式会社日本显示器 显示装置

Family Cites Families (123)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2909266B2 (ja) 1990-07-23 1999-06-23 ホシデン・フィリップス・ディスプレイ株式会社 液晶表示素子
US5245450A (en) 1990-07-23 1993-09-14 Hosiden Corporation Liquid crystal display device with control capacitors for gray-scale
JP3712774B2 (ja) 1996-03-29 2005-11-02 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 液晶表示素子
JP3268993B2 (ja) 1997-01-31 2002-03-25 三洋電機株式会社 表示装置
JPH11212493A (ja) 1998-01-29 1999-08-06 Sharp Corp 発光表示装置
JP3394483B2 (ja) 1999-11-16 2003-04-07 鹿児島日本電気株式会社 薄膜トランジスタ基板およびその製造方法
JP4048687B2 (ja) 2000-04-07 2008-02-20 セイコーエプソン株式会社 有機ｅｌ素子および有機ｅｌ素子の製造方法
JP3918412B2 (ja) 2000-08-10 2007-05-23 ソニー株式会社 薄膜半導体装置及び液晶表示装置とこれらの製造方法
JP2002311424A (ja) 2001-04-12 2002-10-23 Hitachi Ltd 液晶表示装置
JP2002343578A (ja) 2001-05-10 2002-11-29 Nec Corp 発光体、発光素子、および発光表示装置
JP2003005203A (ja) 2001-06-19 2003-01-08 Hitachi Ltd 液晶表示装置およびその製造方法
US6952023B2 (en) 2001-07-17 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP3638922B2 (ja) 2001-07-17 2005-04-13 株式会社半導体エネルギー研究所 発光装置
JP3823916B2 (ja) 2001-12-18 2006-09-20 セイコーエプソン株式会社 表示装置及び電子機器並びに表示装置の製造方法
JP2003295207A (ja) 2002-03-29 2003-10-15 Nec Lcd Technologies Ltd 横電界方式のアクティブマトリクス型液晶表示装置
JP2003308042A (ja) 2002-04-17 2003-10-31 Hitachi Ltd 画像表示装置
JP2004145300A (ja) 2002-10-03 2004-05-20 Seiko Epson Corp 電子回路、電子回路の駆動方法、電子装置、電気光学装置、電気光学装置の駆動方法及び電子機器
JP2004341465A (ja) 2003-05-14 2004-12-02 Obayashi Seiko Kk 高品質液晶表示装置とその製造方法
KR100494455B1 (ko) 2003-06-11 2005-06-10 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판 및 그 제조방법
CN1910763A (zh) 2004-01-23 2007-02-07 Hoya株式会社 量子点分散发光元件及其制造方法
US7242039B2 (en) 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4203659B2 (ja) 2004-05-28 2009-01-07 カシオ計算機株式会社 表示装置及びその駆動制御方法
KR100683679B1 (ko) 2004-07-07 2007-02-15 삼성에스디아이 주식회사 유기 발광 소자
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
JP2007053286A (ja) 2005-08-19 2007-03-01 Seiko Epson Corp 発光素子、表示装置および電子機器
KR20070035341A (ko) * 2005-09-27 2007-03-30 삼성전자주식회사 간극을 채운 반도체 나노결정층을 함유하는 발광소자 및 그제조방법
TW200721478A (en) 2005-10-14 2007-06-01 Pioneer Corp Light-emitting element and display apparatus using the same
US20090140955A1 (en) 2005-10-14 2009-06-04 Pioneer Corporation Light-emitting element and display device
JP4808479B2 (ja) 2005-11-28 2011-11-02 大日本印刷株式会社 有機発光トランジスタ素子及びその製造方法並びに発光表示装置
KR100732824B1 (ko) 2005-12-02 2007-06-27 삼성에스디아이 주식회사 유기 발광 표시장치 및 그의 구동방법
JP4809670B2 (ja) 2005-12-02 2011-11-09 大日本印刷株式会社 有機発光トランジスタ素子及びその製造方法並びに発光表示装置
JP4809682B2 (ja) 2006-01-30 2011-11-09 大日本印刷株式会社 有機発光トランジスタ素子及びその製造方法並びに発光表示装置
JP2007310334A (ja) 2006-05-19 2007-11-29 Mikuni Denshi Kk ハーフトーン露光法を用いた液晶表示装置の製造法
JP4934774B2 (ja) 2006-09-05 2012-05-16 大日本印刷株式会社 有機発光トランジスタ及び表示装置
JP2008084655A (ja) 2006-09-27 2008-04-10 Toppan Printing Co Ltd 高分子系有機ｅｌ素子の発光層の形成方法
CN100547800C (zh) 2006-10-19 2009-10-07 元太科技工业股份有限公司 薄膜晶体管阵列基板及电子墨水显示装置
JP2009175563A (ja) 2008-01-28 2009-08-06 Sony Corp 表示装置
JP5386182B2 (ja) 2008-01-29 2014-01-15 株式会社半導体エネルギー研究所 発光装置
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
JP2010040552A (ja) 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP2010050165A (ja) 2008-08-19 2010-03-04 Sumitomo Chemical Co Ltd 半導体装置、半導体装置の製造方法、トランジスタ基板、発光装置、および、表示装置
JP5442234B2 (ja) * 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
KR101310473B1 (ko) 2008-10-24 2013-09-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5019299B2 (ja) 2008-10-31 2012-09-05 栄 田中 低コスト表示装置を製造するためのホトマスク構造
KR20110084523A (ko) * 2008-11-07 2011-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI506795B (zh) 2008-11-28 2015-11-01 Semiconductor Energy Lab 半導體裝置和其製造方法
KR101517034B1 (ko) 2008-12-04 2015-05-04 엘지디스플레이 주식회사 반사투과형 액정표시장치용 어레이 기판
US8367486B2 (en) 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
US8174021B2 (en) 2009-02-06 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US20100224878A1 (en) 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8461582B2 (en) 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8450144B2 (en) * 2009-03-26 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8927981B2 (en) * 2009-03-30 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101690216B1 (ko) 2009-05-01 2016-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011013502A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI528527B (zh) * 2009-08-07 2016-04-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
JP5663231B2 (ja) * 2009-08-07 2015-02-04 株式会社半導体エネルギー研究所 発光装置
WO2011027656A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR20110041139A (ko) 2009-10-15 2011-04-21 삼성모바일디스플레이주식회사 액정표시장치 및 그 제조방법
KR101772639B1 (ko) * 2009-10-16 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101652790B1 (ko) 2009-11-09 2016-08-31 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR102068463B1 (ko) 2009-11-28 2020-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 적층 산화물 재료, 반도체 장치 및 반도체 장치의 제작 방법
WO2011068016A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2011128442A (ja) 2009-12-18 2011-06-30 Sony Corp 表示パネル、表示装置および電子機器
CN102782858B (zh) * 2009-12-25 2015-10-07 株式会社理光 场效应晶体管、半导体存储器、显示元件、图像显示设备和系统
KR101773641B1 (ko) 2010-01-22 2017-09-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20180001562A (ko) 2010-02-26 2018-01-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
US9190522B2 (en) 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
KR101706081B1 (ko) 2010-04-06 2017-02-15 삼성디스플레이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 액정 표시 장치
KR101213493B1 (ko) * 2010-04-13 2012-12-20 삼성디스플레이 주식회사 유기 발광 소자 및 그 제조방법
KR101193197B1 (ko) 2010-07-07 2012-10-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
JP5659708B2 (ja) 2010-11-08 2015-01-28 三菱電機株式会社 液晶表示パネル、及び液晶表示装置
CN105336791B (zh) 2010-12-03 2018-10-26 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
US9214644B2 (en) 2010-12-07 2015-12-15 University Of Florida Research Foundation, Inc. Active matrix dilute source enabled vertical organic light emitting transistor
JP5447356B2 (ja) 2010-12-09 2014-03-19 セイコーエプソン株式会社 表示装置及び電子機器
KR101680768B1 (ko) 2010-12-10 2016-11-29 삼성전자주식회사 트랜지스터 및 이를 포함하는 전자장치
US9568794B2 (en) * 2010-12-20 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2012146764A (ja) 2011-01-11 2012-08-02 Canon Inc 表示装置
JP5615744B2 (ja) 2011-03-14 2014-10-29 富士フイルム株式会社 電界効果型トランジスタ、表示装置、センサ及び電界効果型トランジスタの製造方法
KR101875127B1 (ko) 2011-06-10 2018-07-09 삼성디스플레이 주식회사 유기전계발광 표시장치
KR20130007310A (ko) * 2011-06-30 2013-01-18 삼성디스플레이 주식회사 유기 발광 소자, 유기 발광 표시 장치 및 그 제조 방법
KR101310058B1 (ko) 2011-10-06 2013-09-24 전남대학교산학협력단 역구조 유기 태양전지 및 그 제조방법
KR101963226B1 (ko) 2012-02-29 2019-04-01 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
WO2013154195A1 (en) 2012-04-13 2013-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102013125B1 (ko) 2012-06-20 2019-08-22 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 유기 일렉트로 루미네선스 소자
TWI473061B (zh) 2012-10-22 2015-02-11 Au Optronics Corp 電致發光顯示面板及其驅動方法
KR102084395B1 (ko) * 2012-12-21 2020-03-04 엘지디스플레이 주식회사 유기전계 발광소자 및 이의 제조 방법
JP2014154382A (ja) 2013-02-08 2014-08-25 Nippon Hoso Kyokai <Nhk> 薄膜デバイスの製造方法
JP2014218706A (ja) 2013-05-09 2014-11-20 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
TWI742574B (zh) 2013-05-16 2021-10-11 日商半導體能源研究所股份有限公司 半導體裝置
TWI624936B (zh) * 2013-06-05 2018-05-21 半導體能源研究所股份有限公司 顯示裝置
CN105874524B (zh) 2013-12-02 2019-05-28 株式会社半导体能源研究所 显示装置
KR20150073297A (ko) * 2013-12-20 2015-07-01 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시 기판 및 표시 기판의 제조 방법
CN105849929B (zh) 2013-12-26 2018-03-02 国立研究开发法人科学技术振兴机构 金属氧化物的薄膜、具备该薄膜的有机电致发光元件、太阳能电池和有机太阳能电池
TWI643969B (zh) 2013-12-27 2018-12-11 日商半導體能源研究所股份有限公司 氧化物半導體的製造方法
US9443876B2 (en) 2014-02-05 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module
JP2015188062A (ja) 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
KR102305143B1 (ko) * 2014-08-20 2021-09-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN106687616A (zh) 2014-09-18 2017-05-17 国立研究开发法人科学技术振兴机构 金属氧化物的薄膜、具备该薄膜的有机电致发光元件、太阳能电池及薄膜的制造方法
EP3021373A1 (en) 2014-11-14 2016-05-18 E.T.C. S.r.l. Display containing improved pixel architectures
KR102276118B1 (ko) * 2014-11-28 2021-07-13 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치
KR102294724B1 (ko) 2014-12-02 2021-08-31 삼성디스플레이 주식회사 유기 발광 트랜지스터 및 이를 포함하는 표시 장치
KR102335112B1 (ko) 2015-01-28 2021-12-03 삼성디스플레이 주식회사 유기 발광 표시 장치
US9842938B2 (en) 2015-03-24 2017-12-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including semiconductor device
KR102314488B1 (ko) * 2015-04-07 2021-10-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2016213052A (ja) 2015-05-08 2016-12-15 株式会社Ｊｏｌｅｄ 青色有機ｅｌ素子、有機ｅｌ表示パネル及び青色有機ｅｌ素子の製造方法
JP6803682B2 (ja) * 2015-05-22 2020-12-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
US10276593B2 (en) 2015-06-05 2019-04-30 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing same, display device using active matrix substrate
JP2017005064A (ja) 2015-06-08 2017-01-05 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置
JP6582786B2 (ja) 2015-09-17 2019-10-02 日立化成株式会社 組成物、電荷輸送材料、及びインク並びにそれらの利用
JP6566316B2 (ja) 2015-10-23 2019-08-28 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 保護回路および電子機器
JP6832624B2 (ja) 2015-12-22 2021-02-24 三菱電機株式会社 液晶表示装置およびその製造方法
CN105762196B (zh) * 2016-05-16 2018-09-18 京东方科技集团股份有限公司 一种薄膜晶体管、其制作方法及相应装置
US20180122833A1 (en) 2016-10-31 2018-05-03 LG Display Co. , Ltd. Thin film transistor substrate having bi-layer oxide semiconductor
JP6822114B2 (ja) 2016-12-13 2021-01-27 天馬微電子有限公司 表示装置、トランジスタ回路及び薄膜トランジスタの駆動方法
JP2018133144A (ja) 2017-02-13 2018-08-23 株式会社Ｊｏｌｅｄ 有機電界発光パネルおよび発光装置
JP6844845B2 (ja) 2017-05-31 2021-03-17 三国電子有限会社 表示装置
JP6903503B2 (ja) 2017-07-05 2021-07-14 三菱電機株式会社 薄膜トランジスタ基板、液晶表示装置および薄膜トランジスタ基板の製造方法
KR102512106B1 (ko) 2017-09-01 2023-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 표시 장치
JP7190729B2 (ja) 2018-08-31 2022-12-16 三国電子有限会社 キャリア注入量制御電極を有する有機エレクトロルミネセンス素子
JP2020076951A (ja) 2018-09-19 2020-05-21 シャープ株式会社 表示装置
CN109637493B (zh) 2019-01-30 2021-04-27 惠科股份有限公司 显示面板的驱动方法及设备

Also Published As

Publication number Publication date
US10403700B2 (en) 2019-09-03
TWI804422B (zh) 2023-06-01
US20190341437A1 (en) 2019-11-07
TWI778058B (zh) 2022-09-21
US20220093715A1 (en) 2022-03-24
US20200258968A1 (en) 2020-08-13
US10727288B2 (en) 2020-07-28
KR102497938B1 (ko) 2023-02-08
EP4250895A2 (en) 2023-09-27
EP3410490B1 (en) 2023-09-06
US10074709B1 (en) 2018-09-11
US11626463B2 (en) 2023-04-11
EP3410490A3 (en) 2019-02-13
JP6844845B2 (ja) 2021-03-17
US20190006451A1 (en) 2019-01-03
CN108987433B (zh) 2024-04-09
TW202247460A (zh) 2022-12-01
JP2018206822A (ja) 2018-12-27
US11937458B2 (en) 2024-03-19
EP4250895A3 (en) 2023-12-27
CN108987433A (zh) 2018-12-11
KR20180131402A (ko) 2018-12-10
TWI833640B (zh) 2024-02-21
TW202333374A (zh) 2023-08-16
US11205692B2 (en) 2021-12-21
EP3410490A2 (en) 2018-12-05
US20230276662A1 (en) 2023-08-31
KR20230023689A (ko) 2023-02-17

Similar Documents

Publication Publication Date Title
TWI778058B (zh) 電晶體及顯示裝置
JP7364286B2 (ja) キャリア注入量制御電極を有する有機エレクトロルミネセンス素子
TWI590438B (zh) 有機發光顯示面板及其製造方法
CN110867469B (zh) 有机el显示装置
JP2023093433A (ja) 多階調フォトマスク、フォトマスク群、パターン転写方法、および表示デバイス
KR100386825B1 (ko) 유기전계발광디스플레이장치
JP7410596B2 (ja) エレクトロルミネセンス素子の製造方法、エレクトロルミネセンス素子、および表示装置
JP2009259475A (ja) 表示素子、表示装置、表示素子の製造方法
WO2020059125A1 (ja) 表示装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent