JP2023093433A - 多階調フォトマスク、フォトマスク群、パターン転写方法、および表示デバイス - Google Patents

多階調フォトマスク、フォトマスク群、パターン転写方法、および表示デバイス Download PDF

Info

Publication number
JP2023093433A
JP2023093433A JP2023035885A JP2023035885A JP2023093433A JP 2023093433 A JP2023093433 A JP 2023093433A JP 2023035885 A JP2023035885 A JP 2023035885A JP 2023035885 A JP2023035885 A JP 2023035885A JP 2023093433 A JP2023093433 A JP 2023093433A
Authority
JP
Japan
Prior art keywords
layer
oxide
region
oxide semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023035885A
Other languages
English (en)
Inventor
栄 田中
Sakae Tanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MIKUNI DENSHI KK
Original Assignee
MIKUNI DENSHI KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MIKUNI DENSHI KK filed Critical MIKUNI DENSHI KK
Priority to JP2023035885A priority Critical patent/JP2023093433A/ja
Publication of JP2023093433A publication Critical patent/JP2023093433A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/127Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • H10K59/1315Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】構造が単純で、製造に必要なフォトマスクの数が少ない表示装置の作成方法を提供する。【解決手段】トランジスタは、基板上に配置され、基板に近接している第1領域と、前記第1領域の前記基板側とは反対の面に配置されており、前記第1領域よりキャリア濃度が低い第2領域と、を含む酸化物半導体層と、前記酸化物半導体層と重なる領域を有し、前記酸化物半導体層の前記基板側とは反対の面に配置された第1ゲート電極と、前記第1ゲート電極と前記酸化物半導体層との間の第1絶縁層と、前記酸化物半導体層と前記基板との間に配置され、前記酸化物半導体層と接する領域を含む第1酸化物導電層及び第2酸化物導電層と、を有する。【選択図】図1

Description

本発明の一実施形態は、酸化物半導体を含むトランジスタ及びその作製方法、並びに酸化物半導体を含むトランジスタで画素が形成される表示装置に関する。
アクティブマトリクス型表示装置は、各画素に、表示素子と、表示素子を駆動するトランジスタが設けられている。表示素子としては、一組の電極間に液晶層が設けられた液晶素子、陰極及び陽極と呼ばれる電極間に有機エレクトロルミネセンス材料を含む層が設けられた有機エレクトロルミネセンス素子(以下、「有機EL素子」ともいう。)が適用され、トランジスタとしては、アモルファスシリコン半導体、多結晶シリコン半導体、さらに近年では酸化物半導体を用いた薄膜トランジスタが適用されている。
アモルファスシリコン半導体膜は、大面積基板に容易に形成することができるが、薄膜トランジスタを形成したときに得られる電界効果移動度が低いという問題がある。一方、多結晶シリコン半導体膜を用いて作製された薄膜トランジスタは、電界効果移動度は高いが、レーザアニール等の結晶化工程が必要なので、基板の大面積化に均一性のある多結晶を形成することが難しく、閾値電圧がばらつくという問題がある。酸化物半導体を用いて作製される薄膜トランジスタは、アモルファスシリコン半導体膜を用いた場合に比べて高い電界効果移動度を有する。また、多結晶シリコン半導体を用いて薄膜トランジスタを作製する場合に比べて、基板の大面積化に対応することが容易であり、結晶化の工程が必要ないという利点を有する。しかしながら、酸化物半導体膜は、成膜条件や薄膜トランジスタの製造条件に依存して、組成が変化し、欠陥が生成されることで電気的特性が変動しやすいといった問題がある。
例えば、特許文献1には、第1の酸化物半導体領域を活性層として用いた薄膜トランジスタにおいて、第1の酸化物半導体領域と薄膜トランジスタの保護絶縁層との間に、第1の酸化物半導体より導電率が低く、保護層として機能する第2の酸化物半導体領域を形成することによって、第1の酸化物半導体領域の組成の変化や膜質の劣化を防ぎ、薄膜トランジスタの電気的特性を安定させることが開示されている。
特開2010-153842号公報
酸化物半導体は、金属と酸素とを含む化合物半導体の一種であるため、薄膜トランジスタの製造工程においては、酸化物半導体の組成制御及び酸素欠損の制御、並びに不純物の制御をする必要がある。特許文献1に記載のボトムゲート型の薄膜トランジスタ素子では、バックチャネル側の電位が液晶表示装置ではコモン電位の影響を受けやすく、有機EL表示装置において逆積み構造の有機EL素子が画素に設けられる場合には、バックチャネル側の電位は、陽極電極のプラス電位の影響を受けやすいという致命的な欠点を有する。さらにソース、ドレインの電極に銅(Cu)を使用した場合、銅(Cu)原子はn型酸化物半導体のキャリア(電子)キラーとしての作用が大きく、特許文献1の構造では、銅(Cu)原子のチャネル領域汚染の問題が発生してしまう。一方で、デバイス構造から薄膜トランジスタの特性を制御するには、例えば、バックゲートを設けることが有効であると
考えられる。しかし、バックゲートを備える薄膜トランジスタは、構造が複雑化し、製造に必要なフォトマスクの数が増えるといった問題がある。
本開示の一実施形態に係るトランジスタは、基板上に配置され、基板に近接している第1領域と、前記第1領域の前記基板側とは反対の面に配置されており、前記第1領域よりキャリア濃度が低い第2領域と、を含む酸化物半導体層と、前記酸化物半導体層と重なる領域を有し、前記酸化物半導体層の前記基板側とは反対の面に配置された第1ゲート電極と、前記第1ゲート電極と前記酸化物半導体層との間の第1絶縁層と、前記酸化物半導体層と前記基板との間に配置され、前記酸化物半導体層と接する領域を含む第1酸化物導電層及び第2酸化物導電層と、を有する。
本開示の一実施形態に係る表示装置は、上記トランジスタと、前記トランジスタと電気的に接続される表示素子と、を少なくとも含む画素を有する。
本開示の一実施形態に係るトランジスタの製造方法は、基板上に第1酸化物導電層及び第2酸化物導電層を形成し、前記第1酸化物導電層及び前記第2酸化物導電層と接する第1領域と、前記第1領域の前記基板側とは反対の面に配置され、前記第1領域よりキャリア濃度が低い第2領域と、を含む酸化物半導体層を形成し、前記酸化物半導体層を覆うように第1絶縁層を形成し、前記第1絶縁層上に配置され、前記酸化物半導体層と重なる領域を有する第1ゲート電極を形成すること、を含む。
本発明の一実施形態に係るトランジスタの構造を示す断面図である。 本発明の一実施形態に係る酸化物半導体層のエネルギーバンド図である。 本発明の一実施形態に係るトランジスタの電気的特性を示す図である。 本発明の一実施形態に係るトランジスタの作製方法を説明する図であり、(A)は第2絶縁層、第2導電膜、および第3導電膜を形成する段階を示し、(B)はフォトレジスト膜を形成し、多階調マスクで露光する段階を示す。 本発明の一実施形態に係るトランジスタの作製方法を説明する図であり、(A)はレジストマスクを形成する段階を示し、(B)は第3導電膜及び第2導電膜をエッチングする段階を示す。 本発明の一実施形態に係るトランジスタの作製方法を説明する図であり、(A)は第3導電膜をエッチングする段階を示し、(B)は酸化物半導体層を形成する段階を示す。 本発明の一実施形態に係るトランジスタの作製方法を説明する図であり、(A)は第1絶縁層及び第4導電膜を形成する段階を示し、(B)はトランジスタの構造を示す。 本発明の一実施形態に係る表示装置の構成を説明する図である。 本発明の一実施形態に係る表示装置の画素の等価回路を示す。 本発明の一実施形態に係る表示装置の画素の構成を説明する平面図を示す。 本発明の一実施形態に係る表示装置の画素の構成を示す断面図であり、(A)は図10で示すA1-A2線に沿った断面構造を示し、(B)は図10で示すB1-B2に沿った断面構造を示す。 (A)はボトムコンタクトボトムゲート型のトランジスタの構造と動作時における電荷の影響を示し、(B)はトップコンタクトボトムゲート型のトランジスタの構造と動作時における電荷の影響を示す。 本発明の一実施形態に係るトランジスタの断面構造を示す。 本発明の一実施形態に係る表示装置の製造方法を説明する平面図を示す。 本発明の一実施形態に係る表示装置の製造方法を説明する断面図であり、(A)は図14で示すA1-A2線に沿った断面構造を示し、(B)は図14で示すB1-B2に沿った断面構造を示す。 本発明の一実施形態に係る表示装置の製造方法を説明する断面図であり、(A)は図14で示すA1-A2線に対応する領域の断面構造を示し、(B)は図14で示すB1-B2線に対応する領域の断面構造を示す。 本発明の一実施形態に係る表示装置の製造方法を説明する平面図を示す。 本発明の一実施形態に係る表示装置の製造方法を説明する断面図であり、(A)は図17で示すA1-A2線に沿った断面構造を示し、(B)は図17で示すB1-B2に沿った断面構造を示す。 本発明の一実施形態に係る表示装置の製造方法を説明する平面図を示す。 本発明の一実施形態に係る表示装置の製造方法を説明する断面図であり、(A)は図19で示すA1-A2線に沿った断面構造を示し、(B)は図19で示すB1-B2に沿った断面構造を示す。 本発明の一実施形態に係る表示装置の製造方法を説明する平面図を示す。 本発明の一実施形態に係る表示装置の製造方法を説明する断面図であり、(A)は図21で示すA1-A2線に沿った断面構造を示し、(B)は図21で示すB1-B2に沿った断面構造を示す。 本発明の一実施形態に係る表示装置の製造方法を説明する断面図であり、(A)は図21で示すA1-A2線に対応する領域の断面構造を示し、(B)は図21で示すB1-B2線に対応する領域の断面構造を示す。 本発明の一実施形態に係る表示装置の製造方法を説明する断面図であり、(A)は図21で示すA1-A2線に対応する領域の断面構造を示し、(B)は図21で示すB1-B2線に対応する領域の断面構造を示す。 本発明の一実施形態に係る表示装置の製造に使用するフォトマスクの平面図を示す。 本発明の一実施形態に係るトランジスタの構造を示す断面図である。 本発明の一実施形態に係る表示装置の画素の等価回路を示す。 本発明の一実施形態に係る表示装置の画素の構成を説明する平面図を示す。 本発明の一実施形態に係る表示装置の画素の構成を示す断面図であり、(A)は図28で示すA1-A2線に沿った断面構造を示し、(B)は図28で示すB1-B2に沿った断面構造を示す。 本発明の一実施形態に係るトランジスタの構造を示し、(A)及び(B)は断面構造を示す。 本発明の一実施形態に係る表示装置の製造に使用するフォトマスクの平面図を示す。 本発明の一実施形態に係るトランジスタの構造を示す断面図である。 本発明の一実施形態に係るトランジスタの構造を示す断面図である。
以下、本発明の実施形態を、図面等を参照しながら説明する。但し、本発明は多くの異なる態様を含み、以下に例示する実施形態に限定して解釈されるものではない。本明細書に添付される図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、それはあくまで一例であって、本発明の内容を必ずしも限定するものではない。また、本発明において、ある図面に記載された特定の要素と、他の図面に記載された特定の要素とが同一又は対応する関係にあるときは、同一の符号(又は符号として記載された数字の後にa、bなどを付した符号)を付して、繰り返しの説明を適宜省略することがある。さらに各要素に対する「第1」、「第2」と付記された文字は、各要素を区別するために用いられる便宜的な標識であり、特段の説明がない限りそれ以上の意味を有さない。
本明細書において、ある部材又は領域が他の部材又は領域の「上に(又は下に)」あるとする場合、特段の限定がない限りこれは他の部材又は領域の直上(又は直下)にある場合のみでなく他の部材又は領域の上方(又は下方)にある場合を含む。すなわち、他の部材又は領域の上方(又は下方)においてある部材又は領域との間に別の構成要素が含まれている場合も含む。
第1実施形態:
1-1.トランジスタの構造
図1は、本発明の一実施形態に係るトランジスタ100aの構造を断面図で示す。トランジスタ100aは、絶縁表面を有する基板102に設けられた、第2絶縁層106、酸化物半導体層112、第1絶縁層114、第1ゲート電極116を含む。
酸化物半導体層112の一方の面の側(基板102の反対側)に第1ゲート電極116が配置される。酸化物半導体層112と第1ゲート電極116との間には第1絶縁層114が配置される。第1ゲート電極116と酸化物半導体層112は、第1絶縁層114を挟んで重畳する領域を含むように配置される。トランジスタ100aは、酸化物半導体層112が第1ゲート電極116と重畳する領域にチャネルが形成される。第1絶縁層114は、酸化物半導体層112と第1ゲート電極116が重なる領域においてゲート絶縁膜として機能する。
酸化物半導体層112と基板102との間には第2絶縁層106が配置される。酸化物半導体層112と第2絶縁層106との間には第1酸化物導電層108a及び第2酸化物導電層108bが配置される。第1酸化物導電層108a及び第2酸化物導電層108bは、酸化物半導体層112と接して設けられる。第1酸化物導電層108aの一端と、第2酸化物導電層108bの一端とは、第1ゲート電極116と重なるように配置される。第1酸化物導電層108a及び第2酸化物導電層108bの一方はソース領域として、他方はドレイン領域として機能する。図1に示す構造によれば、第1酸化物導電層108a及び第2酸化物導電層108bの一端が、第1ゲート電極116と重なるように配置されることで、酸化物半導体層112にオフセット領域(抵抗が高い領域)が形成されないので、オン電流を高めることができる。
第1酸化物導電層108aに接して第1配線110aが設けられ、第2酸化物導電層108bに接して第2配線110bが設けられる。第1配線110aは第1酸化物導電層108aと酸化物半導体層112との間に配置され、第2配線110bは第2酸化物導電層108bと酸化物半導体層112との間に配置される。第1配線110a及び第2配線110bを、それぞれ第1酸化物導電層108a及び第2酸化物導電層108bと接して設けることで、後述されるようにリソグラフィ工程の回数を削減することができる。
1-2.酸化物半導体層
酸化物半導体層112は、元素として、インジウム(In)、亜鉛(Zn)、ガリウム(Ga)、スズ(Sn)、アルミニウム(Al)、タングステン(W)、シリコン(Si)から選ばれた一種又は複数種を含む透明酸化物半導体である。例えば、酸化物半導体層112を形成する酸化物半導体材料としては、半導体特性を示す、四元系酸化物材料、三元系酸化物材料、および二元系酸化物材料が適用される。例えば、四元系酸化物材料としてIn-Ga-SnO-ZnO系酸化物材料、三元系酸化物材料としてIn-Ga-SnO系酸化物材料、In-Ga-ZnO系酸化物材料、In-SnO-ZnO系酸化物材料、In-Al-ZnO系酸化物材料、Ga-SnO-ZnO系酸化物材料、Ga-Al-ZnO系酸化物材料、SnO-Al-ZnO系酸化物材料、二元系酸化物材料としてIn-SnO系酸化物材料、In-ZnO系酸化物材料、SnO
ZnO系酸化物材料、Al-ZnO系酸化物材料、Ga-ZnO系酸化物材料、SnO-SiO系酸化物材料、In-W系酸化物材料等を用いることができ、特にIn-Ga-SnO系酸化物材料を用いることが好ましい。また、上記酸化物半導体にタンタル(Ta)、スカンジウム(Sc)、ニッケル(Ni)、ランタン(La)、マグネシウム(Mg)、ハフニウム(Hf)、イジトリウム(Y)、チタン(Ti)が含まれていてもよい。なお、例えば、上記で示すIn-Ga-Sn-O系酸化物材料は、少なくともInとGaとSnを含む酸化物材料であり、その組成比に特に制限はない。In-Ga-Sn-O系酸化物材料の組成比は、In、Ga、Snに対して、Inのatm%が60~70、Gaのatm%が10~25、Snのatm%が5~30であることがより好ましい。また、他の表現をすれば、酸化物半導体層112は、化学式InMO(ZnO)(m>0)で表記される薄膜を用いることができる。ここで、Mは、Sn、Ga、Zn、Sc、La、Y、Ni、Al、Mg、Ti、Ta、W、HfおよびSiから選ばれた一つ、または複数の金属元素を示す。なお、上記の四元系酸化物材料、三元系酸化物材料、二元系酸化物材料は、含まれる酸化物が化学量論的組成のものに限定されず、化学量論的組成からずれた組成を有する酸化物材料によって構成されてもよい。
酸化物半導体層112は、基板102側から、第1領域112-1と第2領域112-2とが積層された構造を有する。酸化物半導体層112は、第1領域112-1の膜厚が、第2領域112-2の膜厚より大きい。酸化物半導体層112の第1領域112-1の膜厚は、30nm~100nmが好ましい。酸化物半導体層112の第2領域112-2の膜厚は、2nm~10nmが好ましい。しかしながらこれに限定されず、第1領域112-1および第2領域112-2を含む酸化物半導体層112の膜厚が20nm~100nm、例えば、30nm~60nmであればよい。
酸化物半導体層112は、第1領域112-1と第2領域112-2とは、キャリア濃度(多数キャリアの濃度)が異なっている。第2領域112-2のキャリア濃度は、第1領域112-1のキャリア濃度よりも小さい値を有する。第1領域112-1のキャリア濃度は1×1015/cm~5×1018/cm程度であることが好ましく、第2領域112-2のキャリア濃度は1×1011/cm~1×1015/cm程度であることが好ましい。これに対応して、酸化物半導体層112の第1領域112-1は、導電率が1×10-5S/cm~10S/cm程度であることが望ましい。酸化物半導体層112の第2領域112-2は、導電率が1×10-10S/cm~1×10-5S/cm程度であることが望ましい。また、酸化物半導体層112の第2領域112-2のキャリア移動度も、酸化物半導体層112の第1領域112-1のキャリア移動度よりも小さいことが好ましい。
また、酸化物半導体層112は、第1領域112-1と第2領域112-2とで、結晶性が異なっていてもよい。酸化物半導体層112の第2領域112-2の結晶化率は、第1領域112-1の結晶化率より高いことが好ましい。酸化物半導体層112の第1領域112-1はアモルファスの形態であっても良く、アモルファスとナノ微結晶質相の混合相の形態であっても良い。酸化物半導体層112の第2領域112-2はナノ微結晶質相の形態であっても良く、アモルファスとナノ微結晶質相の混合相の形態であっても良い。この場合、第2領域112-2は、第1領域112-1より微結晶質相の混合比が高く、さらに多結晶質相との混合相の形態であっても良い。
酸化物半導体層112はスパッタリング法で作製することができる。第1領域112-1と第2領域112-2とは、スパッタリング条件を変えることで作製することができる。例えば、酸化物半導体層112の第1領域112-1は、スパッタガスとしてAr等の希ガスを用いて成膜され、第2領域112-2は、スパッタガスとしてAr等の希ガスお
よび酸素ガスを用いて成膜される。第1領域112-1に対し、第2領域112-2を成膜するときの酸素分圧を高めることで、第2領域112-2のドナー欠陥を低減することができ、結晶化率を向上させることができる。それにより、第1領域112-1に比べ、第2領域112-2のキャリア濃度を低くし、これに応じて導電率を低くすることができる。また、第2領域112-2を成膜するときにスパッタガスに酸素を添加することで(酸素分圧を高めることで)、第1領域112-1に対して緻密な膜(密度の高い膜)を形成することができる。
酸化物半導体層112は、第1領域112-1及び第2領域112-2の組成を同一として、結晶化率が異なるように組み合わされてもよい。また、酸化物半導体層112は、第1領域112-1及び第2領域112-2に同種の金属酸化物を用い、組成が異なるように組み合わせてもよい。さらに、第1領域112-1と第2領域112-2とに、異なる組成の金属酸化物を組み合わせてもよい。第1領域112-1及び第2領域112-2に対し、このような組み合わせを適用することで、キャリア濃度を異ならせ、また導電率を異ならせることができる。
図2(A)は、第1領域112-1と第2領域112-2との結晶化率が異なる場合の酸化物半導体層112のバンド図の一例を示す。例えば、酸化物半導体層112がIn-Ga-ZnO系酸化物材料で形成され、第1領域112-1はアモルファス状態の領域であって良いし、アモルファスとナノ微結晶が混合した領域であってもよい。第2領域112-2は、ナノ微結晶の領域であっても良いし、アモルファスとナノ微結晶が混合した領域であっても良く、この場合ナノ微結晶成分が第1領域112-1より多い方が好ましい。
酸化物半導体層112が単一の組成であっても、第1領域112-1の結晶構造と第2領域112-2の結晶化率が異なることから、それぞれのバンドギャップは異なる。第1領域112-1のバンドギャップは2.8~3.0eVであり、第2領域112-2のバンドギャップは3.0~3.2eVであり、第1領域112-1のバンドギャップは第2領域のバンドギャップより小さい値を有する。また、結晶化率の違いに伴って、第1領域112-1の仕事関数は第2領域112-2の仕事関数より大きくなる。したがって、第1領域112-1と第2領域112-2が接合した状態のバンド図は、第1領域112-1に対して第2領域112-2における伝導帯の底のエネルギー(Ec)が高くなる。
これを、トランジスタ100aの構造に照らして見ると、第1絶縁層114と、第1領域112-1との間に、伝導帯の電子に対してエネルギー障壁を形成するように第2領域112-2が設けられた状態が形成される。このような構造により、トランジスタ100aは、第1絶縁層114と酸化物半導体層112との界面から離れた位置にチャネル領域を形成することができる。酸化物半導体層112に埋め込みチャネルが形成されて動作可能とすることにより、トランジスタ100aは、第1絶縁層114と酸化物半導体層112との界面にキャリア(電子)がトラップされることを防止することができる。
図2(B)は、第1領域112-1と第2領域112-2とに、異なる組成の酸化物材料が用いられた場合のバンド図の一例を示す。例えば、第1領域112-1は、In-Ga-SnO-ZnO系酸化物材料、In-Ga-SnO系酸化物材料、In-Ga-ZnO系酸化物材料から構成され、第2領域112-2は、Ga系酸化物材料、GaSnO系酸化物材料、GaSiO系酸化物材料などのガリウム酸化物材料から構成されてもよい。ガリウム酸化物材料はワイドギャップ材料であり、4eV以上のバンドギャップを形成することができる。例えば、第1領域112-1を形成する、In-Ga-SnO系酸化物材料のバンドギャップは2.8~3.0eVである。これに対し、第2領域112-2を形成する酸化物材
料として、a-Gaのバンドギャップは4.3eVであり、a-GaSnOxのバンドギャップは4.0eVであり、a-GaSiOxバンドギャップは4.5eV以上であり、第1領域112-1と比べて1.0eV以上大きくすることができる。
また、第1領域112-1を構成する酸化物材料には、さらにシリコン(Si)が2atm%~5atm%含まれていてもよい。第1領域112-1を構成する酸化物材料にシリコンが含まれることによって、トランジスタ100aの電界効果移動度を向上することができ、耐熱性が向上することによって閾値電圧を制御することができるようになる。
図2(B)に示すように、異なる組成の酸化物半導体材料で構成される第1領域112-1と第2領域112-2のバンドギャップは異なっている。第1領域112-1のバンドギャップは第2領域112-2のバンドギャップより小さく、第1領域112-1の仕事関数は第2領域112-2の仕事関数より大きい。これにより、図2(A)と同様に、第1領域112-1と第2領域112-2が接合した状態のバンド図は、第1領域112-1に対して第2領域112-2における伝導帯の底のエネルギー(Ec)が高くなる。このような構造により、トランジスタ100aは、第1絶縁層114と酸化物半導体層112との界面から離れた位置にチャネル領域を形成することができる。別言すれば、トランジスタ100aは、第1絶縁層114と酸化物半導体層112との界面にキャリア(電子)がトラップされることを防止することができる。
第1領域112-1と第2領域112-2とが異なる元素を含む酸化物半導体層で構成される場合、第1領域112-1を構成する酸化物材料に対して、第2領域112-2を構成するGa酸化物材料のバンドギャップが1eV以上大きければよい。例えば、酸化物半導体層112の第1領域112-1はIn-Ga-ZnO系酸化物材料から構成され、第2領域112-2はGa系酸化物材料から構成されてもよい。
酸化物半導体層がスパッタリング法で作製されるとき、クロー放電を止めた段階でイオンシースが消滅するのに対し、その後に気相中に残留するスパッタ粒子が堆積して形成される密度の低い領域が、トランジスタ特性に影響を及ぼすと考えられる。これに対し、本実施形態に係るトランジスタ100aは、酸化物半導体層112に第1領域112-1と第2領域112-2とを形成することで、このような問題を克服している。
トランジスタ100aにおいて、酸化物半導体層112は、第1領域112-1に対して第2領域112-2の導電率を小さくし、キャリア濃度を低減することで、第1絶縁層114と酸化物半導体層112との界面にキャリアが流れにくくなるようにしている。また、第1領域112-1に対し、第2領域112-2の結晶化率を高めることで、緻密な膜が形成されるようにしている。さらに、第1領域112-1に対して第2領域112-2のエネルギーバンドをワイドギャップ化することで、チャネル領域が酸化物半導体層112の内部に形成されるようにしている(すなわち、埋め込みチャネル型のトランジスタが形成されるようにしている。
トランジスタ100aは、このような構成を有することで、第1絶縁層114と酸化物半導体層112との界面にトラップされる電荷を低減し、閾値電圧がシフトすることを防止し、ノーマリオフのトランジスタを実現している。また、トランジスタ100aは、埋め込みチャネル型となることで、第1絶縁層114と酸化物半導体層112との界面に流れるリーク電流が抑制され、オフ電流を低減することができる。また、図1に示すように、ソース領域、ドレイン領域を形成する第1酸化物導電層108a及び第2酸化物導電層108bは、導電率の高い第1領域112-1と接触するので、オン電流を高めることができる。これにより、トランジスタ100aは、1×10から1×1012程度のオン電流とオフ電流の比(オンオフ比)を得ることができる。
また、第1領域112-1と第2領域112-2との間に、キャリア濃度が段階的又は連続的に変化する酸化物半導体の中間領域が存在してもよい。また、酸化物半導体の中間領域は、第1領域112-1と第2領域112-2と、同一の酸化物半導体層中に一緒に形成されてもよいし、異なる酸化物半導体層として別々に形成されてもよい。
1-3.酸化物導電層
第1酸化物導電層108a及び第2酸化物導電層108bは、導電性を有する金属酸化物材料、金属窒化物材料又は金属酸窒化物材料を用いて作製される。金属酸化物材料としては、例えば、酸化インジウムスズ(In・SnO:ITO)、酸化インジウムスズ亜鉛(In・SnO・ZnO:ITZO)、酸化インジウムスズシリコン(In・SnO・SiO:ITSO)、酸化スズ(SnO)、酸化アルミニウム亜鉛スズ(Al・ZnO・SnO:AZTO)、酸化ガリウム亜鉛スズ(Ga・ZnO・SnO:GZTO)、酸化亜鉛スズ(ZnO・SnO:ZTO)、酸化ガリウムスズ(Ga・SnO:GTO)などを用いることができる。このような金属酸化物材料は、酸化物半導体層112の第1領域112-1と良好なオーミック接触を形成することができる。
また、第1酸化物導電層108a及び第2酸化物導電層108bは、金属酸化物材料として、酸化チタン(TiO)等を適用することができ、金属窒化物材料としては、窒化チタン(TiN)、窒化ジルコニウム(ZrN)等を適用することができ、金属酸窒化物材料としては、酸窒化チタン(TiO)、酸窒化タンタル(TaO)、酸窒化ジルコニウム(ZrO)、酸窒化ハフニウム(HfO)等を適用することができる。また、これらの金属酸化物材料、金属窒化物材料、金属酸窒化物材料に、導電性を向上させる微量の金属元素が添加されていてもよい。例えば、ニオブがドープされた酸化チタン(TiOx:Nb)を用いてもよい。TiSiOなどの高融点金属シリサイド酸化物を用いてもよい。このようなn型電気伝導性を示す金属酸化物材料、金属窒化物材料、金属酸窒化物材料を用いることで、第1配線110a及び第2配線110bと接触させた場合でも安定性を確保することができる。すなわち、このような金属酸化物材料、金属窒化物材料、金属酸窒化物材料を用いることで、卑な電位を持つアルミニウム(Al)との酸化還元反応(局所的な電池反応)を防止することができる。
1-4.絶縁層
第2絶縁層106及び第1絶縁層114は、無機絶縁材料を用いて形成される。無機絶縁材料としては、酸化シリコン、窒化シリコン、酸窒化シリコン、酸化アルミニウム等を適用することができる。第2絶縁層106及び第1絶縁層114は、これらの無機絶縁材料でなる膜の単層又は複数の膜が積層された構造を有する。例えば、第2絶縁層106として、基板102側から、窒化シリコン膜と酸化シリコン膜が積層された構造を適用することができる。また、第1絶縁層114は、酸化物半導体層112側から、酸化シリコン膜、窒化シリコン膜が積層された構造を適用することができる。第2絶縁層106及び第1絶縁層114は、このように複数種の無機絶縁膜を積層することで、内部応力の作用を緩和することができ、また水蒸気等に対するバリア性を高めることができる。
なお、第2絶縁層106及び第1絶縁層114は、酸化物半導体層112と接する面が酸化シリコン膜、酸窒化シリコン膜、酸化アルミニウム膜であることが好ましい。酸化物半導体層112に酸化物の無機絶縁材料を含む絶縁層が接して設けられることで(別言すれば、酸化物半導体層112に窒化物の無機絶縁材料を含む絶縁層が接して設けられないようにすることで)、酸化物半導体層112にドナーを発生させる水素等の不純物の拡散を低減することが可能となる。また、酸化物半導体層112に、酸化物の絶縁膜を接して設けることで、酸化物半導体層112に酸素欠損に起因する欠陥(ドナー)が生成するの
を防止することが可能となる。
なお、第2絶縁層106及び第1絶縁層114の酸化物半導体層112と接する酸化シリコン膜のシリコン系材料は、Siα-Xβで表した場合、Xは、-O-C≡Nであるシアネート基、-N=C=Oであるイソシアネート基、-C≡Nであるシアノ基、=Nであるジアゾ基、-Nであるアジド基、-NOであるニトロソ基、及び-NOであるニトロ基のすくなくとも1つを含み、αは1~3であり、βは1~8であることが好ましく、例えば下記の構造式(1)で示すテトラシアネートシラン、構造式(2)で示すテトライソシアネートシラン、構造式(3)で示すテトラシアノシラン、構造式(4)で示す1,1,1,1-イソシアネートシアネートシアノニトロシラン、構造式(5)で示す1,1-ジイソシアネート1,1-ジシアネートシラン、構造式(6)で示すヘキサイソシアネートシラン、構造式(7)で示すオクタイソシアネートシランのいずれかの材料を用いることが好ましい。また、酸化シリコン膜の成膜方法において、酸化ガスはO、O、NO、NO、NO、N、N、N、CO、COの少なくとも一つを用いることが好ましい。
Figure 2023093433000002




Figure 2023093433000003
Figure 2023093433000004
Figure 2023093433000005
Figure 2023093433000006
Figure 2023093433000007
Figure 2023093433000008
このように、第2絶縁層106及び第1絶縁層114の酸化物半導体層112と接する酸化シリコン膜に水素を含まないシリコン系材料を用いることで、酸化物半導体層112にドナーを発生させる水素等の不純物の拡散をより低減することが可能となる。
例えば、第2絶縁層106及び第1絶縁層114の酸化物半導体層112と接する酸化シリコン膜の形成に、テトライソシアネートシラン系材料と酸素(O)ガス、亜酸化窒素(NO)ガス等の酸素を含むガスを用いてもよい。酸化シリコン膜の形成に、並行平板型プラズマCVD装置を用いる場合には、反応ガス圧力は13Pa以上666Pa以下、基板温度は200~350℃で成膜することが好ましい。ICP-CVD装置を用いる場合には、反応ガス圧力は1.3Pa以上66Pa以下、基板温度は200~300℃で成膜することが好ましい。
さらに第2絶縁層106及び第1絶縁層114は、酸化物半導体層112と接する酸化シリコン膜の酸化物半導体層112とは反対側に窒化シリコン膜が積層された構造を適用することが好ましい。窒化シリコン膜のシリコン系材料としては、四フッ化ケイ素(SiF)ガスであることが好ましい。また、窒化シリコン膜の成膜方法において、窒素原子の供給源としては窒素(N)を用いることが好ましい。
このように、第2絶縁層106及び第1絶縁層114の酸化シリコン膜と接する窒化シリコン膜に水素を含まないシリコン系材料を用いることで、酸化物半導体層112を還元して導体化したり、酸素欠損を生じさせてキャリア濃度を増大させたりする、水素の悪影響をより低減することが可能となる。例えば、第2絶縁層106及び第1絶縁層114の酸化シリコン膜と接する窒化シリコン膜の形成に、誘導結合プラズマ化学気相堆積(ICP-CVD)装置を用いてSiFガスとNガスとでフッ素を含有する窒化シリコン(P-SiNx:F)膜を成膜してもよい。
このように水素原子が含まれない原料から成膜された第2絶縁層106及び第1絶縁層114は、水素含有量を1018~1020/cm程度に抑えることができる。本実施形態に係るトランジスタは、第2絶縁層106及び第1絶縁層114が、テトライソシアネートシラン系材料を原料とする酸化シリコン膜と、SiFを原料とするフッ素を含有する窒化シリコン(SiNx:F)膜とが積層された構造を適用することで、酸化物半導体層112のキャリア濃度の増加を抑制することができ、トランジスタの閾値電圧の変動を抑制することができる。
1-5.ゲート電極
第1ゲート電極116は、アルミニウム(Al)、モリブデン(Mo)、タングステン(W)、ジルコニウム(Zr)等の金属材料を用いて作製される。例えば、第1ゲート電極116は、アルミニウム(Al)、モリブデン・タングステン(MoW)合金等の膜を用いて作製される。また、第1ゲート電極116は、アルミニウム合金、銅合金、または銀合金を用いて作製されてもよい。アルミニウム合金としては、アルミニウム・ネオジム合金(Al-Nd)、アルミニウム・ネオジム・ニッケル合金(Al-Nd-Ni)、アルミニウム・カーボン・ニッケル合金(Al-C-Ni)、銅・ニッケル合金(Cu-Ni)等を適用することができる。さらに、第1ゲート電極116は、酸化インジウムスズ(ITO)、酸化インジウム亜鉛(IZO)、酸化亜鉛(ZnO)等の透明導電膜で形成することもできる。また、Mo/Al/Mo、Mo/Cu/Moなどの3層積層構造の電極も有効である。すなわち、上述する金属材料をモリブデン(Mo)、ジルコニウム(Zr)、チタン(Ti)、またはこれらの合金材料を含む酸化防止層で挟んだ3層積層構造を適用することもできる。
1-6.配線
第1配線110a及び第2配線110bは、アルミニウム(Al)、銅(Cu)等の導電率の高い金属材料が用いられる。例えば、第1配線110a及び第2配線110bは、アルミニウム合金、銅合金、または銀合金を用いて作製される。アルミニウム合金としては、アルミニウム・ネオジム合金(Al-Nd)、アルミニウム・チタン合金(Al-Ti)、アルミニウム・シリコン合金(Al-Si)、アルミニウム・ネオジム・ニッケル合金(Al-Nd-Ni)、アルミニウム・カーボン・ニッケル合金(Al-C-Ni)、銅・ニッケル合金(Cu-Ni)等を適用することができる。このような金属材料を用いれば、耐熱性を有すると共に、配線抵抗を低減することができる。また、Mo/Al/Mo、Mo/Cu/Moなどの3層積層構造の電極も有効である。すなわち、上述する金属材料をモリブデン(Mo)、ジルコニウム(Zr)、チタン(Ti)、またはこれらの合金材料を含む酸化防止層で挟んだ3層積層構造を適用することもできる。
1-7.トランジスタの動作・機能の説明
トランジスタ100aは、酸化物半導体層112の一方の面の側(基板102の反対側)に第1ゲート電極116が配置される。酸化物半導体層112が第1ゲート電極116と重畳する領域には、チャネルが形成される。酸化物半導体層112を構成する第2領域112-2は、第1領域112-1よりキャリア濃度が低い。このため、トランジスタ1
00aは、酸化物半導体層112の第1領域112-1にチャネルを形成する。酸化物半導体層112の第1領域112-1の第2領域112-2側(第1ゲート電極116側)に電流が流れることにより、トランジスタ100aの電界効果移動度を向上することができる。
また、本実施形態に係るトランジスタ100aは、酸化物半導体層112の第2領域112-2が、希ガスと酸素(O)の混合ガスを用いて作製される。酸化物半導体層112の第2領域112-2を作製するときの酸素分圧は、第1領域112-1を作製するときの酸素分圧よりも大きい。図3に、酸化物半導体層112の第2領域112-2を作製するときの酸素分圧を変化させたときの、トランジスタの電気的特性(Vg-Id特性)を示す。図3に示すように、酸化物半導体層112の第2領域112-2を作製するときの酸素分圧を5%、10%、15%、20%、50%と変化させることで、トランジスタの閾値電圧を調整することができる。本実施形態に係るトランジスタは、閾値電圧が0~5Vの範囲であることが好ましく、0.5V~3Vの範囲であることがより好ましい。還元性のガスを用いないで第1絶縁膜114を形成することで、成膜時の基板温度を250~350℃程度まで上げることができる。このことでトランジスタ100aが完成した後に、高温度・長時間のアニール処理が必要なくなり、信頼性を向上することができる。また、酸素分圧が15%~20%の範囲で酸化物半導体層112の第2領域112-2を成膜した場合、熱などのストレスによる閾値電圧の変化が小さくなり、トランジスタ100aが完成した後にカラーフィルタ形成のための220~250℃のアニール処理を数回行っても安定したトランジスタ特性を維持することができる。
トランジスタ100aは、酸化物半導体層112の一方の面の側(基板102の側)に第1酸化物導電層108a及び第2酸化物導電層108bが配置される。したがって、第1酸化物導電層108a及び第2酸化物導電層108bは、酸化物半導体層112の第1領域112-1と接触する。酸化物半導体層112は、第1領域112-1の導電率が第2領域112-2の導電率より高い。このため、第1酸化物導電層108aと酸化物半導体層112の第1領域112-1との間の接触抵抗、および第2酸化物導電層108bと酸化物半導体層112の第1領域112-1との間の接触抵抗を低くすることができる。別言すれば、酸化物半導体層112の基板102側の面に、第1酸化物導電層108aと第2酸化物導電層108bとを接触させることで、接触抵抗を低減することができる。
1-8.製造方法
次に、トランジスタ100aの製造工程について説明する。図4(A)は、基板102の上層に、第2絶縁層106、第2導電膜107、第3導電膜109を形成する段階を示す。第2導電膜107からは、第1酸化物導電層108a及び第2酸化物導電層108bが形成され、第3導電膜109からは、第1配線110a及び第2配線110bが形成される。
基板102としては、例えば、透明絶縁物基板が用いられる。透明絶縁物基板としては、アルミノケイ酸ガラス、アルミノホウケイ酸ガラス等で例示される無アルカリガラス基板、石英基板が用いられる。透明絶縁物基板の内、可撓性を有するフレキシブル透明絶縁物基板としては、透明ポリイミドや、透明ポリアミドなどが用いられる。
第2絶縁層106は、無機絶縁膜で形成される。例えば、第2絶縁層106として、プラズマCVD(Chemical Vapor Deposition)法によって、酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜から選ばれた一種又は複数種の膜が成膜される。また、第2絶縁層106として酸化アルミニウム膜を作製するには、アルミナのスパッタリングターゲットを用いて、スパッタリング法により成膜される。
第1酸化物導電層108a及び第2酸化物導電層108bを形成する第2導電膜107は、導電性を有する金属酸化物材料、金属窒化物材料、金属酸窒化物材料、または高融点金属シリサイド酸化物材料の被膜をスパッタリング法により成膜することで作製される。例えば、第1酸化物導電層108a及び第2酸化物導電層108bを形成する第2導電膜107は、30nm~200nmの膜厚を有する導電性を有する金属酸化物材料の膜で作製される。また、第1配線110a及び第2配線110bを形成する第3導電膜109は、金属材料又は合金材料の膜をスパッタリング法により成膜することで作製される。第1配線110a及び第2配線110bを形成する第3導電膜109は、低抵抗化を図るため、200nm~2000nmの金属膜により作製される。
図4(B)は、第1配線110a、第2配線110b、第1酸化物導電層108a、および第2酸化物導電層108bを成形するリソグラフィ工程を示す。ここでは、多階調露光法(ハーフトーン露光法)が適用され、1枚のフォトマスクにより、第1配線110a、第2配線110b、第1酸化物導電層108a、および第2酸化物導電層108bのパターンが形成される。
第3導電膜109の上にポジ型のフォトレジスト膜205を形成する。フォトレジスト膜205の露光には多階調マスク201を用いる。多階調マスク201には、多階調マスクパターンとして、露光機の解像度以下のスリットを設け、そのスリット部が光の一部を遮って中間露光を実現するグレイトーンマスクと、半透過膜を利用して中間露光を実現するハーフトーンマスクが知られるが、本実施形態においては双方の多階調マスク201を使用することができる。多階調マスク201の光透過領域、半透過領域202、非透過領域203を介して露光することで、フォトレジスト膜205には露光部分、中間露光部分、未露光部分の3種類の部分が形成される。
その後、フォトレジスト膜205を現像することで、図5(A)に示すように、厚さの異なる領域を有するレジストマスク207aが形成される。図5(A)では、レジストマスク207aが、第1配線110a及び第2配線110bが形成される領域に対応する部分の膜厚が厚くなり、第1酸化物導電層108a及び第2酸化物導電層108bが形成される領域に対応する部分の膜厚が相対的に薄くなるように形成された態様を示す。
レジストマスク207aを使用して第3導電膜109及び第2導電膜107がエッチングされる。エッチングの条件に限定はないが、例えば、金属材料で形成される第3導電膜109が混酸エッチング液を用いたウェットエッチングで行われ、金属酸化物材料等で形成される第2導電膜107が塩素系ガスを用いたドライエッチングやシュウ酸系のウェットエッチングで行われる。この段階で、第1酸化物導電層108a及び第2酸化物導電層108bが形成される。このエッチングの後、アッシング処理により、レジストマスク207aの膜厚が薄い領域を除去して、第3導電膜109の表面を露出させる処理が行われる。図5(B)は、アッシング処理が行われた後のレジストマスク207bを示す。レジストマスク207bは、第3導電膜109の上に残存している状態となる。
次に、露出した第3導電膜109のエッチングが行われる。このエッチングは、例えば、混酸エッチング液を用いたウェットエッチングで行われる。金属酸化物等で形成される第2導電膜107は、スズ(Sn)が10atm%以上含有されていれば、混酸エッチング液によりエッチングされにくいので、選択比は比較的高くとれる。そのため、下層の第1酸化物導電層108a及び第2酸化物導電層108bの形状は保持される。図6(A)は、第3導電膜109がエッチングされ、第1配線110a及び第2配線110bが形成された段階を示す。なお、第3導電膜109をエッチングした後、レジストマスク207bはレジスト剥離液やアッシングにより除去される。
レジスト剥離液やアッシング処理により、既に形成されている第1酸化物導電層108a及び第2酸化物導電層108bの表面は酸素プラズマに晒されることになる。しかし、第1酸化物導電層108a及び第2酸化物導電層108bの成分として含まれるチタン(Ti)、タンタル(Ta)、ハフニウム(Hf)、ジルコニウム(Zr)は、酸化物となってもキャリア(電子)をトラップする欠陥を生成せず、キャリア(電子)キラーの役割を発現しないでn型酸化物半導体となる。そのため、酸素プラズマに晒されたとしても、後の工程で作製される酸化物半導体層112と良好なコンタクトを形成することができる。
図6(B)は、酸化物半導体層112を形成する段階を示す。酸化物半導体層112は、第1酸化物導電層108a、第2酸化物導電層108b、第1配線110a、および第2配線110bを覆うようにトランジスタ100aの略全面に形成される。酸化物半導体層112は、スパッタリング法により作製される。スパッタリングターゲットには、酸化物半導体材料を焼結したものが適用される。酸化物半導体層112は、20nm~100nm、例えば、30nm~60nmの膜厚で作製される。
酸化物半導体層112は、例えば、四元系酸化物材料、三元系酸化物材料、二元系酸化物材料、一元系酸化物材料に対応するスパッタリングターゲットを用いて作製されてもよい。酸化物半導体層112の第1領域112-1は、スパッタガスとしてアルゴン(Ar)、キセノン(Xe)等の希ガス用いて作製することができる。酸化物半導体層112の第2領域112-2は、希ガスと酸素(O)の混合ガスを用いて作製することができる。酸化物半導体層112の第2領域112-2を作製するときの酸素分圧は、第1領域112-1を作製するときの酸素分圧よりも大きくなるように調節する。酸化物半導体層112の第2領域112-2を作製するときの酸素分圧は、例えば、10%~50%が好ましい。酸化物半導体層112の第2領域112-2を作製するときの酸素分圧は、15%~30%がより好ましい。また、希ガス(Ar)と酸素(O)に窒素(N)や亜酸化窒素(NO)を加えた混合ガスを用いて作製してもよい。具体的には、第1領域112-1の成膜が終了する段階で、グロー放電を維持したまま、希ガス(Arガス)に加えて成膜室内に酸素ガスを導入する。このとき、排気速度を向上させ成膜室内の圧力を下げ、成膜速度を低下させるようにしてもよい。このような制御により、第2領域112-2の密度を高めることができる。
本実施形態に係る酸化物半導体層112の第1領域112-1及び第2領域112-2は、このように酸素分圧を制御することにより連続して作製することができ、生産性を高めることができる。酸化物半導体層112の第2領域112-2を成膜するときの酸素分圧を高めることで、第2領域112-2の膜の結晶化率を高めることができ、第1絶縁層114をプラズマCVDで成膜する時にプラズマにさらされても還元されにくくすることができる。このために第1絶縁層114の成膜時の基板温度を250℃以上に上げることができるようになり、良品のSiO膜を形成することができる。これによりトランジスタの信頼性を向上することができる。
本実施形態に係る酸化物半導体層112の第1領域112-1及び第2領域112-2の作製方法は、同一のスパッタリングターゲットを用い、スパッタガスの酸素分圧を制御することにより連続して作製する方法を一例として示した。しかしながらこれに限定されず、例えば、酸化物半導体層112の全体を第1領域112-1と同じ条件で作製し、水蒸気処理またはNOプラズマ酸化処理することにより第2領域112-2を形成してもよい。水蒸気処理は、例えば、水蒸気分圧10%~50%の窒素雰囲気で350℃~500℃で行ってもよい。また、酸化物半導体層112の作製時に酸素分圧を異ならせて成膜することのみでなく、NFやSiFガスを用いたフッ素ドーピング処理や、Sn、Si、またはWドーピングによって第2領域112-2を作製してもよい。このようにして
作製された第2領域112-2も同様に、第1領域112-1に比べてキャリア濃度を低くすることができる。また、例えば、第1領域112-1にIn-Ga-Sn-O系酸化物材料、第2領域112-2にGa系酸化物材料を用いて異なる元素を含む2つの領域を作製してもよい。本実施形態に係る酸化物半導体層112の第1領域112-1及び第2領域112-2は、このような作製方法を用いることで、第1領域112-1よりキャリア濃度が低い第2領域112-2を作製することができる。
その後、第1領域112-1及び第2領域112-2を有する酸化物半導体層112は、エッチングによってパターニングされる。このため、図4(B)に示すように、酸化物半導体層112の第1領域112-1の端部は露出している。しかしながらこれに限定されず、本実施形態の酸化物半導体層112は、例えば、第1領域112-1を作製し、パターニングをした後、第2領域112-2を形成する場合、第1領域112-1の端部は第2領域112-2で覆われていてもよい。このような構造を有することで、酸化物半導体層112の物理的特性をさらに向上することができる。
図7(A)は、酸化物半導体層112の上に第1絶縁層114、第4導電膜115を形成する段階を示す。第1絶縁層114は、第2絶縁層106と同様に作製される。また、第4導電膜115は、第1導電膜103と同様に作製される。その後、第4導電膜115をエッチングすることで、第1ゲート電極116が形成される。これにより、図7(B)に示すトランジスタ100aが作製される。
本実施形態に係るトランジスタ100aの製造方法によれば、多階調マスクを用いることで、製造に必要なフォトマスクの数を削減することが可能となる。また、多階調マスクを用いることで、1回の露光により複数のパターン(第1酸化物導電層108a及び第2酸化物導電層108bと、第1配線110a及び第2配線110b)を作製することができる。これにより、トランジスタ100aを有する集積回路素子の生産性を高め、製造コストを低減することができる。
図7(A)及び図7(B)に示すように、第1配線110a及び第2配線110bと、第1ゲート電極116とは、重なり合って配置されていない。トランジスタ100aのチャネル領域(第1ゲート電極116が酸化物半導体層112と重なる領域)から、第1配線110a及び第2配線110bをできるだけ離して配置することで、金属元素による汚染を防止することができる。例えば、配線材料として用いられる銅(Cu)は、n型半導体でもある酸化物半導体に対してキラー不純物となる(酸化物半導体の特性を劣化させ、滅失させる不純物となる)。これに対し、本実施形態におけるように、第1配線110a及び第2配線110bをトランジスタ100aのチャネル領域から遠ざけて配置することで、第1配線110a及び第2配線110bに銅(Cu)が含まれていたとしても、酸化物半導体層112に対する銅(Cu)の汚染を低減することができる。
本実施形態に係るトランジスタ100aの製造方法によれば、酸化物半導体層112の第1領域112-1及び第2領域112-2を、同一のスパッタリングターゲットを用い、スパッタガスの酸素分圧を制御することにより連続して作製することができ、生産性を高めることができる。
第2実施形態:
本実施形態は、第1実施形態で示すトランジスタと同様の構造を有するトランジスタにより構成される表示装置の一例を示す。図8に示すように、表示装置120は、複数の画素122を含む表示領域121、走査線駆動回路123、データ線駆動回路125を含む。図8では図示されないが、複数の画素122には、表示素子として有機EL素子と、この有機EL素子を駆動するトランジスタが設けられている。
2-1.等価回路
図9は、本実施形態に係る表示装置の画素122の等価回路を示す。画素122は、選択トランジスタ124、駆動トランジスタ126、容量素子128、有機EL素子130を含む。選択トランジスタ124及び駆動トランジスタ126は、第1実施形態で示すトランジスタ100aと同様の構成を有する。すなわち、図9はトップゲート構造のトランジスタを示し、選択トランジスタ124は、第1ゲート電極116bを有し、駆動トランジスタ126は、第1ゲート電極116aを有している。
本実施形態において、選択トランジスタ124及び駆動トランジスタ126は、nチャネル型である。選択トランジスタ124の第1ゲート電極116bは、ゲート信号線132aと接続される。選択トランジスタ124の入出力端子(ソース及びドレイン)の一方の端子はデータ信号線134と接続され、他方の端子は駆動トランジスタ126の第1ゲート電極116aと接続される。駆動トランジスタ126の第1ゲート電極116aは、選択トランジスタ124の入出力端子の他方の端子と接続される。駆動トランジスタ126のドレインは有機EL素子130と接続され、ソースは第2コモン配線136bと接続される。容量素子128は、一方の端子が選択トランジスタ124の入出力端子(ソース及びドレイン)の他方の端子と接続され、他方の端子が第1コモン配線136aと接続される。第1コモン配線136a及び第2コモン配線136bは、例えば、接地電位が与えられる。
有機EL素子130は、一方の端子が駆動トランジスタ126のドレインと接続され、他方の端子が電源線138と接続される。電源線138は、コモン配線136よりも高い電位である電源電位VDDが与えられる。本実施形態において、有機EL素子130が駆動トランジスタ126のドレインと接続される側の端子が陰極であり、電源線138と接続される側の端子が陽極である。
2-2.画素の構成
図9に示す等価回路に対応する画素122aの平面構造の一例を図10に示す。また、図10に示すA1-A2線及びB1-B2線に対応する断面構造を図11(A)及び図11(B)にそれぞれ示す。図11(A)は、駆動トランジスタ126及び有機EL素子130の断面構造を示し、図11(B)は選択トランジスタ124及び容量素子128の断面構造を示す。以下の説明では、図10、図11(A)及び図11(B)を適宜参照して説明する。なお、図10で示す画素122aの平面図において、有機EL素子130の構造は省略されている。
2-2-1.駆動トランジスタ
駆動トランジスタ126は、第1実施形態で示すトランジスタ100aと同様の構成を有する。すなわち、駆動トランジスタ126は、第2絶縁層106、第1酸化物半導体層112a(第1領域112-1及び第2領域112-2)、第1絶縁層114、第1ゲート電極116aが積層された構造を有する。第1ゲート電極116aは、第1絶縁層114の上層(基板102と反対側の面)に設けられる。
第2絶縁層106と第1酸化物半導体層112aとの間には、第1酸化物導電層108a及び第2酸化物導電層108bが設けられる。第1酸化物導電層108a及び第2酸化物導電層108bは、第1酸化物半導体層112aの第1領域112-1と接するように設けられる。
第1酸化物導電層108aと第2酸化物導電層108bは第1ゲート電極116aと重なる領域を有し、平面視において第1ゲート電極116aを両側から挟むように設けられ
る。少なくとも第1ゲート電極116aと重なる領域において、第2酸化物導電層108bは平面視でU字状に湾曲されたパターンを有し、第1酸化物導電層108aは第2酸化物導電層108bのU字状に湾曲されたパターンの内側に伸びる直線状のパターンを有する。図1に示すトランジスタの断面図は、第1酸化物導電層108aから第2酸化物導電層108bまでの単位構造を示すものであり、図10において駆動トランジスタ126の第2方向(D2方向)の断面図は、図1に示す断面図の繰り返し構造となる。
第1酸化物導電層108aの直線状のパターンの幅は、1.0μm~5μmの範囲であることが好ましく、1.5μm~3μmの範囲であることがより好ましい。第1ゲート電極116aと重なる領域における第1酸化物導電層108aと第2酸化物導電層108bとの最短距離は、1.5μm~10μmの範囲であることが好ましく、2μm~5μmの範囲であることがより好ましい。第1酸化物導電層108aの直線状のパターンの幅よりも第1酸化物導電層108aと第2酸化物導電層108bとの最短距離の方が、同じかより大きくなるような構造を採用することで、駆動トランジスタ126がオフした時のリーク電流の増大を抑制することが可能となる。第1酸化物導電層108aと第2酸化物導電層108bとがこのような構造を有することで、第1ゲート電極116aと第1酸化物導電層108a及び第2酸化物導電層108bとのアライメントのずれが発生してもゲート-ドレイン間容量の変動を抑制することができるため、表示むらを抑制することができ、歩留まりを向上することができる。
駆動トランジスタ126は、第1酸化物導電層108aが、または第1酸化物導電層108aが第1酸化物半導体層112aと接する領域がドレイン領域となり、第2酸化物導電層108bが、または第1酸化物半導体層112aが第2酸化物導電層108bと接する領域がソース領域となる。
駆動トランジスタ126の第2酸化物導電層108bは、第1酸化物半導体層112aと共に、第1コモン配線136a及び第2コモン配線136bと電気的に接続される。第2コモン配線136bは、酸化物導電層108と酸化物半導体層112との間に設けられる配線層110と同じ層構造で設けられる。第1コモン配線136aと第2酸化物導電層108bとは、第2絶縁層106に設けられた第1コンタクトホール117aを介して電気的に接続される。第2コモン配線136bは、第2酸化物導電層108bの上面と直接接している。
第2絶縁層106は、例えば、基板102側から、第1窒化シリコン膜141a、第1酸化シリコン膜140aが積層された構造を有する。第1絶縁層114は、第1酸化物半導体層112aの側から、第2酸化シリコン膜140b、第2窒化シリコン膜141bが積層された構造を有する。
駆動トランジスタ126は、第1酸化物半導体層112aが第1ゲート電極116aと重畳する領域にチャネルが形成される。したがって、第1酸化物半導体層112aはチャネルが形成される領域において、第1酸化シリコン膜140a、140bと接して設けられる。第1酸化物半導体層112aは、絶縁性を有する酸化物の膜と接して設けられることで酸素欠損の生成が抑制される。第1酸化シリコン膜140a、140bは、第1酸化物半導体層112aから酸素を引き抜かないように酸素欠損が無いことが望ましく、むしろ酸素を過剰に含むことが好ましい。酸素を過剰に含む第1酸化シリコン膜140a、140bは、第1酸化物半導体層112aに対する酸素の供給源となり得るためである。ここで、酸素を過剰に含む酸化シリコン膜とは、化学量論的組成に対し酸素を多く含むものを含み、また、格子内に酸素を含む場合もあり得るものとする。なお、第2絶縁層106及び第1絶縁層114は、酸化シリコン膜に代えて酸窒化シリコン膜、酸化アルミニウム膜を適用してもよい。
駆動トランジスタ126は、平坦化層142によって覆われる。平坦化層142は、例えば、アクリル樹脂、ポリイミド樹脂、エポキシ樹脂、ポリアミド樹脂などの有機樹脂材料によって形成される。平坦化層142は、製造段階において、有機樹脂材料の前駆体を含む組成物を塗布した際に、塗膜のレベリング作用により表面が平坦化される。
平坦化層142と第1絶縁層114には開口部144が設けられる。この開口部144に重ねて有機EL素子130の陰極である第1電極146が配置される。有機EL素子130は、少なくとも開口部144の領域に複数の層を積層することによって形成される。
本実施形態において、駆動トランジスタ126は、図1を参照して説明したように酸化物半導体層112が、第1領域112-1と第2領域112-2とで構成されている。そして、第1領域112-1に対し、第2領域112-2のキャリア濃度が低くなるように構成されている。これにより、駆動トランジスタ126は、酸化物半導体層112において、第1絶縁層114から離れた第1領域112-1にチャネルが形成される構造となる。ノーマリーOFF(エンハンスメント)動作のTFTを製作するために、本発明では埋め込みチャネルを形成できるようにした。
仮に、酸化物半導体層112に第2領域112-2に相当する領域を設けない場合には、酸化物半導体層112の成膜最終段階で形成される膜質の悪い(密度が低く、欠陥が多い)領域が第1絶縁層114と直接的に接する構造となる。このような構造では、チャネル領域が酸化物半導体層112の膜質の悪い領域を含んで形成されるため、電界効果移動度が低下し、第1絶縁層114を成膜する時に還元されやすいので閾値電圧も大きく変動する要因となる。
これに対し、本実施形態に係る駆動トランジスタ126は、酸化物半導体層112の第1領域112-1と第1絶縁層114との間に第2領域112-2を設けることで、電界効果移動度を向上することができる。また、駆動トランジスタ126の閾値電圧の変動を抑制することができ、安定した電気的特性により信頼性を向上することができる。
2-2-2.選択トランジスタ
選択トランジスタ124は、第1実施形態で示すトランジスタ100aと同様の構成を有する。すなわち、選択トランジスタ124は、第2絶縁層106、第2酸化物半導体層112b(第1領域112-1及び第2領域112-2)、第1絶縁層114、第1ゲート電極116bが積層された構造を有する。選択トランジスタ124は、第2酸化物半導体層112bが第1ゲート電極116bと重畳する領域にチャネルが形成される。
第2絶縁層106と第2酸化物半導体層112bとの間に、第3酸化物導電層108c及び第4酸化物導電層108dが設けられる。第3酸化物導電層108c及び第4酸化物導電層108dは、第2酸化物半導体層112bの第1領域112-1と接して設けられることで、ソース領域、ドレイン領域として機能する。
第3酸化物導電層108cと第4酸化物導電層108dとは第1ゲート電極116bと重なる領域を有し、平面視において第1ゲート電極116bを両側から挟むように設けられる。少なくとも第1ゲート電極116bと重なる領域において、第3酸化物導電層108cは平面視でU字状に湾曲されたパターンを有し、第4酸化物導電層108dは第3酸化物導電層108cのU字状に湾曲されたパターンの内側に伸びる直線状のパターンを有する。図1に示すトランジスタの断面図は、第1酸化物導電層108aから第2酸化物導電層108bまでの単位構造を示すものであり、図10において選択トランジスタ124の第2方向(D2方向)の断面図は、図1に示す断面図の繰り返し構造となる。
第4酸化物導電層108dの直線状のパターンの幅は、1.0μm~5μmの範囲であることが好ましく、1.5μm~3μmの範囲であることがより好ましい。第1ゲート電極116bと重なる領域における第3酸化物導電層108cと第4酸化物導電層108dとの最短距離は、1.5μm~10μmの範囲であることが好ましく、2μm~5μmの範囲であることがより好ましい。第4酸化物導電層108dの直線状のパターンの幅よりも第3酸化物導電層108cと第4酸化物導電層108dとの最短距離の方が、同じかより大きくなるような構造を採用することで、選択トランジスタ124がオフした時のリーク電流の増大を抑制することが可能となる。第3酸化物導電層108cと第4酸化物導電層108dとがこのような構造を有することで、第1ゲート電極116bと第3酸化物導電層108c及び第4酸化物導電層108dとのアライメントのずれが発生してもゲート-ドレイン間容量の変動を抑制することができるため、表示むらを抑制することができ、生産性を向上することができる。
第3酸化物導電層108cは、データ信号線134と電気的に接続される。データ信号線134は、酸化物導電層108と酸化物半導体層112との間に設けられる配線層110と同じ層構造で設けられる。データ信号線134は、第3酸化物導電層108cの上面と直接接している。また、第2酸化物半導体層112bは、データ信号線134が配設される領域まで延伸され、データ信号線134を覆うように設けられる。データ信号線134は、第3酸化物導電層108cと直接接触していることで、コンタクトホールを介して接続される場合と比べて接触面積が増大するので、接触抵抗を低減することができる。また、データ信号線134は、上面及び側面が第2酸化物半導体層112bで覆われることで、製造工程において酸化性雰囲気及び還元性雰囲気に晒されないこととなる。そのためデータ信号線134は、表面の高抵抗化を抑制することが可能となる。
2-2-3.容量素子
容量素子128は、第1容量電極160a、第2絶縁層106、第4酸化物導電層108d、第2容量電極160bが積層された構造を有する。第2容量電極160bはデータ信号線134と同じ層構造で形成される。第4酸化物導電層108dは、第2容量電極160bと電気的に接続された状態にあるので、実質的に容量素子128の他方の電極として機能する。
第2容量電極160bの上層側には第2酸化物半導体層112b、第1絶縁層114が設けられる。第2容量電極160bは、第1絶縁層114及び第2酸化物半導体層112bを貫通する第2コンタクトホール117bを介して第1ゲート電極116aと電気的に接続される。
2-2-4.有機EL素子
有機EL素子130は、基板102の側から、陰極に相当する第1電極146、第1酸化物半導体層112a(第1領域112-1及び第2領域112-2)、電子輸送層148、電子注入層150、発光層152、正孔輸送層154、正孔注入層156、陽極に相当する第2電極158が積層された構造を有する。ここで、有機EL素子130は、積層順が基板102に近接した陽極側から、正孔輸送層、発光層、電子輸送層、陰極と順次積層される構造を順積み構造と呼ばれるが、本実施形態に係る有機EL素子130は基板102に近接した陰極側から電子輸送層、発光層、正孔輸送層等が積層される構造を有するので、逆積み構造とも呼ばれる。
本実施形態においては、電子輸送層148、第1酸化物半導体層112aの第2領域112-2、第1酸化物半導体層112aの第1領域112-1、第1電極146、の順にエネルギー準位が下がる構成とすることで、エネルギー準位差を低減することができ、電
子注入効率を向上し、有機EL素子130の発光効率を向上することができる。また、本実施形態においては、駆動トランジスタ126がnチャネル型であるので、有機EL素子が順積み構造の場合、ソースが陽極と接続することとなる。その場合駆動トランジスタのドレイン電流は有機EL素子の特性変動により変化してしまうことが問題となる。しかしながら、本実施形態におけるように、有機EL素子を逆積み構造とすると、nチャネル型の駆動トランジスタはドレインが有機EL素子の陰極と接続されるので、ドレイン電流が有機EL素子の特性変動の影響を受けにくい回路構成とすることができる。
平坦化層142の上面と、平坦化層142及び第1絶縁層114に設けられた開口部144には、電子輸送層148、電子注入層150、発光層152、正孔輸送層154、正孔注入層156、陽極である第2電極158が積層される。これらの積層体と、陰極に相当する第1電極146とが重なる領域が有機EL素子130の発光領域となる。
本実施形態に係る有機EL素子130は、基板102側に光を出射する、所謂ボトムエミッション型である。以下、有機EL素子130を構成する各層を詳細に説明する。
2-2-4-1.陰極
有機EL素子の陰極材料としては、従来、アルミニウム・リチウム合金(AlLi)、マグネシウム・銀合金(MgAg)等の材料が用いられている。しかし、これらの材料は、大気中の酸素や水分の影響を受けて劣化しやすく、取扱が困難な材料である。また、これらの陰極材料は金属材料であるので、逆積み構造で、かつボトムエミッション型の有機EL素子を構成するには適していない。
本実施形態に係る有機EL素子130は、陰極である第1電極146を透明導電膜で形成することにより、ボトムエミッション型の構造を実現している。具体的には、駆動トランジスタ126の第1酸化物導電層108aが有機EL素子130の領域まで拡張されることで、陰極である第1電極146として機能する層が設けられる。このような構造にすることで、駆動トランジスタ126と有機EL素子130とを電気的に接続するための構造が簡略化される。例えば、駆動トランジスタと有機EL素子との間に層間絶縁層が介在していると、コンタクトホールを設けて両者を接続する必要があるが、本実施形態に係る画素122aの構造によれば、コンタクトホールを必要としないで済む。
陰極である第1電極146は、第1酸化物導電層108aと同じ導電膜で形成される。第1酸化物導電層108aは、導電性を有する金属酸化物材料、金属窒化物材料、金属酸窒化物材料で形成される。これらの材料による導電膜は、バンドギャップが2.8eV以上、好ましくは3.0eV以上であるので、可視光帯域の光をほぼ透過する。そのため、有機EL素子130の光出射面側の電極として用いることが可能となる。
陰極に相当する第1電極146の上層には、駆動トランジスタ126から延在する第1酸化物半導体層112aが設けられていてもよい。第1酸化物半導体層112aは、バンドギャップが3eV以上であるので、可視光に対して透光性を有する。また、後述されるように、本実施形態において電子輸送層148は、金属酸化物で形成される。そのため、電子輸送層148と同一又は同種の材料である第1酸化物半導体層112aが陰極に相当する第1電極146との間に介在することで、電子注入障壁が形成されないようにすることができる。別言すれば、駆動トランジスタ126のチャネル領域から延伸する第1酸化物半導体層112aを、陰極に相当する第1電極146と接する電子輸送層148の一部として用いることができる。
2-2-4-2.電子輸送層
電子輸送層148は、金属酸化物材料を用いて形成される。金属酸化物材料としては、
第1実施形態で述べたものと同様の、三元系酸化物材料、二元系酸化物材料、および一元系酸化物材料が適用される。これらの金属酸化物材料は、アモルファスの形態であっても良く、結晶質の形態であっても良く、あるいはアモルファスと結晶質相の混合相の形態であっても良い。例えば、電子輸送層148、インジウム酸化物、亜鉛酸化物、ガリウム(Ga)酸化物、スズ(Sn)酸化物から選ばれた一種又は複数種を含んで構成される。これらの金属酸化物材料は可視光を吸収せず透明である必要があるので、バンドギャップは3.0eV以上であることが求められる。さらに、電子輸送層148は、可能な限り膜厚を大きくすることで、陰極と陽極との短絡を防止することができる。これにより有機ELパネルの歩留まりを大幅に改善することができる。代表的な電子輸送層としてZnSiOがある。ZnOにSiOを10~15atm%程度ドーピングすることでバンドギャップ3.5eV、仕事関数3.5eVの電子輸送層に適した物性値が得られる。MgZnO系の酸化物半導体でMg20atm%、Zn80atm%の酸化物でも同様な物性値を得ることが可能である。このような電子輸送層148は、スパッタリング法、真空蒸着法、塗布法等により作製することができる。電子輸送層148は、このような成膜方法により、50nm~1000nmの膜厚で作製される。
なお、電子輸送層148のキャリア濃度は、第1酸化物半導体層112aの平均キャリア濃度の10分の1以下、好ましくは100分の1以下であることが好ましい。別言すれば、第1酸化物半導体層112aの平均キャリア濃度は、電子輸送層148のキャリア濃度に対して10倍以上、好ましくは100倍以上であることが好ましい。具体的には、電子輸送層148のキャリア濃度が1013~1017/cmであるのに対し、第1酸化物半導体層112aの第1領域112-1におけるキャリア濃度は1×1015/cm~1×1019/cmの範囲にあり、双方のキャリア濃度の差は上述のように1桁以上、好ましくは2桁以上差があることが好ましい。第1酸化物半導体層112aの第1領域112-1は、1015~1019/cmのキャリア濃度を有することで、駆動トランジスタ126と有機EL素子130との電気的な接続において抵抗損失を低減し、駆動電圧の上昇を抑えることができる。電子輸送層148は、キャリア濃度が1020/cm以上となると、発光層152における励起状態が失活して発光効率を低下させてしまう。一方、電子輸送層148のキャリア濃度が1013/cm以下であると、発光層152に供給されるキャリアが低減し十分な輝度を得ることができない。このように、駆動トランジスタ126から延在する第1酸化物導電層108aと第1酸化物半導体層112aとを、電子輸送層148と積層させて接して設けると共に、3層のそれぞれのキャリア濃度を異ならせることで、駆動電圧の上昇を防ぎ、電子注入効率を向上させ有機EL素子130の発光効率を高めることができる。
2-2-4-3.電子注入層
有機EL素子において、電子注入層は、陰極から電子輸送材料へ電子を注入するためのエネルギー障壁を小さくするために用いられる。本実施形態では、酸化物半導体で形成される電子輸送層148から発光層152へ電子が注入されやすくするために、電子注入層150が用いられる。すなわち、電子注入層150は、電子輸送層148と発光層152との間に設けられる。
電子注入層150は、有機材料で形成される発光層152に電子を注入するために、仕事関数が小さな材料であることが望ましい。電子注入層150は、カルシウム(Ca)酸化物、アルミニウム(Al)酸化物を含んで構成される。電子注入層150としては、例えば、C12A7(12CaO・7Al)エレクトライドを用いることが好ましい。C12A7エレクトライドは半導体特性を有し、高抵抗から低抵抗まで制御することが可能であり、仕事関数も2.4eV~3.2eVとアルカリ金属と同程度であるので、電子注入層150として好適に用いることができる。
C12A7エレクトライドによる電子注入層150は、C12A7電子化物の多結晶体をターゲットとしてスパッタリング法で作製される。C12A7エレクトライドは半導体特性を有するので、電子注入層150の膜厚は1nm~100nmの範囲とすることができる。なお、C12A7エレクトライドは、Ca:Alのモル比が13:13~11:16の範囲にあることが好ましい。また、C12A7エレクトライドは、スパッタリング法で成膜されるため非晶質であることが好ましく、結晶性を有するものであってもよい。
C12A7エレクトライドは、大気中で安定であるので、従来から電子注入層として用いられているフッ化リチウム(LiF)、酸化リチウム(LiO)、塩化ナトリウム(NaCl)、塩化カリウム(KCl)等のアルカリ金属化合物と比較して取り扱いが簡便であるという利点を有する。これにより、有機EL素子の製造工程において、乾燥空気又は不活性気体中で作業をする必要がなくなり、製造条件の制限が緩和されることとなる。
また、C12A7エレクトライドは、イオン化ポテンシャルが大きいため、発光層152を挟んで正孔輸送層154と反対側に配置することで、正孔ブロック層として用いることができる。すなわち、電子輸送層148と発光層152との間に、C12A7エレクトライドで形成される電子注入層150を設けることで、発光層152に注入された正孔が陰極である第1電極146の側に突き抜けることを抑制し、発光効率を高めることができる。MgZnO(Mg30atm%、Zn70atm%)を電子注入層として利用することも可能である。
2-2-4-4.発光層
発光層152としては種々の材料を用いることができる。例えば、蛍光を発光する蛍光性化合物、燐光を発光する燐光性化合物を用いることができる。
例えば、青色系の発光材料として、N,N’-ビス[4-(9H-カルバゾール-9-イル)フェニル]-N,N’-ジフェニルスチルベン-4,4’-ジアミン(YGA2S)、4-(9H-カルバゾール-9-イル)-4’-(10-フェニル-9-アントリル)トリフェニルアミン(YGAPA)等を用いることができる。緑色系の発光材料としては、N-(9,10-ジフェニル-2-アントリル)-N,9-ジフェニル-9H-カルバゾール-3-アミン(2PCAPA)、N-[9,10-ビス(1,1’-ビフェニル-2-イル)-2-アントリル]-N,9-ジフェニル-9H-カルバゾール-3-アミン(2PCABPhA)、N-(9,10-ジフェニル-2-アントリル)-N,N’,N’-トリフェニル-1,4-フェニレンジアミン(2DPAPA)、N-[9,10-ビス(1,1’-ビフェニル-2-イル)-2-アントリル]-N,N’,N’-トリフェニル-1,4-フェニレンジアミン(2DPABPhA)、N-[9,10-ビス(1,1’-ビフェニル-2-イル)]-N-[4-(9H-カルバゾール-9-イル)フェニル]-N-フェニルアントラセン-2-アミン(2YGABPhA)、N,N,9-トリフェニルアントラセン-9-アミン(DPhAPhA)等を用いることができる。赤色系の発光材料としては、N,N,N’,N’-テトラキス(4-メチルフェニル)テトラセン-5,11-ジアミン(p-mPhTD)、7,13-ジフェニル-N,N,N’,N’-テトラキス(4-メチルフェニル)アセナフト[1,2-a]フルオランテン-3,10-ジアミン(p-mPhAFD)等を用いることができる。また、ビス[2-(2’-ベンゾ[4,5-α]チエニル)ピリジナトーN,C3’]イリジウム(III)アセチルアセトナート(Ir(btp)(acac))のような燐光材料を用いることができる。
この他にも、発光層152として、公知の各種材料を使用することができる。発光層152は、蒸着法、転写法、スピンコート法、スプレーコート法、グラビア印刷法等により作製することができる。発光層152の膜厚は適宜選択されればよいが、例えば、10n
m~100nmの範囲で設けられる。
2-2-4-5.正孔輸送層
正孔輸送層154は、正孔輸送性を有する材料を用いて形成される。正孔輸送層154は、例えば、アリールアミン系化合物、カルバゾール基を含むアミン化合物、およびフルオレン誘導体を含むアミン化合物などであっても良い。正孔輸送層154は、例えば、4,4’-ビス[N-(ナフチル)-N-フェニル-アミノ]ビフェニル(α-NPD)、N,N’-ビス(3-メチルフェニル)-(1,1’-ビフェニル)-4,4’-ジアミン(TPD)、2-TNATA、4,4’,4”-トリス(N-(3-メチルフェニル)N-フェニルアミノ)トリフェニルアミン(MTDATA)、4,4’-N,N’-ジカルバゾールビフェニル(CBP)、4,4’-ビス[N-(9,9-ジメチルフルオレン-2-イル)-N-フェニルアミノ]ビフェニル(DFLDPBi)、4,4’-ビス[N-(スピロ-9,9’-ビフルオレン-2-イル)-N―フェニルアミノ]ビフェニル(BSPB)、スピロ-NPD、スピロ-TPD、スピロ-TAD、TNB等の有機材料が用いられる。
正孔輸送層154は、真空蒸着法、塗布法など一般的な成膜方法によって作製される。正孔輸送層154は、このような成膜方法により、10nm~500nmの膜厚で作製される。なお、正孔輸送層154は省略されてもよい。
2-2-4-6.正孔注入層
正孔注入層156は、有機層に対して正孔注入性の高い物質を含む。正孔注入性の高い物質としては、モリブデン酸化物やバナジウム酸化物、ルテニウム酸化物、タングステン酸化物、マンガン酸化物等の金属酸化物を用いることができる。また、フタロシアニン(HPc)、銅(II)フタロシアニン(略称:CuPc)、バナジルフタロシアニン(VOPc)、4,4’,4’’-トリス(N,N-ジフェニルアミノ)トリフェニルアミン(TDATA)、4,4’,4’’-トリス[N-(3-メチルフェニル)-N-フェニルアミノ]トリフェニルアミン(MTDATA)、4,4’-ビス[N-(4-ジフェニルアミノフェニル)-N-フェニルアミノ]ビフェニル(DPAB)、4,4’-ビス(N-{4-[N’-(3-メチルフェニル)-N’-フェニルアミノ]フェニル}-N-フェニルアミノ)ビフェニル(DNTPD)、1,3,5-トリス[N-(4-ジフェニルアミノフェニル)-N-フェニルアミノ]ベンゼン(DPA3B)、3-[N-(9-フェニルカルバゾール-3-イル)-N-フェニルアミノ]-9-フェニルカルバゾール(PCzPCA1)、3,6-ビス[N-(9-フェニルカルバゾール-3-イル)-N-フェニルアミノ]-9-フェニルカルバゾール(PCzPCA2)、3-[N-(1-ナフチル)-N-(9-フェニルカルバゾール-3-イル)アミノ]-9-フェニルカルバゾール(PCzPCN1)、2,3,6,7,10,11-ヘキサシアノ-1,4,5,8,9,12-ヘキサアザトリフェニレン(HAT-CN)等の有機化合物を用いることができる。
このような正孔注入層156は、真空蒸着法、塗布法など一般的な成膜方法によって作製される。正孔注入層156は、このような成膜方法により、1nm~100nmの膜厚で作製される。
2-2-4-7.陽極
陽極に相当する第2電極158としては、仕事関数の大きい(具体的には4.0eV以上)金属、合金、導電性化合物で作製される。陽極に相当する第2電極158には、例えば、酸化インジウムスズ(ITO)、酸化インジウム亜鉛(IZO)、酸化タングステン及び酸化亜鉛を含有した酸化インジウム(IWZO)などが用いられる。これらの導電性金属酸化物材料が用いられる陽極に相当する第2電極158は、真空蒸着法、スパッタリ
ング法により作製される。本実施形態において、有機EL素子130はボトムエミッション型であるため、陽極に相当する第2電極158は光反射性を有しているか、光反射面を有していることが好ましい。酸化インジウムスズ(ITO)、酸化インジウム亜鉛(IZO)などの導電性金属酸化物の被膜は透光性を有するので、正孔注入層156と反対側の面に、アルミニウム(Al)、銀(Ag)などの金属膜が積層されていてもよい。なお、図10、図11(A)及び図11(B)では省略されているが、陽極に相当する第2電極158の上層には、酸素(O)や水分(HO)の透過を遮断するパッシベーション層が、表示領域121の略全面に設けられていてもよい。
このように、本実施形態によれば、nチャネル型の導電性を示す駆動トランジスタ126と有機EL素子130とが電気的に接続された画素122aを実現することができる。この場合において、有機EL素子130は、陰極である第1電極146側から電子輸送層148、電子注入層150、発光層152、正孔輸送層154、正孔注入層156等が適宜積層された逆積み構造を適用することができる。陰極である第1電極146として、アルカリ金属材料を使用しないで済むので、表示装置の信頼性を高めることができる。さらに、下層側に配置される電子輸送層及び電子注入層を無機絶縁材料で形成することで、この上に有機層を形成しても変質等による特性劣化が抑制されるので、有機EL素子130の特性の安定化を図ることができる。
2-3.トランジスタの構造
図11(A)及び(B)で示すように、本実施形態に係る画素122aの構造は、第2電極158が駆動トランジスタ126及び選択トランジスタ124の全面を覆う構造となる。そして、駆動トランジスタ126及び選択トランジスタ124は、チャネルが形成される酸化物半導体層112の下層に第1酸化物導電層108aと第2酸化物導電層108bとが接するように配置され、酸化物半導体層112の上層側に第1ゲート電極116が配置されるボトムコンタクトトップゲート構造を有している。
一方、図12(A)は、基板302上に、ゲート電極304、第2絶縁層306、第1酸化物導電層308a、第2酸化物導電層308b、第1配線310a、第2配線310b、酸化物半導体層312、第1絶縁層314、平坦化層342、陽極358が積層された断面構造を有するボトムコンタクトボトムゲート型のトランジスタ300を示す。図12(B)は、基板402上に、ゲート電極404、第2絶縁層406、酸化物半導体層412、第1酸化物導電層408a、第2酸化物導電層408b、第1配線410a、第2配線410b、第1絶縁層414、平坦化層442、陽極458の順に積層された断面構造を有するトップコンタクトボトムゲート型のトランジスタ400を示す。このようなボトムゲート型のトランジスタ300およびボトムゲート型のトランジスタ400では、酸化物半導体層312、412の第1領域312-1、412-1の第1ゲート電極304、404側(点線)の領域に電流が流れる。さらに、ボトムゲート型のトランジスタ300およびボトムゲート型のトランジスタ400では、バックチャネル側(酸化物半導体層312、412の陽極側)が、陽極の影響を受けやすくなる。具体的には、陽極358、458の電位が正であり、酸化物半導体層312、412と第1絶縁層314、414との界面(バックチャネル界面)と、陽極358、458との間隔が概略3μm~5μm程度であるため、酸化物半導体層312、412のバックチャネル側と第1絶縁層314、414の界面に正電荷が蓄積されやすくなる。バックチャネル側と第1絶縁層314、414の界面に正電荷が蓄積されると、トランジスタの閾値電圧はマイナス側にシフトする(ノーマリオフとなる)という問題を有する。
このような問題を解消するには、本実施形態で示すように、酸化物半導体層112の上層側にゲート電極を設けた構成とすることが好ましい。この場合、第1ゲート電極116は、接地して一定電位とすることで、バックチャネル側の電位を安定化することができる
図13は、本実施形態に係るトランジスタ100aの、酸化物半導体層112の下層に第1酸化物導電層108aと第2酸化物導電層108bとが接するように配置され、酸化物半導体層112の上層側に第1ゲート電極116が配置されるボトムコンタクトトップゲート構造を示す。第1酸化物導電層108a及び第2酸化物導電層108bが、酸化物半導体層112の第2領域112-2よりキャリア濃度の高い第1領域112-1と接することで、接触抵抗を低減することができる。これにより、本実施形態に係るトランジスタ100aは、アドミタンスを高くすることができ、ドレイン電流を高めることができる。
図13は、トランジスタ100aの一態様として、酸化物半導体層112の上層側の第1ゲート電極116が、ソース・ドレイン電極に相当する第1酸化物導電層108a及び第2酸化物導電層108bの両方と重畳した構造を示す。第1ゲート電極116のチャネル長方法の幅Wtopは、第1酸化物導電層108a及び第2酸化物導電層108bと幅Wovだけ重畳している。このように、第1ゲート電極116が、第1酸化物導電層108a及び第2酸化物導電層108bの一部と重畳することにより、酸化物半導体層112のチャネル領域は第2電極158の電界から実質的に遮蔽されることとなる。これにより、第2電極158がトランジスタ100aの全面を覆うように配置されたとしても、第2電極158からの電界の影響を受けないようにすることができる。そして、トランジスタ100aの閾値電圧が時間の経過と共に変動することを防止することができる。
2-4.表示装置の製造方法
本発明の一実施形態に係る表示装置120の製造方法の一例を説明する。なお、以下の説明では、第1実施形態で述べるトランジスタ100aの製造方法に係る説明と重複する部分は適宜省略し、相違する部分について述べる。
図14及び図15(A)及び図15(B)は、基板102の上に第1容量電極160a、第1コモン配線136aを形成する段階、および第2絶縁層106を形成する段階を示す。なお、図14は画素122aに相当する領域の平面図を示し、図15(A)はA1-A2線に対応する断面図、図15(B)はB1-B2線に対応する断面図を示す。
図14、図15(A)及び図15(B)で示すように、第1コモン配線136aおよび第1容量電極160aは同じ導電膜により形成される。このため、第1コモン配線136aと第1容量電極160aとは、同一層に形成された導電膜による、連続する一つのパターンとして形成される。
第1コモン配線136a、第1容量電極160aの上層側には、第2絶縁層106が形成される。例えば、第2絶縁層106は、基板102側から、第1窒化シリコン膜141aと第1酸化シリコン膜140aとが積層されて形成される。第1窒化シリコン膜141aは、ICP-CVD法により、SiF、N等のガスをソースガスとして用いて成膜される。第1酸化シリコン膜140aも同様に、プラズマCVD法により、テトライソシアネートシラン系材料、NO等を適宜用いて成膜される。このような第2絶縁層106は、基板102の略全面に成膜される。
図16(A)及び図16(B)は、第2絶縁層106の上層に、第2導電膜107、第3導電膜109を成膜し、その上に多階調マスク201を使ってレジストマスク207を形成した段階を示す。多階調マスク201の光透過領域、半透過領域202、非透過領域203を介して露光することで、フォトレジスト膜205には露光部分、中間露光部分、未露光部分の3種類の部分が形成される。多階調マスク201の非透過領域203のパタ
ーンによって、レジストマスク207a、207b、207c、207dは、第2コモン配線136b(図16(A))、データ信号線134(図16(B))が形成される領域が未露光となり、他の領域の膜厚より厚くなるように形成される。第2導電膜107は透明導電材料で形成され、第3導電膜109は金属材料で形成される。なお、図16(A)に示すように、第2絶縁層106には、第1コモン配線136aを露出させる第1コンタクトホール117aが、あらかじめ形成されている。
図17、図18(A)及び図18(B)は、レジストマスク207a、207b、207c、207dを用いて第3導電膜109及び第2導電膜107をエッチングした状態を示す。図17は、この段階の画素122aに相当する領域の平面図を示し、図18(A)はA1-A2線に対応する断面図、図18(B)はB1-B2線に対応する断面図を示す。
第1酸化物導電層108a、第2酸化物導電層108b、第3酸化物導電層108c、第4酸化物導電層108dは、第2導電膜107から形成される。第2絶縁層106の上に、第1酸化物導電層108a、第2酸化物導電層108b、第3酸化物導電層108c、第4酸化物導電層108dが形成される。第2コモン配線136b、第2容量電極160b、データ信号線134は、第3導電膜109から形成される。第2酸化物導電層108bの上には第2コモン配線136bが形成される。第2コモン配線136bは、第2酸化物導電層108bの上面に接して形成される。この形態により、第1コモン配線136a、第2酸化物導電層108b及び第2コモン配線136bは電気的に接続された状態となる。
第2容量電極160bは、第4酸化物導電層108dの上面に接して形成される。第2容量電極160bは、第4酸化物導電層108d及び第2絶縁層106を介して第1容量電極160aと少なくとも一部の領域が重なるように配置される。第2絶縁層106を介して第1容量電極160aと第2容量電極160bが重なる領域に容量素子128が形成される。
データ信号線134は、第3酸化物導電層108cの上面に接して形成される。この形態により、第3酸化物導電層108cとデータ信号線134は電気的に接続された状態となる。第3酸化物導電層108cはデータ信号線134に沿って設けられることで確実に電気的に接続された状態となる。
また、第2コモン配線136bの端部は、第2酸化物導電層108bの端部より内側に配置される。これにより、第2酸化物導電層108bと第2コモン配線136bを積層しても、段差部が階段状に形成されるので、後の工程で形成される酸化物半導体層112、第1絶縁層114の段差被覆性を良好なものとすることができる。同様に、データ信号線134の端部は、第3酸化物導電層108cの端部より内側に配置され、第2容量電極160bの端部は第4酸化物導電層108dの端部より内側に配置されるので、上層側に形成される酸化物半導体層112及び第1絶縁層114の段差被覆性を良好なものとすることができる。
図19、図20(A)及び図20(B)は、酸化物半導体層112、第1絶縁層114、第4導電膜115を形成する段階を示す。図19は、この段階の画素122aに相当する領域の平面図を示し、図20(A)はA1-A2線に対応する断面図、図20(B)はB1-B2線に対応する断面図を示す。
第1酸化物半導体層112aは、第1酸化物導電層108a及び第2酸化物導電層108bの略全面を覆うように形成される。また、第2酸化物半導体層112bは、第3酸化
物導電層108c及び第4酸化物導電層108dの略全面を覆うように形成される。なお、第1酸化物半導体層112a及び第2酸化物半導体層112bはそれぞれ第1領域112-1及び第2領域112-2を含む積層構造を有する。第1酸化物半導体層112a及び第2酸化物半導体層112bは、酸化物半導体をターゲットとして用いスパッタリング法により第1領域112-1及び第2領域112-2の順に成膜された後、リソグラフィ工程を経て上記のような所定の形状に形成される。第1酸化物半導体層112aの第1領域112-1は、第1酸化物導電層108a及び第2酸化物導電層108bと接して形成され、第2酸化物半導体層112bの第1領域112-1は第3酸化物導電層108c及び第4酸化物導電層108dと接して形成されることで、電気的に接続された状態となる。
第1酸化物半導体層112a及び第2酸化物半導体層112bの上層に第1絶縁層114が形成される。第1絶縁層114は、例えば、酸化物半導体層112側から、第2酸化シリコン膜140b、第2窒化シリコン膜141bが積層される。これにより、酸化物半導体層112の下層側に第1酸化シリコン膜140a、上層側に第2酸化シリコン膜140bが形成される。酸化物半導体層112は、酸化物系の絶縁膜により挟まれることで、酸素欠損による欠陥(ドナー準位)が生成されることが抑制される。
さらに、第1酸化シリコン膜140a、140bは、第1酸化物半導体層112aから酸素を引き抜かないように酸素欠損が無いことが望ましく、むしろ酸素を過剰に含むことが好ましいものとなる。第1絶縁層114を成膜した後、250℃~400℃の熱処理をすることで、第1酸化シリコン膜140a、第2酸化シリコン膜140bから第1酸化物半導体層112a及び第2酸化物半導体層112bに酸素を拡散させることができる。このような熱処理により、仮に、酸化物半導体層112に酸素欠損が含まれていても、酸化シリコン膜140から拡散された酸素により、酸素欠損を補償し、ドナー準位となる欠陥を消滅させることができるので、高抵抗化を図ることができる。
第1絶縁層114には、第2容量電極160bと重なる領域に第2コンタクトホール117bが形成される。その後、第4導電膜115が形成される。第4導電膜115は、第1導電膜103と同様に形成される。
図21、図22(A)及び図22(B)は、第1ゲート電極116を形成する段階を示す。図21は、この段階の画素122aに相当する領域の平面図を示し、図22(A)はA1-A2線に対応する断面図、図22(B)はB1-B2線に対応する断面図を示す。
第1ゲート電極116は、第4導電膜を、リソグラフィ工程を経てエッチング加工されることで形成される。第1ゲート電極116aは、第1酸化物導電層108a及び第2酸化物導電層108bの一端部が第1絶縁層114を介して重なる領域を含むように形成される。また、第1ゲート電極116bは、第3酸化物導電層108c及び第4酸化物導電層108dの一端部が第1絶縁層114を介して重なる領域を含むように形成される。これにより、駆動トランジスタ126、選択トランジスタ124が形成される。また、容量素子128は、第2コンタクトホール117bにより、第1ゲート電極116aと電気的に接続される。
図23(A)及び図23(B)に示すように、選択トランジスタ124、駆動トランジスタ126及び容量素子128を埋設するように平坦化層142が形成される。平坦化層142は、例えば、アクリル樹脂、ポリイミド樹脂、エポキシ樹脂、ポリアミド樹脂などの有機樹脂材料によって形成される。平坦化層142には、陰極である第1電極146と重なる領域に、第1酸化物半導体層112aを露出させる開口部144が形成される。開口部144は、平坦化層142が感光性樹脂材料で形成される場合には、フォトマスクを
用いて、露光処理をすることで形成される。また、第1絶縁層114には、平坦化層142を形成する前に、予め開口部144に相当する領域に開口部が形成される。あるいは、第1絶縁層114には、平坦化層142に開口部144を形成する段階で、第1酸化物半導体層112aを露出させる開口部が形成されてもよい。平坦化層142の開口部144は、有機EL素子130を形成するために、内壁面がテーパー形状となるように形成されていることが好ましい。
図24は、電子輸送層148及び電子注入層150を形成する段階を示す。電子輸送層148は、金属酸化物材料を用いて形成される。金属酸化物材料としては、第1実施形態で述べたものと同様の、三元系酸化物材料、二元系酸化物材料、または一元系酸化物材料のスパッタリングターゲットを用い、スパッタリング法で作製される。電子注入層150は、C12A7エレクトライドにより作製される。電子注入層150もC12A7エレクトライドのスパッタリングターゲットを用い、スパッタリング法で作製することができる。この場合、スパッタリング法は、He(ヘリウム)、Ne(ネオン)、N(窒素)、Ar(アルゴン)、NO(一酸化窒素)、Kr(クリプトン)、およびXe(キセノン)からなる群から選定された少なくとも一つのガス種を用いて実施されても良い。電子輸送層148及び電子注入層150は、複数の画素間で共通して用いられる層であるので、画素122aが配置される領域の略全面に形成される。
その後、発光層152、正孔輸送層154、正孔注入層156、陽極である第2電極158を形成することで、図11に示す画素が形成される。発光層152は、赤色画素、緑色画素、青色画素に対応して、異なる発光材料を用いて形成される。発光層152から出射される光が白色発光スペクトルを有する場合には、各画素共通の層として表示領域121の略全面に形成することができる。正孔輸送層154、正孔注入層156は、各画素に共通の層として、画素122aが配置される領域の略全面に形成される。また、陽極である第2電極158は画素間の共通電極として用いられるため、画素122aが配置される領域の略全面に形成される。
本実施形態に係る表示装置120の製造方法によれば、多階調マスク201を用いることで、製造に必要なフォトマスクの数を削減することが可能となる。図25(A)から(C)に、本実施形態に係る表示装置120の製造に使用するフォトマスクの容量素子128および選択トランジスタ124付近を示す。図25(A)は、第3酸化物導電層108c及び第4酸化物導電層108dと、データ信号線134、第2容量電極160bを形成するための多階調マスク201である。多階調マスク201の非透過領域203は、データ信号線134および第2容量電極160bが形成される領域に対応する。半透過領域202は、第3酸化物導電層108cおよび第4酸化物導電層108dが形成される領域に対応する。このような多階調マスク201を用いることで、1回の露光により複数のパターン(第1酸化物導電層108a、第2酸化物導電層108b、第3酸化物導電層108c及び第4酸化物導電層108dと、データ信号線134、第2コモン配線136b、第2容量電極160b等)を作製することができる。図25(B)は、第2酸化物半導体層112bを形成するためのフォトマスクである。このようなフォトマスクを用いることで、1回の露光により複数のパターン(第1酸化物半導体層112aおよび第2酸化物半導体層112b)を作製することができる。図25(C)は、第1ゲート電極116を形成するためのフォトマスクである。このようなフォトマスクを用いることで、1回の露光により複数のパターン(第1ゲート電極116aおよび第1ゲート電極116b)を作製することができる。これにより、表示装置120の生産性を高め、製造コストを低減することができる。本実施形態では、有機EL素子用の薄膜トランジスタとして論じているが、選択トランジスタ124は液晶表示素子にも適用することができる。図25に記載されているフォトマスク群を改良して液晶表示素子用の選択トランジスタを製作することも可能である。
なお、本実施形態では、選択トランジスタ124及び駆動トランジスタ126が共にトップゲート型の構造であるものを示したが、本発明はこれに限定されない。例えば、選択トランジスタ124及び駆動トランジスタ126は、後述する第1ゲート電極116と重なる領域にボトムゲートを配置したデュアルゲート型のトランジスタを用いていてもよい。また、画素回路は図9に例示する回路に限定されず、1画素に3つ以上のトランジスタを有する画素回路に、本実施形態に係るトランジスタ及び有機EL素子を適用することもできる。
第3実施形態:
第3実施形態では、第1実施形態とは異なる構成のトランジスタについて説明する。第3実施形態においては、酸化物半導体層112の一方の面の側(基板102側)に第2ゲート電極104が配置されることが第1実施形態と相違する。なお、第1実施形態と同様である部分は、前の説明と同じ番号を付すことで繰り返しの説明は省略する。
3-1.トランジスタの構造
図26は、本発明の一実施形態に係るトランジスタ100bの構造を断面図で示す。トランジスタ100bは、絶縁表面を有する基板102に設けられた、第2ゲート電極104、第2絶縁層106、酸化物半導体層112、第1絶縁層114、第1ゲート電極116を含む。酸化物半導体層112は、基板102側から、第1領域112-1と第2領域112-2とを有する。
酸化物半導体層112の一方の面の側(基板102側)に第2ゲート電極104が配置される。酸化物半導体層112と第2ゲート電極104との間に第2絶縁層106が配置される。酸化物半導体層112の他方の面の側(基板102の反対側)に第1ゲート電極116が配置される。酸化物半導体層112と第1ゲート電極116との間には第1絶縁層114が配置される。第2ゲート電極104と第1ゲート電極116とは、第2絶縁層106、酸化物半導体層112及び第1絶縁層114を挟んで重畳する領域を含むように配置される。トランジスタ100bは、酸化物半導体層112が第2ゲート電極104及び第1ゲート電極116と重畳する領域にチャネルが形成される。第2絶縁層106は、酸化物半導体層112と第2ゲート電極104が重なる領域においてゲート絶縁膜として機能する。第1絶縁層114は、酸化物半導体層112と第1ゲート電極116が重なる領域においてゲート絶縁膜として機能する。
酸化物半導体層112と第2ゲート電極104との間には第2絶縁層106が配置される。酸化物半導体層112と第2絶縁層106との間には第1酸化物導電層108a及び第2酸化物導電層108bが配置される。第1酸化物導電層108a及び第2酸化物導電層108bは、酸化物半導体層112と接して設けられる。第1酸化物導電層108aの一端と、第2酸化物導電層108bの一端とは、第2ゲート電極104及び第1ゲート電極116と重なるように配置される。第1酸化物導電層108a及び第2酸化物導電層108bの一方はソース領域として、他方はドレイン領域として機能する。図26に示す構造によれば、第1酸化物導電層108a及び第2酸化物導電層108bの一端が、第2ゲート電極104及び第1ゲート電極116と重なるように配置されることで、酸化物半導体層112にオフセット領域(抵抗が高い領域)が形成されないので、さらにオン電流を高めることができる。
第1酸化物導電層108aに接して第1配線110aが設けられ、第2酸化物導電層108bに接して第2配線110bが設けられる。第1配線110aは第1酸化物導電層108aと酸化物半導体層112との間に配置され、第2配線110bは第2酸化物導電層108bと酸化物半導体層112との間に配置される。第1配線110a及び第2配線1
10bを、それぞれ第1酸化物導電層108a及び第2酸化物導電層108bと接して設けることで、リソグラフィ工程の回数を削減することができる。
3-2.トランジスタの動作・機能の説明
トランジスタ100bは、酸化物半導体層112の一方の面の側(基板102側)に第2ゲート電極104が配置され、他方の面の側(基板102とは反対側)に第1ゲート電極116が配置される。酸化物半導体層112が第2ゲート電極104及び第1ゲート電極116と重畳する領域には、チャネルが形成される。酸化物半導体層112を構成する第2領域112-2は、第1領域112-1よりキャリア濃度が低い。このため、トランジスタ100bは、酸化物半導体層112の第1領域112-1にチャネルを形成する。酸化物半導体層112の第1領域112-1の第2領域112-2側(第1ゲート電極116側)および第1領域112-1の第2絶縁層106側の両方(第1領域112-1の上下両方の界面)に電流が流れることにより、トランジスタ100bの電界効果移動度を向上することができる。また、トランジスタ100bの閾値電圧の変動を抑制することができ、安定した電気的特性により信頼性を向上することができる。
第2ゲート電極104及び第1ゲート電極116の一方は一定電位(固定電位)を与えることで、バックゲートとして用いることができる。トランジスタ100bがnチャネル型である場合、例えば、第2ゲート電極104及び第1ゲート電極116の一方にソース電位より低い電位を与え、それをバックゲート電極として機能させることができる。これにより、トランジスタ100bの閾値電圧の変動を抑制することができる。また、トランジスタ100bは、第2ゲート電極104及び第1ゲート電極116に同じゲート電圧を与えることで、デュアルゲートトランジスタとして動作させることができる。これにより、トランジスタ100bは、オン電流の向上、周波数特性の向上を図ることができる。
トランジスタ100bは、酸化物半導体層112の一方の面の側(基板102の側)に第1酸化物導電層108a及び第2酸化物導電層108bが配置される。第1酸化物導電層108a及び第2酸化物導電層108bは、酸化物半導体層112の第1領域112-1と接触する。酸化物半導体層112は、第1領域112-1の導電率が第2領域112-2の導電率より高い。このため、第1酸化物導電層108aと酸化物半導体層112の第1領域112-1との間の接触抵抗、および第2酸化物導電層108bと酸化物半導体層112の第1領域112-1との間の接触抵抗を低くすることができる。別言すれば、酸化物半導体層112の基板102側の面に、第1酸化物導電層108aと第2酸化物導電層108bとを接触させることで、接触抵抗を低減することができる。酸化物導電層108のキャリア濃度は1020/cm以上であることが好ましく、1021/cm以上であることがより好ましい。酸化物導電層108の導電率は1×10S/cm以上であることが好ましく、1×10S/cm以上であることがより好ましい。酸化物導電層108に接触している酸化物半導体層112の第1領域112-1は、キャリア濃度と導電率の両方が酸化物導電層108よりも2桁以上小さい。酸化物半導体層112の第1領域112-1に接触している酸化物半導体層112の第2領域112-2は、キャリア濃度と導電率の両方が第1領域112-1よりも2桁以上小さい。酸化物半導体層112の第2領域112-2のキャリア移動度も、酸化物半導体層112の第1領域112-1のキャリア移動度より小さい。
3-3.製造方法
トランジスタ100bの製造工程については、基板102の一表面に第2ゲート電極104を形成し、第2ゲート電極104の上層に第2絶縁層106、第2導電膜107、第3導電膜109を形成すること以外、第1実施形態に係るトランジスタの製造方法と同じであることから、ここでは基板102の上に第2ゲート電極104を形成する段階のみを説明する。なお、第2ゲート電極104は、第1ゲート電極116と同じ金属材料を用い
て作製することができる。
まず、基板102の一表面に第1導電膜が形成される。その後、第1導電膜の上にリソグラフィ工程によってレジストマスクが形成され、エッチング加工によって第2ゲート電極104が形成される。第1導電膜の膜厚に限定はないが、例えば、100nm~2000nm程度の膜厚で作製される。第2ゲート電極104は、断面視において、端面がテーパー形状とされていることが好ましい。第2ゲート電極104は、端面にテーパー形状を有することで、第2絶縁層106によって確実に覆われることが可能となる。従って、第2ゲート電極104を形成するためのエッチング工程では、レジストマスクを食刻しながら第1導電膜を異方性エッチングする、所謂テーパーエッチングを行うことが好ましい。第2ゲート電極104を形成した後に残るレジストマスクは、剥離液による処理、アッシング処理により除去される。
第1実施形態と同様に、本実施形態に係るトランジスタ100bの製造方法によれば、酸化物半導体層112の第1領域112-1及び第2領域112-2を、同一のスパッタリングターゲットを用い、スパッタガスの酸素分圧を制御することにより連続して作製することができ、生産性を高めることができる。
第4実施形態:
本実施形態は、第3実施形態で示すトランジスタと同様の構造を有するトランジスタにより構成される表示装置の一例を示す。なお、第2実施形態と同様である部分は、前の説明と同じ番号を付すことで繰り返しの説明は省略する。
4-1.等価回路
図27は、本実施形態に係る表示装置の画素122bの等価回路を示す。画素122bは、選択トランジスタ124b、駆動トランジスタ126b、容量素子128、有機EL素子130を含む。選択トランジスタ124b及び駆動トランジスタ126bは、第3実施形態で示すトランジスタ100bと同様の構成を有する。すなわち、図27はデュアルゲート構造のトランジスタを示し、選択トランジスタ124bは、第2ゲート電極104b及び第1ゲート電極116bを有し、駆動トランジスタ126bは、第2ゲート電極104a及び第1ゲート電極116aを有している。
本実施形態において、選択トランジスタ124b及び駆動トランジスタ126bは、nチャネル型である。選択トランジスタ124bのゲート(第2ゲート電極104b及び第1ゲート電極116b)は、ゲート信号線132aと接続される。選択トランジスタ124bの入出力端子(ソース及びドレイン)の一方の端子はデータ信号線134と接続され、他方の端子は駆動トランジスタ126bのゲート(第2ゲート電極104a及び第1ゲート電極116a)と接続される。駆動トランジスタ126bのゲート(第2ゲート電極104a及び第1ゲート電極116a)は、選択トランジスタ124bの入出力端子の他方の端子と接続される。駆動トランジスタ126bのドレインは有機EL素子130と接続され、ソースは第2コモン配線136bと接続される。容量素子128は、一方の端子が選択トランジスタ124bの入出力端子(ソース及びドレイン)の他方の端子と接続され、他方の端子が第1コモン配線136aと接続される。第1コモン配線136a及び第2コモン配線136bは、例えば、接地電位が与えられる。
有機EL素子130は、一方の端子が駆動トランジスタ126bのドレインと接続され、他方の端子が電源線138と接続される。電源線138は、コモン配線136よりも高い電位である電源電位VDDが与えられる。本実施形態において、有機EL素子130が駆動トランジスタ126bのドレインと接続される側の端子が陰極であり、電源線138と接続される側の端子が陽極である。
4-2.画素の構成
図27に示す等価回路に対応する画素122bの平面構造の一例を図28に示す。また、図28に示すA1-A2線及びB1-B2線に対応する断面構造を図29(A)及び図29(B)にそれぞれ示す。図29(A)は、駆動トランジスタ126b及び有機EL素子130の断面構造を示し、図29(B)は選択トランジスタ124b及び容量素子128の断面構造を示す。以下の説明では、図28、図29(A)及び図29(B)を適宜参照して説明する。なお、図28で示す画素122bの平面図において、有機EL素子130の構造は省略されている。
4-2-1.駆動トランジスタ
駆動トランジスタ126bは、第3実施形態で示すトランジスタ100bと同様の構成を有する。すなわち、駆動トランジスタ126bは、第2ゲート電極104a、第2絶縁層106、第1酸化物半導体層112a、第1絶縁層114、第1ゲート電極116aが積層された構造を有する。第2ゲート電極104aは、基板102と第2絶縁層106との間に設けられる。第1ゲート電極116aは、第1絶縁層114の上層(基板102と反対側の面)に設けられる。
第2絶縁層106と第1酸化物半導体層112aとの間には、第1酸化物導電層108a及び第2酸化物導電層108bが設けられる。第1酸化物導電層108a及び第2酸化物導電層108bは、第1酸化物半導体層112aと接するように設けられることで、ソース領域、ドレイン領域として機能する。
第1酸化物導電層108aと第2酸化物導電層108bは第2ゲート電極104a及び第1ゲート電極116aと重なる領域を有し、平面視において第2ゲート電極104a及び第1ゲート電極116aを両側から挟むように設けられる。少なくとも第2ゲート電極104a及び第1ゲート電極116aと重なる領域において、第2酸化物導電層108bは平面視でU字状に湾曲されたパターンを有し、第1酸化物導電層108aは第2酸化物導電層108bのU字状に湾曲されたパターンの内側に伸びる直線状のパターンを有する。図26に示すトランジスタの断面図は、第1酸化物導電層108aから第2酸化物導電層108bまでの単位構造を示すものであり、図28において駆動トランジスタ126bの第2方向(D2方向)の断面図は、図26に示す断面図の繰り返し構造となる。なお、第2ゲート電極104aは、第1コモン配線136aと同じ層構造で設けられる。
本実施形態において、駆動トランジスタ126bは、酸化物半導体層112が、第1領域112-1と第2領域112-2とで構成されている。そして、第1領域112-1に対し、第2領域112-2のキャリア濃度が低くなるように構成されている。これにより、駆動トランジスタ126は、酸化物半導体層112において、第1絶縁層114から離れた第1領域112-1にチャネルが形成される構造となる。本実施形態に係る駆動トランジスタ126bは、酸化物半導体層112の第1領域112-1と第1絶縁層114との間に第2領域112-2を設けることで、電界効果移動度を向上することができる。また、駆動トランジスタ126bの閾値電圧の変動を抑制することができ、安定した電気的特性により信頼性を向上することができる。さらに、駆動トランジスタ126bはデュアルゲート構造を有していることで電流駆動能力が向上する。そのため、有機EL素子130を駆動するに当たって陽極となる第2電極158の電圧を小さくしても十分な電流を供給することができる。仮に、有機EL素子の動作点が変動したとしても、動作点の変動に応じて定電流駆動をすることができる。駆動トランジスタ126bにデュアルゲート構造を採用することで低消費電力化することができるため、有機EL表示装置を大型化した場合に顕在化する発熱問題を解決することができ、有機EL素子の長寿命化に効果がある。
4-2-2.選択トランジスタ
選択トランジスタ124bは、第3実施形態で示すトランジスタ100bと同様の構成を有する。すなわち、選択トランジスタ124bは、第2ゲート電極104b、第2絶縁層106、第2酸化物半導体層112b、第1絶縁層114、第1ゲート電極116bが積層された構造を有する。選択トランジスタ124bは、第2酸化物半導体層112bが第2ゲート電極104b及び第1ゲート電極116bと重畳する領域にチャネルが形成される。
第2絶縁層106と第2酸化物半導体層112bとの間に、第3酸化物導電層108c及び第4酸化物導電層108dが設けられる。第3酸化物導電層108c及び第4酸化物導電層108dは、第2酸化物半導体層112bと接して設けられることで、ソース領域、ドレイン領域として機能する。
第3酸化物導電層108cと第4酸化物導電層108dとは第2ゲート電極104b及び第1ゲート電極116bと重なる領域を有し、平面視において第2ゲート電極104b及び第1ゲート電極116bを両側から挟むように設けられる。少なくとも第2ゲート電極104b及び第1ゲート電極116bと重なる領域において、第3酸化物導電層108cは平面視でU字状に湾曲されたパターンを有し、第4酸化物導電層108dは、第3酸化物導電層108cのU字状に湾曲されたパターンの内側に伸びる直線状のパターンを有する。図26に示すトランジスタの断面図は、第1酸化物導電層108aから第2酸化物導電層108bまでの単位構造を示すものであり、図28において選択トランジスタ124bの第2方向(D2方向)の断面図は、図26に示す断面図の繰り返し構造となる。なお、第2ゲート電極104bは、第1容量電極160aと同じ層構造で設けられる。
4-3.トランジスタの構造
図29(A)及び(B)で示すように、本実施形態に係る画素122bの構造は、第2電極158が駆動トランジスタ126b及び選択トランジスタ124bの全面を覆う構造となる。そして、駆動トランジスタ126b及び選択トランジスタ124bは、チャネルが形成される酸化物半導体層112の下層に第1酸化物導電層108aと第2酸化物導電層108bとが接するように配置され、酸化物半導体層112の下層側に第2ゲート電極104、酸化物半導体層112の上層側に第1ゲート電極116が配置されるボトムコンタクトデュアルゲート構造を有している。
図30(A)及び(B)は、本実施形態に係るトランジスタ100bの、酸化物半導体層112の下層に第1酸化物導電層108aと第2酸化物導電層108bとが接するように配置され、酸化物半導体層112の上層側に第1ゲート電極116が配置され、酸化物半導体層112の下層側に第2ゲート電極104が配置されるボトムコンタクトデュアルゲート構造を示す。酸化物半導体層112が第2領域112-2よりキャリア濃度の高い第1領域112-1を有することで、本実施形態に係るトランジスタ100bは、酸化物半導体層112の第1領域112-1の第2領域112-2側(第1ゲート電極116側)の領域に電流が流れ、電界効果移動度を向上することができる。また、第1酸化物導電層108a及び第2酸化物導電層108bが、導電率の高い酸化物半導体層112の第1領域112-1と接触することで、第1酸化物導電層108aと酸化物半導体層112の第1領域112-1との間の接触抵抗、および第2酸化物導電層108bと酸化物半導体層112の第1領域112-1との間の接触抵抗を低くすることができる。
本実施形態で示すように、酸化物半導体層112の下層側及び上層側にゲート電極を設けた構成とすることで酸化物半導体層112のバックチャネル側に正電荷が蓄積されることを抑制することができる。この場合、第2ゲート電極104は、接地して一定電位とするか、又は第1ゲート電極116と同電圧を与えることで、バックチャネル側の電位を安
定化することができる。
図30(A)は、トランジスタ100bの一態様として、酸化物半導体層112の下層側の第2ゲート電極104と上層側の第1ゲート電極116とが、ソース・ドレイン電極に相当する第1酸化物導電層108a及び第2酸化物導電層108bの両方と重畳した構造を示す。第2ゲート電極104のチャネル長方向の幅Wbottomは、第1酸化物導電層108a及び第2酸化物導電層108bと幅Wov1だけ重畳し、第1ゲート電極116のチャネル長方法の幅Wtopは、第1酸化物導電層108a及び第2酸化物導電層108bと幅Wov2だけ重畳している。このように、第2ゲート電極104と第1ゲート電極116とが、第1酸化物導電層108a及び第2酸化物導電層108bの一部と重畳することにより、酸化物半導体層112のチャネル領域は外部電界から実質的に遮蔽されることとなる。これにより、第2電極158がトランジスタ100bの全面を覆うように配置されたとしても、第2電極158からの電界の影響を受けないようにすることができる。そして、トランジスタ100bの閾値電圧が時間の経過と共に変動することを防止することができる。
図30(B)は、トランジスタ100bの一態様として、上層の第1ゲート電極116が、ソース・ドレイン電極に相当する第1酸化物導電層108a及び第2酸化物導電層108bの両方と重畳し、第2ゲート電極104は、第1酸化物導電層108a及び第2酸化物導電層108bとオーバーラップしない構造を示す。第1ゲート電極116のチャネル長方法の幅Wtopは、第1酸化物導電層108a及び第2酸化物導電層108bと幅Wov2だけ重畳している。一方、第2ゲート電極104のチャネル長方向の幅Wbottomは、第1酸化物導電層108a及び第2酸化物導電層108bの間隔より狭く、幅Woffだけオフセットされている。このように、少なくとも第1ゲート電極116が、第1酸化物導電層108a及び第2酸化物導電層108bの一部と重畳していることにより、酸化物半導体層112のチャネル領域は第2電極158の電界から実質的に遮蔽されることとなる。したがって、トランジスタ100bの閾値電圧が時間の経過と共に変動することを防止することができる。すなわち、第1ゲート電極が酸化物半導体層と重畳する面積は、第2ゲート電極が酸化物半導体層と重畳する面積より大きくされており、これによりバックチャネル側に蓄積され得る電荷の影響を遮蔽することができる。別言すれば、平面視において、第2ゲート電極104と第1ゲート電極116とを重畳して配置すると共に、第1ゲート電極116が第2ゲート電極104を覆うように設けることで、バックチャネル側に蓄積され得る電荷の影響を遮蔽することができる。
なお、リソグラフィ工程におけるフォトマスクのアライメント精度を考慮すると、第2ゲート電極104の幅Wbottomより第1ゲート電極Wtopの幅を大きくしておくことが好ましい(Wtop>Wbottom)。すなわち、下層の第2ゲート電極104より上層の第1ゲート電極116の幅を広くすることにより、リソグラフィ工程におけるフォトマスクのアライメント精度に余裕を持たせることができるので、酸化物半導体層112に形成されるチャネル領域を第1ゲート電極116によって確実に覆うことができる。
4-4.表示装置の製造方法
本発明の一実施形態に係る表示装置120製造工程については、基板102の一表面に第2ゲート電極104を形成し、第2ゲート電極104の上層に第2絶縁層106、第2導電膜107、第3導電膜109を形成すること以外、第1実施形態に係る表示装置の製造方法と同じであることから、ここでは基板102の上に第2ゲート電極104を形成する段階のみを説明する。
基板102の上に第2ゲート電極104a、104b、第1容量電極160a、第1コ
モン配線136aを形成する。第2ゲート電極104a、104bと同じ導電膜により、第1コモン配線136a、第1容量電極160aが形成される。このため、第2ゲート電極104aとゲート信号線132aとは、同一層に形成された導電膜による、連続する一つのパターンとして形成される。同様に、第1コモン配線136aと第1容量電極160aとは、同一層に形成された導電膜による、連続する一つのパターンとして形成される。
第1実施形態と同様に、本実施形態に係る表示装置120の製造方法によれば、多階調マスク201を用いることで、製造に必要なフォトマスクの数を削減することが可能となる。図31(A)および(B)に、本実施形態に係る表示装置120の製造に使用する追加のフォトマスクの容量素子128および選択トランジスタ124付近を示す。図31(A)は、第2ゲート電極104b、第1容量電極160a、第1コモン配線136aを形成するためのフォトマスクである。このようなフォトマスクを用いることで、1回の露光により複数のパターン(第2ゲート電極104a、104b、第1容量電極160a、第1コモン配線136a)を作製することができる。図31(B)は、第2ゲート電極104bと第1ゲート電極116を接続する第3コンタクトホール117cを形成するためのフォトマスクである。第1実施形態に係る表示装置120の製造方法に使用する追加のフォトマスクに追加してこのようなフォトマスクを用いることで、表示装置120の信頼性を高め、消費電力を低減することができる。
第1実施形態と同様に、本実施形態に係るトランジスタ100bの製造方法によれば、酸化物半導体層112の第1領域112-1及び第2領域112-2を、同一のスパッタリングターゲットを用い、スパッタガスの酸素分圧を制御することにより連続して作製することができ、生産性を高めることができる。
なお、本実施形態では、選択トランジスタ124b及び駆動トランジスタ126bが共にデュアルゲート型の構造であるものを示したが、本発明はこれに限定されない。例えば、選択トランジスタ124b又は駆動トランジスタ126bは、第2ゲート電極104bが省略されたトップゲート型のトランジスタを用いていてもよい。また、画素回路は図27に例示する回路に限定されず、1画素に3つ以上のトランジスタを有する画素回路に、本実施形態に係るトランジスタ及び有機EL素子を適用することもできる。
第5実施形態:
第5実施形態では、第1実施形態とは異なる構成のトランジスタについて説明する。第5実施形態においては、第1配線110aは第1酸化物導電層108aと第2絶縁層106との間に配置され、第2配線110bは第2酸化物導電層108bと第2絶縁層106との間に配置されることが第1実施形態と相違する。なお、第1実施形態と同様である部分は、前の説明と同じ番号を付すことで繰り返しの説明は省略する。
5-1.トランジスタの構造
図32は、本発明の一実施形態に係るトランジスタ100cの構造を断面図で示す。トランジスタ100cは、絶縁表面を有する基板102に設けられた、第2絶縁層106、酸化物半導体層112、第1絶縁層114、第1ゲート電極116を含む。
酸化物半導体層112の一方の面の側(基板102の反対側)に第1ゲート電極116が配置される。酸化物半導体層112と第1ゲート電極116との間には第1絶縁層114が配置される。第1ゲート電極116と酸化物半導体層112は、第1絶縁層114を挟んで重畳する領域を含むように配置される。トランジスタ100cは、酸化物半導体層112が第1ゲート電極116と重畳する領域にチャネルが形成される。第1絶縁層114は、酸化物半導体層112と第1ゲート電極116が重なる領域においてゲート絶縁膜として機能する。
酸化物半導体層112と基板102との間には第2絶縁層106が配置される。酸化物半導体層112と第2絶縁層106との間には第1酸化物導電層108a及び第2酸化物導電層108bが配置される。第1酸化物導電層108a及び第2酸化物導電層108bは、酸化物半導体層112と接して設けられる。第1酸化物導電層108aの一端と、第2酸化物導電層108bの一端とは、第1ゲート電極116と重なるように配置される。第1酸化物導電層108a及び第2酸化物導電層108bの一方はソース領域として、他方はドレイン領域として機能する。図32に示す構造によれば、第1酸化物導電層108a及び第2酸化物導電層108bの一端が、第1ゲート電極116と重なるように配置されることで、酸化物半導体層112にオフセット領域(抵抗が高い領域)が形成されないので、オン電流を高めることができる。
第1酸化物導電層108aに接して第1配線110aが設けられ、第2酸化物導電層108bに接して第2配線110bが設けられる。第1配線110aは第1酸化物導電層108aと第2絶縁層106との間に配置され、第2配線110bは第2酸化物導電層108bと第2絶縁層106との間に配置される。本実施形態に係るトランジスタ100cによれば、酸化物半導体層112が第1配線110a及び第2配線110bと直接接しないことで、配線材料として用いられる金属による汚染が防止される。
第6実施形態:
第6実施形態では、第5実施形態とは異なる構成のトランジスタについて説明する。第6実施形態においては、酸化物半導体層112の一方の面の側(基板102側)に第2ゲート電極104が配置されることが第5実施形態と相違する。なお、第1実施形態から第5実施形態と同様である部分は、前の説明と同じ番号を付すことで繰り返しの説明は省略する。
6-1.トランジスタの構造
図33は、本発明の一実施形態に係るトランジスタ100dの構造を断面図で示す。トランジスタ100dは、絶縁表面を有する基板102に設けられた、第2ゲート電極104、第2絶縁層106、酸化物半導体層112、第1絶縁層114、第1ゲート電極116を含む。
酸化物半導体層112の一方の面の側(基板102側)に第2ゲート電極104が配置される。酸化物半導体層112と第2ゲート電極104との間に第2絶縁層106が配置される。酸化物半導体層112の他方の面の側(基板102の反対側)に第1ゲート電極116が配置される。酸化物半導体層112と第1ゲート電極116との間には第1絶縁層114が配置される。第2ゲート電極104と第1ゲート電極116とは、第2絶縁層106、酸化物半導体層112及び第1絶縁層114を挟んで重畳する領域を含むように配置される。トランジスタ100dは、酸化物半導体層112が第2ゲート電極104及び第1ゲート電極116と重畳する領域にチャネルが形成される。第2絶縁層106は、酸化物半導体層112と第2ゲート電極104が重なる領域においてゲート絶縁膜として機能する。第1絶縁層114は、酸化物半導体層112と第1ゲート電極116が重なる領域においてゲート絶縁膜として機能する。
酸化物半導体層112と第2ゲート電極104との間には第2絶縁層106が配置される。酸化物半導体層112と第2絶縁層106との間には第1酸化物導電層108a及び第2酸化物導電層108bが配置される。第1酸化物導電層108a及び第2酸化物導電層108bは、酸化物半導体層112と接して設けられる。第1酸化物導電層108aの一端と、第2酸化物導電層108bの一端とは、第2ゲート電極104及び第1ゲート電極116と重なるように配置される。第1酸化物導電層108a及び第2酸化物導電層1
08bの一方はソース領域として、他方はドレイン領域として機能する。図33に示す構造によれば、第1酸化物導電層108a及び第2酸化物導電層108bの一端が、第2ゲート電極104及び第1ゲート電極116と重なるように配置されることで、酸化物半導体層112にオフセット領域(抵抗が高い領域)が形成されないので、オン電流を高めることができる。
第1酸化物導電層108aに接して第1配線110aが設けられ、第2酸化物導電層108bに接して第2配線110bが設けられる。第1配線110aは第1酸化物導電層108aと第2絶縁層106との間に配置され、第2配線110bは第2酸化物導電層108bと第2絶縁層106との間に配置される。本実施形態に係るトランジスタ100dによれば、酸化物半導体層112が第1配線110a及び第2配線110bと直接接しないことで、配線材料として用いられる金属による汚染が防止される。
なお本発明は上記の実施形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。また、各実施形態は適宜組み合わせることが可能である。
100・・・トランジスタ、102・・・基板、103・・・第1導電膜、104・・・第2ゲート電極、106・・・第2絶縁層、107・・・第2導電膜、108・・・酸化物導電層、109・・・第3導電膜、110・・・配線層、112・・・酸化物半導体層、114・・・第1絶縁層、115・・・第4導電膜、116・・・第1ゲート電極、117・・・コンタクトホール、118・・・ソース・ドレイン領域、120・・・表示装置、121・・・表示領域、122・・・画素、123・・・走査線駆動回路、124・・・選択トランジスタ、125・・・データ線駆動回路、126・・・駆動トランジスタ、128・・・容量素子、130・・・有機EL素子、132・・・ゲート信号線、134・・・データ信号線、136・・・コモン配線、138・・・電源線、140・・・酸化シリコン膜、141・・・窒化シリコン膜、142・・・平坦化層、144・・・開口部、146・・・第1電極、148・・・電子輸送層、149・・・空乏層化領域、150・・・電子注入層、152・・・発光層、154・・・正孔輸送層、156・・・正孔注入層、158・・・第2電極、160・・・容量電極、162・・・反射層、164・・・反射電極、166・・・金属層、201・・・多階調マスク、203・・・非透過領域、205・・・フォトレジスト膜、207・・・レジストマスク

Claims (10)

  1. データ信号線が形成される領域に対応するパターンを有する非透過領域と、
    第1酸化物導電層および第2酸化物導電層が形成される領域に対応するパターンを有する半透過領域と、を有する、トランジスタを形成するための多階調フォトマスク。
  2. 前記非透過領域は、第2容量電極が形成される領域に対応するパターンをさらに有し、容量素子をさらに形成するための請求項1に記載の多階調フォトマスク。
  3. 前記データ信号線と接続する前記トランジスタは、
    基板上に配置される酸化物半導体層と、
    前記酸化物半導体層と重なる領域を有し、前記酸化物半導体層の前記基板側とは反対の面に配置された第1ゲート電極と、
    前記第1ゲート電極と前記酸化物半導体層との間の第1絶縁層と、
    前記酸化物半導体層と前記基板との間に配置され、前記酸化物半導体層と接する領域を含む前記第1酸化物導電層及び前記第2酸化物導電層と、を有し、
    前記容量素子は、
    前記トランジスタと電気的に接続され、第1容量電極と、前記第2酸化物導電層と前記酸化物半導体層との間に配置される前記第2容量電極が積層される、請求項2に記載の多階調フォトマスク。
  4. 前記半透過領域は、
    前記第1酸化物導電層の、少なくとも前記第1ゲート電極と重なる領域において、平面視で、U字状に湾曲されたパターンに対応するパターンと、
    前記第2酸化物導電層の、平面視で、前記U字状に湾曲されたパターンの内側に伸びる直線棒状のパターンに対応するパターンと、を有する、請求項3に記載の多階調フォトマスク。
  5. 前記直線棒状のパターンの幅は、3μm以下である、請求項4に記載の多階調フォトマスク。
  6. 前記第1ゲート電極と重なる領域における前記第1酸化物導電層と前記第2酸化物導電層との最短距離は、1.5μm~10μmの範囲である、請求項4に記載の多階調フォトマスク。
  7. 請求項3乃至6の何れか1項に記載の多階調フォトマスクと、
    前記第2酸化物半導体層が形成される領域に対応するパターンを有する非透過領域を有する第1フォトマスク、を含むフォトマスク群。
  8. 前記第1ゲート電極が形成される領域に対応するパターンを有する非透過領域を有する第2フォトマスク、をさらに含む、請求項7に記載のフォトマスク群。
  9. 請求項1乃至6の何れか1項に記載の多階調フォトマスクの、前記半透過領域は、露光機の解像度以下のスリットまたは半透過膜を有し、前記スリットまたは前記半透過膜が光の一部を遮って中間露光を実現する、パターン転写方法。
  10. 請求項1乃至6の何れか1項に記載の多階調フォトマスクを用いて作られたトランジスタを有する表示デバイス。
JP2023035885A 2018-09-26 2023-03-08 多階調フォトマスク、フォトマスク群、パターン転写方法、および表示デバイス Pending JP2023093433A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023035885A JP2023093433A (ja) 2018-09-26 2023-03-08 多階調フォトマスク、フォトマスク群、パターン転写方法、および表示デバイス

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018180487A JP7246681B2 (ja) 2018-09-26 2018-09-26 トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置
JP2023035885A JP2023093433A (ja) 2018-09-26 2023-03-08 多階調フォトマスク、フォトマスク群、パターン転写方法、および表示デバイス

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018180487A Division JP7246681B2 (ja) 2018-09-26 2018-09-26 トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置

Publications (1)

Publication Number Publication Date
JP2023093433A true JP2023093433A (ja) 2023-07-04

Family

ID=68069481

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018180487A Active JP7246681B2 (ja) 2018-09-26 2018-09-26 トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置
JP2023035885A Pending JP2023093433A (ja) 2018-09-26 2023-03-08 多階調フォトマスク、フォトマスク群、パターン転写方法、および表示デバイス

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018180487A Active JP7246681B2 (ja) 2018-09-26 2018-09-26 トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置

Country Status (4)

Country Link
US (3) US11257961B2 (ja)
EP (1) EP3629383A1 (ja)
JP (2) JP7246681B2 (ja)
CN (1) CN110957372A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111430386B (zh) 2020-04-01 2023-11-10 京东方科技集团股份有限公司 光电探测器、显示基板及光电探测器的制作方法
KR20220004836A (ko) * 2020-07-02 2022-01-12 삼성디스플레이 주식회사 표시 장치
CN113688689B (zh) * 2020-08-27 2023-05-26 友达光电股份有限公司 生物特征感测装置

Family Cites Families (121)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2909266B2 (ja) 1990-07-23 1999-06-23 ホシデン・フィリップス・ディスプレイ株式会社 液晶表示素子
US5245450A (en) 1990-07-23 1993-09-14 Hosiden Corporation Liquid crystal display device with control capacitors for gray-scale
JP3712774B2 (ja) 1996-03-29 2005-11-02 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 液晶表示素子
JP3268993B2 (ja) 1997-01-31 2002-03-25 三洋電機株式会社 表示装置
JPH11212493A (ja) 1998-01-29 1999-08-06 Sharp Corp 発光表示装置
JP3394483B2 (ja) 1999-11-16 2003-04-07 鹿児島日本電気株式会社 薄膜トランジスタ基板およびその製造方法
JP4048687B2 (ja) 2000-04-07 2008-02-20 セイコーエプソン株式会社 有機el素子および有機el素子の製造方法
JP3918412B2 (ja) 2000-08-10 2007-05-23 ソニー株式会社 薄膜半導体装置及び液晶表示装置とこれらの製造方法
JP2002311424A (ja) 2001-04-12 2002-10-23 Hitachi Ltd 液晶表示装置
JP2002343578A (ja) 2001-05-10 2002-11-29 Nec Corp 発光体、発光素子、および発光表示装置
JP2003005203A (ja) 2001-06-19 2003-01-08 Hitachi Ltd 液晶表示装置およびその製造方法
US6952023B2 (en) 2001-07-17 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP3638922B2 (ja) 2001-07-17 2005-04-13 株式会社半導体エネルギー研究所 発光装置
JP3823916B2 (ja) 2001-12-18 2006-09-20 セイコーエプソン株式会社 表示装置及び電子機器並びに表示装置の製造方法
JP2003295207A (ja) 2002-03-29 2003-10-15 Nec Lcd Technologies Ltd 横電界方式のアクティブマトリクス型液晶表示装置
JP2003308042A (ja) 2002-04-17 2003-10-31 Hitachi Ltd 画像表示装置
JP2004145300A (ja) 2002-10-03 2004-05-20 Seiko Epson Corp 電子回路、電子回路の駆動方法、電子装置、電気光学装置、電気光学装置の駆動方法及び電子機器
JP2004341465A (ja) 2003-05-14 2004-12-02 Obayashi Seiko Kk 高品質液晶表示装置とその製造方法
KR100494455B1 (ko) 2003-06-11 2005-06-10 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판 및 그 제조방법
WO2005071764A1 (ja) 2004-01-23 2005-08-04 Hoya Corporation 量子ドット分散発光素子およびその製造方法
US7242039B2 (en) 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4203659B2 (ja) 2004-05-28 2009-01-07 カシオ計算機株式会社 表示装置及びその駆動制御方法
KR100683679B1 (ko) 2004-07-07 2007-02-15 삼성에스디아이 주식회사 유기 발광 소자
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
JP2007053286A (ja) 2005-08-19 2007-03-01 Seiko Epson Corp 発光素子、表示装置および電子機器
KR20070035341A (ko) 2005-09-27 2007-03-30 삼성전자주식회사 간극을 채운 반도체 나노결정층을 함유하는 발광소자 및 그제조방법
US20090140955A1 (en) 2005-10-14 2009-06-04 Pioneer Corporation Light-emitting element and display device
TW200721478A (en) 2005-10-14 2007-06-01 Pioneer Corp Light-emitting element and display apparatus using the same
JP4808479B2 (ja) 2005-11-28 2011-11-02 大日本印刷株式会社 有機発光トランジスタ素子及びその製造方法並びに発光表示装置
KR100732824B1 (ko) 2005-12-02 2007-06-27 삼성에스디아이 주식회사 유기 발광 표시장치 및 그의 구동방법
JP4809670B2 (ja) 2005-12-02 2011-11-09 大日本印刷株式会社 有機発光トランジスタ素子及びその製造方法並びに発光表示装置
JP4809682B2 (ja) 2006-01-30 2011-11-09 大日本印刷株式会社 有機発光トランジスタ素子及びその製造方法並びに発光表示装置
JP2007310334A (ja) 2006-05-19 2007-11-29 Mikuni Denshi Kk ハーフトーン露光法を用いた液晶表示装置の製造法
JP4934774B2 (ja) 2006-09-05 2012-05-16 大日本印刷株式会社 有機発光トランジスタ及び表示装置
JP2008084655A (ja) 2006-09-27 2008-04-10 Toppan Printing Co Ltd 高分子系有機el素子の発光層の形成方法
CN100547800C (zh) 2006-10-19 2009-10-07 元太科技工业股份有限公司 薄膜晶体管阵列基板及电子墨水显示装置
JP2009175563A (ja) 2008-01-28 2009-08-06 Sony Corp 表示装置
JP5386182B2 (ja) 2008-01-29 2014-01-15 株式会社半導体エネルギー研究所 発光装置
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
JP2010040552A (ja) 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP2010050165A (ja) 2008-08-19 2010-03-04 Sumitomo Chemical Co Ltd 半導体装置、半導体装置の製造方法、トランジスタ基板、発光装置、および、表示装置
JP5442234B2 (ja) 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
KR102469154B1 (ko) * 2008-10-24 2022-11-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5019299B2 (ja) 2008-10-31 2012-09-05 栄 田中 低コスト表示装置を製造するためのホトマスク構造
KR20170021903A (ko) 2008-11-07 2017-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
TWI506795B (zh) 2008-11-28 2015-11-01 Semiconductor Energy Lab 半導體裝置和其製造方法
KR101517034B1 (ko) 2008-12-04 2015-05-04 엘지디스플레이 주식회사 반사투과형 액정표시장치용 어레이 기판
US8367486B2 (en) * 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
US8174021B2 (en) 2009-02-06 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US20100224878A1 (en) 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8461582B2 (en) 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8450144B2 (en) 2009-03-26 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI485851B (zh) 2009-03-30 2015-05-21 Semiconductor Energy Lab 半導體裝置及其製造方法
KR101690216B1 (ko) 2009-05-01 2016-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011013502A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI582951B (zh) 2009-08-07 2017-05-11 半導體能源研究所股份有限公司 半導體裝置及包括該半導體裝置之電話、錶、和顯示裝置
JP5663231B2 (ja) 2009-08-07 2015-02-04 株式会社半導体エネルギー研究所 発光装置
WO2011027656A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR20110041139A (ko) 2009-10-15 2011-04-21 삼성모바일디스플레이주식회사 액정표시장치 및 그 제조방법
WO2011046048A1 (en) 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101652790B1 (ko) 2009-11-09 2016-08-31 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR102068463B1 (ko) 2009-11-28 2020-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 적층 산화물 재료, 반도체 장치 및 반도체 장치의 제작 방법
KR20120103676A (ko) * 2009-12-04 2012-09-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2011128442A (ja) 2009-12-18 2011-06-30 Sony Corp 表示パネル、表示装置および電子機器
EP2517255B1 (en) 2009-12-25 2019-07-03 Ricoh Company, Ltd. Field-effect transistor, semiconductor memory, display element, image display device, and system
WO2011089841A1 (en) 2010-01-22 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20130025871A (ko) 2010-02-26 2013-03-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
US9190522B2 (en) 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
KR101706081B1 (ko) 2010-04-06 2017-02-15 삼성디스플레이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 액정 표시 장치
KR101213493B1 (ko) 2010-04-13 2012-12-20 삼성디스플레이 주식회사 유기 발광 소자 및 그 제조방법
KR101193197B1 (ko) 2010-07-07 2012-10-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
JP5659708B2 (ja) 2010-11-08 2015-01-28 三菱電機株式会社 液晶表示パネル、及び液晶表示装置
KR102505248B1 (ko) * 2010-12-03 2023-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
CN103460424B (zh) 2010-12-07 2016-10-26 佛罗里达大学研究基金会 有源矩阵稀释源极实现垂直有机发光晶体管
JP5447356B2 (ja) 2010-12-09 2014-03-19 セイコーエプソン株式会社 表示装置及び電子機器
KR101680768B1 (ko) 2010-12-10 2016-11-29 삼성전자주식회사 트랜지스터 및 이를 포함하는 전자장치
JP2012146764A (ja) 2011-01-11 2012-08-02 Canon Inc 表示装置
JP5615744B2 (ja) 2011-03-14 2014-10-29 富士フイルム株式会社 電界効果型トランジスタ、表示装置、センサ及び電界効果型トランジスタの製造方法
KR101875127B1 (ko) 2011-06-10 2018-07-09 삼성디스플레이 주식회사 유기전계발광 표시장치
KR20130007310A (ko) 2011-06-30 2013-01-18 삼성디스플레이 주식회사 유기 발광 소자, 유기 발광 표시 장치 및 그 제조 방법
KR101310058B1 (ko) 2011-10-06 2013-09-24 전남대학교산학협력단 역구조 유기 태양전지 및 그 제조방법
KR101963226B1 (ko) 2012-02-29 2019-04-01 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
WO2013154195A1 (en) * 2012-04-13 2013-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6284157B2 (ja) 2012-06-20 2018-02-28 国立研究開発法人科学技術振興機構 有機エレクトロルミネッセンス素子
TWI473061B (zh) 2012-10-22 2015-02-11 Au Optronics Corp 電致發光顯示面板及其驅動方法
KR102084395B1 (ko) 2012-12-21 2020-03-04 엘지디스플레이 주식회사 유기전계 발광소자 및 이의 제조 방법
JP2014154382A (ja) 2013-02-08 2014-08-25 Nippon Hoso Kyokai <Nhk> 薄膜デバイスの製造方法
JP2014218706A (ja) 2013-05-09 2014-11-20 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
TWI802017B (zh) 2013-05-16 2023-05-11 日商半導體能源研究所股份有限公司 半導體裝置
KR20220047897A (ko) * 2013-12-02 2022-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR20150073297A (ko) 2013-12-20 2015-07-01 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시 기판 및 표시 기판의 제조 방법
EP3089229B1 (en) 2013-12-26 2018-10-17 Tokyo Institute of Technology Organic electroluminescence element and organic solar cell provided with metal oxide thin film
TWI643969B (zh) 2013-12-27 2018-12-11 日商半導體能源研究所股份有限公司 氧化物半導體的製造方法
US9443876B2 (en) 2014-02-05 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module
JP2015188062A (ja) 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
KR102305143B1 (ko) 2014-08-20 2021-09-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
WO2016043234A1 (ja) 2014-09-18 2016-03-24 国立大学法人東京工業大学 金属酸化物の薄膜、該薄膜を備えた有機エレクトロルミネッセンス素子、太陽電池、および薄膜の製造方法
EP3021373A1 (en) 2014-11-14 2016-05-18 E.T.C. S.r.l. Display containing improved pixel architectures
KR102276118B1 (ko) 2014-11-28 2021-07-13 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치
KR102294724B1 (ko) 2014-12-02 2021-08-31 삼성디스플레이 주식회사 유기 발광 트랜지스터 및 이를 포함하는 표시 장치
KR102335112B1 (ko) 2015-01-28 2021-12-03 삼성디스플레이 주식회사 유기 발광 표시 장치
US9842938B2 (en) 2015-03-24 2017-12-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including semiconductor device
KR102314488B1 (ko) 2015-04-07 2021-10-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2016213052A (ja) 2015-05-08 2016-12-15 株式会社Joled 青色有機el素子、有機el表示パネル及び青色有機el素子の製造方法
CN113990756A (zh) 2015-05-22 2022-01-28 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
CN107636841B (zh) 2015-06-05 2020-10-09 夏普株式会社 有源矩阵基板及其制造方法和使用有源矩阵基板的显示装置
JP2017005064A (ja) 2015-06-08 2017-01-05 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置
JP6582786B2 (ja) 2015-09-17 2019-10-02 日立化成株式会社 組成物、電荷輸送材料、及びインク並びにそれらの利用
JP6566316B2 (ja) 2015-10-23 2019-08-28 Tianma Japan株式会社 保護回路および電子機器
JP6832624B2 (ja) 2015-12-22 2021-02-24 三菱電機株式会社 液晶表示装置およびその製造方法
CN105762196B (zh) 2016-05-16 2018-09-18 京东方科技集团股份有限公司 一种薄膜晶体管、其制作方法及相应装置
CN108022937B (zh) * 2016-10-31 2021-10-01 乐金显示有限公司 具有双层氧化物半导体的薄膜晶体管基板
JP6822114B2 (ja) 2016-12-13 2021-01-27 天馬微電子有限公司 表示装置、トランジスタ回路及び薄膜トランジスタの駆動方法
JP2018133144A (ja) 2017-02-13 2018-08-23 株式会社Joled 有機電界発光パネルおよび発光装置
JP6844845B2 (ja) 2017-05-31 2021-03-17 三国電子有限会社 表示装置
JP6903503B2 (ja) 2017-07-05 2021-07-14 三菱電機株式会社 薄膜トランジスタ基板、液晶表示装置および薄膜トランジスタ基板の製造方法
JP7155128B2 (ja) 2017-09-01 2022-10-18 株式会社半導体エネルギー研究所 半導体装置、及び表示装置
JP7190729B2 (ja) 2018-08-31 2022-12-16 三国電子有限会社 キャリア注入量制御電極を有する有機エレクトロルミネセンス素子
JP2020076951A (ja) 2018-09-19 2020-05-21 シャープ株式会社 表示装置
CN109637493B (zh) 2019-01-30 2021-04-27 惠科股份有限公司 显示面板的驱动方法及设备

Also Published As

Publication number Publication date
CN110957372A (zh) 2020-04-03
US20230387323A1 (en) 2023-11-30
US20200098933A1 (en) 2020-03-26
US11257961B2 (en) 2022-02-22
JP2020053529A (ja) 2020-04-02
US11929439B2 (en) 2024-03-12
EP3629383A1 (en) 2020-04-01
JP7246681B2 (ja) 2023-03-28
US20220131012A1 (en) 2022-04-28

Similar Documents

Publication Publication Date Title
US11937458B2 (en) Display device and method for manufacturing the same
US20220109129A1 (en) Organic electroluminescence element including carrier injection amount control electrode
JP2023093433A (ja) 多階調フォトマスク、フォトマスク群、パターン転写方法、および表示デバイス
US20230146966A1 (en) Electroluminescence element and method of manufacturing electroluminescence element
CN118234311A (zh) 显示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231121

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20240119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240321

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240528