JP2016076285A5 - 半導体装置 - Google Patents

Claims (7)

1. データを記憶する機能を有する複数の回路と、配線と、を有し、
   前記複数の回路はそれぞれ、第１のトランジスタと、第２のトランジスタと、容量と、を有し、
   前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのゲート及び前記容量と電気的に接続され、
   前記第１のトランジスタは、チャネル形成領域に酸化物半導体を有し、
   前記配線は、前記第１のトランジスタのバックゲートとしての機能を有し、
   前記配線に、前記第１のトランジスタを導通状態とするための電位を供給し、前記複数の回路に記憶されたデータの消去を行う機能を有する半導体装置。
2. 請求項１において、
   前記配線と電気的に接続されたインバータを有する半導体装置。
3. 請求項１において、
   前記配線と電気的に接続されたインバータと、
   前記インバータの低電位電源線と、出力端子との間に電気的に接続された抵抗と、を有し、
   前記抵抗は、酸化物半導体を有する半導体装置。
4. 請求項１乃至請求項３のいずれか一において
   前記データの消去は、前記第１のトランジスタのソース又はドレインの他方がハイレベル又はローレベルである期間に、前記配線に前記電位を供給することにより行う半導体装置。
5. 請求項１乃至請求項４のいずれか一において、
   前記配線は、前記第１のトランジスタのゲートとしての機能を有する配線と重なる領域を有する半導体装置。
6. 請求項１乃至請求項５のいずれか一において、
   前記複数の回路は、補助記憶装置のメモリセルである半導体装置。
7. 請求項１乃至請求項５のいずれか一において、
   前記複数の回路は、表示装置の画素回路である半導体装置。