JP2016146227A5 - 半導体装置 - Google Patents

Claims (2)

1. メモリセルと、第１の配線と、第２の配線と、を有する半導体装置であって、
   前記メモリセルは、第１のトランジスタと、第２のトランジスタと、容量素子と、を有し、
   前記メモリセルは、前記容量素子の一方の電極と、前記第１のトランジスタのゲートと、前記第２のトランジスタのソース又はドレインの一方とが電気的に接続されたノードに、データ電圧に応じた電荷を保持することができる機能を有し、
   前記データ電圧の前記第１の配線への読み出しのステップは、第１のステップと、第２のステップと、第３のステップと、を有し、
   前記第１のステップは、前記第１の配線の電位をプリチャージするステップを有し、
   前記第２のステップは、前記第１のトランジスタを介して前記第１の配線の電位を、前記データ電圧に従って前記第２の配線に放電するステップを有し、
   前記第３のステップは、前記第１の配線の電位を、第１の電位に近づけるステップを有し、
   前記第１の電位は、前記ノードの電位に前記第１のトランジスタの閾値電圧が加わった電位であり、
   前記第２のステップにおいて、前記第２の配線の電位を、前記第１の配線の電位の変化に従って切り替えることを特徴とする半導体装置。
2. メモリセルと、第１の配線と、第２の配線と、を有する半導体装置であって、
   前記メモリセルは、第１のトランジスタと、第２のトランジスタと、容量素子と、を有し、
   前記メモリセルは、前記容量素子の一方の電極と、前記第１のトランジスタのゲートと、前記第２のトランジスタのソース又はドレインの一方とが電気的に接続されたノードに、データ電圧に応じた電荷を保持することができる機能を有し、
   前記データ電圧の前記第１の配線への読み出しのステップは、第１のステップと、第２のステップと、第３のステップと、を有し、
   前記第１のステップは、前記第１の配線の電位をプリチャージするステップを有し、
   前記第２のステップは、前記第１のトランジスタを介して前記第１の配線の電位を、前記データ電圧に従って前記第２の配線に放電するステップを有し、
   前記第３のステップは、前記第１の配線の電位を、第１の電位に近づけるステップを有し、
   前記第１の電位は、前記ノードの電位に前記第１のトランジスタの閾値電圧が加わった電位であり、
   前記第２のステップにおいて、前記第２の配線の電位を、前記第１の配線の電位との差が任意の電圧以下になるように制御することを特徴とする半導体装置。