JP2011187940A5 - - Google Patents

Claims (8)

1. ビット線と、ソース線と、電位切り替え回路と、メモリセルと、を有し、
   前記メモリセルは、
   第１のゲート電極、第１のソース電極、第１のドレイン電極、及び第１のチャネル形成領域を含む第１のトランジスタと、
   第２のゲート電極、第２のソース電極、第２のドレイン電極、及び第２のチャネル形成領域を含む第２のトランジスタと、
   容量素子と、を有し、
   前記第１のチャネル形成領域は、前記第２のチャネル形成領域とは、異なる半導体材料を含み、
   前記第１のゲート電極と、前記第２のドレイン電極と、前記容量素子の電極の一方とは、電気的に接続され、電荷が保持されるノードを構成し、
   前記ソース線と、前記電位切り替え回路の端子の一と、前記第１のソース電極とは、電気的に接続され、
   前記ビット線と、前記第２のソース電極と、前記第１のドレイン電極と、は電気的に接続され、
   前記電位切り替え回路は、前記ビット線の電位と等しい電位または前記ビット線の電位と異なる電位を前記ソース線に選択的に与える機能を備えた半導体装置。
2. 書き込みワード線と、読み出しワード線と、ビット線と、ソース線と、電位切り替え回路と、メモリセルと、を有し、
   前記メモリセルは、
   第１のゲート電極、第１のソース電極、第１のドレイン電極、及び第１のチャネル形成領域を含む第１のトランジスタと、
   第２のゲート電極、第２のソース電極、第２のドレイン電極、及び第２のチャネル形成領域を含む第２のトランジスタと、
   容量素子と、を有し、
   前記第１のチャネル形成領域と前記第２のチャネル形成領域は、異なる半導体材料を含み、
   前記第１のゲート電極と、前記第２のドレイン電極と、前記容量素子の電極の一方とは、電気的に接続され、電荷が保持されるノードを構成し、
   前記ソース線と、前記電位切り替え回路の端子の一と、前記第１のソース電極とは、電気的に接続され、
   前記ビット線と、前記第２のソース電極と、前記第１のドレイン電極と、は電気的に接続され、
   前記読み出しワード線と、前記容量素子の電極の他方と、は電気的に接続され、
   前記書き込みワード線と、前記第２のゲート電極と、は電気的に接続され、
   前記電位切り替え回路は、前記ビット線の電位と等しい電位または前記ビット線の電位と異なる電位を前記ソース線に選択的に与える機能を備えた半導体装置。
3. 前記第２のトランジスタの前記第２のチャネル形成領域は、酸化物半導体を含む請求項１または２に記載の半導体装置。
4. 前記電位切り替え回路は、
   前記ノードに前記第１のトランジスタがオン状態となる電位が与えられる際に、前記ビット線の電位と等しい電位を前記ソース線に与える機能を備えた請求項１乃至３のいずれか一に記載の半導体装置。
5. 第１のトランジスタのゲート電極と、第２のトランジスタのドレイン電極と、容量素子の電極の一方と、が電気的に接続されて構成されるノードに電荷を保持させる半導体装置の駆動方法であって、
   前記ノードに前記第１のトランジスタがオン状態となる電位を与える際に、前記第１のトランジスタのソース電極の電位と、前記第１のトランジスタのドレイン電極の電位と、を等しい電位とする半導体装置の駆動方法。
6. 前記第１のトランジスタのチャネル形成領域は、前記第２のトランジスタのチャネル形成領域とは、異なる半導体材料を含む請求項５に記載の半導体装置の駆動方法。
7. 前記第２のトランジスタのチャネル形成領域は、酸化物半導体を含む請求項５または６に記載の半導体装置の駆動方法。
8. 前記第１のトランジスタのソース電極の電位と、前記第１のトランジスタのドレイン電極の電位と、を等しくする動作は、
   前記第１のトランジスタのソース電極に接続されたソース線の電位を電位切り替え回路によって制御することにより行われる、請求項５乃至７のいずれか一に記載の半導体装置の駆動方法。