JP2013008431A5 - 記憶装置 - Google Patents

Claims (4)

1. メモリセルを有し、
   前記メモリセルは、トランジスタと、容量素子と、を有し、
   前記トランジスタのゲートは、ワード線と電気的に接続され、
   前記トランジスタのソース又はドレインの一方は、ビット線と電気的に接続され、
   前記トランジスタのソース又はドレインの他方は、前記容量素子と電気的に接続され、
   前記トランジスタがオンになる期間において、前記ビット線の電位のハイレベル又はロウレベルが切り替わり、
   前記容量素子に保持される電荷量は、前記トランジスタがオンになる前記期間において前記ビット線の電位がハイレベル又はロウレベルである時間によって制御されることを特徴とする記憶装置。
2. 請求項１において、
   読み出し回路を有し、
   前記読み出し回路は、第１乃至第３のコンパレータと、第２のトランジスタと、を有し、
   前記第１のコンパレータの第１の入力端子は、前記ビット線と電気的に接続され、
   前記第２のコンパレータの第１の入力端子は、前記ビット線と電気的に接続され、
   前記第３のコンパレータの第１の入力端子は、前記ビット線と電気的に接続され、
   前記第１のコンパレータの第２の入力端子は、第１の配線と電気的に接続され、
   前記第２のコンパレータの第２の入力端子は、第２の配線と電気的に接続され、
   前記第３のコンパレータの第２の入力端子は、第３の配線と電気的に接続され、
   前記第２のトランジスタのゲートは、第４の配線と電気的に接続され、
   前記第２のトランジスタのソース又はドレインの一方は、前記ビット線と電気的に接続され、
   前記第２のトランジスタのソース又はドレインの他方は、第５の配線と電気的に接続され、
   前記第１の配線は、第１の電圧を供給する機能を有し、
   前記第２の配線は、第２の電圧を供給する機能を有し、
   前記第３の配線は、第３の電圧を供給する機能を有し、
   前記第１乃至第３の電圧は、互いに異なる値であることを特徴とする記憶装置。
3. 請求項２において、
   前記第５の配線は、第４の電圧を供給する機能を有し、
   前記第１の電圧は、前記第４の電圧よりも低電圧であり、
   前記第２の電圧は、前記第４の電圧と同電圧であり、
   前記第３の電圧は、前記第４の電圧よりも高電圧であることを特徴とする記憶装置。
4. 請求項１乃至請求項３のいずれか一項において、
   前記トランジスタは、チャネル形成領域に酸化物半導体を有することを特徴とする記憶装置。