JP2012257192A5 - 半導体装置 - Google Patents

Claims (2)

1. 第１の記憶部と、第２の記憶部と、を有し、
   前記第１の記憶部は、揮発性の記憶部であり、
   前記第１の記憶部は、電源電位が供給される期間においてデータ信号を保持する機能を有し、
   前記第２の記憶部は、第１のトランジスタと、第２のトランジスタと、昇圧回路と、を有し、
   前記昇圧回路は、前記第１のトランジスタのゲートに印加する電位を前記電源電位よりも高くする機能を有し、
   前記第１のトランジスタは、酸化物半導体層にチャネルが形成され、
   前記第２のトランジスタは、シリコン層またはシリコン基板にチャネルが形成され、
   前記第１のトランジスタのソースまたはドレインの一方は、前記第２のトランジスタのゲートと電気的に接続され、
   前記第１の記憶部に保持されたデータ信号は、導通状態となった前記第１のトランジスタを介いて前記第２の記憶部に入力され、
   前記第２の記憶部は、前記第１のトランジスタを非導通状態とすることによって、前記第１の記憶部への前記電源電位の供給が停止した後も前記データ信号を保持し、
   前記第１の記憶部への前記電源電位の供給が再開した後、前記第２の記憶部に保持されていた前記データ信号は、前記第２のトランジスタの導通状態または非導通状態を示す信号に変換され、前記第２の記憶部から出力され、前記第１の記憶部に入力されることを特徴とする半導体装置。
2. 請求項１において、
   前記第２のトランジスタは、前記第１のトランジスタと積層して設けられることを特徴とする半導体装置。