JP2014002726A5 - 半導体装置 - Google Patents

Claims (1)

1. 第１の期間において、プロセッサコアを第１のステートで動作させ、
   第２の期間において、
   前記プロセッサコアを第２のステートで動作させ、
   前記プロセッサコアが有する第１のメモリからデータを読み出し、
   前記プロセッサコアが有する第２のメモリに前記データを書き込み、
   前記プロセッサコアの電源をオフし、
   第３の期間において、
   前記プロセッサコアの電源をオンし、前記プロセッサコアを第３のステートで動作させ、
   前記第２のメモリから前記データを読み出し、
   前記第１のメモリに前記データを書き込み、
   前記プロセッサコアを前記第１のステートで動作させる半導体装置であって、
   前記第１のメモリは、揮発性メモリであり、
   前記第２のメモリは、チャネル形成領域がシリコンに設けられる第１のトランジスタと、チャネル形成領域が酸化物半導体層に設けられる第２のトランジスタと、容量素子と、を有することを特徴とする半導体装置。