JP2013229016A5 - - Google Patents

Claims (7)

1. 命令レジスタ部と、
   命令デコード部と、
   データ解析部と、
   制御部と、
   複数の機能回路を有する論理部と、を有し、
   前記データ解析部はレジスタを有し、
   前記レジスタは、チャネル形成領域が酸化物半導体で形成されたトランジスタおよび容量素子を有することを特徴とするプロセッサ。
2. 命令レジスタ部と、
   命令デコード部と、
   データ解析部と、
   制御部と、
   複数の機能回路を有する論理部と、を有し、
   前記複数の機能回路を有する論理部はレジスタを有し、
   前記レジスタは、チャネル形成領域が酸化物半導体で形成されたトランジスタおよび容量素子を有することを特徴とするプロセッサ。
3. 命令レジスタ部と、
   命令デコード部と、
   データ解析部と、
   制御部と、
   複数の機能回路を有する論理部と、を有し、
   前記データ解析部は第１のレジスタを有し、
   前記第１のレジスタは、チャネル形成領域が酸化物半導体で形成されたトランジスタおよび容量素子を有し、
   前記複数の機能回路を有する論理部は第２のレジスタを有し、
   前記第２のレジスタは、チャネル形成領域が酸化物半導体で形成されたトランジスタおよび容量素子を有することを特徴とするプロセッサ。
4. 請求項１乃至請求項３において、
   さらに、記憶部を有することを特徴とするプロセッサ。
5. 請求項４において、
   前記記憶部は、チャネル形成領域が酸化物半導体で形成されたトランジスタおよび容量素子を有することを特徴とするプロセッサ。
6. 請求項１乃至請求項５において、
   前記チャネル形成領域が酸化物半導体で形成されたトランジスタのオフ電流は室温でチャネル幅１μｍあたり１×１０ ^−１９ Ａ以下であることを特徴とするプロセッサ。
7. 請求項１乃至請求項６のいずれか一項に記載のプロセッサを有することを特徴とする電子機器。