JP2014503992A - 埋込みトレースによって画定される導電性パッド - Google Patents

Abstract

アセンブリ１００及びその製造方法が提供される。アセンブリ１００は、露出した面１２２を有する誘電体領域１２０を含む第１の構成要素１０５と、面１２２に沿った振子様経路又は螺旋経路に少なくとも一部分が延在する導電性素子１３２によって画定された面１２２における導電性パッド１３４と、導電性パッド１３４に接合され、隣接セグメント１３６、１３８間で誘電体面１２２の露出した部分１３７をブリッジする、導電性結合材料１４０と、を備えることができる。導電性パッド１３４は、第１の構成要素１０５とパッド１３４に接合された端子１０８を有する第２の構成要素１０７との電気的な相互接続を、導電性結合材料１４０を通じて可能にすることができる。導電性素子１３２の経路はその経路自体に重なるか又は交差する場合もあるし、そうでない場合もある。
【選択図】図１５

Description

本発明は超小型電子デバイスの形成、特に導電性パッドの形成に関する。

［関連出願の相互参照］
本出願は、２０１０年１１月１５日に出願の韓国特許出願第１０−２０１０−０１１３２７２号からの優先権を主張し、その特許出願の開示内容は引用することにより本明細書の一部をなすものとする。

超小型電子デバイスは、一般にダイ又は半導体チップと呼ばれる、シリコン又はガリウムヒ素のような半導体材料の薄いスラブを一般的に備えている。半導体チップは、一般的に、個々の予めパッケージされたユニットとして提供される。幾つかのユニット設計では、半導体チップは基板又はチップキャリアに実装され、それらの基板又はチップキャリアは更にプリント回路基板のような回路パネル上に実装される。

半導体チップの第１の片面（例えば前面）には能動回路が作製される。能動回路との電気的接続を容易にするために、チップは同じ面上にボンドパッドを設けられる。ボンドパッドは一般的に、約０．５μｍ厚の銅又はアルミニウムのような導電性金属から形成される。ボンドパッドは、単一層又は複数層の金属を含みうる。ボンドパッドのサイズは、デバイスタイプによって異なるが、通常は一辺が数十マイクロメートルから数百マイクロメートルである。

超小型電子デバイスは通常、その上に端子又は他の導電性パッド等の１組の導電性素子を有する誘電体素子を含むパッケージ内に実装される。パッケージ化されたチップ又は場合によってはベアチップを、回路パネルの導電性パッドに実装し、その導電性パッドに電気的に相互接続することができる。従来から、そのような誘電体素子又は回路パネル上の導電性パッドは、ラスタリング又はフォトリソグラフィによって形成することができる。これらのプロセスは欠点を伴う可能性がある。ラスタリングによる導電性パッドのレーザ形成は、連続する各ラスタリングされたセグメントが前のセグメントに部分的に重なるので、不均一な面を有するパッドを作製する可能性がある。フォトリソグラフィは、特定の用途又はシステムのために最適化されたマスクを設計し、試験し、補正するのが負担となる可能性があるので、特に製造量、パッドが少ない場合に非効率的となり得る。

チップのいかなる物理的構成においても、サイズは重要な考慮事項である。チップのより小型の物理的構成に対する要求は、携帯型電子デバイスの急速な発展により更に強くなってきている。単に例として、一般に「スマートフォン」と呼ばれるデバイスは、強力なデータプロセッサ、メモリ、並びに全地球測位システム受信機、電子カメラ及びローカルエリアネットワーク接続等の補助デバイスを備えた携帯電話の機能を、高解像度ディスプレイ及び関連する画像処理チップと一体化している。このようなデバイスは、完全なインターネット接続、最大解像度の映像を含むエンターテイメント、ナビゲーション、電子銀行等の機能を、全てポケットサイズのデバイスにより提供することができる。複雑な携帯型デバイスでは、多数のチップを小さい空間に詰め込む必要がある。さらに、チップのうちの幾つかは、一般に「Ｉ／Ｏ」と呼ばれる多くの入出力接続を有している。これらのＩ／Ｏを、他のチップのＩ／Ｏと相互接続しなければならない。相互接続は、短くあるべきであり、信号伝播遅延を最小限にするために低インピーダンスであるべきである。相互接続を形成する構成要素は、アセンブリのサイズを大幅に増大させるべきではない。同様の必要性は、例えばインターネット検索エンジンで使用されるもののようなデータサーバにおける等、他の用途でも発生する。例えば、複雑なチップ間に多数の短い低インピーダンス相互接続を提供する構造により、検索エンジンの帯域幅を増大させ、その電力消費量を低減することができる。

導電性パッドを有する構成要素の製造においてなされてきた又は提案されてきた進展にもかかわらず、依然として更なる改善を行うことができる。

本発明の第１の態様は、アセンブリであって、
露出した面を有する誘電体領域を含む第１の構成要素と、
前記第１の構成要素と第２の構成要素との電気的相互接続を可能にする前記面における導電性パッドであって、該導電性パッドは導電性素子によって画定され、該導電性素子は前記面に沿った振子様経路又は螺旋経路のうちの少なくとも一方に少なくとも一部分が延在し、理論直線が前記経路の少なくとも３つのセグメントに交差するようになっており、前記導電性素子の少なくとも２つの隣接セグメントは、前記導電性素子によって覆われていない前記面の一部分によって分離され、前記導電性素子は、前記面から該面の上の或る高さの上面まで延在し、該高さの少なくとも１０倍の前記面に沿った長さを有する、導電性パッドと、
前記導電性パッドに接合された、３００℃未満の融解温度を有する導電性結合材料であって、前記少なくとも２つの隣接セグメント間で前記面の前記露出した部分をブリッジする、導電性結合材料と
を備えてなり、前記導電性素子は前記上面から離れるように延在するエッジ面を有し、前記導電性結合材料は前記導電性素子の前記上面及び前記エッジ面に接触する、アセンブリである。

この第１の態様の特定の実施の形態によれば、前記アセンブリは、前記結合材料を通じて前記導電性パッドに接合された端子を有する前記第２の構成要素を更に備えることができる。前記導電性素子の前記経路は、該経路自体に重なることも交差することもないようにすることができる。前記導電性素子の前記経路は、該経路自体に重なるか又は交差するかのうちの少なくとも一方となりうる。前記導電性素子は、前記パッドの最も外側のエッジによって画定された円形の境界内の前記誘電体領域の前記面の面積の７５パーセント未満を占めることができる。前記第１の構成要素は基板面を有する基板を更に備えることができ、前記誘電体領域は前記基板面の上に少なくとも部分的に重なる。前記基板面は前記基板の上面とすることができ、前記基板は、前記上面から離れた底面と、前記上面と前記底面との間に延在する開口部と、前記底面に配置された第２の導電性素子とを更に有し、前記パッドは前記基板の前記開口部及び前記誘電体領域の開口部を通って前記第２の導電性素子に電気的に接続される。

前記誘電体領域の前記面は前記第１の構成要素の前記露出した面において露出させることができ、前記第１の構成要素は、前記露出した面から離れた底面と、前記上面と前記底面との間に延在する開口部と、前記底面に配置された第２の導電性素子とを更に有し、前記パッドは前記第１の構成要素の前記開口部及び前記誘電体領域の開口部を通って前記第２の導電性素子に電気的に接続される。前記露出した面は裏面とすることができ、前記第１の構成要素は前記裏面から離れた表面と、前記表面と前記裏面との間に延在する開口部とを有することができ、前記導電性素子は前記裏面において露出され、前記導電性素子の少なくとも一部分が前記開口部の内面に沿って延在する。前記第１の構成要素は前記表面において少なくとも１つのコンタクトを有することができ、前記少なくとも１つのコンタクトと前記導電性素子との間の電気的な接続は前記開口部を通じて行うことができる。前記第１の構成要素は、前記表面に隣接した複数のアクティブな半導体デバイスを有する超小型電子素子とすることができる。

前記第１の構成要素は、前記面において複数のコンタクトを有する超小型電子素子とすることができ、前記アセンブリは、前記導電性パッドを前記複数のコンタクトのうちの少なくとも１つと電気的に接続するトレースを更に備えることができる。前記第１の構成要素は上に複数のトレースを有する誘電体素子とすることができ、前記導電性パッドは前記トレースのうちの少なくとも１つに電気的に接続される。前記面は第１の面とすることができ、前記第１の構成要素は前記第１の面から離れた第２の面において複数のコンタクトを有する超小型電子素子とすることができ、前記導電性パッドは前記複数のコンタクトのうちの少なくとも１つに電気的に接続することができる。前記導電性結合材料は、はんだとすることができる。前記パッドはニッケル又は金のうちの少なくとも一方を含む表面層を含むことができ、前記導電性結合材料は前記表面層に接触する。本システムは上述のアセンブリを備えることができ、１つ以上の他の電子構成要素が前記アセンブリに電気的に接続される。本システムは、ハウジングと、前記アセンブリと、前記ハウジングに実装された前記他の電子構成要素を更に備えることができる。

本発明の第２の態様は、アセンブリであって、
露出した面を有する誘電体領域を含む第１の構成要素と、
前記面に沿って延在し、少なくとも一部分が前記面に沿って湾曲した経路内に延在する連続した溝であって、前記面の下に配置された床面を有する、連続した溝と、
前記第１の構成要素と第２の構成要素との電気的相互接続を可能にする前記面において露出した導電性パッドであって、該導電性パッドは導電性素子によって画定され、該導電性素子は前記溝によって少なくとも部分的に画定された断面寸法を有し、前記溝の前記床面から該床面の上の或る高さまで延在し、前記面に沿った振子様経路又は螺旋経路のうちの少なくとも一方に少なくとも一部分が延在し、理論直線が前記経路の少なくとも３つのセグメントに交差するようになっており、前記導電性素子は、前記誘電体領域の前記面の露出した部分によって分離された少なくとも２つの隣接セグメントを有し、前記導電性素子は前記高さの少なくとも１０倍の前記面に沿った長さを有する、導電性パッドと、
前記導電性パッドに接合された、３００℃未満の融解温度を有する導電性結合材料であって、前記少なくとも２つの隣接セグメント間で前記面の前記露出した部分をブリッジする、導電性結合材料と
を備えてなる、アセンブリである。

この第２の態様の特定の実施の形態によれば、前記第１の構成要素はその前記面における複数のコンタクトと該面に隣接した複数のアクティブな半導体デバイスとを有する超小型電子素子とすることができ、前記アセンブリは前記導電性パッドを前記複数のコンタクトのうちの少なくとも１つと電気的に接続するトレースを更に備えることができる。前記第１の構成要素はその上に複数のトレースを有する誘電体素子とすることができ、前記導電性パッドは前記トレースのうちの前記少なくとも１つと電気的に接続される。前記面は第１の面とすることができ、前記第１の構成要素は前記第１の面から離れた第２の面における複数のコンタクトと前記第２の面に隣接する複数のアクティブな半導体デバイスとを有する超小型電子素子とすることができ、前記導電性パッドは前記複数のコンタクトのうちの少なくとも１つと電気的に接続することができる。

アセンブリは前記第２の構成要素を更に備えることができ、前記導電性結合材料は前記導電性パッドを前記第２の構成要素の端子と接合する。前記導電性結合材料は、はんだとすることができる。前記第１の構成要素は前記表面と前記裏面との間に延在する開口部を含むことができ、前記導電性素子の少なくとも一部分が前記開口部の内面に沿って延在し、前記溝の少なくとも一部分が前記内面に沿って延在し、前記導電性素子は前記溝の前記部分内に延在する。前記少なくとも１つのコンタクトと前記導電性素子との間の電気接続は前記開口部を通じて行うことができる。前記導電性素子の前記高さは、前記誘電体領域の前記床面と前記面との間の距離よりも大きくすることができる。前記導電性素子の前記高さは、前記誘電体領域の前記床面と前記面との間の距離以下とすることができる。

前記パッドの最も外側のエッジが前記面に対して円形又は正方形の形状の境界を画定することができる。前記導電性素子の前記経路は、該経路自体に重なることも交差することもないとすることができる。前記導電性素子の前記経路は、該経路自体に重なるか又は交差するかのうちの少なくとも一方とすることができる。前記導電性素子は、前記境界内の前記面の表面積の７５パーセント未満を占めることができる。前記導電性素子の前記高さは前記床面と前記面との間の距離よりも大きくすることができ、それによって前記導電性素子は前記誘電体領域の前記面において露出した上面と該上面から離れるように延在するエッジ面とを有し、前記導電性結合材料は前記導電性素子の前記上面及び前記エッジ面に接触する。前記パッドはニッケル又は金の少なくとも一方を含む表面層を含みうる。

前記誘電体領域の前記面は前記第１の構成要素の前記露出した面において露出させることができ、前記第１の構成要素は前記露出した面と反対側の底面を更に備えることができ、前記露出した面と前記底面との間に開口部が延在し、前記底面の上に第２の導電性素子が重なり、前記パッドは前記第１の構成要素内の前記開口部及び前記誘電体領域内の開口部を通じて前記第２の導電性素子に電気的に接続される。前記誘電体領域は、はんだマスクを含みうる。前記誘電体領域は高分子材料とすることができる。前記誘電体領域は無機材料とすることができる。前記誘電体領域は誘電体材料の２つ以上の積層を含むことができ、そのうちの少なくとも２つの隣接する層が異なる材料を含む。本システムは上述のアセンブリを備えることができ、１つ以上の他の電子構成要素が前記アセンブリに電気的に接続される。本システムは、ハウジングと、前記アセンブリと、前記ハウジングに実装された前記他の電子構成要素を更に備えることができる。

本発明の第３の態様は、第１の構成要素上に導電性構造を形成する方法であって、
（ａ）第１の構成要素の誘電体領域の一部分を除去することによって、該誘電体領域の露出した面に沿って延在する連続した溝を形成するステップであって、前記溝は少なくとも一部分が湾曲した経路内に延在し、前記溝は前記面の下に配置された床面を有する、溝を形成するステップと、
（ｂ）前記第１の構成要素と第２の構成要素との電気的相互接続を可能にする前記面において露出した導電性パッドを形成するステップであって、該導電性パッドは導電性素子によって画定され、該導電性素子は、前記溝の前記経路によって少なくとも部分的に画定された断面寸法及び経路を有し、前記溝の前記床面から該床面の上の或る高さまで延在し、前記導電性素子は、前記面に沿った振子様経路又は螺旋経路のうちの少なくとも一方に少なくとも一部分が延在し、理論直線が前記経路の少なくとも３つのセグメントに交差するようになっており、前記導電性素子は、前記面の一部分によって分離された少なくとも２つの隣接セグメントを有し、前記導電性素子は前記高さの少なくとも１０倍の前記面に沿った長さを有し、前記導電性素子は少なくとも部分的に前記溝内に埋め込まれる、形成するステップと、
（ｃ）以下のステップのうちの少なくとも一方、すなわち、
３００℃未満の融解温度を有する導電性結合材料を前記導電性パッドに塗布するステップであって、前記導電性結合材料は前記少なくとも２つの隣接セグメント間で前記面の前記露出した部分をブリッジする、塗布するステップ、又は、
前記構成要素を前記第２の構成要素と組立てるステップであって、３００℃未満の融解温度を有する導電性結合材料が前記導電性パッドを前記第２の構成要素の導電性パッドと接合し、前記導電性結合材料は前記少なくとも２つの隣接セグメント間で前記誘電体領域の前記面の前記露出した部分をブリッジする、組立てるステップのうちの少なくとも一方を実行するステップと
を含んでなる方法である。

この第３の態様の特定の実施の形態によれば、前記導電性素子の前記高さは前記床面と前記面との間の距離よりも大きくすることができる。前記導電性素子は、前記誘電体領域の前記面に平行な露出した上面と、該導電性素子の前記上面と前記誘電体領域の前記面との間に延在する露出した垂直面とを備えることができ、前記結合材料は前記導電性素子の前記上面及び前記垂直面と接触する。前記導電性素子の前記高さは、前記床面と前記面との間の距離以下とすることができる。前記床面と前記面との間の距離は前記導電性素子の幅よりも大きくすることができる。

前記ステップ（ｂ）は、前記導電性素子が該導電性素子自体に重なることも交差することもないように該導電性素子を形成することを含みうる。前記ステップ（ｂ）は、前記導電性素子が該導電性素子自体に重なるか又は交差するかのうちの少なくとも一方となるように該導電性素子を形成することを含みうる。前記ステップ（ｃ）は、前記溝の少なくとも前記床面の上に重なる触媒層を形成することと、そして前記触媒層が存在することができるエリア上に金属を選択的に堆積することであって、前記導電性素子を形成することとを含みうる。前記導電性結合材料は少なくとも前記第１の構成要素の前記パッドの前記最も外側のエッジ間に延在することができる。前記ステップ（ｂ）は、前記第１の構成要素の前記パッドの面において露出したニッケル又は金のうちの少なくとも一方を含む表面層をめっきすることを含みうる。

前記第１の構成要素は第２の領域を含むことができ、前記ステップ（ａ）及び前記ステップ（ｂ）が実行されるとき、前記誘電体領域は前記第２の領域の上に重なる。前記基板は、前記上面と反対側の底面と、前記上面と前記底面との間を延在する開口部と、下側の面の上に重なる導電性素子とを有することができ、前記第１の構成要素の前記パッドは、前記基板内の前記開口部及び前記誘電体領域内の隣接する開口部を通じて前記導電性素子に電気的に接続される。

前記ステップ（ａ）は、レーザを少なくとも前記面に向けて方向付けて前記誘電体領域の前記部分を焼灼すること、機械的フライス加工、又はサンドブラストのうちの少なくとも１つを含む処理によって実行することができる。前記ステップ（ｂ）は、少なくとも１つの開口部を有する金属ステンシルを前記誘電体領域の上に重なるように位置決めすることと、前記少なくとも１つの開口部を通じて露出した前記誘電体領域の前記部分をサンドブラストによって除去することとを含みうる。前記ステップ（ｂ）は、機械的フライス加工によって前記誘電体領域の一部分を除去することを含みうる。前記ステップ（ｂ）は、前記誘電体領域の前記面と前記溝の少なくとも一部分との上に重なる導電性材料を堆積することと、前記面の少なくとも一部分の上に重なる前記導電性材料を除去することであって、前記誘電体領域の前記面を露出することとを含みうる。

前記ステップ（ｃ）は、前記導電性パッドに前記導電性結合材料を塗布することを含むことができ、該結合材料は前記少なくとも２つの隣接セグメント間で前記面の前記露出した部分をブリッジする。前記ステップ（ｃ）は、前記構成要素を前記第２の構成要素と組立てることを含むことができ、前記導電性結合材料は前記導電性パッドを前記第２の構成要素の前記導電性パッドと接合し、前記導電性結合材料は前記少なくとも２つの隣接するセグメント間の前記誘電体領域の前記面の前記露出した部分をブリッジする。

本発明の第４の態様は、第１の構成要素アセンブリを形成する方法であって、
（ａ）マンドレルの平面上に導電性パッドをめっきするステップであって、前記導電性パッドは導電性素子によって画定され、該導電性素子は、前記面に沿って延在し、前記面に沿って湾曲した経路に少なくとも一部分が延在している、めっきするステップと、
（ｂ）前記導電性パッドを少なくとも部分的に誘電体材料に埋め込むステップと、
（ｃ）前記マンドレルを除去するステップであって、誘電体領域と該誘電体領域の面において露出した前記導電性パッドとを有する第１の構成要素を形成し、該第１の構成要素と第２の構成要素との電気的相互接続を可能にし、該導電性パッドの前記導電性素子は、前記誘電体領域の前記面に沿った振子様経路又は螺旋経路のうちの少なくとも一方に少なくとも一部分が延在し、理論直線が前記経路の少なくとも３つのセグメントに交差するようになっており、前記導電性素子は、前記誘電体領域の前記面の一部分によって分離された該導電性素子の少なくとも２つの隣接セグメントを有し、前記誘電体領域の前記面の少なくとも一部分が前記少なくとも２つのセグメント間で露出され、前記導電性素子は前記高さの少なくとも１０倍の前記誘電体領域の前記面に沿った長さを有する、除去するステップと、
（ｄ）以下のステップのうちの少なくとも一方、すなわち、
３００℃未満の融解温度を有する導電性結合材料を前記導電性パッドに塗布するステップであって、前記導電性結合材料は前記少なくとも２つの隣接セグメント間で前記面の前記露出した部分をブリッジする、塗布するステップ、又は
前記構成要素を前記第２の構成要素と組立てるステップであって、３００℃未満の融解温度を有する導電性結合材料が前記導電性パッドを前記第２の構成要素の導電性パッドと接合し、前記導電性結合材料は前記少なくとも２つの隣接セグメント間で前記誘電体領域の前記面の前記露出した部分をブリッジする、組立てるステップのうちの少なくとも一方を実行するステップと
を含んでなる方法である。

この第４の態様の特定の実施の形態によれば、前記マンドレルは金属シートを含むことができ、前記ステップ（ｃ）は、前記金属シートをエッチングして、前記第１の構成要素の前記パッドを露出させることを含みうる。前記ステップ（ｂ）は、前記第１の構成要素の前記導電性パッドを、前記誘電体材料を含む少なくとも部分的に硬化した誘電体領域内に埋め込むことを含みうる。前記ステップ（ｂ）は、前記誘電体材料を堆積して、前記第１の構成要素の前記導電性パッドの少なくとも一部分と接触させることを含みうる。前記ステップ（ｄ）は、前記導電性パッドに前記導電性結合材料を塗布することを含むことができ、該導電性結合材料は前記少なくとも２つの隣接セグメント間で前記面の前記露出した部分をブリッジする。前記ステップ（ｄ）は、前記構成要素を前記第２の構成要素と組立てることを含むことができ、前記導電性結合材料は前記導電性パッドを前記第２の構成要素の前記導電性パッドと接合し、前記導電性結合材料は前記少なくとも２つの隣接するセグメント間の前記誘電体領域の前記面の前記露出した部分をブリッジする。

本発明の第５の態様は、構成要素アセンブリを形成する方法であって、
（ａ）導電性パッドを有するリードフレームを設けるステップであって、該導電性パッドは導電性素子によって画定され、該導電性素子は前記面に沿って延在し、前記面に沿って湾曲した経路に少なくとも一部分が延在している、設けるステップと、
（ｂ）前記リードフレームを少なくとも部分的に誘電体材料に埋め込むステップと、
ここで、前記導電性パッドは前記構成要素と第２の構成要素との電気的相互接続を可能にするために前記誘電体材料の面において露出することができ、前記導電性パッドの前記導電性素子は、前記誘電体領域の前記面に沿った振子様経路又は螺旋経路のうちの少なくとも一方に少なくとも一部分が延在し、理論直線が前記経路の少なくとも３つのセグメントに交差するようになっており、前記導電性素子は、前記誘電体領域の前記面の一部分によって分離された該導電性素子の少なくとも２つの隣接セグメントを有し、前記誘電体領域の前記面の少なくとも一部分が前記少なくとも２つのセグメント間で露出され、前記導電性素子は前記高さの少なくとも１０倍の前記誘電体領域の前記面に沿った長さを有することができ、
（ｃ）以下のステップのうちの少なくとも一方、すなわち、
３００℃未満の融解温度を有する導電性結合材料を前記導電性パッドに塗布するステップであって、前記導電性結合材料は前記少なくとも２つの隣接セグメント間で前記面の前記部分をブリッジする、塗布するステップ、又は
前記構成要素を前記第２の構成要素と組立てるステップであって、３００℃未満の融解温度を有する導電性結合材料が前記導電性パッドを前記第２の構成要素の導電性パッドと接合し、前記導電性結合材料は前記少なくとも２つの隣接セグメント間で前記誘電体領域の前記面の前記露出した部分をブリッジする、組立てるステップのうちの少なくとも一方を実行するステップと
を含んでなる、構成要素アセンブリを形成する方法である。

この第５の態様の特定の実施の形態によれば、前記ステップ（ｃ）は、前記導電性パッドに前記導電性結合材料を塗布することを含むことができ、該導電性結合材料は前記少なくとも２つの隣接セグメント間で前記面の前記露出した部分をブリッジする。前記ステップ（ｃ）は、前記構成要素を前記第２の構成要素と組立てることを含むことができ、前記導電性結合材料は前記導電性パッドを前記第２の構成要素の前記導電性パッドと接合し、前記導電性結合材料は前記少なくとも２つの隣接するセグメント間の前記誘電体領域の前記面の前記露出した部分をブリッジする。

本発明による、溝を有する基板の上面図である。 図１の基板の線Ａ−Ａに沿って取得した側断面図である。 パッドを有する図１の基板の上面図である。 図３の基板の線Ｂ−Ｂに沿って取得した側断面図である。 図３の基板及びパッドの代替的な実施形態の側断面図である。 図３の基板及びパッドの代替的な実施形態の側断面図である。 図３の基板及びパッドの代替的な実施形態の側断面図である。 結合材料を有する図３の基板及びパッドの上面図である。 図８の基板及び結合材料の線Ｃ−Ｃに沿って取得した側断面図である。 第２の構成要素に取り付けられた、図８の基板、パッド、及び結合材料の側断面図である。 パッドを有する基板の代替的な実施形態の上面図である。 境界内に位置決めされて示される図３のパッドの上面図である。 本発明によるパッドを有する基板の代替的な実施形態の上面図である。 本発明によるパッドを有する基板の代替的な実施形態の上面図である。 本発明によるチップに電気的に接続されたパッドを有する基板の上面斜視図である。 図１５の基板の線Ｆ−Ｆに沿って取得した側断面図である。 図１５の基板及びパッドの代替的な実施形態の側断面図である。 結合材料を有する図１７の基板及びパッドの側断面図である。 本発明による、その上にパッドが形成されるマンドレルの上面斜視図である。 図１９のマンドレル及びパッドの線Ｅ−Ｅに沿って取得した側断面図である。 誘電体領域に埋め込まれた図１９のパッドを示す側断面図である。 誘電体領域に埋め込まれた図１９のパッドを示す側断面図である。 本発明の１つの実施形態によるシステムの概略図である。

本明細書において用いるとき、導電性素子が誘電体素子の面「において露出している」という記述は、導電性素子が、誘電体素子の面に対して垂直である方向において、誘電体素子の外側から誘電体素子の面に向かって移動している理論的な点に接触することができることを示す。したがって、誘電体素子の面において露出している端子又は他の導電性素子は、このような面から突出することができるか、このような面と同一平面とすることができるか、又はこのような面に対して凹状であり、誘電体の孔又は窪みを通して露出することができる。

図８及び図９に示すアセンブリ１００の第１の実施形態を、その構築方法に従って説明する。アセンブリ１００は、例えば図１及び図２に示すような第１の構成要素１０５を備える。この構成要素は、少なくとも誘電体領域１２０を含み、誘電体領域１２０の基礎となる支持素子、例えば基板も備えることができる。第１の構成要素は、例えば、チップキャリア、パッケージの他の構成要素、又は回路パネル内に製造される誘電体素子とすることができる。基板１１０は、後述するように、構成要素１０５の付加的な誘電体層とすることもできるし、他の構造とすることもできる。図１及び図２に示すように、床面１２６を有する連続した溝１２４が、誘電体領域の面１２２に沿って延在して形成される。床面１２６は、溝１２４の最も低い部分として定義される。溝１２４の少なくとも一部分が面１２２に対して湾曲した経路に延在している。

溝１２４は、誘電体領域１２０の一部分を除去することによって形成することができる。１つの実施例では、これはレーザを面１２２に向けることによってレーザ焼灼により行うことができる。例えば、システム、例えばコンピュータを用いて、レーザによって生成される照明スポットを面１２２の様々なロケーションに移すことができる。レーザは犠牲層（存在する場合）の一部分及び誘電体領域１２０の一部分を焼灼するか又は他の方法で除去する。溝１２４は、湾曲しているか又は曲線状の床面１２６を有して描かれているが、意図的に又はレーザを用いる制約の結果として長方形等の他の断面を形成することもできる。

描かれていないが、レーザを用いて焼灼するステップの前に、誘電体領域１２０の面１２２の上に重なる犠牲層を設けることができる。犠牲層は通常、高分子材料とすることができ、面１２２の輪郭に一致する露出した面を有する。犠牲層は、スプレーコーティング、スピンコーティング、ディッピング、又は他の方法によって施すことができる。特定の実施形態では、犠牲層はエッチング剤を用いる等による化学的手段によって除去可能である。１つの実施形態では、犠牲層はピーリングによって除去可能である。犠牲層を用いることができるが、溝１２４の形成は犠牲層の使用を必要としない。

溝を形成した後、面１２２に沿って溝の方向に延在する導電性素子が形成される。１つの実施形態では、誘電体領域１２０及び／又は存在する場合犠牲層の露出した部分の上に重なる触媒層を形成することができる。触媒層は、溝１２４の少なくとも床面１２６の上に重なり、通常、後続の金属蒸着プロセス、例えば、触媒層の上に金属層をめっきする際に用いられる後続の水性蒸着（aqueous deposition）プロセスを触媒することができる金属粒子の薄い層からなる。１つの例では、触媒層はプラチナ粒子を含みうる。１つの例では、触媒層は、例えば触媒粒子を含む溶液槽に基板を浸すことにより、犠牲層の露出した面に触媒粒子を含む液体を与えることによって形成することができる。触媒層は通常、第１の構成要素１０５を均一にコーティングする。犠牲層は存在する場合、第１の構成要素１０５から除去され、それによって犠牲層上に堆積した触媒層も除去される。このようにして、犠牲層が除去された後、触媒層は溝１２４内にのみ堆積している。犠牲層が存在しない場合、触媒層は、導電性素子を形成するようにめっきされることになる第１の構成要素１０５のエリア内又はそのエリアに沿ってのみ堆積することができる。このエリアは、例えば溝１２４内のエリアのみである可能性がある。

次に、シード層を触媒層上に選択的に堆積することができ、プロセスは、接着層、障壁金属層、及び一次金属層のうちの任意のもの又は全てを含みうる１つ以上の金属層の堆積に進むことができる。通常、そのようなシード層、接着層、障壁金属層、又は一次金属層はめっきによって堆積される。触媒層が存在するエリア上に金属を選択的に堆積するこのプロセスの結果、図３及び図４に示すように、溝内１２４に形成される導電性素子１３２が形成される。図４により明確に示される導電性素子１３２の断面寸法、すなわち溝１２４の床面１２６の上の導電性素子１３２の幅及び高さ又は厚みは、少なくとも部分的に溝１２４によって画定される。導電性素子１３２は平面の上面１３５を有するものとして描かれているが、実際には或る程度の「Ｕ」字形の面が生成される場合がある。このため、導電性素子１３２の高さはその最も低い点（すなわち溝１２４の最も低い点）からその最も高い点まで延在するものとして定義することができる。図２に示す溝１２４の深さ１２８及び幅１３０の対応する断面寸法は、導電性素子１３２を画定するのに役立つ。深さ１２８は床１２６と誘電体領域１２０の面１２２との間で測定される。深さは、溝１２４の深さ１２８及び長さ方向１２５に垂直な面１２２に沿った垂直方向に測定されるような溝の幅１３０よりも大きくすることができる。さらに、深さ１２８は、幅１３０に対応する導電性素子１３２の幅よりも大きくすることができる。このようにして、導電性素子１３２は溝１２４の内面に一致する輪郭を有することができ、少なくとも部分的に誘電体領域１２０内の溝１２４内に埋め込まれる。１つの実施形態では、導電性素子１３２の高さは、そのセグメントに沿った導電性素子の経路全体にわたって少なくとも実質的に同じとすることができる。

上述した実施形態の一変形形態では、犠牲層は、導電性素子１３２を構成する１つ以上の金属層が堆積された後に除去することができる。例えば、１つの実施形態では、犠牲層は、一次金属層が堆積される前に設けられるシード層、接着層、障壁金属層、又は他の金属層のうちの任意のもの又は全てを堆積した後に除去することができる。そのような場合、犠牲層はエッチング、ピーリング、又は他の方法等によって誘電体領域から「リフトオフ」プロセスにおいて除去することができる。そして、犠牲層を除去した後、金属蒸着は、一次金属層を含む１つ以上の後続の金属層の堆積に進み、導電性素子１３２を形成することができる。

図３及び図４に示されるように、導電性素子１３２は誘電体領域１２０の面１２２において露出したパッド１３４を形成する。パッド１３４は、導電性トレース、他の導電性パッド、又は他の回路構成要素等の１つ以上の他の導電性素子（図示せず）に接続するか又はそれらと一体に形成することができる。そのような他の導電性素子は、端部１３９又は経路ロケーション１４１等の導電性素子１３４の１つ以上のロケーションから延在するか又はそれらに接続することができる。

パッド１３４は、図１０に示す第１の構成要素１０５と第２の構成要素１０７との電気的相互接続を可能にする。パッド１３４は導電性素子１３２によって画定され、導電性素子１３２は、溝１２４の経路によって少なくとも部分的に画定された断面寸法及び経路を有する。導電性素子１３２は、溝１２４の床面１２６から床面１２６の上の或る高さまで延在する。図４に示すように、導電性素子１３２の高さは、床面１２６と面１２２との間の距離よりも大きい。一方、図５及び図６に示す本発明の代替的な実施形態では、床面の上の導電性素子の高さは、それぞれそのような距離以下とすることができる。図５において、導電性素子２３２は、床面２２６と誘電体領域２２０の面２２２との間の距離に等しい或る高さまで床面２２６の上に延在する。この場合、導電性素子２３２の上面２４４は、誘電体領域の面２２２と同一平面とすることができる。図６は、床面３２６と誘電体領域３２０の面３２２との間の距離未満の或る高さまで床面３２６の上に延在する導電性素子３３２を示している。それによって、導電性素子の上面３４４は、誘電体領域の面３２２の下に配置される。

図３に示すように、導電性素子１３２は誘電体領域１２０の一部分１３７によって分離された少なくとも２つの隣接したセグメント１３６、１３８を含む。したがって、理論直線１９９が、導電性素子１３２の少なくとも３つのセグメント１３６、１３８、及び１５０に交差するといえる。導電性素子１３２は全体として、例えば床面１２６から上面１３５まで測定されるようなその導電性素子の高さ１３３よりも少なくとも１０倍大きい長さを面１２２に沿って有する。パッド１３４は、導電性素子１３２が一般的にパッド１３４の最も外側のエッジによって画定される図１２に示すほぼ円形の境界１４６内に誘電体領域１２０の面１２２の面積の約７５パーセントを占めるように構築することができる。好ましい実施形態では、本発明による導電性素子は、そのような境界内の面積の１０パーセント〜７５パーセントを占め、或る特定の実施形態では、導電性素子は、そのような境界内の面積の約２５パーセントを占めることができる。

第１の構成要素１０５は１つの構成により示されて説明されているが、本発明によってアセンブリ１００及び第１の構成要素１０５の他の構成を実現することができ、以下でより十分に説明する。例えば、第１の構成要素１０５は、（図１及び図３に示すように）螺旋経路を有する導電性素子１３２を含む。他の例では、第１の構成要素５０５が、（図１３に示すように）面５２２上に正弦曲線経路を有する導電性素子５３２を含むことができるか、又は第１の構成要素６０５が、（図１４に示すように）面６２２上に振子様経路（oscillating path）を有する導電性素子６３２を含むことができる。正弦曲線経路は通常、波形をとり、振子様経路は通常、導電性素子の始点から終点への方向に沿って左右に延在する経路である。「振子様経路」は、正弦曲線経路を含む導電性素子の構成のアレイを広義に示す。さらに、振子様経路は、図１４に示すように一様である必要がない。導電性素子６３２は、パッドの一部分を形成する振子様経路を形成することができ、１つ以上の部分は他の方式で構成される。例えば、パッドは、振子様経路を形成する部分と、振子様経路に交差するがいかなる特定の形状タイプによっても特徴付けることができない別の部分とを含みうる。振子様経路は、例えば三角波形状、ジグザグパターン、又は任意の他の類似のパターンとすることができる。振子様経路が、一様な長さのセグメント６３６を有することも、セグメント間の同じ角度６３４を用いて方向を反転することも必要でない。経路の少なくとも幾つかの隣接するセグメントがその双方の端部において合わせて接合されない場合がある。むしろ、幾つかの場合には、導電性素子は、導電性パッドのために設定された規定のエリア内で「蛇行する」振子様経路を有することができる。ここで、経路のセグメントは、長さが変動することができ、セグメント間の変動する角度を有することができる。導電性素子５３２及び６３２の場合、それぞれが、一般的に導電性素子５３２及び６３２それぞれの最も外側のエッジによって画定される概ね正方形形状の境界内のそれぞれの面５２２、６２２の面積の約７５パーセント未満を占有することができる。本発明によれば、導電性素子の任意の他の形状又は構成を実現してパッドを形成することができる。本発明の１つの利点は、上記境界内に配置された導電性素子の任意のパターンを有するパッドの全体的な外側境界を画定することができることである。このため、導電性素子は、正確なパターンを必要としないが、パッドとしてのその全体構造に起因して効果的である。図３に示すような導電性素子１３２はその経路に沿って導電性素子１３２自体に重なることも交差することもない。図１１に示される実施形態等の代替的な実施形態では、第１の構成要素４０５の導電性素子４３２は、面４２２の１つ以上のエリアにおいて導電性素子４３２に重なるか又は交差する場合がある。

パッド１３４を形成する別の方法では、導電性材料を誘電体領域１２０の面１２２及び溝１２４の少なくとも一部分の上に重ねて堆積することができる。そして、面１２２の少なくとも一部分の上に重なる導電性材料の幾らかを除去して誘電体領域１２０の面１２２を露出させることができる。

導電性パッド１３４を形成した後、図８及び図９に示すように、導電性結合材料１４０を少なくとも部分的にパッド１３４の上に重ねて堆積することができる。好ましくは３００℃未満の融解温度を有し、はんだ材料とすることができる導電性結合材料１４０が、少なくともパッド１３４の最も外側のエッジ間を延在し、図８に示すように、面１２２に垂直な方向から見たときにパッド１３４を全体的に覆うことができる。導電性結合材料１４０は導電性パッド１３４に接合され、導電性素子１３２のセグメント１３６、１３８間の誘電体領域１２０の部分１３７をブリッジする。これは図３において、より明確に示される。図１０に示される第２の構成要素１０７は、結合材料１４０を通じてパッド１３４に接合された端子１０８を含む。結合材料１４０は第１の構成要素１０５を第２の構成要素１０７と組み立てる前にパッド１３２に直接塗布することができる一方、結合材料１４０は第２の構成要素１０７の端子１０８のみに代わりに塗布することもできるし、構成要素を合わせて組み立てる前にパッド１３２及び端子１０８のそれぞれに対し別個に塗布することもできる。

導電性素子１３２が面１２２の上の或る高さまで延在する図９に示すように、導電性素子１３２は誘電体領域１２０の面１２２の上に露出される露出した上面１４４と、上面１４４と面１２２との間に延在する露出した「垂直面」１４２と、を備える。「垂直面」１４２は、上面１４４から離れるように延在するエッジ面であるが、上面１４４及び誘電体領域面１２２に対し垂直方向又は法線方向にあってもなくてもよい。結合材料１４０は上面１４４及び垂直面１４２と接触する。代替的な実施形態では、図５及び図６に示す実施形態のように、結合材料は、導電性素子及び面と異なる形で接触する。図５では、上面２４４は、誘電体領域２２０の面２２２と実質的に同一平面である。このため、結合材料は、導電性素子２３２の上面２４４及び面２２２と実質的に平面の接触面を有する。図６では、面３２２の下に配置される導電性素子３３２の上面３４４とともに、結合材料は、導電性素子３３２の上面３４４と誘電体領域３２０の面３２２との間に露出された溝３２４の垂直面３４８にも接触する。結合材料が接触することができる表面積が大きいほど、結合材料と第１の構成要素との間の接着が強まることが理解されよう。さらに、ニッケル、金、又は別の金属を含む表面層は、上面１４２、エッジ面１４４等のパッド１３４の１つ以上の面においてめっきするか又は他の形で露出させることができる。

本発明によれば、第１の構成要素の実施形態は、単一の誘電体領域からなることができるか、誘電体領域の基礎となる基板を含むことができるか、又は積み重なって形成された２つ以上の誘電体領域若しくは誘電体層を含むことができる。誘電体領域は、誘電体材料の２つ以上の積層を含むことができ、そのうちの少なくとも２つの隣接する層が異なる材料を含む。誘電体領域は通常、中でも、任意の形態の二酸化ケイ素等の１つ以上の誘電体材料、他の誘電体シリコン化合物、高分子材料、又はセラミック材料等の他の無機誘電体材料を含む。本発明による基板は通常、本質的に単結晶半導体材料からなる。単結晶半導体材料は、例えば、シリコン、シリコンと別の材料との合金、中でもガリウムひ素等の１つ以上のＩＩＩ−Ｖ半導体化合物、又は１つ以上のＩＩ−ＶＩ半導体化合物等である。特定の実施形態では、基板は、表面のアクティブ半導体デバイス層を裏面のバルク半導体領域と分離する埋込み酸化物（「ＢＯＸ」）層を含むシリコンオンインシュレータ基板とすることができる。

図７に示す一実施形態では、基板１１０は裏面１１２と表面１１４との間に延在する開口部１１６と、表面１１４に配置された複数の導電性素子１１８とを備える。導電性素子１３２は、基板１１０内の開口部１１６及び誘電体領域１２０内の隣接する開口部を通って延在することによって、パッド１３４を導電性素子１１８のうちの少なくとも１つと電気的に接続する。溝１２４の少なくとも一部分が開口部１１６の内面に沿って延在することができ、導電性素子１３２が溝１２４の一部分の中を延在することができる。

第１の構成要素７０５の別の実施形態が図１５〜図１８に示されており、チップ７１０とチップ７１０の上面の上に重なるパッシベーション層７０３とを備える。ボンドパッド７５０が、露出した面を有する誘電体領域であるパッシベーション層７０３の露出した面７０４上に配置される。導電性パッド７３４も上記で説明したように面７０４上に形成される。トレース７５２がチップ７５０と電気的に接続され、面７０４に沿って延在し、パッド７３４の一部分と電気的に接続する。トレース７５２は上記で概説したようなプロセス中にパッド７３４と連結して形成することもできるし、パッド７３４が形成された後にチップ７５０をパッド７３４と電気的に接続するように形成することもできる。図１５に示すように、トレース７５２が配置される位置に複数のトレースを同様に又は代替的に位置決めすることができる。

パッド７３４は、例えば図１０を参照して上記で説明したように、チップ７５０とチップに接合することができる外部構成要素との間の電気接続を可能にする。それに関して、図１７に示すように、フォトリソグラフィ法を用いること等によって、パッシベーション層７０３及びトレース７５２の上に重なるはんだマスク７５６を堆積することができる。このため、パッド１３２は露出したままにされ、導電性結合材料７４０（図１８）によって覆うことができる。次に、図１０に示された方法と同様の方法で、結合材料７４０を通じてチップ７５０に別の構成要素を電気的に接続することができる。代替的に、上に結合材料を有する端子を有する第２の構成要素をパッド７３４に接合して電気接続を形成することができる。

本発明による第１の構成要素８０５を形成する別の方法を示す更なる実施形態が図１９〜図２２に示されている。マンドレル８６０の平面８６２又は他のタイプのリードフレーム上に導電性パッド８３４（図１９及び図２０）が形成される。パッド８３４が、上記で検討したのと同様の構成でめっきされた導電性素子として形成される。そして、マンドレル８６０は誘電体領域８２０に隣接して位置決めされ、パッド８３４が誘電体領域８２０（図２１）の面８２２に隣接するようにされる（図２１）。パッド８３４を誘電体領域８２０に埋め込む力がマンドレル８６０に加えられる。誘電体領域８２０は、少なくとも部分的に硬化することができる。そして、マンドレル８６０は除去され、結果として得られる第１の構成要素８０５（図２２）は上記で説明した実施形態におけるものに類似している。

或る特定の実施形態では、マンドレル８６０は１つ以上の金属シートで構成することができ、マンドレル８６０を除去するステップは、各金属シートをエッチング除去してパッド８３４を露出させることによって行われる。他の実施形態では、誘電体領域８２０は予め形成されない場合があり、むしろ、誘電体材料がマンドレル８６０の面８６２に堆積され、そしてマンドレル８６０が除去されて第１の構成要素８０５が形成される場合がある。

本明細書に記載の実施形態のうちの任意のもの又は全てにおいて、上述したような又は上記で説明した技法に従って形成された螺旋経路導電性パッド又は振子様経路導電性パッドを有する第１の構成要素を、上述したように導電性パッドの面に接触しかつ第２の構成要素の端子に接触する導電性結合材料を用いて、第２の構成要素に接合するか又は電気的に接続することができる。結合材料は、導電性パッドの少なくとも２つの隣接するセグメント間で誘電体領域の面の一部分をブリッジする。第１の構成要素を第２の構成要素と組み立てる前に、結合材料をそのような導電性パッドに塗布することができ、その場合、導電性パッド上の結合材料は、第１の構成要素と第２の構成要素との間に接合による接続又は導電性接続の一部を形成することになる。代替的に、第１の構成要素及び第２の構成要素を組み立てる前に、第２の構成要素の端子に結合材料を塗布し、そのような導電性パッドには塗布しないことができる。組立てステップ中、第２の構成要素の端子からの結合材料は導電性パッドの面上に流れ、そして、少なくとも２つの隣接するセグメント間の誘電体領域の面の一部分をブリッジすることになる。１つの例では、導電性接合部は、はんだ等のボンドメタルを、ボンドメタルを流すのに十分な温度まで過熱することによって形成することができ、このときボンドメタルは、そのようなパッドの面と、その面と並置された第２の構成要素の端子とを接触させる。そして、ボンドメタルは再び再固化して導電性接合部を形成する。別の例では、そのような導電性パッド及び第２の構成要素の端子に結合材料を別個に塗布することができ、そして、第１の構成要素及び第２の構成要素を上記で説明するように合わせて接合することができる。

本発明よる第１の構成要素は、誘電体領域の面に隣接する複数のアクティブな半導体デバイスを有する超小型電子素子とすることができる。代替的な実施形態では、第１の構成要素は、その面において複数のコンタクトを有する超小型電子素子とすることができ、導電性パッドを複数のコンタクトのうちの少なくとも１つと電気的に接続するトレースを更に含みうる。更に他の実施形態では、第１の構成要素は面において複数のコンタクトを有する超小型電子素子とすることができ、導電性パッドは複数のコンタクトのうちの少なくとも１つと電気的に接続することができる。

本発明の或る特定の実施形態では、基板は本質的に多結晶半導体材料からなり、基板の上に重なる誘電体領域は、基板の傾斜した面の輪郭に一致する誘電体材料の層を含む。代替的な実施形態では、基板は、本質的に誘電体材料からなることもできるし、本質的に導電性材料からなる領域を含み、導電性材料の領域の上に誘電体領域が重なることもできる。

フォトリソグラフィの代替としてレーザを用いて導電性素子を形成することによって、素子のレイアウトをより容易に変更することを可能にすることができる。この方法を用いると、レーザの動きによって導電性素子の形状及び寸法が決まるので、レイアウトの変更は、レーザの動きを制御するコンピュータプログラムに対する変更しか必要としなくてよい。これは、フォトリソグラフィによってトレースを形成するのに用いられるフォトマスクを作製及び検証するのに必要な時間及び費用と対照をなす。

上記で説明した実施形態は、例えば経路を定義するのにレーザを用いる直接書込み法等によって形成される溝及び穴を含みうる。一方、他の方法を用いて本発明によるそのような特徴部を形成することができる。機械的フライス加工を利用することができる。フライス加工では、ハンマと呼ぶことができる小さな直径の素子が、存在する場合に犠牲層と誘電体領域とを繰り返し叩打し、そのような材料を緩めて除去し、溝又は穴を形成する。利用することができる別の方法は金属ステンシルと合わせたサンドブラスト技法である。金属ステンシルは犠牲層及び／又は誘電体領域の上に重なるように位置決めされ、導電性素子の所望の最終パターンに従って形状付けられた開口部を含む。サンドブラスト技法は、砂ベースの材料を、その砂ベースの材料が開口部を通じて露出したエリア内の犠牲層及び／又は誘電体領域を叩打するような方向で誘電体領域に向けることによって用いられる。それによって、１つ以上の溝が誘電体領域内に形成される。機械的フライス加工及びサンドブラストのこれらの特定の技法は、フォトマスクを通じたフォトレジストの露出を用いたパターニングに主に基づくものではないので、「非リソグラフィ技法」とみなすことができる。そのようなパターニング技法及びその技法を用いて形成することができる他の構造の説明は、２０１０年７月２３日に出願された、本発明の譲渡人に譲渡された米国特許出願第１２／８４２，６６９号に見出すことができ、その開示内容は引用することにより本明細書の一部をなすものとする。本発明による構造を構築する方法の残りのステップは上記で示したとおりである。

１つの実施形態では、本明細書において開示した方法は、ラスタリング等の既存の方法によって形成されたものよりも優れた平面性を有するパッドの上面を達成することができる。本発明によるパッドは通常、間隙によって分離されたセグメントを含むので、上面の平面性は、同一平面上にあるか又は単一平面を実質的に定義する隣接するセグメントの上面によって達成することができる。

犠牲層を除去する或る特定の方法は、犠牲層が本質的に、より不安定となることを必要とすることに留意されたい。例えば、上記で説明したサンドブラスト技法は、より多くの不安定な犠牲層を用いてより効率的に実行することができ、それによって砂ベースの材料は犠牲層に埋め込まれず、むしろ犠牲層を破壊して除去することになる。

上記で検討した特定の実施形態では、結果として得られるアセンブリは、アクティブな回路素子、例えば中でもトランジスタ、ダイオード、又は他の超小型電子デバイス若しくは微小電気機械デバイスを内部に有する超小型電子ユニットとすることができるか又はそれを含むことができ、上記で説明したような１つ以上の技法によって、例えば非フォトリソグラフィ技法でも形成されたトレースを有することができる。また、上記で検討した或る特定の実施形態では、結果としてのアセンブリは、上記で説明したように形成されたトレースを有するが内部にアクティブな回路素子を有しない半導体材料又は誘電体材料の少なくとも一方の基板を有するインタポーザ構造とすることができるか又はそれを含みうる。そのような実施形態によるインタポーザ構造又は構成要素は、例えば超小型電子素子、基板、又は回路パネル等の１つ以上の外部構成要素との相互接続のために、１つ以上の表面及び裏面において露出した導電性素子を有することができる。

上記で検討した特定の実施形態では、結果として得られるアセンブリは、アクティブな回路素子、例えば中でもトランジスタ、ダイオード、又は他の超小型電子デバイス若しくは微小電気機械デバイスを内部に有する超小型電子ユニットとすることができるか又はそれを含むことができ、上記で説明したような１つ以上の技法によって形成されたトレースを有する。また、上記で検討した或る特定の実施形態では、結果としてのアセンブリは、上記で説明した１つ以上の方法によって形成されたトレースを有するが内部にアクティブな回路素子を有しない半導体材料又は誘電体材料の少なくとも一方の基板を有するインタポーザ構造とすることができるか又はそれを含みうる。そのような実施形態によるインタポーザ構造又は構成要素は、例えば超小型電子素子、基板、又は回路パネル等の１つ以上の外部構成要素との相互接続のために、１つ以上の表面及び裏面において露出した導電性素子を有することができる。

上述した構造は、並外れた３次元相互接続機能を提供する。これらの機能を任意のタイプのチップで使用することができる。単に例として、チップの以下の組合せを、上述したような構造に含めることができる。すなわち、（ｉ）プロセッサ及びプロセッサと使用されるメモリ、（ｉｉ）同じタイプの複数のメモリチップ、（ｉｉｉ）ＤＲＡＭ及びＳＲＡＭ等の多様なタイプの複数のメモリチップ、（ｉｖ）画像センサ及びセンサからの画像を処理するために使用される画像プロセッサ、（ｖ）特定用途向け集積回路（「ＡＳＩＣ」）及びメモリである。上述した構造を、多様な電子システムの構成で利用することができる。例えば、本発明の更なる実施形態によるシステム９００は、他の電子構成要素９０８及び９１０とともに上述したような構造９０６を含む。説明した例では、構成要素９０８は半導体チップであり、構成要素９１０が表示画面であるが、他の任意の構成要素を使用することができる。当然ながら、例示を明確にするために図２３には２つの追加の構成要素のみを示すが、本システムは、任意の数のこのような構成要素を含みうる。上述した構造９０６を、例えば、複合チップ、又は複数のチップを組み込んだ構造とすることができる。更なる変形形態では、両方を提供することができ、任意の数のこのような構造を使用することができる。構造９０６並びに構成要素９０８及び９１０は、破線で概略的に示す共通ハウジング９０１内に取り付けられ、必要に応じて互いに電気的に相互接続されて所望の回路を形成する。図示する例示的なシステムでは、システムは、可撓性印刷回路基板等の回路パネル９０２を含み、回路パネルは、構成要素を互いに相互接続する多数の導体９０４を含み、それらのうちの１つのみを図２３に示す。しかしながら、これは単に例示的なものであり、電気接続をもたらす任意の適切な構造を使用することができる。ハウジング９０１は、例えば携帯電話又は携帯情報端末における使用可能なタイプの携帯型ハウジングとして示されており、画面９１０は、ハウジングの表面に露出している。構造９０６が、撮像チップ等の感光素子を含む場合、光を構造に誘導するために、レンズ９１１又は他の光学デバイスも提供することができる。この場合もまた、図２３に示す簡略化システムは、単に例示的なものであり、上述した構造を用いて、デスクトップコンピュータ、ルータ等、一般に固定構造とみなされるシステムを含む他のシステムを作製することができる。

本発明は特定の実施形態を参照しながら本明細書において説明されてきたが、これらの実施形態は本発明の原理及び応用形態を例示するにすぎないことを理解されたい。そのため、添付の特許請求の範囲によって規定されるような本発明の趣旨及び範囲から逸脱することなく、例示的な実施形態に数多くの変更を加えることができること、及び他の構成を考案することができることを理解されたい。

本発明は、限定ではないが、アセンブリ、及び基板上に導電性素子を提供する方法を含む幅広い産業上の利用可能性を享受する。

Claims (68)

1. アセンブリであって、
   露出した面を有する誘電体領域を含む第１の構成要素と、
   前記第１の構成要素と第２の構成要素との電気的相互接続を可能にする前記面における導電性パッドであって、該導電性パッドは導電性素子によって画定され、該導電性素子は前記面に沿った振子様経路又は螺旋経路のうちの少なくとも一方に少なくとも一部分が延在し、前記経路の少なくとも３つのセグメントに理論直線が交差するようになっており、前記導電性素子の少なくとも２つの隣接セグメントは、前記導電性素子によって覆われていない前記面の一部分によって分離され、前記導電性素子は、前記面から該面の上の或る高さの上面まで延在し、該高さの少なくとも１０倍の前記面に沿った長さを有する、導電性パッドと、
   前記導電性パッドに接合された、３００℃未満の融解温度を有する導電性結合材料であって、前記少なくとも２つの隣接セグメント間で前記面の前記露出した部分をブリッジする、導電性結合材料と
   を備えてなり、
   前記導電性素子は前記上面から離れるように延在するエッジ面を有し、前記導電性結合材料は前記導電性素子の前記上面及び前記エッジ面に接触するものである、アセンブリ。
2. 前記結合材料を通じて前記導電性パッドに接合された端子を有する前記第２の構成要素を更に備える、請求項１に記載のアセンブリ。
3. 前記導電性素子の前記経路は、該経路自体に重なることも交差することもない、請求項１に記載のアセンブリ。
4. 前記導電性素子の前記経路は、該経路自体に重なるか又は交差するかのうちの少なくとも一方となる、請求項１に記載のアセンブリ。
5. 前記導電性素子は、前記パッドの最も外側のエッジによって画定された円形の境界内の前記誘電体領域の前記面の面積の７５パーセント未満を占める、請求項１に記載のアセンブリ。
6. 前記第１の構成要素は基板面を有する基板を更に備え、前記誘電体領域は前記基板面の上に少なくとも部分的に重なる、請求項１に記載のアセンブリ。
7. 前記基板面は前記基板の上面であり、前記基板は、前記上面から離れた底面と、前記上面と前記底面との間に延在する開口部と、前記底面に配置された第２の導電性素子とを更に有し、前記パッドは前記基板の前記開口部及び前記誘電体領域の開口部を通って前記第２の導電性素子に電気的に接続される、請求項６に記載のアセンブリ。
8. 前記誘電体領域の前記面は前記第１の構成要素の前記露出した面に露出しており、前記第１の構成要素は、前記露出した面から離れた底面と、前記上面と前記底面との間に延在する開口部と、前記底面に配置された第２の導電性素子とを更に有し、前記パッドは、前記第１の構成要素の前記開口部及び前記誘電体領域の開口部を通って前記第２の導電性素子に電気的に接続される、請求項１に記載のアセンブリ。
9. 前記露出した面は裏面であり、前記第１の構成要素は前記裏面から離れた表面と、前記表面と前記裏面との間に延在する開口部とを有し、前記導電性素子は前記裏面に露出され、前記導電性素子の少なくとも一部分が前記開口部の内面に沿って延在する、請求項１に記載のアセンブリ。
10. 前記第１の構成要素は前記表面において少なくとも１つのコンタクトを有し、前記少なくとも１つのコンタクトと前記導電性素子との間の電気的な接続は前記開口部を通じて行われる、請求項９に記載のアセンブリ。
11. 前記第１の構成要素は、前記表面に隣接した複数のアクティブな半導体デバイスを有する超小型電子素子である、請求項１０に記載のアセンブリ。
12. 前記第１の構成要素は、前記面において複数のコンタクトを有する超小型電子素子であり、前記導電性パッドを前記複数のコンタクトのうちの少なくとも１つと電気的に接続するトレースを更に備える、請求項１に記載のアセンブリ。
13. 前記第１の構成要素は上に複数のトレースを有する誘電体素子であり、前記導電性パッドは前記トレースのうちの少なくとも１つに電気的に接続される、請求項１に記載のアセンブリ。
14. 前記面は第１の面であり、前記第１の構成要素は前記第１の面から離れた第２の面において複数のコンタクトを有する超小型電子素子であり、前記導電性パッドは前記複数のコンタクトのうちの少なくとも１つに電気的に接続される、請求項１に記載のアセンブリ。
15. 前記結合材料ははんだである、請求項１に記載のアセンブリ。
16. 前記パッドはニッケル又は金のうちの少なくとも一方を含む表面層を含み、前記結合材料が該表面層に接触している、請求項１に記載のアセンブリ。
17. 請求項１に記載のアセンブリを備え、１つ以上の他の電子構成要素が前記アセンブリに電気的に接続される、システム。
18. ハウジングと、前記アセンブリと、前記ハウジングに実装された前記他の電子構成要素とを更に備える、請求項１７に記載のシステム。
19. アセンブリであって、
    露出した面を有する誘電体領域を含む第１の構成要素と、
    前記面に沿って延在し、少なくとも一部分が前記面に沿って湾曲した経路内に延在する連続した溝であって、前記面の下に配置された床面を有する、連続した溝と、
    前記第１の構成要素と第２の構成要素との電気的相互接続を可能にする前記面において露出した導電性パッドであって、該導電性パッドは導電性素子によって画定され、該導電性素子は前記溝によって少なくとも部分的に画定された断面寸法を有し、前記溝の前記床面から該床面の上の或る高さまで延在し、前記面に沿った振子様経路又は螺旋経路のうちの少なくとも一方に少なくとも一部分が延在し、前記経路の少なくとも３つのセグメントに理論直線が交差するようになっており、前記導電性素子は、前記誘電体領域の前記面の露出した部分によって分離された少なくとも２つの隣接セグメントを有し、前記導電性素子は前記高さの少なくとも１０倍の前記面に沿った長さを有する、導電性パッドと、
    前記導電性パッドに接合された、３００℃未満の融解温度を有する導電性結合材料であって、前記少なくとも２つの隣接セグメント間で前記面の前記露出した部分をブリッジする、導電性結合材料と
    を備えてなる、アセンブリ。
20. 前記第１の構成要素はその前記面における複数のコンタクトと該面に隣接した複数のアクティブな半導体デバイスとを有する超小型電子素子であり、前記アセンブリは前記導電性パッドを前記複数のコンタクトのうちの少なくとも１つと電気的に接続するトレースを更に備える、請求項１９に記載のアセンブリ。
21. 前記第１の構成要素はその上に複数のトレースを有する誘電体素子であり、前記導電性パッドは前記トレースのうちの少なくとも１つと電気的に接続される、請求項１９に記載のアセンブリ。
22. 前記面は第１の面であり、前記第１の構成要素は前記第１の面から離れた第２の面における複数のコンタクトと該第２の面に隣接する複数のアクティブな半導体デバイスとを有する超小型電子素子であり、前記導電性パッドは前記複数のコンタクトのうちの少なくとも１つと電気的に接続される、請求項１９に記載のアセンブリ。
23. 前記第２の構成要素を更に備え、前記結合材料は前記導電性パッドを前記第２の構成要素の端子と接合している、請求項１９〜２２のいずれかに記載のアセンブリ。
24. 前記結合材料ははんだである、請求項１９に記載のアセンブリ。
25. 前記第１の構成要素は前記表面と前記裏面との間に延在する開口部を含み、前記導電性素子の少なくとも一部分が前記開口部の内面に沿って延在し、前記溝の少なくとも一部分が前記内面に沿って延在し、前記導電性素子は前記溝の前記部分内に延在する、請求項１９に記載のアセンブリ。
26. 前記少なくとも１つのコンタクトと前記導電性素子との間の電気接続は前記開口部を通じて行われる、請求項２５に記載のアセンブリ。
27. 前記導電性素子の前記高さは、前記誘電体領域の前記床面と前記面との間の距離よりも大きい、請求項１９に記載のアセンブリ。
28. 前記導電性素子の前記高さは、前記誘電体領域の前記床面と前記面との間の距離以下である、請求項１９に記載のアセンブリ。
29. 前記パッドの最も外側のエッジが前記面に対して円形又は正方形の形状の境界を画定する、請求項１９に記載のアセンブリ。
30. 前記導電性素子の前記経路は、該経路自体に重なることも交差することもない、請求項２９に記載のアセンブリ。
31. 前記導電性素子の前記経路は、該経路自体に重なるか又は交差するかのうちの少なくとも一方となる、請求項２９に記載のアセンブリ。
32. 前記導電性素子は、前記境界内の前記面の表面積の７５パーセント未満を占める、請求項２９に記載のアセンブリ。
33. 前記導電性素子の前記高さは前記床面と前記面との間の距離よりも大きく、それによって前記導電性素子は前記誘電体領域の前記面において露出した上面と該上面から離れるように延在するエッジ面とを有し、前記結合材料は前記導電性素子の前記上面及び前記エッジ面に接触する、請求項１９に記載のアセンブリ。
34. 前記パッドはニッケル又は金の少なくとも一方を含む表面層を含む、請求項１９に記載のアセンブリ。
35. 前記誘電体領域の前記面は前記第１の構成要素の前記露出した面において露出され、前記第１の構成要素は前記露出した面と反対側の底面を更に有し、前記露出した面と前記底面との間に開口部が延在し、前記底面の上に第２の導電性素子が重なり、前記パッドは前記第１の構成要素内の前記開口部及び前記誘電体領域内の開口部を通じて前記第２の導電性素子に電気的に接続される、請求項１９に記載のアセンブリ。
36. 前記誘電体領域ははんだマスクを含む、請求項１９に記載のアセンブリ。
37. 前記誘電体領域は高分子材料である、請求項１９に記載のアセンブリ。
38. 前記誘電体領域は無機材料である、請求項１９に記載のアセンブリ。
39. 前記誘電体領域は誘電体材料の２つ以上の積層を含み、そのうちの少なくとも２つの隣接する層が異なる材料を含む、請求項１９に記載のアセンブリ。
40. 請求項１９に記載のアセンブリを備え、１つ以上の他の電子構成要素が前記アセンブリに電気的に接続される、システム。
41. ハウジングと、前記アセンブリと、前記ハウジングに実装された前記他の電子構成要素とを更に備える、請求項４０に記載のシステム。
42. 第１の構成要素上に導電性構造を形成する方法であって、
    （ａ）第１の構成要素の誘電体領域の一部分を除去することによって、該誘電体領域の露出した面に沿って延在する連続した溝を形成するステップであって、前記溝は少なくとも一部分が湾曲した経路内に延在し、前記溝は前記面の下に配置された床面を有する、連続した溝を形成するステップと、
    （ｂ）前記第１の構成要素と第２の構成要素との電気的相互接続を可能にする前記面において露出した導電性パッドを形成するステップであって、該導電性パッドは導電性素子によって画定され、該導電性素子は、前記溝の前記経路によって少なくとも部分的に画定された断面寸法及び経路を有し、前記溝の前記床面から該床面の上の或る高さまで延在し、前記導電性素子は、前記面に沿った振子様経路又は螺旋経路のうちの少なくとも一方に少なくとも一部分が延在し、理論直線が前記経路の少なくとも３つのセグメントに交差するようになっており、前記導電性素子は、前記面の一部分によって分離された少なくとも２つの隣接セグメントを有し、前記導電性素子は前記高さの少なくとも１０倍の前記面に沿った長さを有し、前記導電性素子は少なくとも部分的に前記溝内に埋め込まれる、導電性パッドを形成するステップと、
    （ｃ）以下のステップのうちの少なくとも一方、すなわち、
    ３００℃未満の融解温度を有する導電性結合材料を前記導電性パッドに塗布するステップであって、前記導電性結合材料は前記少なくとも２つの隣接セグメント間で前記面の前記露出した部分をブリッジする、塗布するステップ、又は
    前記構成要素を前記第２の構成要素と組立てるステップであって、３００℃未満の融解温度を有する導電性結合材料が前記導電性パッドを前記第２の構成要素の導電性パッドと接合し、前記導電性結合材料は前記少なくとも２つの隣接セグメント間で前記誘電体領域の前記面の前記露出した部分をブリッジする、組立てるステップのうちの少なくとも一方を実行するステップと
    を含んでなる、第１の構成要素上に導電性構造を形成する方法。
43. 前記導電性素子の前記高さは前記床面と前記面との間の距離よりも大きい、請求項４２に記載の方法。
44. 前記導電性素子は、前記誘電体領域の前記面に平行な露出した上面と、該導電性素子の前記上面と前記誘電体領域の前記面との間に延在する露出した垂直面とを備え、前記結合材料は前記導電性素子の前記上面及び前記垂直面と接触する、請求項４３に記載の方法。
45. 前記導電性素子の前記高さは、前記床面と前記面との間の距離以下である、請求項４２に記載の方法。
46. 前記床面と前記面との間の距離は前記導電性素子の幅よりも大きい、請求項４２に記載の方法。
47. 前記ステップ（ｂ）は、前記導電性素子が該導電性素子自体に重なることも交差することもないように該導電性素子を形成することを含む、請求項４２に記載の方法。
48. 前記ステップ（ｂ）は、前記導電性素子が該導電性素子自体に重なるか又は交差するかのうちの少なくとも一方となるように該導電性素子を形成することを含む、請求項４２に記載の方法。
49. 前記ステップ（ｃ）は、前記溝の少なくとも前記床面の上に重なる触媒層を形成することと、前記触媒層が存在するエリア上に金属を選択的に堆積することであって、前記導電性素子を形成することとを含む、請求項４２に記載の方法。
50. 前記結合材料は、少なくとも前記第１の構成要素の前記パッドの前記最も外側のエッジ間に延在する、請求項４２に記載の方法。
51. 前記ステップ（ｂ）は、前記第１の構成要素の前記パッドの面において露出したニッケル又は金のうちの少なくとも一方を含む表面層をめっきすることを含む、請求項４２に記載の方法。
52. 前記第１の構成要素は第２の領域を含み、前記ステップ（ａ）及び前記ステップ（ｂ）が実行されるとき、前記誘電体領域は前記第２の領域の上に重なる、請求項４２に記載の方法。
53. 前記基板は前記上面と反対側の底面と、前記上面と前記底面との間を延在する開口部と、下側の面の上に重なる導電性素子とを有し、前記第１の構成要素の前記パッドは前記基板内の前記開口部及び前記誘電体領域内の隣接する開口部を通じて前記導電性素子に電気的に接続される、請求項５２に記載の方法。
54. 前記ステップ（ａ）は、レーザを少なくとも前記面に向けて方向付けて前記誘電体領域の前記部分を焼灼すること、機械的フライス加工、又はサンドブラストのうちの少なくとも１つを含む処理によって実行される、請求項４２に記載の方法。
55. 前記ステップ（ｂ）は、少なくとも１つの開口部を有する金属ステンシルを前記誘電体領域の上に重なるように位置決めすることと、前記少なくとも１つの開口部を通じて露出した前記誘電体領域の前記部分をサンドブラストによって除去することとを含む、請求項４２に記載の方法。
56. 前記ステップ（ｂ）は、機械的フライス加工によって前記誘電体領域の一部分を除去することを含む、請求項４２に記載の方法。
57. 前記ステップ（ｂ）は、前記誘電体領域の前記面と前記溝の少なくとも一部分との上に重なる導電性材料を堆積することと、前記面の少なくとも一部分の上に重なる前記導電性材料を除去することであって、前記誘電体領域の前記面を露出することとを含む、請求項４２に記載の方法。
58. 前記ステップ（ｃ）は、前記導電性パッドに前記結合材料を塗布することを含み、該結合材料は、前記少なくとも２つの隣接セグメント間で前記面の前記露出した部分をブリッジする、請求項４２に記載の方法。
59. 前記ステップ（ｃ）は、前記構成要素を前記第２の構成要素と組立てることを含み、前記結合材料は前記導電性パッドを前記第２の構成要素の前記導電性パッドと接合し、前記結合材料は前記少なくとも２つの隣接するセグメント間の前記誘電体領域の前記面の前記露出した部分をブリッジする、請求項４２に記載の方法。
60. 第１の構成要素アセンブリを形成する方法であって、
    （ａ）マンドレルの平面上に導電性パッドをめっきするステップであって、前記導電性パッドは導電性素子によって画定され、該導電性素子は前記面に沿って延在し、前記面に沿って湾曲した経路に少なくとも一部分が延在する、めっきするステップと、
    （ｂ）前記導電性パッドを少なくとも部分的に誘電体材料に埋め込むステップと、
    （ｃ）前記マンドレルを除去するステップであって、誘電体領域と該誘電体領域の面において露出した前記導電性パッドとを有する第１の構成要素を形成し、該第１の構成要素と第２の構成要素との電気的相互接続を可能にし、該導電性パッドの前記導電性素子は、前記誘電体領域の前記面に沿った振子様経路又は螺旋経路のうちの少なくとも一方に少なくとも一部分が延在し、理論直線が前記経路の少なくとも３つのセグメントに交差するようになっており、前記導電性素子は、前記誘電体領域の前記面の一部分によって分離された該導電性素子の少なくとも２つの隣接セグメントを有し、前記誘電体領域の前記面の少なくとも一部分が前記少なくとも２つのセグメント間で露出され、前記導電性素子は前記高さの少なくとも１０倍の前記誘電体領域の前記面に沿った長さを有する、除去するステップと、
    （ｄ）以下のステップのうちの少なくとも一方、すなわち、
    ３００℃未満の融解温度を有する導電性結合材料を前記導電性パッドに塗布するステップであって、前記導電性結合材料は前記少なくとも２つの隣接セグメント間で前記面の前記露出した部分をブリッジする、塗布するステップ、又は
    前記構成要素を前記第２の構成要素と組立てるステップであって、３００℃未満の融解温度を有する導電性結合材料が前記導電性パッドを前記第２の構成要素の導電性パッドと接合し、前記導電性結合材料は前記少なくとも２つの隣接セグメント間で前記誘電体領域の前記面の前記露出した部分をブリッジする、組立てるステップのうちの少なくとも一方を実行するステップと
    を含んでなる、第１の構成要素アセンブリを形成する方法。
61. 前記マンドレルは金属シートを含み、前記ステップ（ｃ）は前記金属シートをエッチングすることであって、前記第１の構成要素の前記パッドを露出させることを含む、請求項６０に記載の方法。
62. 前記ステップ（ｂ）は、前記第１の構成要素の前記導電性パッドを、前記誘電体材料を含む少なくとも部分的に硬化した誘電体領域内に埋め込むことを含む、請求項６０に記載の方法。
63. 前記ステップ（ｂ）は、前記誘電体材料を堆積することであって、前記第１の構成要素の前記導電性パッドの少なくとも一部分と接触させることを含む、請求項６０に記載の方法。
64. 前記ステップ（ｄ）は、前記導電性パッドに前記結合材料を塗布することを含み、該結合材料は前記少なくとも２つの隣接セグメント間で前記面の前記露出した部分をブリッジする、請求項６０に記載の方法。
65. 前記ステップ（ｄ）は、前記構成要素を前記第２の構成要素と組立てることを含み、前記結合材料は前記導電性パッドを前記第２の構成要素の前記導電性パッドと接合し、前記結合材料は前記少なくとも２つの隣接するセグメント間の前記誘電体領域の前記面の前記露出した部分をブリッジする、請求項６０に記載の方法。
66. 構成要素アセンブリを形成する方法であって、
    （ａ）導電性パッドを有するリードフレームを設けるステップであって、該導電性パッドは導電性素子によって画定され、該導電性素子は前記面に沿って延在し、前記面に沿って湾曲した経路に少なくとも一部分が延在する、設けるステップと、
    （ｂ）前記リードフレームを少なくとも部分的に誘電体材料に埋め込むステップと、
    ここで、前記導電性パッドは前記構成要素と第２の構成要素との電気的相互接続を可能にするために前記誘電体材料の面において露出され、前記導電性パッドの前記導電性素子は、前記誘電体領域の前記面に沿った振子様経路又は螺旋経路のうちの少なくとも一方に少なくとも一部分が延在し、前記経路の少なくとも３つのセグメントに理論直線が交差するようになっており、前記導電性素子は、前記誘電体領域の前記面の一部分によって分離された該導電性素子の少なくとも２つの隣接セグメントを有し、前記誘電体領域の前記面の少なくとも一部分が前記少なくとも２つのセグメント間で露出され、前記導電性素子は前記高さの少なくとも１０倍の前記誘電体領域の前記面に沿った長さを有し、
    （ｃ）以下のステップのうちの少なくとも一方、すなわち、
    ３００℃未満の融解温度を有する導電性結合材料を前記導電性パッドに塗布するステップであって、前記導電性結合材料は前記少なくとも２つの隣接セグメント間で前記面の前記部分をブリッジする、塗布するステップ、又は
    前記構成要素を前記第２の構成要素と組立てるステップであって、３００℃未満の融解温度を有する導電性結合材料が前記導電性パッドを前記第２の構成要素の導電性パッドと接合し、前記導電性結合材料は前記少なくとも２つの隣接セグメント間で前記誘電体領域の前記面の前記露出した部分をブリッジする、組立てるステップのうちの少なくとも一方を実行するステップと
    を含んでなる、構成要素アセンブリを形成する方法。
67. 前記ステップ（ｃ）は、前記導電性パッドに前記結合材料を塗布することを含み、該結合材料は前記少なくとも２つの隣接セグメント間で前記面の前記露出した部分をブリッジする、請求項６６に記載の方法。
68. 前記ステップ（ｃ）は、前記構成要素を前記第２の構成要素と組立てることを含み、前記結合材料は前記導電性パッドを前記第２の構成要素の前記導電性パッドと接合し、前記結合材料は前記少なくとも２つの隣接するセグメント間の前記誘電体領域の前記面の前記露出した部分をブリッジする、請求項６６に記載の方法。

Images