JP2004349631A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents
半導体装置及びその製造方法、回路基板並びに電子機器 Download PDFInfo
- Publication number
- JP2004349631A JP2004349631A JP2003147847A JP2003147847A JP2004349631A JP 2004349631 A JP2004349631 A JP 2004349631A JP 2003147847 A JP2003147847 A JP 2003147847A JP 2003147847 A JP2003147847 A JP 2003147847A JP 2004349631 A JP2004349631 A JP 2004349631A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- pads
- semiconductor substrate
- semiconductor
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 172
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 78
- 238000000034 method Methods 0.000 claims description 16
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 14
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Casings For Electric Apparatus (AREA)
Abstract
【解決手段】半導体装置は、集積回路12が内部に形成されてなる半導体基板10と、半導体基板10上に形成されてなる複数のパッド14とを含む。パッド14は、相似の位置にあって内側に相似の中心22を有する複数の相似形20の線上に中心が位置するように配列され、それぞれのパッド14は、その中心が他の2つのパッド14の中心を結んだ仮想直線上を避けて配置されてなる。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【0002】
【従来の技術】
【0003】
【特許文献1】
特開平1−261837号公報
【特許文献2】
特開平11−354231号公報
【0004】
【発明の背景】
半導体基板の表面には、パッドが形成されることが一般的である。半導体装置の信頼性を高めるためには、パッドによる半導体基板へのストレスを軽減することが必要である。特に、一方向に大きなストレスがかかる事を防止することができれば、信頼性の高い半導体装置を提供することができる。
【0005】
本発明の目的は、信頼性の高い半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
【0006】
【課題を解決するための手段】
(1)本発明に係る半導体装置は、集積回路が内部に形成されてなる半導体基板と、
前記半導体基板上に、その内部に電気的に接続されるように形成されてなる複数のパッドと、
を含み、
前記複数のパッドは、相似の位置にあって内側に相似の中心を有する複数の相似形の線上に中心が位置するように配列され、
それぞれの前記パッドは、その中心が他の2つの前記パッドの中心を結んだ仮想直線上を避けて配置されてなる。本発明によれば、半導体装置は、パッドが3個以上並ばないように配置された半導体基板を有する。パッドが3個以上並ばないことから、パットが一方向へ与える力が小さい半導体基板を提供することができる。そのため、ストレスが集中しない半導体基板を有する、信頼性の高い半導体装置を提供することができる。
(2)この半導体装置において、
前記パッドは、前記半導体基板の中央部を避けて、周縁部に形成されていてもよい。
(3)この半導体装置において、
前記パッドには第1の貫通穴が、前記半導体基板には前記第1の貫通穴とオーバーラップする第2の貫通穴が、それぞれ形成されてなり、
前記第2の貫通穴の内面に形成された絶縁層と、
前記絶縁層の内側を通り前記半導体基板を貫通する貫通電極と、
をさらに有してもよい。これによれば、半導体基板には、貫通電極が、3個以上並ばないように配置されるため、半導体基板が割れにくくなる。そのため、割れにくい半導体基板を有する信頼性の高い半導体装置を提供することができる。
(4)本発明に係る半導体装置は、スタックされてなる複数の上記半導体装置を有し、
前記複数の半導体装置は、積層されて前記貫通電極を通して電気的接続が図られてなる。本発明によれば、割れにくい半導体基板を有する半導体装置が積層された、信頼性の高い積層型の半導体装置を提供することができる。
(5)本発明に係る回路基板には、上記半導体装置が実装されてなる。
(6)本発明に係る電子機器は、上記半導体装置を有する。
(7)本発明に係る半導体装置の製造方法は、集積回路が内部に形成されてなる半導体基板に、その内部に電気的に接続されるように複数のパッドを形成することを含み、
前記複数のパッドを、相似の位置にあって内側に相似の中心を有する複数の相似形の線上に中心が位置するように配列し、
それぞれの前記パッドを、その中心が他の2つの前記パッドの中心を結んだ仮想直線上を避けるように配置する。本発明によれば、半導体基板には、パッドが、3個以上並ばないように配置される。パッドが3個以上並ばないことから、パッドが一方向へ与える力が小さい半導体基板を製造することができる。そのため、ストレスが集中しない半導体基板を有する、信頼性の高い半導体装置を製造することができる。
(8)この半導体装置の製造方法において、
前記パッドを、前記半導体基板の中央部を避けて、周縁部に形成してもよい。
(9)この半導体装置の製造方法において、
前記パッドには第1の貫通穴を、前記半導体基板には前記第1の貫通穴とオーバーラップする第2の貫通穴を、それぞれ形成すること、
前記第2の貫通穴の内面に絶縁層を形成すること、及び、
前記絶縁層の内側を通り前記半導体基板を貫通する貫通電極を形成することをさらに含んでもよい。これによれば、半導体基板には、貫通電極が、3個以上並ばないように形成されため、半導体基板が割れにくくなる。そのため、割れにくい半導体基板を有する、信頼性の高い半導体装置を製造することができる。
(10)本発明に係る半導体装置の製造方法は、上記方法によって製造された複数の半導体装置を積層し、前記貫通電極を通して電気的接続を図ることを含む。本発明によれば、割れにくい半導体基板を有する半導体装置を積層するため、信頼性の高い積層型の半導体装置を製造することができる。
【0007】
【発明の実施の形態】
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。
【0008】
(第1の実施の形態)
図1(A)〜図2は、本発明を適用した第1の実施の形態に係る半導体装置を説明するための図である。なお、図1(A)は、パッド14の配置を説明するための補助線(相似形20及び相似の中心22)が記載された半導体基板10を示す図である。図1(B)は、図1(A)から該補助線を取り除いた、半導体基板10を示す図である。
【0009】
本実施の形態に係る半導体装置は、半導体基板10を有する。半導体基板10は、半導体チップであってもよい。半導体基板10の内部には集積回路12が形成されてなる(図2参照)。半導体基板10の平面形状は特に限定されず、例えば矩形であってもよい。
【0010】
本実施の形態に係る半導体装置は、複数のパッド14を有する。パッド14は、半導体基板10上に形成されてなる。パッド14は、半導体基板10の内部と電気的に接続するように形成されていてもよい。例えば、パッド14は集積回路12と電気的に接続されていてもよい。あるいは、集積回路12とは電気的に接続されないパッドを含めて、パッド14と称してもよい。パッド14は、アルミニウムで形成されていてもよい。パッド14の平面形状は特に限定されないが、図1(A)及び図1(B)に示すように円形であってもよく、あるいは、矩形(図示せず)であってもよい。また、図1(A)及び図1(B)に示すように、パッド14は、半導体基板10の中央部を避け、周縁部にのみ形成されていてもよい。
【0011】
パッド14は、相似の位置にあって内側に相似の中心22を有する複数の相似形20の線上に中心が位置するように配列されてなる。ここで、2つの図形上の点どうしの間に1対1の対応が付けられ、その対応する点を結ぶ直線が全て1点で交わり、その直線が該1点によって全て同じ比に内分あるいは外分されている場合に、その2つの図形は相似の位置にあるという。また、このとき、直線が交わるその1点を相似の中心という。本実施の形態に係る半導体装置では、上記の関係を有する複数の相似形20の線上に中心が位置するように、パッド14が配置されてなる。なお、本実施の形態に係る半導体装置では、図1(A)に示すように、相似の中心22は、すべての相似形20の内側に存在する。
【0012】
それぞれのパッド14は、その中心が他の2つのパッド14の中心を結んだ仮想直線上を避けて配置されてなる。言い換えると、パッド14は、3個以上のパッドが一直線上に並ばないように配置されてなる。そして、3個以上のパッドが一直線上に並ばないことから、パッド14から半導体基板10に対して一方向への大きな力を与えることを防止することができる。そのため、ストレスが集中しない半導体基板を有する、信頼性の高い半導体装置を提供することができる。
【0013】
半導体基板10には、1層又はそれ以上の層の絶縁膜が形成されていてもよい(図2参照)。該絶縁膜は、半導体基板10におけるパッド14が形成された面上に形成されていてもよい。図2に示す例では、半導体基板10には絶縁膜16,18が形成されている。絶縁膜16上には、パッド14と、集積回路12とパッド14とを電気的に接続する配線(図示せず)が形成されていてもよい。また、絶縁膜16上には、他の絶縁膜18が、パッド14の少なくとも一部を避けて形成されていてもよい。パッド14の表面を覆うように絶縁膜18を形成した後、その一部をエッチングして開口を形成し、該開口からパッド14の一部を露出させてもよい。なお、絶縁膜16は酸化膜によって形成されていてもよい。また、絶縁膜18は、パッシベーション膜と称してもよく、SiN、SiO2、ポリイミド樹脂等で形成してもよい。
【0014】
本発明を適用した第1の実施の形態に係る半導体装置1は、以上のように構成されてなる。なお、本発明を適用した第1の実施の形態に係る半導体装置は、配線基板30をさらに有してもよい(図2参照)。配線基板30には、複数の配線32が形成されてなる。上記半導体装置1は、配線基板30に搭載されていてもよく、パッド14と配線32とが電気的に接続されていてもよい。配線基板30には、複数の外部端子34が形成されていてもよく、これにより、回路基板等に実装しやすい半導体装置100を提供することができる。
【0015】
図2に示すように、半導体基板10(半導体装置1)は、配線基板30にフェースダウンボンディングされてもよく、パッド14と配線32とは、バンプ15を介して電気的に接続されていてもよい。ここで、バンプ15は、パッド14における絶縁膜18から露出する部分に形成されていてもよい。バンプ15は、例えば無電解メッキで形成してもよいし、ワイヤーボンディングによるボールバンプであってもよい。パッド14とバンプ15との間にバンプ金属の拡散防止層として、ニッケル、クロム、チタン等を付加してもよい。
【0016】
また、半導体基板10と配線基板30との間には樹脂層36が形成されていてもよい。樹脂層36は、アンダーフィル材と称してもよい。樹脂層36は、液状またはゲル状で用意される接着剤であってもよいし、シート状で用意される接着シートであってもよい。樹脂層36には、図示しない導電粒子が含まれていてもよく、該導電粒子を介して、バンプ15と配線32とを電気的に接続させてもよい。これにより、電気的な信頼性、及び、外力に対する信頼性の高い半導体装置100を提供することができる。
【0017】
図3には、本発明を適用した実施の形態に係る半導体装置100が実装された回路基板1000を示す。また、本発明を適用した実施の形態に係る半導体装置を有する電子機器として、図4にはノート型パーソナルコンピュータ2000が、図5には携帯電話3000が、それぞれ示されている。
【0018】
以下、本発明を適用した第1の実施の形態に係る半導体装置1の製造方法について説明する。半導体装置1の製造方法は、集積回路12が内部に形成されてなる半導体基板10に、その内部に電気的に接続されるように複数のパッド14を形成することを含む。このとき、複数のパッド14を、相似の位置にあって内側に相似の中心22を有する複数の相似形20の線上に中心が位置するように配列し、それぞれのパッド14を、その中心が他の2つのパッド14の中心を結んだ仮想直線上を避けるように配置する。これにより、信頼性の高い半導体装置を製造することができる。このとき、パッド14は、半導体基板10の中央部を避けて、周縁部に形成してもよい。
【0019】
なお、本発明は、上記実施の形態に限定されるものではなく、種々の変形が可能である。例えば、図6に示すように、半導体基板10は、エリアアレイ状に配置されたパッド40を有してもよい。
【0020】
あるいは、例えば、図7に示すように、半導体基板10は、同心円50の線上に中心が位置するように配列されたパッド52を有してもよい。言い換えると、パッド52は、相似形50の線上に中心が位置するように配列されており、相似形50は円であってもよい。そして、1つの相似形50上に複数のパッド52の中心が位置するように、パッド52が配列されていてもよい。パッド52の配列は特に限定されるものではないが、相似形50上に等間隔に配列されていてもよい。各相似形50に、同数のパッド52が配置されてもよい。例えば、2つの相似形50に、偶数個のパッド52が同数ずつ配置されている場合、パッド52配列の位相をずらすことによって、パッド52を3個以上並ばないように配列してもよい(図7参照)。あるいは、2つの相似形52に、奇数個のパッドが同数ずつ配置されている場合、図8に示すように、パッド54の配列の位相をずらすことによって、あるいは、図9に示すように、パッド56の配列を同位相として、パッドを3個以上並ばないように配置してもよい。なお、相似形50の数、及び、1つの相似形50上に配置されるパッドの数については、これに限定されるものではない。また、それぞれの相似形50上に、異なる数のパッドが配置されていてもよい。
【0021】
以上の変形例で、具体的に説明した内容以外の点については、上述した実施の形態と同じ内容が当てはまり、同じ効果を達成することができる。
【0022】
(第2の実施形態)
以下、本発明を適用した第2の実施の形態に係る半導体装置について説明する。なお、本実施の形態でも、既に述べた内容を可能な限り適用するものとする。
【0023】
図10は、本実施の形態に係る半導体装置の断面の一部拡大図である。本実施の形態に係る半導体装置は、半導体基板60を有する。半導体基板60の内部には、集積回路62が形成されてなる。半導体基板60には、1層又はそれ以上の層の絶縁膜が形成されていてもよい。図10に示す例では、半導体基板60には絶縁膜66,68が形成されている。絶縁膜66,68の内容については、既に述べた絶縁膜16,18の内容を適用することができる。
【0024】
半導体基板60には、複数のパッド70が形成されてなる。パッド70の配置については、既に説明したいずれかの内容を適用してもよい。パッド70には貫通穴72が形成されてなる。また、半導体基板60には、貫通穴72とオーバーラップする貫通穴64が形成されてなる。すなわち、半導体基板60の貫通穴64は、パッド70とオーバーラップするように形成されてなる。そのため、貫通穴64は、3個以上が直線上に並ばないように配列される。なお、貫通穴72を第1の貫通穴と、貫通穴64を第2の貫通穴と、それぞれ称してもよい。
【0025】
貫通穴64,72は、エッチング(ドライエッチング又はウエットエッチング)を適用して形成してもよい。エッチングは、リソグラフィ工程によってパターニングされたレジストを形成した後に行ってもよい。例えば、パッド70に貫通穴72を形成した後に、貫通穴72の領域内に貫通穴64を形成してもよい。パッド70の下に絶縁膜66が形成されている場合、これにも貫通穴67を形成する。貫通穴67の形成にも、エッチング(ドライエッチング又はウエットエッチング)を適用してもよい。あるいは、貫通穴64,67,72を、レーザ(例えばCO2レーザ、YAGレーザ等)によって形成してもよい。一種類のエッチャント又はレーザによって、貫通穴64,67,72を連続して形成してもよい。
【0026】
本実施の形態に係る半導体装置は、絶縁層80を有する。絶縁層80は、貫通穴64の内面に形成されてなる。絶縁層64は、酸化膜であってもよい。例えば、半導体基板60の基材がSiである場合、絶縁層80はSiO2であってもよいしSiNであってもよい。絶縁層80は、パッド70の一部(例えばその上面)を避けて形成されていてもよい。これによって、パッド70と後述する貫通電極90との電気的な接続を図ることができる。なお、絶縁層80は、絶縁膜68(パッシベーション膜)上に形成されていてもよい(図示せず)。あるいは、絶縁層80は、半導体基板60におけるパッド70が形成された面とは反対側の面上に形成されていてもよい。
【0027】
本実施の形態に係る半導体装置は、貫通電極90を有する。貫通電極90は、絶縁層80の内側を通り、半導体基板60を貫通する。これによって、半導体基板60の両面を電気的に接続することができる。なお、貫通穴90は、貫通穴72の内側を通り、パッド70を貫通するように形成される。先に述べたように、貫通穴64は、3個以上が直線上に並ばないように配置されてなる。そして、貫通電極90は貫通穴64の内側を通るため、貫通電極90も、3個以上が直線上に並ばないように配置される。これにより、貫通電極90から半導体基板60に対して一方向への大きな力を与えることを防止することができる。そのため、ストレスが集中しない半導体基板を有する、信頼性の高い半導体装置を提供することができる。
【0028】
貫通電極90は、パターニングされたレジストを形成する工程と、レジストから露出した部分に貫通電極90を形成する工程と、によって形成してもよい。このとき、貫通電極90は、電解メッキやインクジェット方式等の既に公知となっているいずれかの方法を適用して形成してもよい。なお、貫通電極90の材料は特に限定されないが、例えば、Cuであってもよい。
【0029】
本発明を適用した第2の実施の形態に係る半導体装置2は、以上のように構成されてなる。以下、半導体装置2の製造方法について説明する。半導体装置の製造方法は、内部に集積回路62を有する半導体基板60に複数のパッド70を形成すること、パッド70に貫通穴(第1の貫通穴)72を、半導体基板60に貫通穴(第2の貫通穴)64を、それぞれ形成すること、貫通穴64の内面に絶縁層80を形成すること、及び、絶縁層80の内側を通り半導体基板60を貫通する貫通電極90を形成することを含んでもよい。なお、パッド70の配置や、貫通穴64,72及び貫通電極90の形成方法については、既に述べた内容を適用することができる。
【0030】
図11は、積層型の半導体装置200を示す図である。半導体装置200は、積層された半導体装置2を有する。そして、該半導体装置同士は、貫通電極90を通して電気的接続が図られてなる。図11に示すように、貫通電極90同士接触させて、電気的に接続してもよい。あるいは、図示しない導電粒子を含む異方性導電ペースト(ACP)や異方性導電フィルム(ACF)を用いて、非接触で貫通電極90同士を電気的に接続してもよい。
【0031】
半導体装置200は、配線基板210を有してもよく、積層された半導体装置2は配線基板210に搭載されていてもよい。配線基板210には、複数の配線212が形成されていてもよく、また、外部端子214が形成されていてもよい。これにより、回路基板等に実装しやすい半導体装置200を提供することができる。さらに、積層された各半導体装置2の間には、図示しない絶縁層(応力緩和機能を有してもよい)が形成されていてもよい。これにより、信頼性の高い半導体装置200を製造することができる。なお、図12には、本発明を適用した第2の実施の形態に係る積層型の半導体装置200が実装された回路基板4000を示す。
【0032】
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図1】図1(A)及び図1(B)は、本発明を適用した第1の実施の形態に係る半導体装置を示す図である。
【図2】図2は、本発明を適用した第1の実施の形態に係る半導体装置を示す図である。
【図3】図3は、本発明を適用した第1の実施の形態に係る半導体装置が実装された回路基板を示す図である。
【図4】図4は、本発明を適用した第1の実施の形態に係る半導体装置を有する電子機器を示す図である。
【図5】図5は、本発明を適用した第1の実施の形態に係る半導体装置を有する電子機器を示す図である。
【図6】図6は、本発明を適用した第1の実施の形態に係る半導体装置の変形例を示す図である。
【図7】図7は、本発明を適用した第1の実施の形態に係る半導体装置の変形例を示す図である。
【図8】図8は、本発明を適用した第1の実施の形態に係る半導体装置の変形例を示す図である。
【図9】図9は、本発明を適用した第1の実施の形態に係る半導体装置の変形例を示す図である。
【図10】図10は、本発明を適用した第2の実施の形態に係る半導体装置を示す図である。
【図11】図11は、本発明を適用した第2の実施の形態に係る半導体装置を示す図である。
【図12】図12は、本発明を適用した第2の実施の形態に係る半導体装置が実装された回路基板を示す図である。
【符号の説明】
10 半導体基板、 12 集積回路、 14 パッド、 20 相似形、22 相似の中心
Claims (10)
- 集積回路が内部に形成されてなる半導体基板と、
前記半導体基板上に、その内部に電気的に接続されるように形成されてなる複数のパッドと、
を含み、
前記複数のパッドは、相似の位置にあって内側に相似の中心を有する複数の相似形の線上に中心が位置するように配列され、
それぞれの前記パッドは、その中心が他の2つの前記パッドの中心を結んだ仮想直線上を避けて配置されてなる半導体装置。 - 請求項1記載の半導体装置において、
前記パッドは、前記半導体基板の中央部を避けて、周縁部に形成されてなる半導体装置。 - 請求項1又は請求項2記載の半導体装置において、
前記パッドには第1の貫通穴が、前記半導体基板には前記第1の貫通穴とオーバーラップする第2の貫通穴が、それぞれ形成されてなり、
前記第2の貫通穴の内面に形成された絶縁層と、
前記絶縁層の内側を通り前記半導体基板を貫通する貫通電極と、
をさらに有する半導体装置。 - スタックされてなる請求項3記載の複数の半導体装置を有し、
前記複数の半導体装置は、積層されて前記貫通電極を通して電気的接続が図られてなる半導体装置。 - 請求項1から請求項4のいずれかに記載の半導体装置が実装された回路基板。
- 請求項1から請求項4のいずれかに記載の半導体装置を有する電子機器。
- 集積回路が内部に形成されてなる半導体基板に、その内部に電気的に接続されるように複数のパッドを形成することを含み、
前記複数のパッドを、相似の位置にあって内側に相似の中心を有する複数の相似形の線上に中心が位置するように配列し、
それぞれの前記パッドを、その中心が他の2つの前記パッドの中心を結んだ仮想直線上を避けるように配置する半導体装置の製造方法。 - 請求項7記載の半導体装置の製造方法において、
前記パッドを、前記半導体基板の中央部を避けて、周縁部に形成する半導体装置の製造方法。 - 請求項7又は請求項8記載の半導体装置の製造方法において、
前記パッドには第1の貫通穴を、前記半導体基板には前記第1の貫通穴とオーバーラップする第2の貫通穴を、それぞれ形成すること、
前記第2の貫通穴の内面に絶縁層を形成すること、及び、
前記絶縁層の内側を通り前記半導体基板を貫通する貫通電極を形成することをさらに含む半導体装置の製造方法。 - 請求項9記載の方法により製造された複数の半導体装置を積層し、前記貫通電極を通して電気的接続を図ることを含む半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003147847A JP4280907B2 (ja) | 2003-05-26 | 2003-05-26 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003147847A JP4280907B2 (ja) | 2003-05-26 | 2003-05-26 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004349631A true JP2004349631A (ja) | 2004-12-09 |
JP4280907B2 JP4280907B2 (ja) | 2009-06-17 |
Family
ID=33534265
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003147847A Expired - Fee Related JP4280907B2 (ja) | 2003-05-26 | 2003-05-26 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4280907B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021061292A (ja) * | 2019-10-04 | 2021-04-15 | 本田技研工業株式会社 | 半導体装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5026293Y1 (ja) * | 1968-02-16 | 1975-08-06 | ||
JPH01261837A (ja) * | 1988-04-12 | 1989-10-18 | Nec Corp | 半導体集積回路 |
JPH0817840A (ja) * | 1994-06-27 | 1996-01-19 | Sony Corp | 半導体装置及びバンプの形成方法 |
JP2001237537A (ja) * | 2000-02-25 | 2001-08-31 | Pfu Ltd | 小型半導体の実装構造および小型半導体装置 |
JP2002368217A (ja) * | 2001-06-08 | 2002-12-20 | Sanyo Electric Co Ltd | 1チップデュアル型絶縁ゲート型半導体装置 |
JP2002373895A (ja) * | 2001-06-14 | 2002-12-26 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
2003
- 2003-05-26 JP JP2003147847A patent/JP4280907B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5026293Y1 (ja) * | 1968-02-16 | 1975-08-06 | ||
JPH01261837A (ja) * | 1988-04-12 | 1989-10-18 | Nec Corp | 半導体集積回路 |
JPH0817840A (ja) * | 1994-06-27 | 1996-01-19 | Sony Corp | 半導体装置及びバンプの形成方法 |
JP2001237537A (ja) * | 2000-02-25 | 2001-08-31 | Pfu Ltd | 小型半導体の実装構造および小型半導体装置 |
JP2002368217A (ja) * | 2001-06-08 | 2002-12-20 | Sanyo Electric Co Ltd | 1チップデュアル型絶縁ゲート型半導体装置 |
JP2002373895A (ja) * | 2001-06-14 | 2002-12-26 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021061292A (ja) * | 2019-10-04 | 2021-04-15 | 本田技研工業株式会社 | 半導体装置 |
JP7272587B2 (ja) | 2019-10-04 | 2023-05-12 | 本田技研工業株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4280907B2 (ja) | 2009-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4484035B2 (ja) | 半導体装置の製造方法 | |
JP3633559B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3778256B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2002076057A5 (ja) | ||
JP2001110831A (ja) | 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器 | |
JP5423020B2 (ja) | 半導体装置、半導体装置の製造方法、及び電子機器 | |
JP2004134606A (ja) | 配線基板及びその製造方法、半導体装置、回路基板並びに電子機器 | |
JP2004327527A (ja) | 電子装置及びその製造方法並びに電子機器 | |
JP4061506B2 (ja) | 半導体装置の製造方法 | |
JP3693056B2 (ja) | 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器 | |
JP2003243605A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2007019184A (ja) | 半導体装置及びその製造方法 | |
JP2005026301A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4047819B2 (ja) | Bgaハンダ・ボールによる相互接続部およびその作製方法 | |
US20070080453A1 (en) | Semiconductor chip having a bump with conductive particles and method of manufacturing the same | |
JP4280907B2 (ja) | 半導体装置及びその製造方法 | |
TW200531235A (en) | Multi-chip package structure | |
JP2001203229A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
TWI675387B (zh) | 薄膜電容器構造及具備該薄膜電容器構造之半導體裝置 | |
JP2004363319A (ja) | 実装基板及び半導体装置 | |
JPH10233401A (ja) | 半導体装置 | |
WO2000057469A1 (fr) | Structure et procédé de montage de semi-conducteur | |
JP2004288815A (ja) | 半導体装置及びその製造方法 | |
JP3943037B2 (ja) | 半導体装置の製造方法 | |
JP3726906B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060112 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060502 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061101 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080528 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080725 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090218 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090303 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4280907 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130327 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140327 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |