JPH0817840A - 半導体装置及びバンプの形成方法 - Google Patents

半導体装置及びバンプの形成方法

Info

Publication number
JPH0817840A
JPH0817840A JP6167456A JP16745694A JPH0817840A JP H0817840 A JPH0817840 A JP H0817840A JP 6167456 A JP6167456 A JP 6167456A JP 16745694 A JP16745694 A JP 16745694A JP H0817840 A JPH0817840 A JP H0817840A
Authority
JP
Japan
Prior art keywords
gap
resin
bumps
substrate
facing surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6167456A
Other languages
English (en)
Other versions
JP3393440B2 (ja
Inventor
Akihiko Okuhora
明彦 奥洞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP16745694A priority Critical patent/JP3393440B2/ja
Publication of JPH0817840A publication Critical patent/JPH0817840A/ja
Application granted granted Critical
Publication of JP3393440B2 publication Critical patent/JP3393440B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】本発明は、基板上に実装された半導体装置及び
当該基板間の隙間に短時間でかつ信頼性高く樹脂を封入
することのできる半導体装置及びバンプ形成方法の実現
を目的とするものである。 【構成】基板との対向面上に形成された複数のバンプを
それぞれ基板上に形成された対応する接合部に接合する
第１の工程と、対向面及び基板間の隙間内に樹脂を封入
する第２の工程とを順次経て基板上に装着される半導体
装置の各バンプを、第２の工程時に隙間に注入される樹
脂の注入位置に対応させて、バンプが注入位置から遠ざ
かる方向に延びる単数又は複数の列を形成するように対
向面上に配列するようにしたことにより、基板上に実装
された半導体装置及び当該基板間の隙間に短時間でかつ
信頼性高く樹脂を封入することのできる半導体装置及び
バンプ形成方法を実現できる。

Description

【発明の詳細な説明】
【０００１】
【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術（図６〜図８） 発明が解決しようとする課題（図７〜図８） 課題を解決するための手段（図１〜図５） 作用（図１〜図５） 実施例 （１）第１実施例（図１） （２）第２実施例（図１及び図２） （３）第３実施例（図１〜図３） （４）第４実施例（図１〜図４） （５）他の実施例（図１〜図５） 発明の効果
【０００２】
【産業上の利用分野】本発明は半導体装置及びバンプの
形成方法に関し、特にフリツプチツプ型の半導体チツプ
と、半導体チツプ及び基板間においてこれら半導体チツ
プ及び基板を接合するバンプの形成方法とに適用して好
適なものである。
【０００３】
【従来の技術】従来、パツケージングされていないベア
の半導体チツプ（フリツプチツプ）のパツド上にバンプ
を形成する技術として、はんだめつきによる方法や、メ
タルマスクを用いて蒸着法より形成する方法、及びワイ
ヤボンデイング技術を用いてＡu 等の金属を形成するス
タツドバンプ法などがある。この種の半導体チツプを基
板上に実装する方法の１つであるフリツプチツプ法は、
上述のような方法により半導体チツプの各パツド上に形
成された各バンプを、それぞれ基板上の対応するパツド
又は当該パツド上に形成されたバンプと接合させること
により行われ、この方法により高速性に優れた高密度な
半導体チツプの実装が実現されている。
【０００４】この場合この種の実装方法によつて基板上
に実装された半導体チツプのヒートサイクル等の信頼性
に関する特性は、半導体チツプと基板との間の熱膨張係
数差に強く依存する。例えばフリツプチツプ法を用いて
半導体チツプ（Ｓi ）を熱膨張係数差の大きなガラスエ
ポキシ基板に実装する場合、半導体チツプが熱膨張係数
差から生じるストレスを吸収するのに最低限必要なバン
プの高さは約80〔μm 〕であり、バンプの高さがこれ以
下になると上述のストレスによつて半導体チツプやバン
プ及びガラスエポキシ基板に応力や歪みが発生するた
め、半導体チツプ及びバンプが破損するおそれがある。
【０００５】このため、この種の方法による半導体チツ
プの基板への実装作業では、通常、バンプの高さを80
〔μm 〕以上に設定しており、これにより実装後の半導
体チツプの熱に対する信頼性を高めている。また基板上
に実装された半導体チツプの熱に対する信頼性を高める
他の方法として、図６に示すように、半導体チツプ１の
熱応力中心から離れるほどバンプ２Ａ、２Ｂの径を大き
くし、応力の低減を図ることにより熱膨張係数差から生
じるストレスを半導体チツプ１に吸収させる方法も提案
されている（特開昭62-51742号公報）。
【０００６】一方半導体チツプをフリツプチツプ法等に
より基板上に実装する場合、半導体チツプの熱ストレス
が基板との接続部へ集中することを避けるためには半導
体チツプ及び基板間の隙間に均一に樹脂を封入するよう
にして樹脂コート層を形成することが不可欠である。こ
のため、従来はこの樹脂コート層を形成する方法とし
て、図７のように基板３上にバンプ４を介して実装され
た半導体チツプ５と当該基板３との間の隙間６に注射針
７等を用いて直接樹脂８を注入したり（以下、これを第
１の樹脂コート層形成方法と呼ぶ）、又は図８のように
半導体チツプ３の中央部に向けて基板１１に孔（以下、
この孔を樹脂注入孔と呼ぶ）１１Ａを設け、当該樹脂注
入孔１１Ａを介して樹脂８を半導体チツプ５及び基板１
１間の隙間６に注入する（以下、これを第２の樹脂コー
ト層形成方法と呼ぶ）ようにしていた。
【０００７】
【発明が解決しようとする課題】ところが、上述の第１
の樹脂コート層形成方法では、通常、半導体チツプ５の
基板３との対向面５Ａと、基板３との間に働く樹脂８の
表面張力を利用して樹脂８の注入を行つているために、
基板３と半導体チツプ５との間の隙間６全体に樹脂８が
均一に行き渡るのに多くの時間を必要とする。このため
このような半導体チツプ５と基板３との間の隙間６に樹
脂８を封入する工程（以下、この工程を樹脂封止工程と
呼ぶ）の作業効率が悪く（スループツトが低く）、結果
的にこの樹脂封止工程に多くのコストを必要とするなど
の問題があつた。
【０００８】一方第２の樹脂コート層形成方法では、基
板１１に設けた樹脂注入孔１１Ａから樹脂８に与えられ
る背圧が原動力であり、このため短時間でこの工程を行
おうとすると、半導体チツプ５及び基板１１間の隙間６
内に歩留り原因となる空隙（ボイド）が発生し易いな
ど、信頼性が低い問題があつた。
【０００９】本発明は以上の点を考慮してなされたもの
で、基板上に実装された半導体装置及び当該基板間の隙
間に短時間でかつ信頼性高く樹脂を封入することのでき
る半導体装置及びバンプの形成方法を提案しようとする
ものである。
【００１０】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、基板（２１）、（３１）、（４
１）、（５１）、（６１）との対向面（２０Ａ）、（３
０Ａ）、（４０Ａ）、（５０Ａ）、（６０Ａ）上に形成
された複数のバンプ（２３）、（３３）、（４３) 、
（５３）、（６２）をそれぞれ基板（２１）、（３
１）、（４１）、（５１）、（６１）上に形成された対
応する接合部（２４）、（３４）、（４４）、（５４）
に接合する第１の工程と、対向面（２０Ａ）、（３０
Ａ）、（４０Ａ）、（５０Ａ）、（６０Ａ）及び基板
（２１）、（３１）、（４１）、（５１）、（６１）間
の隙間（２５）、（３５）、（４５）、（５５）、（６
４）内に樹脂を封入する第２の工程とを順次経て基板
（２１）、（３１）、（４１）、（５１）、（６１）上
に装着される半導体装置（２０）、（３０）、（４
０）、（５０）、（６０）において、第２の工程時に隙
間（２５）、（３５）、（４５）、（５５）、（６４）
内に注入される樹脂の注入位置に対応させて、バンプ
（２３）、（３３）、（４３）、（５３）、（６２）が
注入位置から遠ざかる方向に延びる単数又は複数の列
（Ｌ１〜Ｌ４）、（Ｌ１０〜Ｌ１３）、（Ｌ２０〜Ｌ２
３）、（Ｌ３０〜Ｌ３３）、（Ｌ４０〜Ｌ４３）を形成
するようにバンプ（２３）、（３３）、（４３）、（５
３）、（６２）を対向面（２０Ａ）、（３０Ａ）、（４
０Ａ）、（５０Ａ）、（６０Ａ）上に配列するようにし
た。
【００１１】また本発明においては、基板（２１）、
（３１）、（４１）、（５１）、（６１）との対向面
（２０Ａ）、（３０Ａ）、（４０Ａ）、（５０Ａ）、
（６０Ａ）上に形成された複数のバンプ（２３）、（３
３）、（４３) 、（５３）、（６２）をそれぞれ基板
（２１）、（３１）、（４１）、（５１）、（６１）上
に形成された対応する接合部（２４）、（３４）、（４
４）、（５４）に接合する第１の工程と、対向面（２０
Ａ）、（３０Ａ）、（４０Ａ）、（５０Ａ）、（６０
Ａ）及び基板（２１）、（３１）、（４１）、（５
１）、（６１）間の隙間（２５）、（３５）、（４
５）、（５５）、（６４）内に樹脂を封入する第２の工
程とを順次経て基板（２１）、（３１）、（４１）、
（５１）、（６１）上に装着される半導体装置（２
０）、（３０）、（４０）、（５０）、（６０）のバン
プ（２３）、（３３）、（４３）、（５３）、（６２）
の形成方法において、第２の工程時に隙間（２５）、
（３５）、（４５）、（５５）、（６４）内に注入され
る樹脂の注入位置に対応させて、バンプ（２３）、（３
３）、（４３）、（５３）、（６２）が注入位置から遠
ざかる方向に延びる単数又は複数の列（Ｌ１〜Ｌ４）、
（Ｌ１０〜Ｌ１３）、（Ｌ２０〜Ｌ２３）、（Ｌ３０〜
Ｌ３３）、（Ｌ４０〜Ｌ４３）を形成するようにバンプ
（２３）、（３３）、（４３）、（５３）、（６２）を
対向面（２０Ａ）、（３０Ａ）、（４０Ａ）、（５０
Ａ）、（６０Ａ）上に配列するようにした。
【００１２】
【作用】バンプ（２３）、（３３）、（４３）、（５
３）、（６２）が注入位置から遠ざかる方向に延びる単
数又は複数の列（Ｌ１〜Ｌ４）、（Ｌ１０〜Ｌ１３）、
（Ｌ２０〜Ｌ２３）、（Ｌ３０〜Ｌ３３）、（Ｌ４０〜
Ｌ４３）を形成するようにバンプ（２３）、（３３）、
（４３）、（５３）、（６２）を対向面（２０Ａ）、
（３０Ａ）、（４０Ａ）、（５０Ａ）、（６０Ａ）上に
配列するようにしたことにより、樹脂がバンプ（２
３）、（３３）、（４３）、（５３）、（６２）の列
（Ｌ１〜Ｌ４）、（Ｌ１０〜Ｌ１３）、（Ｌ２０〜Ｌ２
３）、（Ｌ３０〜Ｌ３３）、（Ｌ４０〜Ｌ４３）を形成
する各バンプ（２３）、（３３）、（４３）、（５
３）、（６２）を順次伝つて隙間（２５）、（３５）、
（４５）、（５５）、（６４）全体に浸透する。従つて
第２の工程において対向面（２０Ａ）、（３０Ａ）、
（４０Ａ）、（５０Ａ）、（６０Ａ）及び基板（２
１）、（３１）、（４１）、（５１）、（６１）間の隙
間（２５）、（３５）、（４５）、（５５）、（６４）
内に注入された樹脂を迅速かつ均一に当該隙間（２
５）、（３５）、（４５）、（５５）、（６４）内に浸
透させることができる。
【００１３】
【実施例】以下図面について、本発明の一実施例を詳述
する。
【００１４】（１）第１実施例 図１（Ａ）及び図１（Ｂ）において、２０は本発明を適
用した半導体チツプを示し、ガラスエポキシ基板２１と
の対向面２０Ａ上に当該半導体チツプ２０とガラスエポ
キシ基板２１とを接合するはんだバンプ２３が、樹脂封
止工程において樹脂が注入される注入位置から遠ざかる
方向に延びる複数の列Ｌ１、Ｌ２、Ｌ３、Ｌ４を形成す
るように設けられている。すなわちこの半導体チツプ２
０では、その対向面２０Ａにはんだバンプ２３がはんだ
中へのパツドメタルの相互拡散を防止するＢＬＭ（Ball
Limiting Metal）２２を介して複数設けられ、これら
各はんだバンプ２３をガラスエポキシ基板２１上に設け
られた対応するパツド２４にそれぞれ接合することによ
りガラスエポキシ基板２１上に実装し得るようになされ
ている。
【００１５】この場合はんだバンプ２３（及びＢＬＭ２
２）は、半導体チツプ２０をガラスエポキシ基板２１上
に実装した後に行われる樹脂封止工程において半導体チ
ツプ２０とガラスエポキシ基板２１との間の隙間２５内
に注入される樹脂の注入方向（矢印ａ）と平行な複数の
列Ｌ１〜Ｌ４を形成し、かつ当該同じ列Ｌ１〜Ｌ４内で
隣接するもの同士のピツチが当該列Ｌ１〜Ｌ４同士の間
隔よりも密になるように対向面２０Ａ上に配列されてい
る。これによりこの半導体チツプ２０では、ガラスエポ
キシ基板２１上に実装したときに当該半導体チツプ２０
及びガラスエポキシ基板２１間に介在するはんだバンプ
２４の配列を、上述のように（すなわち樹脂の注入方向
と平行な複数の列Ｌ１〜Ｌ４を形成し、かつ当該同じ列
Ｌ１〜Ｌ４内で隣接するもの同士のピツチが当該列Ｌ１
〜Ｌ４同士の間隔よりも密になるように）することがで
きるようになされている。
【００１６】以上の構成において、樹脂封止工程におい
て半導体チツプ２０及びガラスエポキシ基板２１間の隙
間２５内に注入された樹脂は、各はんだバンプ２３の存
在によりその表面張力が助長され、樹脂の注入方向と平
行に形成されたはんだバンプ２３の各列Ｌ１〜Ｌ４に沿
つて隣接するはんだバンプ２３を順次伝つて迅速に当該
隙間２５全体に亘つて浸透する。従つて半導体チツプ２
０のガラスエポキシ基板２１との対向面２０Ａにはんだ
バンプ２３をこのように配列することによつて、樹脂封
止工程を短時間で行うことができる。
【００１７】またこの場合、樹脂は半導体チツプ２０及
びガラスエポキシ基板２１間の隙間２５を各はんだバン
プ２３の回りを順次覆うようにはんだバンプ２３の各列
Ｌ１〜Ｌ４に沿つて順次浸透して行くため、当該隙間２
５に封入された樹脂内部に空隙（ボイド）が発生し難
く、従つて樹脂コート不良による歩留りを低減させるこ
とができる。
【００１８】以上の構成によれば、半導体チツプ２０の
ガラスエポキシ基板２１との対向面２０Ａに、樹脂の注
入方向と平行な複数の列Ｌ１〜Ｌ４を形成し、かつ当該
同じ列Ｌ１〜Ｌ４内で隣接するもの同士のピツチが当該
列Ｌ１〜Ｌ４同士の間隔よりも密になるようにはんだバ
ンプ２３を形成するようにしたことにより、当該半導体
チツプ２０をガラスエポキシ基板２１に実装した後行わ
れる樹脂封止工程において当該半導体チツプ２０及びガ
ラスエポキシ基板２１間の隙間２５内に注入された樹脂
を当該隙間２５全体に迅速かつ均一に（ボイドを発生さ
せることなく）浸透させることができ、かくして基板上
に実装された半導体チツプと当該基板と間の隙間内に短
時間でかつ信頼性高く樹脂を封入することのできる半導
体チツプ及びはんだバンプの形成方法を実現できる。
【００１９】（２）第２実施例 図２は本発明を適用した第２実施例の半導体チツプ３０
を示し、ガラスエポキシ基板３１との対向面３０ＡにＢ
ＬＭ３２を介してはんだバンプ３３が複数設けられてい
る。かくしてこの半導体チツプ３０は、各はんだバンプ
３３をガラスエポキシ基板３１上に設けられた対応する
パツド３４にそれぞれ接合することによりガラスエポキ
シ基板３１上に実装し得るようになされている。
【００２０】この場合はんだバンプ３３（及びＢＬＭ３
２）は、半導体チツプ３０の中央部を中心として放射状
に複数の列Ｌ１０、Ｌ１１、Ｌ１２、Ｌ１３を形成する
ように半導体チツプ３０の対向面３０Ａに配列されてい
る。これによりこの半導体チツプ３０は、ガラスエポキ
シ基板３１上に実装したときに、当該半導体チツプ３０
及びガラスエポキシ基板３１間に介在するはんだバンプ
３３の配列を、上述のように（すなわち半導体チツプ３
０の中央部を中心として放射状に複数の列Ｌ１０〜Ｌ１
３を形成するように）することができるようになされて
いる。
【００２１】またガラスエポキシ基板３１の半導体チツ
プ３０の中央部と対向する部分には樹脂注入孔３１Ａが
設けられており、樹脂封止工程では当該樹脂注入孔３１
Ａを介して半導体チツプ３０及びガラスエポキシ基板３
１間の隙間３５に樹脂を注入するようになされている。
【００２２】以上の構成において、樹脂封止工程におい
てガラスエポキシ基板３１の樹脂注入孔３１Ａを介して
半導体チツプ３０及びガラスエポキシ基板３１間の隙間
３５内に注入された樹脂は、各はんだバンプ３３によつ
て表面張力が助長されることによりはんだバンプ３３の
各列Ｌ１０〜Ｌ１３に沿つて各はんだバンプ３３を順次
伝いながら迅速かつ均一に半導体チツプ３０及びガラス
エポキシ基板３１間の隙間３５全体に浸透する。
【００２３】従つて半導体チツプ３０のガラスエポキシ
基板３１との対向面３０Ａにはんだバンプ３３をこのよ
うに配列することによつて、樹脂封止工程を短時間で行
うことができる。またこの場合、樹脂は半導体チツプ３
０及びガラスエポキシ基板３１間の隙間３５を各はんだ
バンプ３３の回りを順次覆うように各列Ｌ１０〜Ｌ１３
に沿つて順次浸透して行くため、当該隙間３５に封入さ
れた樹脂内部にボイドが発生し難く、従つて樹脂コート
不良による歩留りを低減させることができる。
【００２４】以上の構成によれば、半導体チツプ３０の
ガラスエポキシ基板３１との対向面３０Ａに、当該半導
体チツプ３０の中央部を中心として放射状に複数の列Ｌ
１０〜Ｌ１３を形成するようにはんだバンプ３３を配列
し、樹脂封止工程ではガラスエポキシ基板３１の半導体
チツプ３０の中央部と対向する位置に設けられた樹脂注
入孔３１Ａを介して半導体チツプ３０とガラスエポキシ
基板３１との間の隙間３５に樹脂を注入するようにした
ことにより、当該隙間３５に注入された樹脂を当該隙間
３５全体に迅速かつ均一に浸透させることができ、かく
して基板上に実装された半導体チツプと当該基板と間の
隙間内に短時間でかつ信頼性高く樹脂を封入することの
できる半導体チツプ及びはんだバンプの形成方法を実現
できる。
【００２５】（３）第３実施例 図３は本発明を適用した第３実施例の半導体チツプ４０
を示し、ガラスエポキシ基板４１との対向面４０ＡにＢ
ＬＭ４２を介してはんだバンプ４３が複数設けられてい
る。かくしてこの半導体チツプ４０は、各はんだバンプ
４３をガラスエポキシ基板４１上に設けられた対応する
パツド４４にそれぞれ接合することによりガラスエポキ
シ基板４１上に実装し得るようになされている。
【００２６】この場合はんだバンプ４３は、半導体チツ
プ４０の対向面４０Ａの周端部において当該対向面４０
Ａの各辺に沿つて列Ｌ２０、Ｌ２１、Ｌ２２、Ｌ２３を
形成し、かつ半導体チツプ４０をガラスエポキシ基板４
１上に実装した後に行われる樹脂封止工程において半導
体チツプ４０とガラスエポキシ基板４１との間の隙間４
５内に注入される樹脂の注入方向（矢印ｃ）と平行な２
列Ｌ２１、Ｌ２３内のはんだバンプ４３間の配列ピツチ
が他の２列Ｌ２０、Ｌ２２内のはんだバンプ４３間の配
列ピツチよりも狭くなるように配列されている。
【００２７】これによりこの半導体チツプ４０では、ガ
ラスエポキシ基板４１上に実装したときに当該半導体チ
ツプ４０及びガラスエポキシ基板４１間に介在するはん
だバンプ４３の配列を、上述のように（すなわち半導体
チツプ４０の対向面４０Ａの周端部において当該対向面
４０Ａの各辺に沿つて列Ｌ２０〜Ｌ２３を形成し、かつ
樹脂の注入方向と平行な２列Ｌ２１、Ｌ２３内のはんだ
バンプ４３同士の配列ピツチが他の２列Ｌ２０、Ｌ２２
内のはんだバンプ４３間の配列ピツチよりも狭くなるよ
うに）することができるようになされている。
【００２８】以上の構成において、樹脂封止工程におい
て半導体チツプ４０及び基板４１間の隙間４５内に注入
された樹脂は、半導体チツプ４０の対向面４０Ａに形成
されたはんだバンプ４３の各列Ｌ２０〜Ｌ２３のうち、
樹脂の注入方向と平行なはんだバンプ４３間の列Ｌ２
１、Ｌ２３に沿つて各はんだバンプ４３を伝いながら迅
速かつ均一に当該隙間４５全体に浸透して行く。従つて
半導体チツプ４０のガラスエポキシ基板４１との対向面
４０Ａにはんだバンプ４３をこのように配列することに
よつて、樹脂封止工程を短時間でかつ信頼性高く行うこ
とができる。
【００２９】以上の構成によれば、半導体チツプ４０の
ガラスエポキシ基板４１との対向面４０Ａに、当該対向
面４０Ａの各辺に沿つて列Ｌ２０〜Ｌ２３を形成し、か
つ樹脂の注入方向と平行な２列Ｌ２１、Ｌ２３を形成す
るはんだバンプ４３間の配列ピツチが他の２列Ｌ２０、
Ｌ２２を形成するはんだバンプ４３間の配列ピツチより
も密になるようにはんだバンプ４３を形成するようにし
たことにより、半導体チツプ４０及びガラスエポキシ基
板４１間の隙間４５内に注入された樹脂を当該隙間４５
全体に迅速かつ均一に浸透させることができ、かくして
基板上に実装された半導体チツプと当該基板と間の隙間
内に短時間でかつ信頼性高く樹脂を封入することのでき
る半導体チツプ及びはんだバンプの形成方法を実現でき
る。
【００３０】（４）第４実施例 図４は本発明を適用した第４実施例の半導体チツプ５０
を示し、ガラスエポキシ基板５１との対向面５０ＡにＢ
ＬＭ５２を介してはんだバンプ５３が複数設けられてい
る。かくしてこの半導体チツプ５０は、各はんだバンプ
５３をガラスエポキシ基板５１上に設けられた対応する
パツド５４にそれぞれ接合することによりガラスエポキ
シ基板５１上に実装し得るようになされている。
【００３１】この場合はんだバンプ５３（及びＢＬＭ５
２）は、半導体チツプ５０をガラスエポキシ基板５１上
に実装した後に行われる樹脂封止工程において半導体チ
ツプ５０とガラスエポキシ基板５１との間の隙間５５内
に注入される樹脂の注入方向（矢印ｄ）と平行な複数の
列Ｌ３０、Ｌ３１、Ｌ３２、Ｌ３３を形成し、かつ当該
同じ列Ｌ３０〜Ｌ３３内で隣接するもの同士のピツチが
当該列Ｌ３０〜Ｌ３３同士の間隔よりも密になるよう
に、及び各列Ｌ３０〜Ｌ３３内のはんだバンプ５３（及
び各ＢＬＭ５２）同士のピツチが樹脂が封入される側に
行くに従つて徐々により密になるように半導体チツプ５
０の対向面５０Ａに配列されている。
【００３２】これによりこの半導体チツプ５０では、ガ
ラスエポキシ基板５１上に実装したときに当該半導体チ
ツプ５０及びガラスエポキシ基板５１間に介在するはん
だバンプ５３の配列を、上述のように（すなわち樹脂の
注入方向と平行な複数の列Ｌ３０〜Ｌ３３を形成し、か
つ当該同じ列Ｌ３０〜Ｌ３３内で隣接するもの同士のピ
ツチが当該列Ｌ３０〜Ｌ３３同士の間隔よりも密になる
ように、及び各列Ｌ３０〜Ｌ３３内のはんだバンプ５３
同士のピツチが樹脂が封入される側に行くに従つて徐々
により密になるように）することができるようになされ
ている。
【００３３】以上の構成において、この半導体チツプ５
０をガラスエポキシ基板５１上に実装した場合、はんだ
バンプ５３間の配列ピツチが密な所では、はんだバンプ
５３間の配列ピツチが粗な所に比べて樹脂の表面張力が
より強く助長されるため、その分速く樹脂が半導体チツ
プ５０及びガラスエポキシ基板５１間の隙間５５内を浸
透する。従つて半導体チツプ５０のガラスエポキシ基板
５１との対向面５０Ａにはんだバンプをこのように配列
することによつて、第１実施例の場合と比べて樹脂をよ
り迅速かつ均一に隙間５５全体に亘つて浸透させること
ができる。
【００３４】以上の構成によれば、半導体チツプ５０の
ガラスエポキシ基板５１との対向面５０Ａに、樹脂の注
入方向と平行な複数の列Ｌ３０〜Ｌ３３を形成し、かつ
同じ列Ｌ３０〜Ｌ３３内で隣接するもの同士の配列ピツ
チが当該列Ｌ３０〜Ｌ３３同士の間隔よりも密になるよ
うに、及び各列Ｌ３０〜Ｌ３３内のはんだバンプ５３同
士の配列ピツチが樹脂が封入される側に行くに従つて徐
々により密になるようにはんだバンプ５３を配列するよ
うにしたことにより、第１実施例の場合と比べて樹脂を
より迅速にかつ均一に半導体チツプ５０及びガラスエポ
キシ基板５１間の隙間５５内に浸透させることができ、
かくして基板上に実装された半導体チツプと当該基板と
間の隙間内に短時間でかつ信頼性高く樹脂を封入するこ
とのできる半導体チツプ及びはんだバンプの形成方法を
実現できる。
【００３５】（５）他の実施例 なお上述の第１〜第４実施例においては、バンプ２３、
３３、４３、５３の材質としてはんだを用いるようにし
た場合について述べたが、本発明はこれに限らず、例え
ばＡu やＩn 又はＶ等の他の材質を適用するようにして
も良い。
【００３６】また上述の第１〜第４実施例においては、
半導体チツプ２０、３０、４０、５０を実装する基板が
ガラスエポキシ基板２１、３１、４１、５１である場合
について述べたが、本発明はこれに限らず、アラミド基
板やＣＥＬ基板又はＢＴ（ビスマレイドトリアジン）レ
ジン等他の有機基板に半導体チツプを実装する場合にも
本発明を適用することができると共に、アルミナ、ＡＩ
Ｎ（アルミニウムナイトライド）、ガラスセラミツク又
はムライトなどのセラミツク系の基板やＳi Wafer など
からなる基板に対して半導体チツプを実装する場合にも
本発明を適用することができる。
【００３７】さらに上述の第２実施例においては、半導
体チツプ３０及び基板３１間の隙間３５内に基板３１に
設けられた樹脂注入孔３１Ａを介して樹脂を封入する半
導体チツプ３０の基板３１との対向面３０Ａに各はんだ
バンプ３３を図２のように形成するようにした場合につ
いて述べたが、本発明はこれに限らず、例えばはんだバ
ンプを図５のように半導体チツプ６０の基板６１との対
向面６０Ａに形成するようにしても良い。すなわち図５
では、はんだバンプ６２（及びＢＬＭ６３）を半導体チ
ツプ６０の対向面６０Ａの周端部に当該対向面６０Ａの
各辺に沿つてそれぞれ列Ｌ４０、Ｌ４１、Ｌ４２、Ｌ４
３を形成すると共に、この際これら各列Ｌ４０〜Ｌ４３
のうち、基板６１の樹脂注入孔６１Ａに最も近い列Ｌ４
１、Ｌ４３を形成するはんだバンプ６２間の配列ピツチ
が他の列Ｌ４０、Ｌ４２を形成するはんだバンプ６２間
の配列ピツチよりも狭く形成されている。
【００３８】はんだバンプ６２を半導体チツプ６０の基
板６１との対向面６０Ａにこのように形成した場合、こ
の半導体チツプ６０を基板６１上に実装したときに基板
６１の樹脂注入孔６１Ａから半導体チツプ６０及び基板
６１間の隙間６４内に封入された樹脂が各はんだバンプ
６２の列Ｌ４０〜Ｌ４３のうち、最も近いＬ４１、Ｌ４
３を伝つて迅速かつ均一に当該隙間６４全体に浸透して
行くことにより樹脂封止工程を短時間でかつ信用性高く
行うことができる。
【００３９】さらに上述の第４実施例においては、ガラ
スエポキシ基板５１との対向面５０Ａに、樹脂の注入方
向と平行な複数の列Ｌ３０〜Ｌ３３を形成し、かつ当該
同じ列Ｌ３０〜Ｌ３３内で隣接するもの同士のピツチが
当該列Ｌ３０〜Ｌ３３同士の間隔よりも密になるように
はんだバンプ５３が配列された半導体チツプ５０に対し
て、各列Ｌ３０〜Ｌ３３内のはんだバンプ５３同士のピ
ツチが樹脂が封入される側に行くに従つて徐々により密
になるようにはんだバンプ５３を配列するようにした場
合について述べたが、本発明はこれに限らず、第２実施
例や第３実施例の場合にも同じ列Ｌ１０〜Ｌ１３、Ｌ２
０〜Ｌ２３内において隣接するはんだバンプ３３、４３
間の配列ピツチを樹脂の注入位置側に行くに従つて徐々
に密になるようにはんだバンプ３３、４３を配列するよ
うにしても良い。
【００４０】さらには複数のはんだバンプがこの他のパ
ターンで配列された半導体チツプに対しても同様に各は
んだバンプを配列するようにしても良く、このようには
んだバンプを配列することによつて、より迅速に樹脂を
半導体チツプ及び基板間に封入（注入）することができ
るようになる。
【００４１】さらに上述の第１〜第４実施例において
は、半導体チツプ２０、３０、４０、５０のガラスエポ
キシ基板２１、３１、４１、５１との対向面２０Ａ、３
０Ａ、４０Ａ、５０Ａにはんだバンプ２３、３３、４
３、５３を図１〜図４のように配列するようにした場合
について述べたが、本発明はこれに限らず、要は、樹脂
封止工程時に半導体チツプ及び基板間の隙間内に注入す
る樹脂の注入位置に対応させて、バンプが当該注入位置
から遠ざかる方向に延びる単数又は複数の列を形成する
ようにバンプを半導体チツプの対向面に形成するのであ
ればその配列パターンとしては、この他種々の配列パタ
ーンを適用できる。
【００４２】
【発明の効果】上述のように本発明によれば、基板との
対向面上に形成された複数のバンプをそれぞれ基板上に
形成された対応する接合部に接合する第１の工程と、対
向面及び基板間の隙間内に樹脂を封入する第２の工程と
を順次経て基板上に装着される半導体装置の各バンプ
を、第２の工程時に隙間に注入される樹脂の注入位置に
対応させて、バンプが注入位置から遠ざかる方向に延び
る単数又は複数の列を形成するように対向面上に配列す
るようにしたことにより、第２の工程時に対向面及び基
板間の隙間に注入された樹脂を迅速かつ均一に隙間内に
浸透させることができ、かくして基板上に実装された半
導体装置及び当該基板間の隙間に短時間でかつ信頼性高
く樹脂を封入することのできる半導体装置及びバンプの
形成方法を実現できる。
【図面の簡単な説明】
【図１】本発明を適用した第１実施例の半導体チツプ及
び当該半導体チツプの基板との対向面に形成されたはん
だバンプの配列パターンを示す略線図である。
【図２】本発明を適用した第２実施例の半導体チツプ及
び当該半導体チツプの基板との対向面に形成されたはん
だバンプの配列パターンを示す略線図である。
【図３】本発明を適用した第３実施例の半導体チツプ及
び当該半導体チツプの基板との対向面に形成されたはん
だバンプの配列パターンを示す略線図である。
【図４】本発明を適用した第４実施例の半導体チツプ及
び当該半導体チツプの基板との対向面に形成されたはん
だバンプの配列パターンを示す略線図である。
【図５】本発明を適用した他の実施例の半導体チツプ及
び当該半導体チツプの基板との対向面に形成されたはん
だバンプの配列パターンを示す略線図である。
【図６】従来提案されているはんだバンプの形成方法の
説明に供する平面図である。
【図７】フリツプチツプ法によつて基板上に実装された
半導体チツプと当該基板との間に樹脂を封入する方法の
説明に供する略線的な側面図である。
【図８】フリツプチツプ法によつて基板上に実装された
半導体チツプと当該基板との間に樹脂を封入する方法の
説明に供する略線的な側面図である。
【符号の説明】
２０、３０、４０、５０、６０……半導体チツプ、２０
Ａ、３０Ａ、４０Ａ、５０Ａ、６０Ａ……対向面、２
１、３１、４１、５１、６１……ガラスエポキシ基板
（基板）、２３、３３、４３、５３、６２……はんだバ
ンプ、２５、３５、４５、５５、６４……隙間、３１
Ａ、６１Ａ……樹脂注入孔、Ｌ１〜Ｌ４、Ｌ１０〜Ｌ１
３、Ｌ２０〜Ｌ２３、Ｌ３０〜Ｌ３３、Ｌ４０〜Ｌ４３
……列。

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】基板との対向面上に形成された複数のバン
    プをそれぞれ上記基板上に形成された対応する接合部に
    接合する第１の工程と、上記対向面及び上記基板間の隙
    間内に樹脂を封入する第２の工程とを順次経て上記基板
    上に装着される半導体装置において、 上記第２の工程時に上記隙間内に注入される上記樹脂の
    注入位置に対応させて、上記バンプが上記注入位置から
    遠ざかる方向に延びる単数又は複数の列を形成するよう
    に上記バンプを上記対向面上に配列するようにしたこと
    を特徴とする半導体装置。
  2. 【請求項２】上記樹脂は、上記隙間の一周端部から上記
    隙間内に注入され、 上記バンプは、上記隙間内に注入される上記樹脂の注入
    方向と平行に複数の上記列を形成するように上記対向面
    上に配列されたことを特徴とする請求項１に記載の半導
    体装置。
  3. 【請求項３】上記樹脂は、上記基板に貫設された上記隙
    間と連通する貫通孔を介して上記隙間内に注入され、 各上記バンプは、上記対向面の上記貫通孔と対向する位
    置を中心として放射状に複数の上記列を形成するように
    上記対向面上に配列されたことを特徴とする請求項１に
    記載の半導体装置。
  4. 【請求項４】上記樹脂は、上記隙間の一周端部から上記
    隙間内に注入され、 上記バンプは、上記隙間に注入される上記樹脂の注入方
    向と平行な上記対向面の辺に沿つて上記列を形成するよ
    うに、かつ上記列を形成する上記バンプ間のピツチが上
    記対向面の残りの辺に沿つて配列された上記バンプ間の
    ピツチよりも狭くなるように上記対向面上に配列された
    ことを特徴とする請求項１に記載の半導体装置。
  5. 【請求項５】上記樹脂は、上記基板に貫設された上記隙
    間と連通する貫通孔を介して上記隙間内に注入され、 上記バンプは、上記貫通孔と最も近い上記対向面の辺に
    沿つて上記列を形成するように、かつ上記列を形成する
    上記バンプ間のピツチが上記対向面の残りの辺に沿つて
    配列された上記バンプ間のピツチよりも狭くなるように
    上記対向面上に配列されたことを特徴とする請求項１に
    記載の半導体装置。
  6. 【請求項６】上記列を形成する各上記バンプ間の配列ピ
    ツチが、各上記バンプが上記注入位置に近くなるほど狭
    くなるようにしたことを特徴とする請求項１に記載の半
    導体装置。
  7. 【請求項７】基板との対向面上に形成された複数のバン
    プをそれぞれ上記基板上に形成された対応する接合部に
    接合する第１の工程と、上記対向面及び上記基板間の隙
    間内に樹脂を封入する第２の工程とを順次経て上記基板
    上に装着される半導体装置の上記バンプの形成方法にお
    いて、 上記第２の工程時に上記隙間に注入される上記樹脂の注
    入位置に対応させて、上記バンプが上記注入位置から遠
    ざかる方向に延びる単数又は複数の列を形成するように
    上記バンプを上記対向面上に配列するようにしたことを
    特徴とするバンプの形成方法。
  8. 【請求項８】上記樹脂は、上記隙間の一周端部から上記
    隙間内に注入され、 上記バンプは、上記隙間内に注入される上記樹脂の注入
    方向と平行に複数の上記列を形成するように上記対向面
    上に配列されたことを特徴とする請求項７に記載のバン
    プの形成方法。
  9. 【請求項９】上記樹脂は、上記基板に貫設された上記隙
    間と連通する貫通孔を介して上記隙間内に注入され、 各上記バンプは、上記対向面の上記貫通孔と対向する位
    置を中心として放射状に複数の上記列を形成するように
    上記対向面上に配列されたことを特徴とする請求項７に
    記載のバンプの形成方法。
  10. 【請求項１０】上記樹脂は、上記隙間の一周端部から上
    記隙間内に注入され、 上記バンプは、上記隙間に注入される上記樹脂の注入方
    向と平行な上記対向面の辺に沿つて上記列を形成するよ
    うに、かつ上記列を形成する上記バンプ間のピツチが上
    記対向面の残りの辺に沿つて配列された上記バンプ間の
    ピツチよりも狭くなるように上記対向面上に配列された
    ことを特徴とする請求項７に記載のバンプの形成方法。
  11. 【請求項１１】上記樹脂は、上記基板に貫設された上記
    隙間と連通する貫通孔を介して上記隙間内に注入され、 上記バンプは、上記貫通孔と最も近い上記対向面の辺に
    沿つて上記列を形成するように、かつ上記列を形成する
    上記バンプ間のピツチが上記対向面の残りの辺に沿つて
    配列された上記バンプ間のピツチよりも狭くなるように
    上記対向面上に配列されたことを特徴とする請求項７に
    記載のバンプの形成方法。
  12. 【請求項１２】上記列を形成する各上記バンプ間の配列
    ピツチが、各上記バンプが上記注入位置に近くなるほど
    狭くなるようにしたことを特徴とする請求項７に記載の
    バンプの形成方法。
JP16745694A 1994-06-27 1994-06-27 半導体装置及びバンプの形成方法 Expired - Fee Related JP3393440B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16745694A JP3393440B2 (ja) 1994-06-27 1994-06-27 半導体装置及びバンプの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16745694A JP3393440B2 (ja) 1994-06-27 1994-06-27 半導体装置及びバンプの形成方法

Publications (2)

Publication Number Publication Date
JPH0817840A true JPH0817840A (ja) 1996-01-19
JP3393440B2 JP3393440B2 (ja) 2003-04-07

Family

ID=15850026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16745694A Expired - Fee Related JP3393440B2 (ja) 1994-06-27 1994-06-27 半導体装置及びバンプの形成方法

Country Status (1)

Country Link
JP (1) JP3393440B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004349631A (ja) * 2003-05-26 2004-12-09 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004349631A (ja) * 2003-05-26 2004-12-09 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Also Published As

Publication number Publication date
JP3393440B2 (ja) 2003-04-07

Similar Documents

Publication Publication Date Title
US5637916A (en) Carrier based IC packaging arrangement
US7498196B2 (en) Structure and manufacturing method of chip scale package
KR100443484B1 (ko) 반도체장치및그제조방법
KR100412156B1 (ko) 반도체장치 및 그 제조방법
US6262473B1 (en) Film carrier tape and semiconductor device, method of making the same and circuit board
JP3277997B2 (ja) ボールグリッドアレイパッケージとその製造方法
JP2001308220A (ja) 半導体パッケージ及びその製造方法
US7091623B2 (en) Multi-chip semiconductor package and fabrication method thereof
US5858149A (en) Process for bonding semiconductor chip
US20060207086A1 (en) Method for laminating chips and method for manufacturing semiconductor device using the same
JP3393440B2 (ja) 半導体装置及びバンプの形成方法
US20060017156A1 (en) Method for mounting a chip on a base and arrangement produced by this method
JPH10321666A (ja) フリップチップ実装型半導体素子の樹脂封止構造
JP2002280401A (ja) 半導体装置およびその製造方法
JPH0243748A (ja) Ｉｃチップ実装方法
JPH11219981A (ja) 半導体装置およびその製造方法
JPH01155637A (ja) マルチチツプ・モジユール
JPH0357223A (ja) 半導体装置
JP2000228424A (ja) 半導体装置および半導体装置の製造方法
JPH0685005A (ja) 半導体チップの実装構造
JPH10144729A (ja) 半導体装置、基板及び半導体装置の製造方法
JPH09283696A (ja) 半導体混載実装方法
KR20020028018A (ko) 멀티 칩 패키지
US20020135059A1 (en) Chip packaging structure
JP3366798B2 (ja) 基板へのｌｓｉチップの実装構造体

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees