JP2014178698A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014178698A
JP2014178698A JP2014085669A JP2014085669A JP2014178698A JP 2014178698 A JP2014178698 A JP 2014178698A JP 2014085669 A JP2014085669 A JP 2014085669A JP 2014085669 A JP2014085669 A JP 2014085669A JP 2014178698 A JP2014178698 A JP 2014178698A
Authority
JP
Japan
Prior art keywords
film
layer
pixel electrode
electrode
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014085669A
Other languages
English (en)
Other versions
JP5648140B2 (ja
JP2014178698A5 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Tomohito Murakami
智史 村上
Mitsuaki Osame
光明 納
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014085669A priority Critical patent/JP5648140B2/ja
Publication of JP2014178698A publication Critical patent/JP2014178698A/ja
Publication of JP2014178698A5 publication Critical patent/JP2014178698A5/ja
Application granted granted Critical
Publication of JP5648140B2 publication Critical patent/JP5648140B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/856—Arrangements for extracting light from the devices comprising reflective means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/878—Arrangements for extracting light from the devices comprising reflective means

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】半導体装置の作製工程におけるプラズマダメージの影響を低減し、しきい値電圧のばらつきの抑制された均一な表示特性の半導体装置を提供する。
【解決手段】トランジスタ上の平坦化層と、該平坦化層の上面もしくは下面に設けられると共に前記平坦化層からの水分や脱ガス成分の拡散を抑制するバリア層を備えた半導体装置であって、これら平坦化層及びバリア層の位置関係を工夫することにより平坦化層に及ぶプラズマダメージを低減する上で有効なデバイス構成を用いる。また、画素電極の構造として新規な構造との組み合わせにより、輝度の向上等の効果をも付与する。
【選択図】なし

Description

本発明は、半導体素子（代表的にはトランジスタ）をデバイスとして用いた表示装置、
特にエレクトロルミネセンス表示装置に代表される発光装置に係る技術分野及び該表示装
置を画像表示部に備えた電子機器に係る技術分野に属する。
近年、基板上にトランジスタ（特に薄膜トランジスタ）を集積化してなる液晶表示装置
やエレクトロルミネセンス（Electro Luminescence）表示装置の開発が進んでいる。これ
らの表示装置は、いずれもガラス基板上に薄膜形成技術を用いてトランジスタを作り込み
、そのトランジスタをマトリクス配列された各画素に配置し、画像表示を行う表示装置と
して機能させることを特徴とする。
表示装置の画像表示を行う領域（以下、画素部という。）に要求される仕様は様々であ
るが、まずドット数が多くて高精細であること、各画素の有効表示領域の面積が大きく明
るい画像表示が可能なこと、そして、画素部の全域に渡って点欠陥や線欠陥を誘引するよ
うな不良がないこと、等が挙げられる。これらの仕様を満たすためには、各画素に配置さ
れるトランジスタの性能が良いことだけでなく、安定したプロセスで歩留まり良くトラン
ジスタを形成できる技術が必要である。
また、エレクトロルミネセンス表示装置の中でも有機エレクトロルミネセンス表示装置
は、発光源となる発光素子に有機化合物を用いるため、有機化合物の劣化を抑制するため
の工夫が信頼性確保にあたって最重要課題となる。即ち、信頼性の高い表示装置を得るた
めには、作製途中におけるプロセス上の蓄積ダメージによる影響だけでなく、その蓄積ダ
メージに起因する後の経時劣化にも注意しなければならない。
以上のような開発状況の中で、本出願人が現状において最も懸念している問題点は、エ
ッチング工程によるプラズマダメージが絶縁膜等に蓄積したことによる弊害、例えばトラ
ンジスタのしきい値電圧のばらつき及びシフト等である。
本発明は、前掲の問題に鑑みてなされたものであり、表示装置の作製工程におけるプラ
ズマダメージの影響を低減する上で有効なデバイス構成を提供することを課題とするもの
である。そして、プラズマダメージの影響を低減することによりトランジスタのしきい値
電圧のばらつきを抑制し、均一な表示特性（隣接間画素における輝度ばらつきや劣化の度
合いの小さい表示特性を指す。）の表示装置を提供することを課題とするものである。
本発明は、前掲の課題を解決する上で有効なデバイス構成として、以下の構成を含むこ
とを特徴とする表示装置である。なお、ここで発光素子とは、一対の電極（陽極及び陰極
）の間に発光体（発光層、キャリア注入層、キャリア輸送層、キャリア阻止層その他の発
光に必要な有機化合物もしくは無機化合物を積層してなる積層体を指す。）を設けた素子
をいう。例えば、エレクトロルミネセンス素子は、発光素子に該当する。
（１）基板面に設けられたトランジスタ及び該トランジスタに接続された発光素子を含
む表示装置において、 前記トランジスタは、半導体で形成された活性層、該活性層に接
するゲート絶縁膜、該ゲート絶縁膜を介して前記活性層に対向するゲート電極、前記活性
層上方のバリア層、該バリア層上の平坦化層並びに該平坦化層上のドレイン電極を有し、
前記発光素子は、前記平坦化層上において前記ドレイン電極の上面に接して接続された
画素電極、該画素電極に接する発光体及び該発光体を介して前記画素電極に対向する対向
電極を有し、 前記ドレイン電極は、前記ゲート絶縁膜及び前記バリア層に設けられた第
１開口部並びに前記平坦化層に設けられた第２開口部を介して前記活性層に接続されてい
ることを特徴とする。
なお、本発明における平坦化層は、スパッタ法、プラズマＣＶＤ法、減圧熱ＣＶＤ法も
しくはスピンコート法により形成される無機絶縁膜であっても、有機樹脂膜であっても構
わない。また、スパッタ法、プラズマＣＶＤ法、もしくは減圧熱ＣＶＤ法で形成した場合
は、その表面を研磨（機械的、化学的もしくはその併用効果を有する研磨を含む。）して
用いれば良い。平坦化層により、該平坦化層上に設けられる第１の電極の表面を平坦とす
ることができ、発光素子（ＥＬ素子）のショートを防止する。また、バリア層を設けるこ
とによって、ＥＬ素子からの不純物拡散をブロックしてＴＦＴを保護し、さらに有機絶縁
膜からの脱ガスを防ぐ。また、ＴＦＴの活性層に近い箇所にバリア層を設けることによっ
て、ＥＬ素子からの不純物拡散をブロックしてＴＦＴを効果的に保護している。
（２）基板面に設けられたトランジスタ及び該トランジスタに接続された発光素子を含
む表示装置において、 前記トランジスタは、半導体で形成された活性層、該活性層に接
するゲート絶縁膜、該ゲート絶縁膜を介して前記活性層に対向するゲート電極、前記活性
層上方の平坦化層、該平坦化層上のバリア層並びに該バリア層上のドレイン電極を有し、
前記発光素子は、前記平坦化層上において前記ドレイン電極の上面に接して接続された
画素電極、該画素電極に接する発光体及び該発光体を介して前記画素電極に対向する対向
電極を有し、 前記ドレイン電極は、前記ゲート絶縁膜及び前記バリア層に設けられた第
１開口部並びに前記平坦化層に設けられた第２開口部を介して前記活性層に接続され、
前記バリア層は、前記平坦化層の上面及び該平坦化層に設けられた前記第２開口部の側面
を被覆していることを特徴とする。
また、（２）に示す構成は、バリア層を設けることによって、第１の電極やドレイン電極
をエッチングする際、平坦化層がエッチングされるのを防いでいる。また、バリア層で平
坦化層を覆うことにより、平坦化層から発光素子への不純物拡散を防ぐ。
（３）基板面に設けられたトランジスタ及び該トランジスタに接続された発光素子を含
む表示装置において、 前記トランジスタは、半導体で形成された活性層、該活性層に接
するゲート絶縁膜、該ゲート絶縁膜を介して前記活性層に対向するゲート電極、前記活性
層上方の平坦化層、該平坦化層上のバリア層並びに該バリア層上のドレイン電極を有し、
前記発光素子は、前記平坦化層上において前記ドレイン電極の上面に接して接続された
画素電極、該画素電極に接する発光体及び該発光体を介して前記画素電極に対向する対向
電極を有し、 前記ドレイン電極は、前記ゲート絶縁膜、前記平坦化層及び前記バリア層
に設けられた開口部を介して前記活性層に接続され、 前記バリア層は、前記平坦化層の
上面を被覆していることを特徴とする。
また、（３）に示す構成は、前記ゲート絶縁膜、前記平坦化層及び前記バリア層に設けら
れた開口部は、同じマスクを用いてエッチングされており、（１）や（２）に比べ、少な
いマスク数で作製することができる。
（４）基板面に設けられたトランジスタ及び該トランジスタに接続された発光素子を含
む表示装置において、 前記トランジスタは、半導体で形成された活性層、該活性層に接
するゲート絶縁膜、該ゲート絶縁膜を介して前記活性層に対向するゲート電極、前記活性
層上方のバリア層、該バリア層上の平坦化層並びに該平坦化層上のドレイン電極を有し、
前記発光素子は、前記平坦化層上において前記ドレイン電極の下面に接して接続された
画素電極、該画素電極に接する発光体及び該発光体を介して前記画素電極に対向する対向
電極を有し、 前記ドレイン電極は、前記ゲート絶縁膜及び前記バリア層に設けられた第
１開口部並びに前記平坦化層に設けられた第２開口部を介して前記活性層に接続されてい
ることを特徴とする。
（５）基板面に設けられたトランジスタ及び該トランジスタに接続された発光素子を含
む表示装置において、 前記トランジスタは、半導体で形成された活性層、該活性層に接
するゲート絶縁膜、該ゲート絶縁膜を介して前記活性層に対向するゲート電極、前記活性
層上方の平坦化層、該平坦化層上のバリア層並びに該バリア層上のドレイン電極を有し、
前記発光素子は、前記平坦化層上において前記ドレイン電極の下面に接して接続された
画素電極、該画素電極に接する発光体及び該発光体を介して前記画素電極に対向する対向
電極を有し、 前記ドレイン電極は、前記ゲート絶縁膜及び前記バリア層に設けられた第
１開口部並びに前記平坦化層に設けられた第２開口部を介して前記活性層に接続され、
前記バリア層は、前記平坦化層の上面及び該平坦化層に設けられた第１開口部の側面を被
覆していることを特徴とする。
（６）基板面に設けられたトランジスタ及び該トランジスタに接続された発光素子を含
む表示装置において、 前記トランジスタは、半導体で形成された活性層、該活性層に接
するゲート絶縁膜、該ゲート絶縁膜を介して前記活性層に対向するゲート電極、前記活性
層上方の平坦化層、該平坦化層上のバリア層並びに該バリア層上のドレイン電極を有し、
前記発光素子は、前記平坦化層上において前記ドレイン電極の下面に接して接続された
画素電極、該画素電極に接する発光体及び該発光体を介して前記画素電極に対向する対向
電極を有し、 前記ドレイン電極は、前記ゲート絶縁膜、前記平坦化層及び前記バリア層
に設けられた開口部を介して前記活性層に接続され、 前記バリア層は、前記平坦化層の
上面を被覆していることを特徴とする。
また、（４）、（５）、（６）に示す構成は、画素電極の形成後にドレイン電極を形成す
る構成であり、ドレイン電極の膜厚が厚い場合に有用である。ドレイン電極後に形成する
場合には、画素電極の一部がドレイン電極と接して重なるように形成する必要があるが、
ドレイン電極の膜厚が厚い場合、画素電極に段切れなどのカバレッジ不良が生じる恐れが
ある。
（７）基板面に設けられたトランジスタ及び該トランジスタに接続された発光素子を含
む表示装置において、 前記トランジスタは、半導体で形成された活性層、該活性層に接
するゲート絶縁膜、該ゲート絶縁膜を介して前記活性層に対向するゲート電極、前記活性
層上方のバリア層、該バリア層上の絶縁層、該絶縁層上のドレイン電極並びにソース電極
もしくはドレイン電極上の平坦化層を有し、 前記発光素子は、前記平坦化層上に設けら
れ、かつ、該平坦化層に設けられた開口部を介して前記ドレイン電極に接続された画素電
極、該画素電極に接する発光体及び該発光体を介して前記画素電極に対向する対向電極を
有し、 前記ドレイン電極は、前記ゲート絶縁膜及び前記バリア層に設けられた第１開口
部並びに前記絶縁層に設けられた第２開口部を介して前記活性層に接続されていることを
特徴とする。
（８）基板面に設けられたトランジスタ及び該トランジスタに接続された発光素子を含
む表示装置において、 前記トランジスタは、半導体で形成された活性層、該活性層に接
するゲート絶縁膜、該ゲート絶縁膜を介して前記活性層に対向するゲート電極、前記活性
層上方の絶縁層、該絶縁層上のバリア層、該バリア層上のドレイン電極並びに該ドレイン
電極上の平坦化層を有し、 前記発光素子は、前記平坦化層上に設けられ、かつ、該平坦
化層に設けられた開口部を介して前記ドレイン電極に接続された画素電極、該画素電極に
接する発光体及び該発光体を介して前記画素電極に対向する対向電極を有し、 前記ドレ
イン電極は、前記ゲート絶縁膜及び前記バリア層に設けられた第１開口部並びに前記絶縁
層に設けられた第２開口部を介して前記活性層に接続され、 前記バリア層は、前記絶縁
層の上面及び該絶縁層に設けられた第２開口部の側面を被覆していることを特徴とする。
（９）基板面に設けられたトランジスタ及び該トランジスタに接続された発光素子を含
む表示装置において、 前記トランジスタは、半導体で形成された活性層、該活性層に接
するゲート絶縁膜、該ゲート絶縁膜を介して前記活性層に対向するゲート電極、前記活性
層上方の絶縁層、該絶縁層上のバリア層、該バリア層上のドレイン電極並びに該ドレイン
電極上の平坦化層を有し、 前記発光素子は、前記平坦化層上に設けられ、かつ、該平坦
化層に設けられた開口部を介して前記ドレイン電極に接続された画素電極、該画素電極に
接する発光体及び該発光体を介して前記画素電極に対向する対向電極を有し、 前記ドレ
イン電極は、前記ゲート絶縁膜、前記絶縁層及び前記バリア層に設けられた開口部を介し
て前記活性層に接続され、 前記バリア層は、前記絶縁層の上面を被覆していることを特
徴とする。
また、（７）、（８）、（９）に示す構成は、画素電極がコンタクトホールを介してド
レイン電極に接続しており、他の配線とは平坦化層で絶縁されているので画素電極の面積
を大きくすることができる。
なお、前記（７）〜（９）に示した構成における平坦化層の上面は、窒化シリコン膜で
覆われていても良い。特に平坦化層として有機樹脂膜を用いる場合、その上面（開口部が
ある場合はその内壁面を含む。）を窒化シリコン膜で覆うことにより、有機樹脂膜から発
生するガス（成分ガスや水分を含む。）の発光素子側への拡散を効果的に抑制することが
可能となるからである。
また、前記画素電極の端部（少なくとも角の部分）は、樹脂膜で覆われていることが好
ましい。画素電極の端部は電界集中が起こりやすく、さらにその上に形成される膜の被覆
率が悪いため、当該端部は発光素子の形成にあたって使用しないことが好ましいからであ
る。なお、この樹脂膜は、非感光性樹脂膜であっても感光性樹脂膜であっても良いし、感
光性樹脂膜であればポジ型、ネガ型のいずれを用いても良い。
（１０）基板面に設けられたトランジスタ及び該トランジスタに接続された発光素子を
含む表示装置において、 前記トランジスタは、半導体で形成された活性層、該活性層に
接するゲート絶縁膜、該ゲート絶縁膜を介して前記活性層に対向するゲート電極、前記活
性層上方のバリア層、該バリア層上の平坦化層並びに該平坦化層上のドレイン電極を有し
、 前記ドレイン電極は、第１金属膜及び第２金属膜を積層した構造を含む積層電極であ
ると共に該第２金属膜の一部が除去されて前記第１金属膜が露出した部分を有し、 前記
発光素子は、前記第１金属膜が露出した部分、該第１金属膜が露出した部分に接する発光
体及び該発光体を介して前記第１金属膜が露出した部分に対向する対向電極を有し、 前
記ドレイン電極は、前記ゲート絶縁膜及び前記バリア層に設けられた第１開口部並びに前
記平坦化層に設けられた第２開口部を介して前記活性層に接続されていることを特徴とす
る。
（１１）基板面に設けられたトランジスタ及び該トランジスタに接続された発光素子を
含む表示装置において、 前記トランジスタは、半導体で形成された活性層、該活性層に
接するゲート絶縁膜、該ゲート絶縁膜を介して前記活性層に対向するゲート電極、前記活
性層上方の平坦化層、該平坦化層上のバリア層並びに該バリア層上のドレイン電極を有し
、 前記ドレイン電極は、第１金属膜及び第２金属膜を積層した構造を含む積層電極であ
ると共に該第２金属膜の一部が除去されて前記第１金属膜が露出した部分を有し、 前記
発光素子は、前記第１金属膜が露出した部分、該第１金属膜が露出した部分に接する発光
体及び該発光体を介して前記第１金属膜が露出した部分に対向する対向電極を有し、 前
記バリア層は、前記平坦化層の上面及び該絶縁層に設けられた第１開口部の側面を被覆し
ていることを特徴とする。
（１２）基板面に設けられたトランジスタ及び該トランジスタに接続された発光素子を
含む表示装置において、 前記トランジスタは、半導体で形成された活性層、該活性層に
接するゲート絶縁膜、該ゲート絶縁膜を介して前記活性層に対向するゲート電極、前記活
性層上方の平坦化層、該平坦化層上のバリア層並びに該バリア層上のドレイン電極を有し
、 前記ドレイン電極は、第１金属膜及び第２金属膜を積層した構造を含む積層電極であ
ると共に該第２金属膜の一部が除去されて前記第１金属膜が露出した部分を有し、 前記
発光素子は、前記第１金属膜が露出した部分、該第１金属膜が露出した部分に接する発光
体及び該発光体を介して前記第１金属膜が露出した部分に対向する対向電極を有し、 ソ
ース電極及び前記ドレイン電極は、前記ゲート絶縁膜、前記絶縁層及び前記バリア層に設
けられた開口部を介して前記活性層に接続され、 前記バリア層は、前記平坦化層の上面
を被覆していることを特徴とする。
なお、（１０）〜（１２）に示した構成において、前記第２金属膜の一部が除去されて
前記第１金属膜が露出した部分における前記第２金属膜の断面と該第２金属膜の上面とが
なす角は、鈍角であると良い。即ち、当該部分は、第２金属膜をエッチングにより除去し
て形成するが、そのエッチング断面がテーパー形状となるようにエッチングすることが好
ましいという意味である。これは、発光体の内部で発生した光が発光体中を横方向に伝播
しても第２金属膜の断面がテーパー形状であれば、当該断面で反射されて効率良く取り出
すことができるからである。（１０）〜（１２）に示した構成は、積層電極の段差部分に
形成された前記第２金属膜の斜面で横方向の発光を反射または集光させて、ある一方向（
対向電極を通過する方向）に取り出す発光量を増加させるものである。また、そのために
は、前記発光体の膜厚は、前記第２金属膜の膜厚より薄いことが好ましい。
また、前記画素部における前記第２金属膜の一部が除去されて前記第１金属膜が露出し
た部分以外の部分は、樹脂膜で覆われることになる。これは、この樹脂膜を用いて第２金
属膜をエッチングするため、第２金属膜の一部（除去された部分）以外の部分はすべて当
該樹脂膜で覆われているのである。ただし、樹脂膜は画素部にあれば十分であり、必ずし
も画素部以外の部分（例えば駆動回路部）に残っている必要はない。また、外部回路との
信号のやり取りを行う端子部は当然樹脂膜を除去してある必要がある。
なお、第１金属膜としては、チタン膜、窒化チタン膜その他の発光素子の陽極として機
能しうる金属膜を用いることが好ましく、第２金属膜としては、アルミニウム膜（アルミ
ニウム合金膜及び他の元素が添加されたアルミニウム膜を含む。以下、同じ。）の如き反
射率の高い金属膜を用いることが好ましい。ここでは第１金属膜と第２金属膜との二層構
造しか例示しなかったが、さらに複数の積層構造であっても良い。
これらの発明の構成において、バリア層として用いる窒化シリコン膜は、可能な限り緻
密な膜であることが望ましい。緻密であれば、その分だけバリア性が高まり、脱ガス成分
の拡散防止効果が高い。例えば、平坦化層として有機樹脂膜を用いる場合、そこからの成
分ガスや水分がトランジスタ側もしくは発光素子側へ拡散することを効果的に抑制するこ
とが可能となる。
また、平坦化層としてスピンコート法により形成する無機絶縁膜（代表的には、スピン
オングラス膜）を用いる場合においても、やはり成分ガスや水分の拡散を抑制する上で非
常に効果的である。なお、ＳＯＧ（スピンオングラス）膜としては、有機系ＳＯＧ膜と無
機系ＳＯＧ膜があるが、本発明に用いるなら、より脱ガスの少ない無機系ＳＯＧ膜の方が
好ましい。無機系ＳＯＧ膜としては、スピンコーティング法により形成するＳｉＯｘ膜、
ＰＳＧ（リンシリケートグラス）膜、ＢＳＧ（ボロンシリケートグラス）膜もしくはＢＰ
ＳＧ（ボロンリンシリケートグラス）膜が好適である。また、具体的なＳＯＧ膜の代表的
な例としては、東京応化工業株式会社のＯＣＤシリーズが挙げられる。勿論、その他の公
知のＳＯＧ膜を用いても良い。
本発明によるデバイス構成の表示装置とすることにより、その作製工程におけるプラ
ズマダメージの影響を低減することができ、トランジスタのしきい値電圧のばらつきを抑
制し、均一な表示特性の表示装置を得ることができる。
表示装置のデバイス構成を示す上面図、回路図及び断面図。 表示装置のデバイス構成を示す断面図。 表示装置のデバイス構成を示す断面図。 表示装置のデバイス構成を示す断面図。 表示装置のデバイス構成を示す断面図。 表示装置のデバイス構成を示す断面図。 表示装置のデバイス構成を示す断面図。 表示装置のデバイス構成を示す断面図。 表示装置のデバイス構成を示す上面図、回路図及び断面図。 表示装置のデバイス構成を示す断面図。 表示装置のデバイス構成を示す断面図。 表示装置のデバイス構成を示す断面図。 表示装置のデバイス構成を示す断面図。 表示装置のデバイス構成を示す上面図、回路図及び断面図。 表示装置のデバイス構成を示す断面図。 表示装置のデバイス構成を示す断面図。 表示装置のデバイス構成を示す断面図。 表示装置のデバイス構成を示す断面図。 表示装置のデバイス構成を示す上面図及び回路図。 表示装置のデバイス構成を示す断面図。 表示装置のデバイス構成を示す断面図。 表示装置のデバイス構成を示す断面図。 表示装置のデバイス構成を示す断面図。 画素電極の構成を示す透過型電子顕微鏡写真。 表示装置のデバイス構成を示す断面図。 表示装置のデバイス構成を示す断面図。 表示装置のデバイス構成を示す断面図。 表示装置の外観を示す上面図及び断面図。 電子機器の一例を示す図。
〔実施の形態１〕
本実施の形態は、本発明のエレクトロルミネセンス表示装置の一例である。図１におい
て、図１（Ａ）は、エレクトロルミネセンス表示装置の一画素における上面図（ただし、
画素電極を形成したところまで。）であり、図１（Ｂ）はその回路図であり、図１（Ｃ）
、（Ｄ）はそれぞれＡ−Ａ’もしくはＢ−Ｂ’における断面図に相当する図面である。
図１（Ａ）、（Ｂ）に示すように、エレクトロルミネセンス表示装置の画素部は、ゲー
ト配線１５１、データ配線１５２及び電源配線（定電圧もしくは定電流を供給する配線）
１５３で囲まれた複数の画素をマトリクス配置で有し、各画素にはスイッチング素子とし
て機能する薄膜トランジスタ（ＴＦＴ）（以下、スイッチング用ＴＦＴという。）１５４
、発光素子を発光させるための電流もしくは電圧を供給する手段として機能するＴＦＴ（
以下、駆動用ＴＦＴという。）１５５、容量部１５６及び発光素子１５７が設けられてい
る。発光素子１５７は、ここでは図示されていなが、画素電極１５８の上方に発光体を設
けることにより形成することができる。
なお、本実施の形態において、スイッチング用ＴＦＴ１５４として、マルチゲート構造
のｎチャネル型ＴＦＴを用い、駆動用ＴＦＴ１５５として、ｐチャネル型ＴＦＴを用いて
いるが、発光装置の画素構成はこれに限定する必要はなく、公知のどのような構成に対し
ても本発明を適用できる。
図１（Ｃ）の断面図には、ｎチャネル型ＴＦＴ１５４及び容量部１５６が現れる。１０
１は基板であり、ガラス基板、セラミック基板、石英基板、シリコン基板もしくはプラス
チック基板（プラスチックフィルムを含む。）を用いることができる。また、１０２は窒
化酸化シリコン膜、１０３は酸化窒化シリコン膜であり、積層して下地膜として機能させ
る。勿論、これらの材料に限定する必要はない。さらに、酸化窒化シリコン膜１０３の上
には、ｎチャネル型ＴＦＴ１５４の活性層が設けられ、該活性層は、ソース領域１０４、
ドレイン領域１０５、ＬＤＤ領域１０６ａ〜１０６ｄ及びチャネル形成領域１０７ａ、１
０７ｂを有し、ソース領域１０４とドレイン領域１０５の間に、二つのチャネル形成領域
及び四つのＬＤＤ領域を有している。
また、ｎチャネル型ＴＦＴ１５４の活性層は、ゲート絶縁膜１０８に覆われ、その上に
ゲート電極１０９ａ、１０９ｂ及びゲート電極１１０ａ、１１０ｂが設けられている。ゲ
ート絶縁膜１０８は、本実施の形態では酸化窒化シリコン膜を用いるが、比誘電率の高い
窒化アルミニウム膜等の前掲の窒化絶縁膜を用いると、素子の占有面積を小さくできるた
め、集積度の向上に有効である。
また、ゲート電極１０９ａ及び１１０ａとしては、窒化タンタル膜を用い、ゲート電極
１０９ｂ及び１１０ｂとしては、タングステン膜を用いる。これらの金属膜は相互に選択
比が高いため、エッチング条件を選択することによりこのような構造とすることが可能で
ある。このエッチング条件については、本出願人による特開２００１−３１３３９７号公
報を参照すれば良い。
また、ゲート電極を覆う絶縁層１１１として窒化シリコン膜もしくは窒化酸化シリコン
膜が設けられ、その上にバリア層１１２として窒化シリコン膜が設けられる。この窒化シ
リコン膜は、スパッタガスとして窒素及びアルゴンを用い、かつ、ターゲットとしてシリ
コンを用いた高周波スパッタ法により形成されるものであり、極めて緻密な膜質とするこ
とができ、バリア層として有用である。さらに、バリア層１１２上には平坦化層１１３と
して平坦化された無機絶縁膜が設けられている。本実施の形態では、平坦化された無機絶
縁膜として、ＳＯＧ（スピンオングラス）膜もしくは表面を研磨した無機絶縁膜を用いる
。
このとき、ゲート絶縁膜１０８、絶縁層１１１及びバリア層１１２からなる積層体には
ソース領域１０４上及びドレイン領域１０５上において第１開口部が設けられ、平坦化層
１１３には、その内部に第１開口部が収まるように第２開口部が設けられている。このよ
うな構造は、（１）第１開口部を先に形成した後、第１開口部を一旦平坦化層で埋め、さ
らに第２開口部を形成する方法、（２）平坦化層を設けた後、第２開口部を形成し、その
後、新たにマスクを用いて第２開口部内に第１開口部を形成する方法、のいずれの方法を
選択しても良い。ただし、第１開口部の形成にはドライエッチング法を用いることが好ま
しいため、平坦化層１１３をプラズマに曝すことはできる限り避けた方が良く、その意味
で上記（１）の方法が好ましいと言える。
また、データ配線１５２及び接続配線（ドレイン電極に相当する。）は、第１開口部及
び第２開口部を介してソース領域１０４もしくはドレイン領域１０５に接続される。接続
配線１１４は、駆動用ＴＦＴ１５５のゲートに接続される配線である。これらデータ配線
１５２及び接続配線１１４は、アルミニウムや銅といった低抵抗な金属を主成分とする配
線を他の金属膜で挟んだ構造やこれらの金属の合金膜を用いれば良い。
また、１１５は駆動用ＴＦＴ１５５のソース領域であり、電源配線１５３が接続される
。さらに電源配線１５３は、駆動用ＴＦＴ１５５のゲート配線１１６に絶縁層１１１及び
バリア層１１２を介して対向すると共に保持容量１５６ａを形成している。さらに、ゲー
ト配線１１６は、半導体膜１１７にゲート絶縁膜１０８を介して対向すると共に保持容量
１５６ｂを形成している。この半導体膜１１７は、電源配線１５３が半導体膜１１８に接
続されているため、そこから電荷が供給されて電極として機能する。このように、容量部
１５６は、保持容量１５６ａ及び１５６ｂを並列に接続した構成となるため、非常に小さ
な面積で大容量を得られる。さらに、特に保持容量１５６ａは、誘電体として比誘電率の
高い窒化シリコン膜を用いているため、大きな容量を確保できる。また、保持容量１５６
ａの誘電体は、絶縁層１１１及びバリア層１１２の積層構造からなるため、ピンホールの
発生確率が極めて低く、信頼性の高い容量を形成することができる。
前掲の第１開口部及び第２開口部を形成する場合、従来に比べてフォトリソグラフィ工
程で使用するマスク数が増加するが、そのマスク数の増加を逆に利用することにより、本
実施の形態に示すように、新たに保持容量を形成することが可能となる。この点も本発明
の特徴の一つである。この特徴は、マスク増加のデメリットを補って余りあるものであり
、結果的に産業の発達に大きく寄与するものである。例えば、高精細な画像表示を得るた
めには、表示部において各画素の面積に対する保持容量の相対的な占有面積を減らし開口
率を向上させることが必要であるが、そのためには保持容量の増加は極めて有用である。
また、図１（Ｄ）において、１１９は駆動用ＴＦＴ１５５のドレイン領域であり、ドレ
イン電極１２０に接続される。そして、ドレイン電極１２０は、画素電極１５８に接続さ
れて画素を構成する。本実施の形態では、画素電極１５８として可視光に対して透明な酸
化物導電膜（代表的には、ＩＴＯ膜）を用いるが、これに限定されない。また、ドレイン
電極１２０の形成後に画素電極１５８を形成することにより画素電極１５８がドレイン電
極１２０の上面に接して接続される構成となる。
以上の画素構成を有するエレクトロルミネセンス表示装置において、実際に発光素子１
５７まで形成した例を図２に示す。図２（Ａ）は、図１（Ｃ）に示した断面に相当する図
面であり、画素電極１５８上に、ＥＬ素子１５７を形成した状態を示している。なお、図
２の構造とした場合、画素電極１５８は発光素子１５７の陽極として機能する電極となる
。
この画素電極１５８の端部は、図２（Ｂ）に示すように感光性有機樹脂膜１２１で覆わ
れ、該感光性有機樹脂膜１２１は各画素を縁取るように格子状に設けられるか、又は行単
位もしくは列単位でストライプ状に設けられる。いずれにしても前掲の第１開口部や第２
開口部の上に形成することにより凹部を効率良く埋めることができ、全体の平坦化を兼ね
ることもできる。なお、感光性有機樹脂膜１２１は、ポジ型であってもネガ型であっても
良い。また、公知のレジスト材料（クロモフォアを含む高分子材料）を用いることも可能
である。
また、図示されていないが感光性有機樹脂膜１２１の上面を窒化シリコン膜で覆ってし
まえば、感光性有機樹脂膜１２１からの脱ガスを抑制することができる。また、画素電極
１５８上において、感光性有機樹脂膜１２１は開口部が設けられ、該開口部において、発
光体１２２と画素電極１５８が接する。発光体１２２は、発光層、キャリア注入層もしく
はキャリア輸送層といった薄膜を積層して構成することが一般的であるが、発光が確認さ
れているあらゆる構造及び材料を用いることができる。例えば、電子輸送層もしくはホー
ルブロッキング層としてシリコンを含む有機系材料であるＳＡｌｑ（Ａｌｑ3の３つの配
位子の１つをトリフェニルシラノール構造で置換したもの）を用いることも可能である。
勿論、有機薄膜のみで構成する必要はなく、有機薄膜と無機薄膜を積層した構造として
も良いし、高分子薄膜であっても低分子薄膜であっても良い。また、成膜方法は、高分子
薄膜を用いるか低分子薄膜を用いるかによって異なるが、公知の方法で成膜すれば良い。
また、発光体１２２上には、該発光体１２２を介して前記画素電極１５８に対向する対
向電極（本実施の形態では陰極）１２３が設けられ、さらにその上には最終的なパッシベ
ーション膜１２４として窒化シリコン膜が設けられている。このパッシベーション膜１２
４の材料としては、前掲のバリア層１１２と同一材料を用いると良い。陰極１２４は、周
期表の１族もしくは２族に属する元素を含む金属薄膜を用いれば良いが、アルミニウムに
０．２〜１．５ｗｔ％（好ましくは０．５〜１．０ｗｔ％）のリチウムを添加した金属膜
が電荷注入性その他の点で好適である。なお、リチウムは拡散することによってＴＦＴの
動作に害を及ぼすことが懸念されるが、本実施の形態は、バリア層１１２で完全に保護さ
れているため、リチウムの拡散は気にする必要がない。
図２（Ａ）、（Ｂ）に示した構造とした場合、ＥＬ素子から発した光は、画素電極１５
８を透過して基板１０１側から出射される。このとき、平坦化層１１３は透光性であるた
め、発光素子からの発光を問題なく透過することができる。
以上のようなデバイス構成を含むエレクトロルミネセンス表示装置は、プラズマダメー
ジの影響が低減されることによりトランジスタのしきい値電圧のばらつきが抑制され、均
一な表示特性を得ることが可能となる。
〔実施の形態２〕
本実施の形態は、実施の形態１において平坦化層とバリア層の位置を逆にしたデバイス
構成を含む例である。その他の構成は、実施の形態１と同様であるから、実施の形態１の
説明を参照すれば良い。従って、本実施の形態では、実施の形態１と異なる点のみに着目
して説明する。
図３（Ａ）、（Ｂ）は、実施の形態１における図２（Ａ）、（Ｂ）に相当する図面であ
り、一部実施の形態１と同じ符号を付してある。本実施の形態の場合、絶縁層１１１上に
平坦化層３０１が設けられ、該平坦化層３０１に第２開口部を形成した後、平坦化層３０
１の上面及び第２開口部の側面（内壁面）を覆うようにバリア層３０２を形成し、さらに
第２開口部の内部においてゲート絶縁膜１０８、絶縁層１１１及びバリア層１１２をエッ
チングして第１開口部を形成している。
本実施の形態の構成とした場合、平坦化層３０１を絶縁層１１１及びバリア層３０２で
完全に包み込むことができ、平坦化層３０１からの脱ガスを完全に封止することが可能で
ある。即ち、発光素子側へもトランジスタ側へも脱ガス成分が拡散することがないため、
経時劣化の抑制された信頼性の高い表示装置を得ることができる。勿論、実施の形態１と
同様に、プラズマダメージの影響が低減されることによりトランジスタのしきい値電圧の
ばらつきが抑制され、均一な表示特性を得ることが可能となる。
〔実施の形態３〕
本実施の形態は、実施の形態１において平坦化層とバリア層の位置を逆にしたデバイス
構成を含む例である。その他の構成は、実施の形態１と同じであるから、実施の形態１の
説明を参照すれば良い。従って、本実施の形態では、実施の形態１と異なる点のみに着目
して説明する。
図４（Ａ）、（Ｂ）は、実施の形態１における図２（Ａ）、（Ｂ）に相当する図面であ
り、一部実施の形態１と同じ符号を付してある。本実施の形態の場合、絶縁層１１１上に
平坦化層４０１が設けられ、該平坦化層４０１上にバリア層４０２形成した後、バリア層
４０２、平坦化層４０１、絶縁層１１１及びゲート絶縁膜１０８をエッチングして開口部
を形成している。
本実施の形態の構成とした場合、平坦化層４０１からの脱ガスを抑制することが可能で
ある。即ち、発光素子側及びトランジスタ側への脱ガス成分の拡散を抑制することにより
経時劣化の抑制された信頼性の高い表示装置を得ることができる。勿論、実施の形態１と
同様に、プラズマダメージの影響が低減されることによりトランジスタのしきい値電圧の
ばらつきが抑制され、均一な表示特性を得ることが可能となる。
〔実施の形態４〕
図５（Ａ）〜（Ｃ）に示す本実施の形態は、それぞれ実施の形態１〜３に対応したデバ
イス構成において、画素電極１５８の端部を覆う樹脂膜として、非感光性有機樹脂膜５０
１〜５０３を用いた例である。その他の構成は、実施の形態１〜３と同じであるから、実
施の形態１〜３の説明を参照すれば良い。従って、本実施の形態では、実施の形態１〜３
と異なる点のみに着目して説明する。
感光性有機樹脂膜を用いた場合、図２（Ｂ）、図３（Ｂ）及び図４（Ｂ）に示すように
上端部が丸みを帯び（曲率を有し）、発光体及び対向電極形成時の被覆率を良くする上で
有用な構成ではあるが、これに限定する必要はなく、本実施の形態に示すように非感光性
有機樹脂膜を用いても問題はない。また、画素電極１５８の端部を覆う樹脂膜の上端部に
丸みを帯び（曲率を有し）させた場合、前記画素電極１５８の表面を洗浄する際、異物（
ゴミなど）が裾部に残存することを防ぐことができる。
なお、本実施の形態は、実施の形態１〜３の構成を一部変更したものであるが、実施の
形態１〜３の効果を損なうものではなく、同様の効果を得ることができる。
〔実施の形態５〕
図６（Ａ）〜（Ｃ）に示す本実施の形態は、それぞれ実施の形態１〜３に対応したデバ
イス構成において、薄膜トランジスタの活性層の構成を変更した例である。その他の構成
は実施の形態１〜３と同じであるから、実施の形態１〜３の説明を参照すれば良い。従っ
て、本実施の形態では、実施の形態１〜３と異なる点のみに着目して説明する。
図６（Ａ）において、薄膜トランジスタの活性層は、ソース領域６０１、ドレイン領域
６０２を有し、その間に四つのＬＤＤ（ライトドープドレイン）領域と二つのチャネル形
成領域６０３、６０４を有する。四つのＬＤＤ領域は、それぞれ二つのＬＤＤ領域の組み
合わせからなり、ＬＤＤ領域６０５ａ及び６０５ｂ、ＬＤＤ領域６０６ａ及び６０６ｂ、
ＬＤＤ領域６０７ａ及び６０７ｂ並びにＬＤＤ領域６０８ａ及び６０８ｂが組み合わされ
てＬＤＤ領域として機能している。
例えば、ＬＤＤ領域６０５ａはゲート電極と重なる（オーバーラップする）ように形成
され、ＬＤＤ領域６０５ｂはゲート電極と重ならないように形成されている。この場合、
ＬＤＤ領域６０５ａはホットキャリア劣化の抑制に寄与し、ＬＤＤ領域６０５ｂはオフ電
流（もしくはリーク電流ともいう。）の低減に寄与する。これらの特徴は公知であり、本
出願人による特開２００２−５７１６２号公報を参照すれば良い。
なお、本実施の形態は、実施の形態１〜３の構成を一部変更したものであるが、実施の
形態１〜３の効果を損なうものではなく、同様の効果を得ることができる。また、実施の
形態４との組み合わせも可能である。
〔実施の形態６〕
図７（Ａ）〜（Ｃ）に示す本実施の形態は、それぞれ実施の形態１〜３に対応したデバ
イス構成において、薄膜トランジスタの活性層及びゲート電極の構成を変更した例である
。その他の構成は、実施の形態１〜３と同じであるから、実施の形態１〜３の説明を参照
すれば良い。従って、本実施の形態では、実施の形態１〜３と異なる点のみに着目して説
明する。なお、図７（Ａ）〜（Ｃ）の活性層及びゲート電極の構成は同一であるから図７
（Ａ）のみについて説明する。
図７（Ａ）において、薄膜トランジスタの活性層は、ソース領域７０１、ドレイン領域
７０２を有し、その間に四つのＬＤＤ（ライトドープドレイン）領域７０３ａ〜７０３ｄ
と二つのチャネル形成領域７０４ａ、７０４ｂを有する。また、ＬＤＤ領域７０３ａ〜７
０３ｄは、ゲート電極７０５、７０６の形成前に形成される点に特徴がある。このような
順序で形成することにより、ＬＤＤ領域とゲート電極の重なり具合をトランジスタ特性の
仕様に合わせて設計することが可能となり、回路ごとに活性層の構成を異ならせることが
可能となる。これらの特徴は公知であり、本出願人による特開２０００−３３２２５７号
公報を参照すれば良い。
なお、本実施の形態は、実施の形態１〜３の構成を一部変更したものであるが、実施の
形態１〜３の効果を損なうものではなく、同様の効果を得ることができる。また、実施の
形態４、５との組み合わせも可能である。
〔実施の形態７〕
図８（Ａ）〜（Ｃ）に示す本実施の形態は、それぞれ実施の形態１〜３に対応したデバ
イス構成において、発光素子の構成を変更した例である。その他の構成は、実施の形態１
〜３と同じであるから、実施の形態１〜３の説明を参照すれば良い。従って、本実施の形
態では、実施の形態１〜３と異なる点のみに着目して説明する。なお、図８（Ａ）〜（Ｃ
）のデバイス構成（発光素子以外の構成）は同一であるから図８（Ａ）のみについて説明
する。
図８（Ａ）において、画素電極８０１は陽極として機能する金属膜であり、金、白金、
チタン、窒化チタンもしくはタングステンで構成される。画素電極８０１の上には、実施
の形態１で説明したように、発光体１２２、陰極として機能する対向電極１２３及びパッ
シベーション膜１２４が設けられる。
なお、本実施の形態では陽極として金属膜を用いた例を示しているが、陽極８０１の代
わりに陰極として機能する金属膜を設けることも可能である。陰極として機能する金属膜
としては、アルミニウム（周期表の１族もしくは２族に属する元素を添加したものを含む
。代表的にはアルミニウムとリチウムの合金）もしくはマグネシウムと銀の合金を用いれ
ば良い。その場合、発光体１２２の構成も変更する必要があり、発光体１２２上には陽極
として機能する透明電極を設けなければならないが、いずれも公知の構造を採用すること
ができる。
また、本実施の形態では、画素電極が陽極であることに鑑みて駆動ＴＦＴの極性をｐチ
ャネル型としているが、画素電極を陰極とする場合は、駆動ＴＦＴの極性をｎチャネル型
とすることが好ましい。
なお、本実施の形態は、実施の形態１〜３の構成を一部変更したものであるが、実施の
形態１〜３の効果を損なうものではなく、同様の効果を得ることができる。また、実施の
形態４〜６との組み合わせも可能である。
〔実施の形態８〕
図９（Ａ）〜（Ｄ）に示す本実施の形態は、実施の形態１に対応したデバイス構成にお
いて、画素電極とドレイン電極の接続構成を変更した例である。その他の構成は、実施の
形態１と同じであるから、実施の形態１の説明を参照すれば良い。従って、本実施の形態
では、実施の形態１と異なる点のみに着目して説明する。
図９（Ａ）に示した画素電極９０１は、図９（Ｄ）に示すようにドレイン電極９０２の
下面に接するように接続されている。即ち、平坦化層１１３を形成した後、画素電極９０
１を形成し、その後、画素電極９０１の一部に重なるようにドレイン電極９０２を形成す
れば良い。なお、これら画素電極９０１及びドレイン電極９０２の形成順序については、
二通りの様々な方法がある。
まず第一に、平坦化層１１３を形成した後、画素電極９０１を形成し、その後、平坦化
層１１３に第１開口部及び第２開口部を形成し、ドレイン電極９０２を形成する方法、次
に第二に、平坦化層１１３に第１開口部及び第２開口部を形成した後、画素電極９０１、
ドレイン電極９０２の順に形成する方法がある。これら順序は実施者が適宜選択すれば良
い。
次に、発光素子１５７まで形成した場合の図９（Ｃ）、（Ｄ）に相当する断面図を図１
０（Ａ）、（Ｂ）に示す。感光性有機樹脂膜１２１、発光体１２２、対向電極１２３及び
パッシベーション膜１２４の材料等は実施の形態１で説明した通りである。
なお、本実施の形態は、実施の形態１の構成を一部変更したものであるが、実施の形態
１の効果を損なうものではなく、同様の効果を得ることができる。また、実施の形態４〜
７との組み合わせが可能である。
〔実施の形態９〕
図１１（Ａ）、（Ｂ）に示す本実施の形態は、実施の形態２に対応したデバイス構成に
おいて、画素電極とドレイン電極の接続構成を変更した例である。その他の構成は、実施
の形態２と同じであるから、実施の形態２の説明を参照すれば良い。また、画素電極とド
レイン電極との接続関係及び形成順序に関しては、実施の形態８で説明した内容と同一で
あるので、その点については実施の形態８を参照すれば良い。
なお、本実施の形態は、実施の形態２の構成を一部変更したものであるが、実施の形態
２の効果を損なうものではなく、同様の効果を得ることができる。また、実施の形態４〜
７との組み合わせが可能である。
〔実施の形態１０〕
図１２（Ａ）、（Ｂ）に示す本実施の形態は、実施の形態３に対応したデバイス構成に
おいて、画素電極とドレイン電極の接続構成を変更した例である。その他の構成は、実施
の形態３と同じであるから、実施の形態３の説明を参照すれば良い。また、画素電極とド
レイン電極との接続関係及び形成順序に関しては、実施の形態８で説明した内容と同一で
あるので、その点については実施の形態８を参照すれば良い。
なお、本実施の形態は、実施の形態３の構成を一部変更したものであるが、実施の形態
３の効果を損なうものではなく、同様の効果を得ることができる。また、実施の形態４〜
７との組み合わせが可能である。
〔実施の形態１１〕
図１３（Ａ）〜（Ｃ）に示す本実施の形態は、それぞれ実施の形態８〜１０に対応した
デバイス構成において、発光素子の構成を変更した例である。その他の構成は、実施の形
態８〜１０と同じであるから、実施の形態８〜１０の説明を参照すれば良い。従って、本
実施の形態では、実施の形態８〜１０と異なる点のみに着目して説明する。なお、図１３
（Ａ）〜（Ｃ）のデバイス構成（発光素子以外の構成）は同一であるから図１３（Ａ）の
みについて説明する。
図１３（Ａ）において、画素電極１３０１は陽極として機能する金属膜であり、金、白
金、チタン、窒化チタンもしくはタングステンで構成される。画素電極１３０１の上には
、実施の形態１で説明したように、発光体１２２、陰極として機能する対向電極１２３及
びパッシベーション膜１２４が設けられる。
なお、本実施の形態では陽極として金属膜を用いた例を示しているが、陽極１３０１の
代わりに陰極として機能する金属膜を設けることも可能である。陰極として機能する金属
膜としては、アルミニウム（周期表の１族もしくは２族に属する元素を添加したものを含
む。代表的にはアルミニウムとリチウムの合金）もしくはマグネシウムと銀の合金を用い
れば良い。その場合、発光体１２２の構成も変更する必要があり、発光体１２２上には陽
極として機能する透明電極を設けなければならないが、いずれも公知の構造を採用するこ
とができる。
また、本実施の形態では、画素電極が陽極であることに鑑みて駆動ＴＦＴの極性をｐチ
ャネル型としているが、画素電極を陰極とする場合は、駆動ＴＦＴの極性をｎチャネル型
とすることが好ましい。
なお、本実施の形態は、実施の形態８〜１０の構成を一部変更したものであるが、実施
の形態８〜１０の効果を損なうものではなく、同様の効果を得ることができる。また、実
施の形態４〜６、８〜１０との組み合わせが可能である。
〔実施の形態１２〕
図１４（Ａ）〜（Ｄ）に示す本実施の形態は、実施の形態１に対応したデバイス構成に
おいて、画素電極とドレイン電極の接続構成を変更した例である。その他の構成は、実施
の形態１と同じであるから、実施の形態１の説明を参照すれば良い。従って、本実施の形
態では、実施の形態１と異なる点のみに着目して説明する。
図１４（Ａ）に示すように、ドレイン電極１２０及び電源配線１５３上に平坦化層１４
０１を設け、その平坦化層１４０１上に画素電極１４０２を設けている。即ち、画素電極
１４０２は、ドレイン領域１１９に直接接するのではなく、ドレイン電極１２０を介して
電気的に接続される。このとき、絶縁層１４０３は無機絶縁膜であっても有機絶縁膜であ
っても良い。勿論、ＳＯＧ膜等の平坦化層を絶縁層１４０３として用いるとより平坦性の
向上に有効である。
次に、発光素子１５７まで形成した場合の図１４（Ｃ）、（Ｄ）に相当する断面図を図
１５（Ａ）、（Ｂ）に示す。感光性有機樹脂膜１２１、発光体１２２、対向電極１２３及
びパッシベーション膜１２４の材料等は実施の形態１で説明した通りである。
なお、本実施の形態は、実施の形態１の構成を一部変更したものであるが、実施の形態
１の効果を損なうものではなく、同様の効果を得ることができる。また、実施の形態４〜
７との組み合わせが可能である。
〔実施の形態１３〕
図１６（Ａ）、（Ｂ）に示す本実施の形態は、実施の形態２に対応したデバイス構成に
おいて、画素電極とドレイン電極の接続構成を変更した例である。その他の構成は、実施
の形態２と同じであるから、実施の形態２の説明を参照すれば良い。また、画素電極とド
レイン電極との接続関係及び形成順序に関しては、実施の形態１２で説明した内容と同一
であるので、その点については実施の形態１２を参照すれば良い。
なお、本実施の形態は、実施の形態２の構成を一部変更したものであるが、実施の形態
２の効果を損なうものではなく、同様の効果を得ることができる。また、実施の形態４〜
７との組み合わせも可能である。
〔実施の形態１４〕
図１７（Ａ）、（Ｂ）に示す本実施の形態は、実施の形態３に対応したデバイス構成に
おいて、画素電極とドレイン電極の接続構成を変更した例である。その他の構成は、実施
の形態３と同じであるから、実施の形態３の説明を参照すれば良い。また、画素電極とド
レイン電極との接続関係及び形成順序に関しては、実施の形態１２で説明した内容と同一
であるので、その点については実施の形態１２を参照すれば良い。
なお、本実施の形態は、実施の形態３の構成を一部変更したものであるが、実施の形態
３の効果を損なうものではなく、同様の効果を得ることができる。また、実施の形態４〜
７との組み合わせが可能である。
〔実施の形態１５〕
図１８（Ａ）〜（Ｃ）に示す本実施の形態は、それぞれ実施の形態１２〜１４に対応し
たデバイス構成において、発光素子の構成を変更した例である。その他の構成は、実施の
形態１２〜１４と同じであるから、実施の形態１２〜１４の説明を参照すれば良い。従っ
て、本実施の形態では、実施の形態１２〜１４と異なる点のみに着目して説明する。なお
、図１８（Ａ）〜（Ｃ）のデバイス構成（発光素子以外の構成）は同一であるから図１８
（Ａ）のみについて説明する。
図１８（Ａ）において、画素電極１８０１は陽極として機能する金属膜であり、金、白
金、チタン、窒化チタンもしくはタングステンで構成される。画素電極１８０１の上には
、実施の形態１で説明したように、発光体１２２、陰極として機能する対向電極１２３及
びパッシベーション膜１２４が設けられる。
なお、本実施の形態では陽極として金属膜を用いた例を示しているが、陽極１８０１の
代わりに陰極として機能する金属膜を設けることも可能である。陰極として機能する金属
膜としては、アルミニウム（周期表の１族もしくは２族に属する元素を添加したものを含
む。代表的にはアルミニウムとリチウムの合金）もしくはマグネシウムと銀の合金を用い
れば良い。その場合、発光体１２２の構成も変更する必要があり、発光体１２２上には陽
極として機能する透明電極を設けなければならないが、いずれも公知の構造を採用するこ
とができる。
また、本実施の形態では、画素電極が陽極であることに鑑みて駆動ＴＦＴの極性をｐチ
ャネル型としているが、画素電極を陰極とする場合は、駆動ＴＦＴの極性をｎチャネル型
とすることが好ましい。
なお、本実施の形態は、実施の形態１２〜１４の構成を一部変更したものであるが、実
施の形態１２〜１４の効果を損なうものではなく、同様の効果を得ることができる。また
、実施の形態４〜６、１２〜１４との組み合わせが可能である。
〔実施の形態１６〕
図１９（Ａ）、（Ｂ）に示す本実施の形態は、実施の形態１に対応したデバイス構成に
おいて、画素電極の構成を変更した例である。その他の構成は、実施の形態１と同じであ
るから、実施の形態１の説明を参照すれば良い。従って、本実施の形態では、実施の形態
１と異なる点のみに着目して説明する。
まず、図１９（Ａ）に示すＣＡＤ図面は、本実施の形態の電極構造とした場合に適用し
うる画素の構成の一例である。この図１９（Ａ）に示すＣＡＤ図面を現した回路図面を図
１９（Ｂ）に示す。勿論、本実施の形態は、図１９（Ａ）、（Ｂ）に示す画素構成に限定
されるものではない。本実施の形態では、画素電極として金属膜を用い、基板とは逆の方
向に向かって光を取り出す構成とするため、画素電極の下にどのような回路を形成しても
開口率（画素面積に対して実効的な表示領域の占める割合）を損ねることなく、個々の画
素の機能を多様化させることが可能である。なお、図１９（Ａ）、（Ｂ）に示す画素の構
成は、本出願人による特願２００１−２８９９８３号明細書に記載されており、本出願人
の発明による新規な構成である。
ここで、デバイス構成について図２０を用いて具体的に説明する。なお、薄膜トランジ
スタの構造については、実施の形態１と同じであるので、実施の形態１の説明を参照すれ
ば良い。本実施の形態は、平坦化層１１３上に設けたデータ配線やドレイン電極等の構成
が実施の形態１と異なる。
図２０（Ａ）、（Ｂ）に示すように、平坦化層１１３上にはチタン膜１１、窒化チタン
膜１２及びアルミニウム膜１３が設けられ、アルミニウム膜１３の一部がエッチングによ
り除去されて窒化チタン膜１２が露出している。アルミニウム膜１３のエッチングは、樹
脂膜１４をマスクとして行うが、この樹脂膜１４はそのまま実施の形態１の感光性有機樹
脂膜１２１と同様の役目を果たす。即ち、樹脂膜１４は、窒化チタン膜１２が露出した部
分以外の部分を覆って設けられている。また、窒化チタン膜１２が露出した部分に接する
ように発光体１５が設けられ、その上に対向電極１６、パッシベーション膜１７が設けら
れている。
図２０（Ｂ）において、点線で囲んだ領域１０を拡大したものが図２０（Ｃ）である。
図２０（Ｃ）に示すように、アルミニウム膜１３のエッチング断面は、３０〜６０°（好
ましくは４５°）の角度を有するテーパー形状となっている。即ち、アルミニウム膜の断
面と該アルミニウム膜の上面とがなす角は鈍角となっている。このような構成とすること
により発光体１５で発生した光は、直接取り出されるもの（直接光）と、窒化チタン膜で
反射してから取り出されるもの（反射光）と、発光体１５内部を横方向に伝播した後、ア
ルミニウム膜１３の断面で反射されてから取り出されるもの（反射光）の三つの要素から
構成され、従来の構造に比べて取り出し効率の向上が期待できる。
なお、実際に前掲の画素電極の構成を作製した際の断面ＴＥＭ（透過型電子顕微鏡）写
真（図２４（Ａ））及びその模式図（図２４（Ｂ））を示す。アルミニウム膜がテーパー
形状になっている点、窒化チタン膜が露出している点が確認できる。
また、本実施の形態では、半導体からなるドレイン領域とのオーミック接触が可能とな
るように最下層をチタン膜とし、陽極として機能しうる窒化チタン膜（表面に紫外光照射
を施しておくと仕事関数が増加するため有効である。）をその上に設け、さらに光漏れを
防ぐ反射電極としてアルミニウム膜を設ける三層構造としているが、この構造に限定され
るものではなく、陽極として機能する第１金属膜（本実施の形態では窒化チタン膜に相当
する。）及び反射電極として機能する第２金属膜（本実施の形態ではアルミニウム膜に相
当する。）を設ければ足りる。
なお、本実施の形態は、実施の形態１の構成を一部変更したものであるが、実施の形態
１の効果を損なうものではなく、同様の効果を得ることができる。さらに、ＩＴＯ等の酸
化物導電膜を用いることなく、データ配線等として形成する金属膜をそのまま陽極として
用いることになるので、工程数を削減することが可能である。また、実施の形態４〜６と
組み合わせたり、実施の形態１５との組み合わせ（画素電極１８０１の代わりとして）が
可能である。
〔実施の形態１７〕
図２１（Ａ）、（Ｂ）に示す本実施の形態は、実施の形態２に対応したデバイス構成に
おいて、画素電極の構成を変更した例である。その他の構成は、実施の形態２と同じであ
るから、実施の形態２の説明を参照すれば良い。また、画素電極の構成に関しては、実施
の形態１６で説明した内容と同一であるので、その点については実施の形態１６を参照す
れば良い。
なお、本実施の形態は、実施の形態２の構成を一部変更したものであるが、実施の形態
２の効果を損なうものではなく、同様の効果を得ることができる。また、実施の形態４〜
７、１５との組み合わせが可能である。
〔実施の形態１８〕
図２２（Ａ）、（Ｂ）に示す本実施の形態は、実施の形態３に対応したデバイス構成に
おいて、画素電極の構成を変更した例である。その他の構成は、実施の形態３と同じであ
るから、実施の形態３の説明を参照すれば良い。また、画素電極の構成に関しては、実施
の形態１６で説明した内容と同一であるので、その点については実施の形態１６を参照す
れば良い。
なお、本実施の形態は、実施の形態３の構成を一部変更したものであるが、実施の形態
３の効果を損なうものではなく、同様の効果を得ることができる。また、実施の形態４〜
７、１５との組み合わせが可能である。
〔実施の形態１９〕
本実施の形態において、図２３（Ａ）に示す構成は、実施の形態１６の構成の変形例で
あり、駆動用ＴＦＴ２１の絶縁層２２を覆うようにバリア層２３が設けられ、その上に電
源配線２４、さらに電源配線２４を覆うように平坦化層２５が設けられている。絶縁層２
２の膜厚は、０．３〜１μｍの範囲から選択すれば良い。そして、平坦化層２５に設けら
れた第２開口部及びバリア層２３より下層に設けられた各絶縁層に設けられた第１開口部
を介して画素電極と駆動用ＴＦＴ２１とが電気的に接続される。画素電極の構成及び発光
素子の構成については、実施の形態１６の説明を参照すれば良い。
図２３（Ｂ）に示す構成は、図２３（Ａ）とは異なる位置にバリア層を設けた例であり
、平坦化層２５の上面及び第２開口部の側面を覆うように設けてある点に特徴がある。こ
のような構成とすれば、平坦化層２５を絶縁層２２とバリア層２６とで封止することがで
きるため、より脱ガスによる影響を抑制することができる。
図２３（Ｃ）に示す構成は、図２３（Ａ）と図２３（Ｂ）とを組み合わせた構成に係る
ものであり、平坦化層２５の下面に接するようにバリア層２３を設け、上面に接するよう
にバリア層２６を設けられている。このような構成とすれば、平坦化層２５をバリア層２
３とバリア層２６とで封止することができるため、さらに脱ガスによる影響を抑制するこ
とができる。
なお、本実施の形態は、実施の形態１６の構成を一部変更したものであるが、実施の形
態１６の効果を損なうものではなく、同様の効果を得ることができる。また、実施の形態
４〜７との組み合わせが可能である。
〔実施の形態２０〕
本実施の形態は、実施の形態２に示す構成において、第１開口部の径を第２開口部の径
よりも大きくした例である。即ち、絶縁層１１１を形成した後、絶縁層１１１及びゲート
絶縁膜１０８をエッチングして第１開口部を形成し、その上から平坦化層３０１を形成す
る。さらに、平坦化層３０１をエッチングして第１開口部の内側に第２開口部を形成して
活性層（ソース領域１０４）を露出させ、第２開口部を覆うようにバリア層３０２を形成
した後、第２開口部の底部におけるバリア層３０２の一部に第３開口部を形成する。従っ
て、データ配線１５１は第３開口部を介してソース領域１０４と接続されることとなる。
本実施の形態の構成とした場合、平坦化層３０１をエッチングする際にエッチャントに
対して絶縁層１１１及びゲート絶縁膜１０８が曝されない。特に、平坦化層３０１として
ＳＯＧ膜等の無機絶縁膜を用いる場合において、絶縁層１１１及びゲート絶縁膜１０８を
エッチングしないで済むため有効な構造である。また、平坦化層３０１としてＳＯＧ膜を
用いる場合は、そこからの水分放出により配線材料が腐食する現象（ポイズンドビアと呼
ばれる。）の発生を防ぐことができる。
なお、本実施の形態は、実施の形態１だけでなく実施の形態２〜１１、１６〜１８の構
成との組み合わせが可能である。
〔実施の形態２１〕
本実施の形態は、ドレイン電極のエッチング断面の形状を実施の形態９と異ならせた場
合の例である。即ち、図２６（Ａ）、（Ｂ）に示すように、エッチング断面が逆テーパー
形状となることを特徴としている。図２６（Ａ）において、３１はドレイン電極、３２は
隣の画素の電源配線である。ここで、点線で囲まれた領域３３の拡大図を図２６（Ｂ）に
示す。
図２６（Ｂ）に示すように、発光体１２２に発生した光は、直接光と、陰極１２３で反
射された反射光と、電源配線３２で反射された反射光となり、これらが観測者に認識され
る。このように光の取り出し効率を高めることが本実施の形態の効果である。
なお、本実施の形態は、実施の形態９だけでなく、実施の形態４〜６、８、１０の構成
との組み合わせが可能である。
〔実施の形態２２〕
本実施の形態は、画素電極の構成を実施の形態２と異なるものとした例である。即ち、
図２７（Ａ）に示すように、画素電極として第１金属膜（好ましくはアルミニウム膜）４
１及び第２金属膜（好ましくは窒化チタン膜）４２の積層電極を形成し、その端部を覆う
ように感光性有機樹脂膜１２１を設け、その上に酸化物導電膜（好ましくはＩＴＯ膜）４
３を設ける。そのため、最終的な発光領域は、酸化物導電膜４３と発光体１２２とが接し
ている部分である。
また、図２７（Ｂ）に示す構成は、図２７（Ａ）における第２金属膜４２を感光性有機
樹脂膜１２１の形成後に設け、酸化物導電膜４３及び第２金属膜４２を積層形成した例で
ある。この場合、最終的な発光領域は、第２金属膜４２と酸化物導電膜４３とが接してい
る領域となり、画素内のほぼ全域を発光領域として用いることができる。
以上のように、本実施の形態によれば画素面積を有効に活用することが可能となり、開
口率が高く、輝度の明るい表示が可能となる。また、少ない消費電力で従来と同じ輝度が
得られるため、信頼性の高い表示装置することが可能である。
なお、本実施の形態は、実施の形態１〜３に示したデバイス構成（画素電極形成前まで
の構成）との組み合わせが可能であり、また、実施の形態４〜６の構成との組み合わせも
可能である。
〔実施の形態２３〕
実施の形態１〜２２に示した薄膜トランジスタの構成はいずれもトップゲート構造（具
体的にはプレーナ構造）であるが、各実施の形態（実施の形態６を除く。）では、ボトム
ゲート構造（具体的には逆スタガ構造）とすることも可能である。さらに、薄膜トランジ
スタに限らず、シリコンウェルを用いて形成されたＭＯＳ構造のトランジスタに適用して
も良い。
〔実施の形態２４〕
実施の形態１〜２２に示した表示装置は、いずれもエレクトロルミネセンス表示装置を
例示しているが、デバイス構成自体（画素電極形成時点まで）は、液晶表示装置に適用す
る場合についても共通であり、液晶表示装置、フィールドエミッション表示装置等の表示
装置に適用しても良い。
〔実施の形態２５〕
本実施の形態では、本発明を適用しうるエレクトロルミネセンス表示装置の全体の構成
について、図２８を用いて説明する。図２８は、薄膜トランジスタが形成された素子基板
をシーリング材によって封止することによって形成されたエレクトロルミネセンス表示装
置の上面図であり、図２８（Ｂ）は、図２８（Ａ）のＢ−Ｂ’における断面図、図２８（
Ｃ）は、図２８（Ａ）のＡ−Ａ’における断面図である。
基板２０１上には、画素部（表示部）２０２、該画素部２０２を囲むように設けられた
データ線駆動回路２０３、ゲート線駆動回路２０４ａ、２０４ｂ及び保護回路２０５が配
置され、これらを囲むようにしてシール材２０６が設けられている。画素部２０２の構造
については、実施の形態１〜２３及びその説明を参照すれば良い。シーリング材２０７と
しては、ガラス材、金属材（代表的にはステンレス材）、セラミックス材、プラスチック
材（プラスチックフィルムも含む）を用いることができるが、実施の形態１〜２４に示し
たように絶縁膜のみで封止することも可能である。また、ＥＬ素子からの光の放射方向に
よっては、透光性材料を用いる必要がある。
このシール材２０６は、データ線駆動回路２０３、ゲート線駆動回路２０４ａ、２０４
ｂ及び保護回路２０５の一部に重畳させて設けても良い。そして、該シール材２０６を用
いてシーリング材２０７が設けられ、基板２０１、シール材２０６及びシーリング材２０
７によって密閉空間２０８が形成される。シーリング材２０７には予め凹部の中に吸湿剤
（酸化バリウムもしくは酸化カルシウム等）２０９が設けられ、上記密閉空間２０８の内
部において、水分や酸素等を吸着して清浄な雰囲気に保ち、ＥＬ層の劣化を抑制する役割
を果たす。この凹部は目の細かいメッシュ状のカバー材２１０で覆われており、該カバー
材２１０は、空気や水分は通し、吸湿剤２０９は通さない。なお、密閉空間２０８は、窒
素もしくはアルゴン等の希ガスで充填しておけばよく、不活性であれば樹脂もしくは液体
で充填することも可能である。
また、基板２０１上には、データ線駆動回路２０３及びゲート線駆動回路２０４ａ、２
０４ｂに信号を伝達するための入力端子部２１１が設けられ、該入力端子部２１１へはＦ
ＰＣ（フレキシブルプリントサーキット）２１２を介してビデオ信号等のデータ信号が伝
達される。入力端子部２１１の断面は、図２８（Ｂ）の通りであり、ゲート配線もしくは
データ配線と同時に形成された配線２１３の上に酸化物導電膜２１４を積層した構造の入
力配線とＦＰＣ２１２側に設けられた配線２１５とを、導電体２１６を分散させた樹脂２
１７を用いて電気的に接続してある。なお、導電体２１６としては、球状の高分子化合物
に金もしくは銀といったメッキ処理を施したものを用いれば良い。
また、図２８（Ｃ）において、点線で囲まれた領域２１８の拡大図を図２８（Ｄ）に示
す。保護回路２０５は、薄膜トランジスタ２１９やコンデンサ２２０を組み合わせて構成
すれば良く、公知の如何なる構成を用いても良い。本発明は、コンタクトホールの改善と
同時に、フォトリソ工程を増加させることなく容量形成が可能である点を特徴としており
、本実施の形態では、その特徴を活かしてコンデンサ２２０を形成しているのである。な
お、薄膜トランジスタ２１９及びコンデンサ２２０の構造については、実施の形態１及び
その説明を参照すれば良い。
本実施の形態において、保護回路２０５は入力端子部２１１とデータ線駆動回路２０３
との間に設けられ、両者の間に突発的なパルス信号等の静電気が入った際に、該パルス信
号を外部へ逃がす役割を果たす。その際、まず瞬間的に入る高電圧の信号をコンデンサ２
２０によって鈍らせ、その他の高電圧を薄膜トランジスタや薄膜ダイオードを用いて構成
した回路によって外部へと逃がすことができる。勿論、保護回路は、他の場所、例えば画
素部２０２とデータ線駆動回路２０３との間や画素部２０２とゲート線駆動回路２０４ａ
、２０４ｂの間などに設けても構わない。
以上のように、本実施の形態では、本発明を実施するにあたって、入力端子部に設けら
れた静電気対策等の保護回路に用いられるコンデンサを同時形成する例を示しており、実
施の形態１〜２３のいずれの構成とも組み合わせて実施することが可能である。
〔実施の形態２６〕
本発明の表示装置を表示部に用いた電子機器として、ビデオカメラ、デジタルカメラ、
ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音
響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ
、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または
電子書籍等）、記録媒体を備えた画像再生装置（具体的にはDigital Versatile Disc（Ｄ
ＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが
挙げられる。それらの電子機器の具体例を図２９に示す。
図２９（Ａ）はテレビであり、筐体２００１、支持台２００２、表示部２００３、スピ
ーカー部２００４、ビデオ入力端子２００５等を含む。本発明は表示部２００３に適用す
ることができる。なお、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示
用のテレビが含まれる。
図２９（Ｂ）はデジタルカメラであり、本体２１０１、表示部２１０２、受像部２１０
３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。本発明
は、表示部２１０２に適用することができる。
図２９（Ｃ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２
、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウ
ス２２０６等を含む。本発明は、表示部２２０３に適用することができる。
図２９（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッ
チ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明は、表示部２３
０２に適用することができる。
図２９（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）
であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体
（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。
表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を
表示するが、本発明は表示部Ａ、Ｂ２４０３、２４０４に適用することができる。なお、
記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
図２９（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体
２５０１、表示部２５０２、アーム部２５０３を含む。本発明は、表示部２５０２に適用
することができる。
図２９（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、
外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０
７、音声入力部２６０８、操作キー２６０９等を含む。本発明は、表示部２６０２に適用
することができる。
図２９（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声
入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、ア
ンテナ２７０８等を含む。本発明は、表示部２７０３に適用することができる。なお、表
示部２７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えるこ
とができる。
以上の様に、本発明を実施して得た表示装置は、あらゆる電子機器の表示部として用い
ても良い。なお、本実施の形態の電子機器には、実施の形態１〜２５に示したいずれの構
成を有した表示装置を用いても良い。

Claims (1)

  1. トランジスタと、
    前記トランジスタ上方の、窒化シリコンを有する層と、
    前記窒化シリコンを有する層上方の平坦化層と、
    前記平坦化層上方の導電層と、を有し、
    前記導電層は、前記窒化シリコンを有する層に設けられた第１開口部と、前記平坦化層に設けられた第２開口部とを介して、前記トランジスタと電気的に接続されており、
    前記第２開口部は、前記第１開口部と重なる領域を有することを特徴とする半導体装置。
JP2014085669A 2002-05-13 2014-04-17 素子基板 Expired - Lifetime JP5648140B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014085669A JP5648140B2 (ja) 2002-05-13 2014-04-17 素子基板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002137249 2002-05-13
JP2002137249 2002-05-13
JP2014085669A JP5648140B2 (ja) 2002-05-13 2014-04-17 素子基板

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013231898A Division JP5636488B2 (ja) 2002-05-13 2013-11-08 表示装置

Publications (3)

Publication Number Publication Date
JP2014178698A true JP2014178698A (ja) 2014-09-25
JP2014178698A5 JP2014178698A5 (ja) 2014-11-20
JP5648140B2 JP5648140B2 (ja) 2015-01-07

Family

ID=29544866

Family Applications (11)

Application Number Title Priority Date Filing Date
JP2010027129A Expired - Lifetime JP5005051B2 (ja) 2002-05-13 2010-02-10 半導体装置
JP2011279488A Expired - Lifetime JP5376734B2 (ja) 2002-05-13 2011-12-21 半導体装置
JP2012111105A Expired - Lifetime JP5433726B2 (ja) 2002-05-13 2012-05-15 表示装置及び携帯情報端末
JP2013028622A Expired - Lifetime JP5376738B2 (ja) 2002-05-13 2013-02-18 半導体装置の作製方法
JP2013231898A Expired - Lifetime JP5636488B2 (ja) 2002-05-13 2013-11-08 表示装置
JP2013252783A Withdrawn JP2014078027A (ja) 2002-05-13 2013-12-06 表示装置、携帯情報端末、携帯電話
JP2013265075A Withdrawn JP2014112686A (ja) 2002-05-13 2013-12-24 表示装置
JP2014035233A Withdrawn JP2014160823A (ja) 2002-05-13 2014-02-26 半導体装置の作製方法
JP2014085669A Expired - Lifetime JP5648140B2 (ja) 2002-05-13 2014-04-17 素子基板
JP2014162301A Granted JP2015019074A (ja) 2002-05-13 2014-08-08 半導体装置
JP2014209329A Expired - Fee Related JP5913516B2 (ja) 2002-05-13 2014-10-10 表示装置

Family Applications Before (8)

Application Number Title Priority Date Filing Date
JP2010027129A Expired - Lifetime JP5005051B2 (ja) 2002-05-13 2010-02-10 半導体装置
JP2011279488A Expired - Lifetime JP5376734B2 (ja) 2002-05-13 2011-12-21 半導体装置
JP2012111105A Expired - Lifetime JP5433726B2 (ja) 2002-05-13 2012-05-15 表示装置及び携帯情報端末
JP2013028622A Expired - Lifetime JP5376738B2 (ja) 2002-05-13 2013-02-18 半導体装置の作製方法
JP2013231898A Expired - Lifetime JP5636488B2 (ja) 2002-05-13 2013-11-08 表示装置
JP2013252783A Withdrawn JP2014078027A (ja) 2002-05-13 2013-12-06 表示装置、携帯情報端末、携帯電話
JP2013265075A Withdrawn JP2014112686A (ja) 2002-05-13 2013-12-24 表示装置
JP2014035233A Withdrawn JP2014160823A (ja) 2002-05-13 2014-02-26 半導体装置の作製方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2014162301A Granted JP2015019074A (ja) 2002-05-13 2014-08-08 半導体装置
JP2014209329A Expired - Fee Related JP5913516B2 (ja) 2002-05-13 2014-10-10 表示装置

Country Status (5)

Country Link
US (10) US6960786B2 (ja)
JP (11) JP5005051B2 (ja)
KR (1) KR100979923B1 (ja)
CN (1) CN100445812C (ja)
TW (2) TWI272556B (ja)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753654B2 (en) * 2001-02-21 2004-06-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic appliance
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
JP3989763B2 (ja) * 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
TWI270919B (en) 2002-04-15 2007-01-11 Semiconductor Energy Lab Display device and method of fabricating the same
US7242021B2 (en) * 2002-04-23 2007-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display element using semiconductor device
TWI272556B (en) 2002-05-13 2007-02-01 Semiconductor Energy Lab Display device
TWI263339B (en) * 2002-05-15 2006-10-01 Semiconductor Energy Lab Light emitting device and method for manufacturing the same
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
WO2004027740A1 (en) 2002-09-20 2004-04-01 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7452257B2 (en) * 2002-12-27 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a display device
JP4417027B2 (ja) * 2003-05-21 2010-02-17 株式会社半導体エネルギー研究所 発光装置
US7520790B2 (en) 2003-09-19 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
KR100741966B1 (ko) * 2004-01-27 2007-07-23 삼성에스디아이 주식회사 유기전계발광 표시장치 및 그의 제조방법
KR100611755B1 (ko) * 2004-06-04 2006-08-10 삼성에스디아이 주식회사 유기전계발광소자 및 그의 제조방법
US8278818B2 (en) 2004-06-04 2012-10-02 Samsung Mobile Display Co., Ltd. Electroluminescent display device and method of fabricating the same
US8217396B2 (en) 2004-07-30 2012-07-10 Semiconductor Energy Laboratory Co., Ltd. Display device comprising electrode layer contacting wiring in the connection region and extending to pixel region
US7753751B2 (en) 2004-09-29 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating the display device
US20060091397A1 (en) * 2004-11-04 2006-05-04 Kengo Akimoto Display device and method for manufacturing the same
US7563658B2 (en) * 2004-12-27 2009-07-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4341570B2 (ja) * 2005-03-25 2009-10-07 セイコーエプソン株式会社 電気光学装置及び電子機器
TWI517378B (zh) 2005-10-17 2016-01-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8212953B2 (en) 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI277216B (en) * 2006-02-16 2007-03-21 Au Optronics Corp Pixel structure and thin film transistor and fabrication methods thereof
US20070287209A1 (en) * 2006-04-28 2007-12-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light-emitting device
DE102007052167B4 (de) * 2007-10-31 2010-04-08 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement und Verfahren zum Einstellen der Höhe einer Gateelektrode in dem Halbleiterbauelement
JP2009117699A (ja) * 2007-11-08 2009-05-28 Shinko Electric Ind Co Ltd 半導体パッケージ用部品及び半導体パッケージ用部品の製造方法
US8766337B2 (en) * 2009-11-27 2014-07-01 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing the same
KR101182445B1 (ko) * 2010-04-01 2012-09-12 삼성디스플레이 주식회사 평판 표시 장치 및 그 제조방법
KR101799034B1 (ko) * 2010-12-20 2017-11-20 엘지디스플레이 주식회사 유기전계 발광소자용 기판 및 그 제조 방법
JP5927520B2 (ja) 2011-11-16 2016-06-01 株式会社Ｊｏｌｅｄ 表示パネルの製造方法
KR101339000B1 (ko) 2011-12-14 2013-12-09 엘지디스플레이 주식회사 유기전계발광 표시소자 및 그 제조방법
KR102282866B1 (ko) 2012-07-20 2021-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치를 포함하는 전자 장치
DE112013007498B3 (de) 2012-07-20 2022-05-05 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung
KR20140058745A (ko) * 2012-11-05 2014-05-15 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102132697B1 (ko) * 2013-12-05 2020-07-10 엘지디스플레이 주식회사 휘어진 디스플레이 장치
CN103676354B (zh) * 2013-12-06 2016-03-23 合肥京东方光电科技有限公司 电极结构及制备方法、阵列基板及制备方法和显示装置
KR20150137214A (ko) * 2014-05-28 2015-12-09 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
JP6364998B2 (ja) * 2014-06-23 2018-08-01 王子ホールディングス株式会社 有機発光ダイオード素子および有機薄膜太陽電池素子
TWI582968B (zh) * 2014-08-15 2017-05-11 群創光電股份有限公司 陣列基板結構及接觸結構
JP6412791B2 (ja) * 2014-12-18 2018-10-24 株式会社ジャパンディスプレイ 有機エレクトロルミネッセンス表示装置
TWI560857B (en) * 2015-02-17 2016-12-01 Innolux Corp Thin film transistor substrate and display panel comprising the same
CN116154003A (zh) 2015-11-20 2023-05-23 株式会社半导体能源研究所 半导体装置、包括该半导体装置的显示装置以及包括该半导体装置的电子设备
CN105679765A (zh) * 2016-01-12 2016-06-15 武汉华星光电技术有限公司 Tft阵列基板结构
KR102606279B1 (ko) * 2016-04-04 2023-11-27 삼성디스플레이 주식회사 디스플레이 장치
KR102596337B1 (ko) * 2016-04-29 2023-10-30 엘지디스플레이 주식회사 유기발광 표시장치
CN206179906U (zh) * 2016-12-01 2017-05-17 京东方科技集团股份有限公司 一种显示装置
KR20180079503A (ko) * 2016-12-30 2018-07-11 삼성디스플레이 주식회사 도전 패턴 및 이를 구비하는 표시 장치
KR102392708B1 (ko) * 2017-09-25 2022-04-29 엘지디스플레이 주식회사 보조 전극을 포함하는 디스플레이 장치
JP6792577B2 (ja) * 2018-01-23 2020-11-25 双葉電子工業株式会社 発光装置
CN111564480B (zh) * 2020-05-21 2023-03-31 京东方科技集团股份有限公司 一种显示基板和显示装置
KR20220030361A (ko) 2020-08-28 2022-03-11 삼성디스플레이 주식회사 유기발광 표시장치 및 이의 제조 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06242433A (ja) * 1992-12-25 1994-09-02 Sony Corp アクティブマトリクス基板
JPH0756190A (ja) * 1993-08-12 1995-03-03 Seiko Epson Corp 薄膜トランジスタおよびその製造方法
JPH09219453A (ja) * 1995-11-27 1997-08-19 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH09265110A (ja) * 1996-03-28 1997-10-07 Toshiba Corp アクティブマトリックスパネル
JP2001356711A (ja) * 2000-06-13 2001-12-26 Sony Corp 表示装置
JP2002082630A (ja) * 2000-05-12 2002-03-22 Semiconductor Energy Lab Co Ltd 電気光学装置
JP2002110995A (ja) * 2000-09-29 2002-04-12 Casio Comput Co Ltd アクティブマトリックス基板

Family Cites Families (144)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4400319A (en) 1980-10-03 1983-08-23 Ciba-Geigy Corporation Monoazo pigments containing heterocycles, and high-molecular organic materials dyed therewith
JPH0756190B2 (ja) 1987-11-17 1995-06-14 清水建設株式会社 構造物の振動抑制装置
JPH01156725A (ja) 1987-12-15 1989-06-20 Seiko Epson Corp 表示装置
JPH01156725U (ja) 1988-04-15 1989-10-27
JPH0239541A (ja) 1988-07-29 1990-02-08 Ricoh Co Ltd 半導体装置
JPH02234134A (ja) 1989-03-07 1990-09-17 Nec Corp 液晶表示装置用アクティブマトリクス基板
US5946561A (en) * 1991-03-18 1999-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US6562672B2 (en) * 1991-03-18 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor material and method for forming the same and thin film transistor
JPH0824104B2 (ja) * 1991-03-18 1996-03-06 株式会社半導体エネルギー研究所 半導体材料およびその作製方法
JP3071851B2 (ja) * 1991-03-25 2000-07-31 株式会社半導体エネルギー研究所 電気光学装置
US6975296B1 (en) * 1991-06-14 2005-12-13 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
US6778231B1 (en) * 1991-06-14 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Electro-optical display device
US5414442A (en) * 1991-06-14 1995-05-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
CN1196184C (zh) * 1992-07-06 2005-04-06 株式会社半导体能源研究所 半导体器件及其形成方法
EP0592063A3 (en) * 1992-09-14 1994-07-13 Toshiba Kk Active matrix liquid crystal display device
JP3587537B2 (ja) * 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
JP3158749B2 (ja) * 1992-12-16 2001-04-23 ヤマハ株式会社 半導体装置
DE69332142T2 (de) 1992-12-25 2003-03-06 Sony Corp Substrat mit aktiver Matrix
JPH06296023A (ja) * 1993-02-10 1994-10-21 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JP3355181B2 (ja) 1993-02-10 2002-12-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6150692A (en) * 1993-07-13 2000-11-21 Sony Corporation Thin film semiconductor device for active matrix panel
JPH07273191A (ja) 1994-03-28 1995-10-20 Toyota Motor Corp 半導体装置及びその製造方法
JP3240858B2 (ja) * 1994-10-19 2001-12-25 ソニー株式会社 カラー表示装置
JP2900229B2 (ja) * 1994-12-27 1999-06-02 株式会社半導体エネルギー研究所 半導体装置およびその作製方法および電気光学装置
JP3665095B2 (ja) 1995-01-27 2005-06-29 沖電気工業株式会社 パターン形成方法
JP3225772B2 (ja) * 1995-01-30 2001-11-05 株式会社日立製作所 液晶表示装置の製造方法
US5641974A (en) * 1995-06-06 1997-06-24 Ois Optical Imaging Systems, Inc. LCD with bus lines overlapped by pixel electrodes and photo-imageable insulating layer therebetween
JPH09105952A (ja) * 1995-10-11 1997-04-22 Toshiba Electron Eng Corp アクティブマトリクス型液晶表示装置
US6800875B1 (en) 1995-11-17 2004-10-05 Semiconductor Energy Laboratory Co., Ltd. Active matrix electro-luminescent display device with an organic leveling layer
TWI228625B (en) 1995-11-17 2005-03-01 Semiconductor Energy Lab Display device
JPH09197390A (ja) * 1995-11-17 1997-07-31 Semiconductor Energy Lab Co Ltd 表示装置
US6294799B1 (en) 1995-11-27 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
JP3383535B2 (ja) * 1995-12-14 2003-03-04 株式会社半導体エネルギー研究所 半導体装置
TW309633B (ja) * 1995-12-14 1997-07-01 Handotai Energy Kenkyusho Kk
US6037712A (en) * 1996-06-10 2000-03-14 Tdk Corporation Organic electroluminescence display device and producing method thereof
US6288764B1 (en) * 1996-06-25 2001-09-11 Semiconductor Energy Laboratory Co., Ltd. Display device or electronic device having liquid crystal display panel
JPH1039334A (ja) 1996-07-24 1998-02-13 Toshiba Corp アレイ基板および液晶表示装置
JPH1062810A (ja) 1996-08-19 1998-03-06 Sanyo Electric Co Ltd 半導体装置
JPH1066972A (ja) 1996-08-28 1998-03-10 Nomura Micro Sci Co Ltd 水処理用分離膜の洗浄回生方法
JP3541650B2 (ja) * 1996-10-22 2004-07-14 セイコーエプソン株式会社 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置
DE69726819T2 (de) 1996-10-22 2004-07-01 Seiko Epson Corp. Substrat für eine reflektive Flüssigkristalltafel
US7872728B1 (en) 1996-10-22 2011-01-18 Seiko Epson Corporation Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same
KR100225097B1 (ko) * 1996-10-29 1999-10-15 구자홍 액정표시장치 및 그 제조방법
JP3123450B2 (ja) * 1996-11-26 2001-01-09 日本電気株式会社 半導体装置およびその製造方法
JPH10229197A (ja) * 1997-02-17 1998-08-25 Sanyo Electric Co Ltd 薄膜トランジスタ、薄膜トランジスタの製造方法
TW477907B (en) * 1997-03-07 2002-03-01 Toshiba Corp Array substrate, liquid crystal display device and their manufacturing method
JPH10307305A (ja) * 1997-03-07 1998-11-17 Toshiba Corp アレイ基板、液晶表示装置及びそれらの製造方法
JPH10268360A (ja) * 1997-03-26 1998-10-09 Semiconductor Energy Lab Co Ltd 表示装置
JP4302194B2 (ja) * 1997-04-25 2009-07-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2869721B2 (ja) 1997-05-12 1999-03-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6069443A (en) * 1997-06-23 2000-05-30 Fed Corporation Passive matrix OLED display
JPH1068972A (ja) 1997-07-04 1998-03-10 Semiconductor Energy Lab Co Ltd 電気光学装置
JPH11102867A (ja) 1997-07-16 1999-04-13 Sony Corp 半導体薄膜の形成方法およびプラスチック基板
JP3156765B2 (ja) * 1997-08-29 2001-04-16 日本電気株式会社 半導体装置、および半導体装置の製造方法
TW381187B (en) 1997-09-25 2000-02-01 Toshiba Corp Substrate with conductive films and manufacturing method thereof
JPH11163368A (ja) * 1997-09-25 1999-06-18 Toshiba Corp 導電膜付き基板及びその製造方法
JP3599972B2 (ja) * 1997-09-30 2004-12-08 三洋電機株式会社 薄膜トランジスタの製造方法
JP3679567B2 (ja) * 1997-09-30 2005-08-03 三洋電機株式会社 薄膜トランジスタの製造方法
US6274516B1 (en) * 1997-10-27 2001-08-14 Canon Kabushiki Kaisha Process for manufacturing interlayer insulating film and display apparatus using this film and its manufacturing method
JP3980156B2 (ja) * 1998-02-26 2007-09-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
US6556265B1 (en) * 1998-03-19 2003-04-29 Seiko Epson Corporation LCD having auxiliary capacitance lines and light shielding films electrically connected via contact holes
US6372558B1 (en) * 1998-08-18 2002-04-16 Sony Corporation Electrooptic device, driving substrate for electrooptic device, and method of manufacturing the device and substrate
JP2000111952A (ja) * 1998-10-07 2000-04-21 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
JP2000155334A (ja) * 1998-11-20 2000-06-06 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
JP3424234B2 (ja) * 1998-11-30 2003-07-07 セイコーエプソン株式会社 電気光学装置及びその製造方法
JP4514871B2 (ja) 1999-01-29 2010-07-28 株式会社半導体エネルギー研究所 半導体装置および電子機器
US6593592B1 (en) 1999-01-29 2003-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistors
US7821065B2 (en) * 1999-03-02 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same
US6306694B1 (en) * 1999-03-12 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device
TW441112B (en) * 1999-03-16 2001-06-16 Sanyo Electric Co Method for making a thin film transistor
US6281552B1 (en) * 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions
US6512504B1 (en) * 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
TW517260B (en) * 1999-05-15 2003-01-11 Semiconductor Energy Lab Semiconductor device and method for its fabrication
JP3826618B2 (ja) 1999-05-18 2006-09-27 ソニー株式会社 液晶表示装置
JP4197574B2 (ja) * 1999-05-20 2008-12-17 株式会社半導体エネルギー研究所 液晶表示装置
US6630977B1 (en) 1999-05-20 2003-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor formed around contact hole
US6466401B1 (en) * 1999-06-02 2002-10-15 Read-Rite Corporation Thin film write head with interlaced coil winding and method of fabrication
TWI232595B (en) * 1999-06-04 2005-05-11 Semiconductor Energy Lab Electroluminescence display device and electronic device
JP4627822B2 (ja) * 1999-06-23 2011-02-09 株式会社半導体エネルギー研究所 表示装置
TW556357B (en) * 1999-06-28 2003-10-01 Semiconductor Energy Lab Method of manufacturing an electro-optical device
JP4877675B2 (ja) 1999-06-28 2012-02-15 株式会社半導体エネルギー研究所 電気光学装置の作製方法
TW480554B (en) * 1999-07-22 2002-03-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2001195016A (ja) 1999-10-29 2001-07-19 Semiconductor Energy Lab Co Ltd 電子装置
US6384427B1 (en) * 1999-10-29 2002-05-07 Semiconductor Energy Laboratory Co., Ltd. Electronic device
US6580094B1 (en) * 1999-10-29 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Electro luminescence display device
JP2001175198A (ja) * 1999-12-14 2001-06-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2001177101A (ja) 1999-12-20 2001-06-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6573162B2 (en) * 1999-12-24 2003-06-03 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus and method of fabricating a semiconductor device
US20010053559A1 (en) * 2000-01-25 2001-12-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating display device
US6639265B2 (en) * 2000-01-26 2003-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US7023021B2 (en) 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4831873B2 (ja) * 2000-02-22 2011-12-07 株式会社半導体エネルギー研究所 自発光装置及びその作製方法
TW525305B (en) 2000-02-22 2003-03-21 Semiconductor Energy Lab Self-light-emitting device and method of manufacturing the same
JP2001318627A (ja) 2000-02-29 2001-11-16 Semiconductor Energy Lab Co Ltd 発光装置
JP2001249358A (ja) * 2000-03-03 2001-09-14 Matsushita Electric Ind Co Ltd 液晶表示装置およびその製造方法
JP4836339B2 (ja) 2000-03-06 2011-12-14 株式会社半導体エネルギー研究所 半導体表示装置及びその作製方法
TW495854B (en) 2000-03-06 2002-07-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TWI226205B (en) * 2000-03-27 2005-01-01 Semiconductor Energy Lab Self-light emitting device and method of manufacturing the same
US7525165B2 (en) * 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
US6706544B2 (en) 2000-04-19 2004-03-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and fabricating method thereof
JP4731715B2 (ja) * 2000-04-19 2011-07-27 株式会社半導体エネルギー研究所 発光装置の作製方法
JP4531923B2 (ja) * 2000-04-25 2010-08-25 株式会社半導体エネルギー研究所 半導体装置
TW531901B (en) * 2000-04-27 2003-05-11 Semiconductor Energy Lab Light emitting device
US7804552B2 (en) 2000-05-12 2010-09-28 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device with light shielding portion comprising laminated colored layers, electrical equipment having the same, portable telephone having the same
US6729922B2 (en) 2000-06-05 2004-05-04 Semiconductor Energy Laboratory Co., Ltd. Device for inspecting element substrates and method of inspection using this device
JP4741110B2 (ja) 2000-06-05 2011-08-03 株式会社半導体エネルギー研究所 検査装置、発光装置の作製方法
JP2002072963A (ja) * 2000-06-12 2002-03-12 Semiconductor Energy Lab Co Ltd 発光モジュールおよびその駆動方法並びに光センサ
JP2002118118A (ja) * 2000-07-10 2002-04-19 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6875674B2 (en) * 2000-07-10 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with fluorine concentration
JP2002040411A (ja) * 2000-07-26 2002-02-06 Matsushita Electric Ind Co Ltd 液晶表示装置およびその製造方法
JP3864678B2 (ja) 2000-07-28 2007-01-10 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
JP4566475B2 (ja) 2000-08-04 2010-10-20 株式会社半導体エネルギー研究所 発光装置の作製方法
US6956324B2 (en) 2000-08-04 2005-10-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
TW522374B (en) 2000-08-08 2003-03-01 Semiconductor Energy Lab Electro-optical device and driving method of the same
JP3918412B2 (ja) * 2000-08-10 2007-05-23 ソニー株式会社 薄膜半導体装置及び液晶表示装置とこれらの製造方法
US6828950B2 (en) 2000-08-10 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Display device and method of driving the same
US6605826B2 (en) * 2000-08-18 2003-08-12 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and display device
US6822629B2 (en) 2000-08-18 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US6739931B2 (en) * 2000-09-18 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the display device
US6774578B2 (en) 2000-09-19 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Self light emitting device and method of driving thereof
JP3743273B2 (ja) * 2000-09-27 2006-02-08 セイコーエプソン株式会社 電気光学装置の製造方法
JP4925528B2 (ja) * 2000-09-29 2012-04-25 三洋電機株式会社 表示装置
US6599818B2 (en) 2000-10-10 2003-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device manufacturing method, heat treatment apparatus, and heat treatment method
US6664732B2 (en) 2000-10-26 2003-12-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
JP4831874B2 (ja) * 2001-02-26 2011-12-07 株式会社半導体エネルギー研究所 発光装置及び電子機器
US6830994B2 (en) * 2001-03-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a crystallized semiconductor film
US6737653B2 (en) * 2001-03-12 2004-05-18 Lg. Philips Lcd Co., Ltd. X-ray detector and method of fabricating therefore
US6744198B2 (en) * 2001-03-19 2004-06-01 Seiko Epson Corporation Method for manufacturing display device, display device, and electronic apparatus
JP2003017273A (ja) 2001-07-05 2003-01-17 Sony Corp 表示装置および表示装置の製造方法
JP4876341B2 (ja) * 2001-07-13 2012-02-15 日本電気株式会社 アクティブマトリクス基板及びその製造方法
KR100924739B1 (ko) * 2001-09-21 2009-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 구동방법
CN100380673C (zh) * 2001-11-09 2008-04-09 株式会社半导体能源研究所 发光设备及其制造方法
US6724314B2 (en) * 2001-12-26 2004-04-20 Dew Engineering And Development Limited Automated passenger loading bridge
JP3481232B2 (ja) * 2002-03-05 2003-12-22 三洋電機株式会社 有機エレクトロルミネッセンスパネルの製造方法
US7038239B2 (en) * 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
JP3989761B2 (ja) * 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
JP3989763B2 (ja) * 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
TWI270919B (en) * 2002-04-15 2007-01-11 Semiconductor Energy Lab Display device and method of fabricating the same
US7579771B2 (en) 2002-04-23 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
US7242021B2 (en) * 2002-04-23 2007-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display element using semiconductor device
US7786496B2 (en) 2002-04-24 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing same
TWI272556B (en) * 2002-05-13 2007-02-01 Semiconductor Energy Lab Display device
TWI263339B (en) * 2002-05-15 2006-10-01 Semiconductor Energy Lab Light emitting device and method for manufacturing the same
US7164155B2 (en) 2002-05-15 2007-01-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06242433A (ja) * 1992-12-25 1994-09-02 Sony Corp アクティブマトリクス基板
JPH0756190A (ja) * 1993-08-12 1995-03-03 Seiko Epson Corp 薄膜トランジスタおよびその製造方法
JPH09219453A (ja) * 1995-11-27 1997-08-19 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH09265110A (ja) * 1996-03-28 1997-10-07 Toshiba Corp アクティブマトリックスパネル
JP2002082630A (ja) * 2000-05-12 2002-03-22 Semiconductor Energy Lab Co Ltd 電気光学装置
JP2001356711A (ja) * 2000-06-13 2001-12-26 Sony Corp 表示装置
JP2002110995A (ja) * 2000-09-29 2002-04-12 Casio Comput Co Ltd アクティブマトリックス基板

Also Published As

Publication number Publication date
US20170186780A1 (en) 2017-06-29
TWI269248B (en) 2006-12-21
JP5376738B2 (ja) 2013-12-25
JP2014059574A (ja) 2014-04-03
JP2015019074A (ja) 2015-01-29
US6960786B2 (en) 2005-11-01
JP5433726B2 (ja) 2014-03-05
JP5376734B2 (ja) 2013-12-25
JP2010166063A (ja) 2010-07-29
JP2012230383A (ja) 2012-11-22
CN1458812A (zh) 2003-11-26
CN100445812C (zh) 2008-12-24
JP2015065438A (ja) 2015-04-09
JP5913516B2 (ja) 2016-04-27
US20130277709A1 (en) 2013-10-24
TW200306511A (en) 2003-11-16
KR20030088872A (ko) 2003-11-20
JP2014112686A (ja) 2014-06-19
US20050218452A1 (en) 2005-10-06
US8207537B2 (en) 2012-06-26
JP2014078027A (ja) 2014-05-01
US20110278578A1 (en) 2011-11-17
US20160086982A1 (en) 2016-03-24
US9508756B2 (en) 2016-11-29
US9165991B2 (en) 2015-10-20
JP2014160823A (ja) 2014-09-04
TWI272556B (en) 2007-02-01
US9966390B2 (en) 2018-05-08
US8748895B2 (en) 2014-06-10
US8927994B2 (en) 2015-01-06
US20140191239A1 (en) 2014-07-10
US20030230764A1 (en) 2003-12-18
KR100979923B1 (ko) 2010-09-03
JP5005051B2 (ja) 2012-08-22
US8471259B2 (en) 2013-06-25
US7989808B2 (en) 2011-08-02
JP5648140B2 (ja) 2015-01-07
TW200632809A (en) 2006-09-16
US7554116B2 (en) 2009-06-30
JP5636488B2 (ja) 2014-12-03
US20120261667A1 (en) 2012-10-18
JP2012124494A (ja) 2012-06-28
JP2013117735A (ja) 2013-06-13
US20150108515A1 (en) 2015-04-23
US20090315032A1 (en) 2009-12-24

Similar Documents

Publication Publication Date Title
JP5913516B2 (ja) 表示装置
JP5079041B2 (ja) 表示装置
JP4493931B2 (ja) 表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141002

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20141002

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20141022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141110

R150 Certificate of patent or registration of utility model

Ref document number: 5648140

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term