JP2014142923A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014142923A
JP2014142923A JP2013264794A JP2013264794A JP2014142923A JP 2014142923 A JP2014142923 A JP 2014142923A JP 2013264794 A JP2013264794 A JP 2013264794A JP 2013264794 A JP2013264794 A JP 2013264794A JP 2014142923 A JP2014142923 A JP 2014142923A
Authority
JP
Japan
Prior art keywords
circuit
transistor
voltage
signal
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013264794A
Other languages
English (en)
Other versions
JP2014142923A5 (ja
JP6280362B2 (ja
Inventor
Kei Takahashi
圭 高橋
Jun Koyama
潤 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013264794A priority Critical patent/JP6280362B2/ja
Publication of JP2014142923A publication Critical patent/JP2014142923A/ja
Publication of JP2014142923A5 publication Critical patent/JP2014142923A5/ja
Application granted granted Critical
Publication of JP6280362B2 publication Critical patent/JP6280362B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/382—Arrangements for monitoring battery or accumulator variables, e.g. SoC
    • G01R31/3828—Arrangements for monitoring battery or accumulator variables, e.g. SoC using current integration
    • G01R31/3832—Arrangements for monitoring battery or accumulator variables, e.g. SoC using current integration without measurement of battery voltage
    • G01R31/3833—Arrangements for monitoring battery or accumulator variables, e.g. SoC using current integration without measurement of battery voltage using analog integrators, e.g. coulomb-meters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/364—Battery terminal connectors with integrated measuring arrangements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/382—Arrangements for monitoring battery or accumulator variables, e.g. SoC
    • G01R31/3828—Arrangements for monitoring battery or accumulator variables, e.g. SoC using current integration
    • G01R31/3832—Arrangements for monitoring battery or accumulator variables, e.g. SoC using current integration without measurement of battery voltage
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/20—Modifications of basic electric elements for use in electric measuring instruments; Structural combinations of such elements with such instruments
    • G01R1/203—Resistors used for electric measuring, e.g. decade resistors standards, resistors for comparators, series resistors, shunts
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Thin Film Transistor (AREA)
  • Power Sources (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】二次電池の充電容量等を計測するためのクーロン・カウンタを提供する。
【解決手段】二次電池の充電または放電により生じた電流は、抵抗により電圧に変換され、増幅回路で増幅される。増幅回路で増幅された電圧は、電圧電流変換回路で電流に変換され、累積加算回路に入力される。累積加算回路は、電圧電流変換回路から入力された電流により、容量素子を充電し、容量素子に生じた電圧に対応する信号を生成する。この容量素子の一方の端子は、スイッチを介して電圧電流変換回路の出力に接続されており、他方の端子は定電位とされている。スイッチのオン、オフにより、容量素子への電荷の供給と、その電荷の保持が制御される。
【選択図】図１

Description

本発明は、物（プロダクト。機械（マシン）、製品（マニュファクチャ）、組成物（コンポジション・オブ・マター）を含む。）、及び方法（プロセス。単純方法及び生産方法を含む。）に関する。例えば、本発明の一形態は、半導体装置、蓄電装置、それらの駆動方法、又はそれらの製造方法に関する。
近年、携帯電話やスマートフォンに代表される携帯端末の電源として、或いは、電気自動車等のモータ駆動用の電源として、或いは、無停電電源装置の電源として、リチウムイオン二次電池のような蓄電池が広く利用されている。
例えば、携帯コンピュータの電池パックの充電状態を管理する装置として、クーロン・カウンタを有する電力管理装置が提案されている（特許文献１）。
特開平６−２１７４６３号公報
例えば、特許文献１に示すように、クーロン・カウンタでは、抵抗を流れる電流を一定期間サンプリングすることで、サンプリング期間に抵抗を流れた電荷の総量を検出している。
本発明の一形態の課題の１つは、電荷量を検出することが可能な新規な半導体装置等を提供することにある。または、本発明の一形態の課題の１つは、電荷量の検出誤差を低減することが可能な半導体装置等を提供することにある。または、本発明の一形態の課題の１つは、誤差が低減された半導体装置等を提供することにある。または、本発明の一形態の課題の１つは、新規な半導体装置等を提供することにある。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項等の記載から、自ずと明らかとなるものであり、明細書、図面、請求項等の記載から、これら以外の課題を抽出することが可能である。
本出願で開示される発明の一形態は、第１の電流が流れる第１の抵抗と、第１の電流により第１の抵抗の両端に生ずる第１の電圧を増幅して、第２の電圧を出力する第１の回路と、第２の電圧に対応する第２の電流を出力する第２の回路と、第２の回路から第２の電流が入力され、第２の電流に応じた第１の信号を生成する第３の回路とを有する半導体装置である。
本形態において、第３の回路は、第２の電流が入力される第１の端子を有する第１の容量素子と、第１の端子の電圧に対応する信号を生成し、第１の信号として出力する第４の回路と、第１の端子と第２の回路との接続を制御する第１のスイッチと、第１の端子と第４の電圧が供給されるノードとの接続を制御する第２のスイッチとを有することができる。
或いは、本形態において、第１及び前記第２のスイッチはチャネルが酸化物半導体膜に形成されているトランジスタとすることができる。
本発明の一形態により、高精度に電荷量を検出することが可能な半導体装置を提供することができる。または、本発明の一形態により、誤差が低減された半導体装置を提供することができる。
クーロン・カウンタの構成の一例を示す回路図。 クーロン・カウンタの駆動方法の一例を示すタイミングチャート。 Ａ、Ｂ：累積加算回路の構成の一例を示す回路図。 クーロン・カウンタの構成の一例を示す回路図。 クーロン・カウンタの駆動方法の一例を示すタイミングチャート。 クーロン・カウンタの構成の一例を示す回路図。 クーロン・カウンタの構成の一例を示す回路図。 クーロン・カウンタの構成の一例を示す回路図。 増幅回路の構成の一例を示す回路図。 電圧電流変換回路の構成の一例を示す回路図。 累積加算回路の構成の一例を示す回路図。 クーロン・カウンタの駆動方法の一例を示すタイミングチャート。 クーロン・カウンタの駆動方法の一例を示すタイミングチャート。 クーロン・カウンタの出力信号の波形を示す図。 クーロン・カウンタの構成の一例を示す回路図。 累積加算回路の構成の一例を示す回路図。 クーロン・カウンタの駆動方法の一例を示すタイミングチャート。 蓄電装置の構成の一例を示す回路図。 マイクロ・プロセッサ・ユニット（ＭＰＵ）の構成の一例を示すブロック図。 Ａ、Ｂ：レジスタの構成の一例を示す回路図。 メモリ（ＳＲＡＭ）の構成の一例を示す回路図。 メモリ（ＤＯＳＲＡＭ）の構成の一例を示す回路図。Ａ：メモリセルアレイ。Ｂ：メモリセル。 メモリ（ＤＯＳＲＡＭ）の構成の一例を示す分解斜視図。 Ａ：メモリセル（ＮＯＳＲＡＭ）の構成の一例を示す回路図。Ｂ：メモリセルの電気特性を説明する電圧−電流特性曲線。 ボトムゲート型トランジスタの構成の一例を示す図。Ａ：平面図。Ｂ：切断線Ａ１−Ａ２による図Ａの断面図。Ｃ：切断線Ｂ１−Ｂ２による図Ａの断面図。 トランジスタの構成の一例を示す断面図。Ａ：トップゲート構造。Ｂ：デュアルゲート構造。 Ａ、Ｂ：トランジスタの酸化物積層膜の構成の一例を示す断面図。 Ａ、Ｂ：酸化物積層膜のバンド構造の一例を示す模式図。 Ａ−Ｃ：トランジスタの酸化物積層膜の構成の一例を示す断面図。 半導体装置の積層構造の一例を示す断面図。 蓄電装置を備えた電子機器の構成例を示す図。Ａ：電力ネットワークシステム図。Ｂ、Ｃ：電気自動車。 Ａ−Ｃ：携帯情報端末の構成例を示す図。 Ａ、Ｂ：蓄電システムの構成例を示す図。
以下に、図面を用いて、本発明の実施の形態について詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
また、発明の実施の形態の説明に用いられる図面において、同一部分または同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
図１−図６を用いて、本実施の形態の半導体装置を説明する。本実施の形態では、半導体装置の一例として、電荷量を検出することが可能なクーロン・カウンタについて説明する。
＜＜クーロン・カウンタの構成例１＞＞
図１は、クーロン・カウンタの構成の一例を示す回路図である。クーロン・カウンタ１００は、抵抗１１０、増幅回路１３０、電圧電流変換回路（Ｖ−Ｉ変換回路）１５０及び累積加算回路１７０を有する。クーロン・カウンタ１００は、抵抗１１０を流れる電流Ｉｓから、検出対象から出力された電荷量Ｑｓを検出する機能を備える。ここでは、クーロン・カウンタ１００の検出対象は、二次電池１０（以下、電池１０と呼ぶ。）である。電池１０は、高電位用の端子１１１及び低電位用の端子１１２に接続されている。
増幅回路１３０（ＡＭＰ）は、２つの入力端子間の電圧を増幅し、増幅した電圧を出力する機能を有する。電流Ｉｓが流れることにより、抵抗１１０の両端には電圧Ｖｓ（＝Ｉｓ×Ｒｓ）が発生する。増幅回路１３０の非反転入力端子と反転入力端子間には電圧Ｖｓが入力される。増幅回路１３０は、電圧Ｖｓを増幅して、電圧Ｖａを生成する機能を有する。電圧Ｖａは、電圧Ｖｓに比例する電圧である。
Ｖ−Ｉ変換回路１５０（Ｖ／Ｉ）は、入力された電圧を電流に変換し、出力する機能を有する回路である。ここでは、Ｖ−Ｉ変換回路１５０は、増幅回路１３０で増幅された電圧Ｖａを電流Ｉｃに変換する。後述するように、電流Ｉｃは、電圧Ｖａに比例する電流である。
＜累積加算回路；ＡＤＤの構成例１＞
図１の累積加算回路１７０（ＡＤＤ）は、入力される電流Ｉｃに応じた信号を生成する機能を有する回路である。累積加算回路１７０は、トランジスタ１８１、トランジスタ１８２、容量素子１８３及びコンパレータ１９１を有する。
容量素子１８３の一方の端子（ノードＮ１１）は、トランジスタ１８１に接続され、他方の端子の電位は、抵抗１１０の一方の端子と同じ電位にされている。トランジスタ１８１は、ノードＮ１１とＶ−Ｉ変換回路１５０の出力との接続を制御するスイッチの機能を有する。トランジスタ１８１のオン、オフはそのゲートに入力される信号ＣＯＮにより制御される。
トランジスタ１８２は、ノードＮ１１と、電圧ＶＲＥＦ３が入力されるノードＮ１２間を接続するスイッチの機能を有する。そのため、トランジスタ１８２は、ノードＮ１１の電圧Ｖｃをリセットするリセット回路として機能することができる。トランジスタ１８２のオン、オフは、そのゲートに入力される信号ＳＥＴにより制御される。トランジスタ１８２がオン状態である期間は、ノードＮ１１はノードＮ１２に接続されるため、その電圧Ｖｃは一定電位となり、トランジスタ１８２等による電圧降下を無視する場合は、電圧ＶＲＥＦ３と等しくなる。
なお、ノードＮ１１の電位をリセットするための回路（トランジスタ１８２）は、必要に応じて形成すればよい。
トランジスタ１８１及び容量素子１８３は、サンプル−ホールド回路の機能を有する。トランジスタ１８１をオンすることにより、電流ＩｃがＶ−Ｉ変換回路１５０からノードＮ１１に入力され、容量素子１８３が充電される（サンプリング動作）。トランジスタ１８１をオフすることにより、ノードＮ１１が電気的に浮遊状態とされ、容量素子１８３で電荷が保持される状態になる（ホールド動作）。また、ホールド動作は、ノードＮ１１の電圧が保持されている状態ということもできる。
ノードＮ１１の電圧Ｖｃは、容量素子１８３に保持されている電荷Ｑｃに比例し、電荷Ｑｃは電流Ｉｃに比例するため、ノードＮ１１の電圧Ｖｃ、または電圧Ｖｃに応じた信号から、抵抗１１０を流れた電荷量を表すデータを得ることができる。よって、これらの信号から、電池１０の充電容量（または残存容量と呼ぶこともある）を得ることができる。
電圧Ｖｃは、コンパレータ１９１を経て出力信号ＯＵＴとして、クーロン・カウンタ１００から出力される。コンパレータ１９１は電圧Ｖｃと基準電圧を比較して、”０”又は”１”の論理値を出力する。
図１の例では、コンパレータ１９１の非反転入力端子はノードＮ１１（容量素子１８３の端子）に接続され、同反転入力端子は電位ＶＲＥＦ１が入力される。コンパレータ１９１からは、電圧Ｖｃが基準電圧を超えるとハイレベル（論理値”１”）の信号ＯＵＴが出力され、電圧Ｖｃが基準電圧未満となるとローレベル（論理値”０”）の信号ＯＵＴが出力される。なお、累積加算回路１７０において、ＶＲＥＦ３＜ＶＲＥＦ１である。
コンパレータ１９１としては、ノイズ耐性が高いヒステリシス・コンパレータを用いることが好ましい。ヒステリシス・コンパレータを用いることにより、ノイズの影響により出力信号ＯＵＴの電位の切り替えが頻繁に起こることを抑制することができる。
なお、累積加算回路１７０では、電圧Ｖｃに対応する信号を生成するアナログ回路として、コンパレータ１９１が用いられているが、本実施の形態ではこれに限定されない。例えば、このようなアナログ回路としてアナログ−デジタル変換回路、増幅回路等を用いることができる。
また、クーロン・カウンタ１００の出力信号は、コンパレータ１９１からの出力信号ＯＵＴに限定されるものではない。例えば、ノードＮ１１の電圧Ｖｃを信号として出力させることができる。この場合、ノードＮ１１に増幅回路を接続し、増幅回路の出力をクーロン・カウンタ１００から出力できる構成とすればよい。
＜累積加算回路；ＡＤＤの駆動方法例＞
次に、図２のクーロン・カウンタ１００のタイミングチャートを参照して、累積加算回路１７０の駆動方法を説明する。図２には、信号ＳＥＴ、信号ＣＯＮ、ノードＮ１１の電圧Ｖｃ、及び出力信号ＯＵＴの波形を示す。
さらに、図２には、部分的に拡大された信号ＣＯＮの波形を示す。期間Ｔｃｏｎは、信号ＣＯＮの１周期である。期間Ｔｃｏｎ＿ｏｎは、信号ＣＯＮがハイレベルの期間である。期間Ｔｃｏｎにおいて、期間Ｔｃｏｎ＿ｏｎは、トランジスタ１８１がオンである期間であって、サンプリング動作を行うサンプリング期間である。それ以外の期間は、トランジスタ１８１をオフにして、ホールド動作を行うホールド期間である。
抵抗１１０を流れた電荷量を検出するには、最初に、ノードＮ１１（容量素子１８３の端子）の電圧をリセットするリセット動作を行う。信号ＳＥＴをハイレベルにして、トランジスタ１８２をオンにする。この動作により、電圧Ｖｃは、電圧ＶＲＥＦ３にリセットされる。
信号ＳＥＴがローレベルの期間は、信号ＣＯＮに従って、上述したサンプリング動作及びホールド動作が繰り返される。期間Ｔｃｏｎ＿ｏｎでは、トランジスタ１８１がオンになり、ノードＮ１１に電流Ｉｃが入力され、容量素子１８３が充電される。そして、信号ＣＯＮをローレベルにしてトランジスタ１８１をオフ状態することで、ノードＮ１１は電気的に浮遊状態とされ、容量素子１８３により電荷Ｑｃが保持される。
以上のサンプリング動作及びホールド動作を繰り返すことで、電流Ｉｃに応じた電荷がノードＮ１１に供給される場合、図２に示すように、電圧Ｖｃが上昇する。そして、電圧Ｖｃが電圧ＶＲＥＦ１を超えると、出力信号ＯＵＴはローレベルからハイレベルに切り替る。また、電圧Ｖｃが、電圧ＶＲＥＦ１よりも小さくなると、出力信号ＯＵＴはハイレベルからローレベルに切り替る。
［電圧Ｖｃの計算例］
累積加算回路１７０は、容量素子１８３に充電された電荷Ｑｃを累積加算する演算機能を有し、その演算結果を電圧Ｖｃに対応する信号ＯＵＴとして出力する機能を有する。よって、信号ＯＵＴから、抵抗１１０を流れた電荷量Ｑｓを検出することができる。以下、累積加算回路１７０の演算処理機能について説明する。
電荷Ｑｃは、電流Ｉｃを時間で積分することで得られるため、ノードＮ１１の電圧Ｖｃのリセット動作を実行した後、Ｎ回のサンプリングにより容量素子１８３に保持されている電荷Ｑｃは、式（ａ１）で表すことができる。電荷Ｑｃと容量素子１８３の容量値Ｃｃとの関係から、電圧Ｖｃは式（ａ２）で表される。ここで検出期間中において電流Ｉｃが一定であると仮定すると、電圧Ｖｃは、式（ａ３）で表される。
式（ａ３）で示すように、電圧Ｖｃは電流Ｉｃの比例関数で表される。ここで、Ｖ−Ｉ変換回路１５０の機能により、電流Ｉｃは電圧Ｖａに比例する電流である。電圧Ｖａは、抵抗１１０を流れる電流Ｉｓに比例する電圧である。従って、電圧Ｖｃ、又は電圧Ｖｃに対応する信号を検出することで、抵抗１１０を流れた電荷の総和（Ｑｓ）を検出することが可能である。
例えば、クーロン・カウンタ１００を電池１０の電力管理装置に用いることができる。このような電力管理装置では、出力信号ＯＵＴを検出することで、電池１０の充電状態を監視することができる。例えば、コンパレータ１９１に入力される電圧ＶＲＥＦ１を、例えば、電池１０の充電完了状態に対応する電圧に設定して、出力信号ＯＵＴがハイレベルに切り替ることをトリガーにして、電池１０の充電を停止させるような制御が可能である。
［累積加算回路のトランジスタについて］
また、高精度の電荷量Ｑｓの検出には、累積加算回路１７０のホールド動作期間（信号ＣＯＮがローレベルの期間）において、ノードＮ１１の電圧の変動を抑制することが望ましい。電荷のリークパスとなる箇所は、例えばトランジスタ１８１、トランジスタ１８２のそれぞれのソース−ドレイン間の電流パスがある。そのため、トランジスタ１８１及び／又はトランジスタ１８２として、リーク電流が小さいトランジスタを用いることが望ましい。
このようなトランジスタとしては、例えば、シリコンよりもバンドギャップが広く、実質的に真性な酸化物半導体でチャネル領域が形成されているトランジスタを適用することができる。
この場合、チャネル領域が形成される酸化物半導体は、アルカリ金属、水素又は水等の不純物を可能な限り低減し、また酸素を供給して酸素欠損を可能な限り低減することが、オフ電流の低減に非常に効果的である。例えば、チャネル形成領域において、二次イオン質量分析法（ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ））の測定値でドナー不純物といわれる水素の量を１×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下に低減することが好ましい。トランジスタ１８１及び／又はトランジスタ１８２のオフ電流は、２５℃でチャネル幅１μｍあたり１×１０−１９Ａ（１００ｚＡ）以下であることが好ましく、１×１０−２２Ａ（１００ｙＡ）以下がより好ましい。電荷のリークパスとなるトランジスタのオフ電流は、低ければ低いほどよいが、トランジスタのオフ電流の下限値は、約１×１０−３０Ａ／μｍであると見積もられる。なお、これらのオフ電流の値は、ソースとドレイン間の電圧は、例えば、０．１Ｖ、５Ｖ、または、１０Ｖ程度の場合である。
トランジスタ１８１、トランジスタ１８２に用いられる酸化物半導体としては、例えばＩｎ酸化物、Ｚｎ酸化物、Ｉｎ−Ｚｎ酸化物、又はＩｎ−Ｇａ−Ｚｎ酸化物等が挙げられる。
なお、酸化物半導体を用いたトランジスタ（以下、酸化物半導体トランジスタと呼ぶ。）を用いる場合、そのしきい値電圧を制御する必要がある場合は、デュアルゲート構造（図２６Ｂ参照）とするとよい。デュアルゲート構造とすることで、バックゲートに電圧または信号を供給して酸化物半導体トランジスタのしきい値電圧制御を行うことができる。
以下、図３Ａ、図３Ｂおよび図４を用いて、累積加算回路１７０の他の構成例を説明する。以下に示す累積加算回路１７１〜１７３も、累積加算回路１７０と同様に、電圧Ｖｃ、又は電圧Ｖｃに対応する信号を検出することで、抵抗１１０を流れた電荷の総和（Ｑｓ）を検出することが可能である。
＜累積加算回路；ＡＤＤ構成例２＞
図３Ａは、累積加算回路１７１の構成の一例を示す回路図である。図１の累積加算回路１７０は、電圧Ｖｃが基準電圧を超えることを検出する機能を有するが、図３Ａの累積加算回路１７１は、電圧Ｖｃが基準電圧よりも低下したことを検出する機能を有する。
累積加算回路１７１において、ノードＮ１１をリセットするための電圧として、ノードＮ１２には電圧ＶＲＥＦ１が印加される。また、コンパレータ１９２の非反転入力端子には、電圧ＶＲＥＦ３が入力され、その反転入力端子にはノードＮ１１が接続されている。例えば、コンパレータ１９２の基準電圧がＶＲＥＦ３であれば、電圧Ｖｃが電圧ＶＲＥＦ３よりも低くなると出力信号ＯＵＴの電位がローレベルから、ハイレベルに切り替る。コンパレータ１９２としては、コンパレータ１９１と同様、ヒステリシス・コンパレータが好ましい。
＜累積加算回路；ＡＤＤの構成例３＞
図３Ｂは、累積加算回路１７２の構成の一例を示す回路図である。累積加算回路１７２は、電圧Ｖｃが基準電圧を超えたこと、及び基準電圧未満になったこと双方を検出する機能を有する。累積加算回路１７２は、コンパレータ１９１及びコンパレータ１９２双方を有し、コンパレータ１９１、コンパレータ１９２から、それぞれ、信号ＯＵＴ１、ＯＵＴ２が出力される。ノードＮ１２にはリセット用の電圧ＶＲＥＦ２が供給される。累積加算回路１７２で使用される電圧は、ＶＲＥＦ１＞ＶＲＥＦ２＞ＶＲＥＦ３である。
信号ＯＵＴ１により電圧Ｖｃの増加が検出できる。コンパレータ１９１では、電圧Ｖｃが電圧ＶＲＥＦ１を超えるとハイレベルの信号ＯＵＴ１を出力する。信号ＯＵＴ２により電圧Ｖｃの低下が検出できる。コンパレータ１９２では、電圧Ｖｃが電圧ＶＲＥＦ３未満となるとハイレベルの信号ＯＵＴ２を出力する。
＜累積加算回路の構成例４＞
なお、累積加算回路１７０−１７２において、コンパレータ１９１、及びコンパレータ１９２の出力信号の変化をカウントするカウンタを設けることができる。このカウンタとしては、例えば、コンパレータ１９１、１９２の出力信号がローレベルからハイレベルに切り替る回数をカウントする機能を有する回路を用いることができる。また、累積加算回路１７２においては、このカウンタが、コンパレータ１９１の出力信号のカウント値と、コンパレータ１９２の出力信号のカウント値を演算（和、差分等）する機能を有することが好ましい。そのような、累積加算回路を備えたクーロン・カウンタの構成例を図４に示す。
図４は、クーロン・カウンタの構成の一例を示す回路図である。図４に示すように、クーロン・カウンタ１０３は、抵抗１１０、増幅回路１３０、電圧電流変換回路１５０、及び累積加算回路１７３を有している。
累積加算回路（ＣＯＵＮＴ）１７３は、累積加算回路１７０〜１７２と同様に、入力される電流Ｉｃに応じた信号を生成する機能を有する回路である。累積加算回路１７３は、トランジスタ１８１、トランジスタ１８２、容量素子１８３、コンパレータ１９１、コンパレータ１９２、カウンタ１９３及びＯＲ回路１９４を有しており、累積加算回路１７２にカウンタ１９３及びＯＲ回路１９４を追加した回路に相当する。
ノードＮ１１の電圧Ｖｃは、コンパレータ１９１及びコンパレータ１９２に入力される。コンパレータ１９１では、ノードＮ１１の電圧Ｖｃの増加を検出し、コンパレータ１９２では、電圧Ｖｃの低下を検出する。コンパレータ１９１、コンパレータ１９２は、それぞれ、電圧Ｖｃを基準電圧と比較して、比較結果として”０”又は”１”の論理値を出力する。
なお、累積加算回路１７３において使用される電圧は、ＶＲＥＦ３＜ＶＲＥＦ２＜ＶＲＥＦ１である。
コンパレータ１９１の非反転入力端子はノードＮ１１（容量素子１８３の端子）に接続され、同反転入力端子には電圧ＶＲＥＦ１が入力されている。コンパレータ１９１の出力信号（ＵＰ）は、非反転入力端子に入力されている電圧Ｖｃが基準電圧を超えると、ハイレベル（”１”）となり、電圧Ｖｃが基準電圧未満となるとローレベル（”０”）となる。
コンパレータ１９２の反転入力端子はノードＮ１１（容量素子１８３の端子）に接続され、同非反転入力端子には電圧ＶＲＥＦ３が入力されている。コンパレータ１９２は、反転入力端子に入力されている電圧Ｖｃが基準電圧未満になると、ハイレベル（”１”）の信号ＤＯＷＮを出力し、電圧Ｖｃが基準電圧を超えるとローレベル（”０”）の信号ＤＯＷＮを出力する。
コンパレータ１９１、１９２の出力信号（ＵＰ、ＤＯＷＮ）は、カウンタ１９３に入力される。カウンタ１９３では、信号ＵＰ、及び信号ＤＯＷＮの変化をそれぞれカウントし、それぞれのカウント値を得る。信号ＵＰ、ＤＯＷＮのカウント値は、それぞれの信号がローレベルからハイレベルに切り替る回数である。カウンタ１９３では、信号ＵＰ、信号ＤＯＷＮのカウント値を演算処理し、信号ＯＵＴとして出力する。信号ＯＵＴは、ｎビット（例えば、１６ビット）のデジタル信号となる。
信号ＯＵＴのデータは、例えば、信号ＵＰと信号ＤＯＷＮのカウント値の和、差分等がある。
また、クーロン・カウンタ１０３の出力信号は、カウンタ１９３からの出力信号ＯＵＴに限定されるものではない。例えば、ノードＮ１１の電圧Ｖｃを信号として出力させることができる。この場合、ノードＮ１１に増幅回路を接続し、増幅回路の出力をクーロン・カウンタ１０３から出力できる構成とすればよい。
トランジスタ１８２は、ノードＮ１１と、電圧ＶＲＥＦ２が入力されるノードＮ１２間を接続するスイッチの機能を有する。そのため、トランジスタ１８２は、ノードＮ１１の電圧Ｖｃをリセットするリセット回路として機能することができる。トランジスタ１８２のオン、オフは、そのゲートに入力される信号ＳＥＴにより制御される。
信号ＳＥＴは、ＯＲ回路１９４の出力信号である。ＯＲ回路１９４には、コンパレータ１９１の出力信号ＵＰ、及びコンパレータ１９２の出力信号ＤＯＷＮが入力されている。信号ＳＥＴは、信号ＵＰと信号ＤＯＷＮの論理和である。従って、信号ＵＰ及び信号ＤＯＷＮの一方がハイレベルとなると、トランジスタ１８２がオンになる。トランジスタ１８２がオン状態である期間は、ノードＮ１１はノードＮ１２に接続されるため、その電圧Ｖｃは一定電位となり、トランジスタ１８２等による電圧降下を無視する場合は、電圧ＶＲＥＦ２と等しくなる。
＜累積加算回路；ＣＯＵＮＴの駆動方法例＞
次に、図５のクーロン・カウンタ１０３のタイミングチャートを参照して、累積加算回路１７３の駆動方法を説明する。図５には、信号ＣＯＮ、ノードＮ１１の電圧Ｖｃ、ＯＲ回路１９４、コンパレータ１９１及びコンパレータ１９２の出力信号（ＳＥＴ、ＵＰ、ＤＯＷＮ）の波形を示す。
さらに、図５には、部分的に拡大された信号ＣＯＮの波形を示す。期間Ｔｃｏｎは、信号ＣＯＮの１周期である。期間Ｔｃｏｎ＿ｏｎは、信号ＣＯＮがハイレベルの期間である。期間Ｔｃｏｎにおいて、期間Ｔｃｏｎ＿ｏｎは、トランジスタ１８１がオンである期間であって、サンプリング動作を行うサンプリング期間である。それ以外の期間は、トランジスタ１８１をオフにして、ホールド動作を行うホールド期間である。
信号ＣＯＮに従って、上述したサンプリング動作及びホールド動作が繰り返される。期間Ｔｃｏｎ＿ｏｎでは、トランジスタ１８１がオンになり、ノードＮ１１に電流Ｉｃが入力され、容量素子１８３が充電される。信号ＣＯＮをローレベルにしてトランジスタ１８１をオフにすることで、ノードＮ１１は電気的に浮遊状態とされ、容量素子１８３により電荷Ｑｃが保持される。
以上のサンプリング動作及びホールド動作を繰り返すことで、電流Ｉｃに応じた電荷がノードＮ１１に供給される場合、図５に示すように、電圧Ｖｃが増加する。そして、電圧Ｖｃが電圧ＶＲＥＦ１を超えると、コンパレータ１９１の出力信号ＵＰはローレベルからハイレベルに切り替る。コンパレータ１９１の出力信号ＵＰの変化に対応して、ＯＲ回路１９４からハイレベルの信号ＳＥＴが出力される。信号ＳＥＴにより、トランジスタ１８２がオンになり電圧Ｖｃが電圧ＶＲＥＦ２にリセットされる。
また、電流Ｉｃに応じた電荷がノードＮ１１から流出される場合、図５に示すように、電圧Ｖｃは低下する。そして、電圧Ｖｃが電圧ＶＲＥＦ３未満となると、コンパレータ１９２の出力信号ＤＯＷＮはローレベルからハイレベルに切り替る。コンパレータ１９２の出力信号ＤＯＷＮの変化に対応して、ＯＲ回路１９４からハイレベルの信号ＳＥＴが出力される。信号ＳＥＴによりトランジスタ１８２がオンになり、電圧Ｖｃが電圧ＶＲＥＦ２にリセットされる。
また、カウンタ１９３では、ハイレベルの信号ＵＰ、ＤＯＷＮが入力された回数をカウントしている。このように、累積加算回路１７３は、容量素子１８３に充電された電荷Ｑｃを累積加算する演算機能を有し、その演算結果を電圧Ｖｃに対応する信号ＯＵＴとして出力する機能を有する。よって、信号ＯＵＴから、抵抗１１０を流れた電荷量Ｑｓを検出することができる。
例えば、クーロン・カウンタ１０３も、電池１０の電力管理装置に用いることができる。このような電力管理装置では、出力信号ＯＵＴを検出することで、電池１０の充電状態を監視することができる。出力信号ＯＵＴの値により、電池１０の充電の開始や、停止を行うような制御が可能である。
以下、図６を用いて、増幅回路１３０及びＶ−Ｉ変換回路１５０のより詳細な構成について説明する。図６は、クーロン・カウンタ１００の構成例を示す回路図である。
なお、図６の例では、累積加算回路１７０（ＡＤＤ）には、オペアンプ１８４が更に設けられている。オペアンプ１８４により電圧フォロワが構成されており、この電圧フォロワ回路を介して、電圧ＶＲＥＦ３がノードＮ１２に供給されている。
＜増幅回路；ＩＮＴ−ＡＭＰの構成例＞
図６の例では、増幅回路１３０として計装アンプが設けられている。増幅回路１３０（ＩＮＴ−ＡＭＰ）は、抵抗１３１−１３４、オペアンプ１３５及びオートゼロ・アンプ１４０を有する。オペアンプ１３５により電圧フォロワが構成されている。
抵抗１３１、抵抗１１０及び抵抗１３２は直列に接続されている。オートゼロ・アンプ１４０は、これら直列接続された抵抗の両端の電圧を増幅し、増幅された電圧Ｖａを出力する機能を有する。オートゼロ・アンプ１４０は、非反転入力端子が抵抗１３３を介してオペアンプ１３５でなる電圧フォロワに接続されており、その出力端子は、抵抗１３４を介して、その反転入力端子に接続されている。
オートゼロ・アンプ１４０のより詳細な構成は、実施の形態２で説明される。オートゼロ・アンプ１４０は、オフセット電圧値が小さく、また温度ドリフトの少ない増幅回路であるので、抵抗１１０の両端の小さな電位差の増幅手段として、非常に好適である。
＜Ｖ−Ｉ変換回路；ＶＩ−ＣＯＮＶの構成例＞
Ｖ−Ｉ変換回路１５０（ＶＩ−ＣＯＮＶ）は、電圧Ｖａを電流Ｉｅに変換する回路と、定電流Ｉｃｏｍを生成する回路を有する。Ｖ−Ｉ変換回路１５０からは電流Ｉｃ＝Ｉｅ−Ｉｃｏｍが累積加算回路１７０に出力される。
Ｖ−Ｉ変換回路１５０は、オペアンプ１５１、トランジスタ１５２−１５４、抵抗１５５、及び電流源回路１６０を有する。電流源回路１６０は、電流Ｉｃｏｍを生成する機能を有する回路である。抵抗１５５は電流Ｉｅ及びＩｃｏｍの値を規定する抵抗である。ここでは、電流源回路１６０で生成される電流は、Ｉｃｏｍ＝ＶＲＥＦ２／Ｒｃｏｍ１の関係を有する。
また、オペアンプ１５１、トランジスタ１５２−１５４及び抵抗１５５を含む回路ブロックは、電流源回路の機能を有し、また電圧Ｖａを電流Ｉｅに変換する機能を有する。トランジスタ１５２のソース−ドレイン間には、そのゲートに入力された電圧Ｖａに対応する電流Ｉｅが流れる。トランジスタ１５２のゲートには、オペアンプ１５１の出力電圧が入力されている。オペアンプ１５１は、その反転入力端子の電圧が、非反転入力端子の電圧Ｖａと等しくなるように動作するため、電流Ｉｅ＝Ｖａ／Ｒｃｏｍ１となる。トランジスタ１５３及びトランジスタ１５４はカレントミラーを構成しており、このカレントミラーによりトランジスタ１５２で生成された電流Ｉｅは、Ｖ−Ｉ変換回路１５０の出力へ取り出される。
なお、クーロン・カウンタ１００で使用される電圧（例えば、ＶＲＥＦ１、ＶＲＥＦ２、ＶＲＥＦ３）を生成する電圧生成回路を、クーロン・カウンタ１００内に設けてもよい。
［電流Ｉｃの算出］
以下、数式を参照して、増幅回路１３０の出力電圧Ｖａを電流Ｉｃに変換するＶ−Ｉ変換回路１５０の機能について説明する。
まず、増幅回路１３０の出力電圧Ｖａを求める。抵抗１３１と抵抗１３２の抵抗値がＲａ１に等しく、かつ抵抗１３３と抵抗１３４の抵抗値がＲａ２に等しい場合、電圧Ｖａは式（ｂ１）で表される。式（ｂ１）に示すように、電圧Ｖａは電圧Ｖｓに比例する電圧であることがわかる。
累積加算回路１７０の出力電流Ｉｃは、式（ｂ２）に示すように、電流Ｉｅと電流Ｉｃｏｍの差になる。Ｉｅ＝Ｖａ／Ｒｃｏｍ１、Ｉｃｏｍ＝ＶＲＥＦ２／Ｒｃｏｍ１から、式（ｂ３）、（ｂ４）が得られる。電流Ｉｃは電圧Ｖｓに比例する電流であることから、式（ｂ４）は、Ｖ−Ｉ変換回路１５０において、電圧Ｖａが電流Ｉｃに変換されることを表している。
＜電荷量Ｑｓの算出＞
以下、数式を参照して、クーロン・カウンタ１００により、抵抗１１０に流れた電荷量Ｑｓを検出できること説明する。
式（ｃ１）に示すように、電荷量Ｑｓは電流Ｉｓを時間で積分することにより得られる。電荷量Ｑｓの検出期間において電流Ｉｓが一定であると仮定すると、電荷量Ｑｓは、式（ｃ２）で近似される。
また、式（ａ３）の右辺のＩｃに式（ｂ４）を代入すると、電圧Ｖｃは式（ｄ１）で表すことができる。式（ｄ１）から、式（ｄ２）、式（ｄ３）が導けられる。
さらに、式（ｄ３）から、電荷量Ｑｓは下記式（ｄ４）で表される。
したがって、式（ｄ４）に示すように、電圧Ｖｃを検出することで、抵抗１１０を流れた電荷の総和Ｑｓに関するデータを得ることができる。つまり、クーロン・カウンタ１００の出力ＯＵＴから電荷量Ｑｓに関するデータを取得できることが可能である。以下に、式（ｄ４）から算出される電荷量Ｑｓの一例を示す。
［算出条件：クーロン・カウンタ１００の仕様］
抵抗値：Ｒａ１＝１００ｋΩ、Ｒａ２＝１ＭΩ
容量値：Ｃｃ＝１ｎＦ
サンプリング回数：Ｎ＝２００回
時間：Ｔｃｏｎ＝６０ｓｅｃ、Ｔｃｏｎ＿ｏｎ＝１０μｓｅｃ
電圧値：Ｖｃ＝１．１５Ｖ、ＶＲＥＦ３＝０．２５Ｖ
［算出結果］
Ｑｓ≒３．３７Ａｈｒ （１Ａｈｒ＝３６００Ｃｏｕｌｏｍｂ）
なお、ここでは、図６を参照して、累積加算回路１７０を有するクーロン・カウンタ１００について説明したが、他の累積加算回路を有するクーロン・カウンタについても同様である。図７に、累積加算回路１７３を有するクーロン・カウンタ１０３の構成例を示す。クーロン・カウンタ１０３は、クーロン・カウンタ１００と同様に動作する。また、内部で使用される電圧（例えば、ＶＲＥＦ１、ＶＲＥＦ２、ＶＲＥＦ３）を生成する電圧生成回路を、クーロン・カウンタ１０３内に設けてもよい。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態２）
図８−図１３を用いて、半導体装置の一例としてクーロン・カウンタについて説明する。本実施の形態では、一部の回路がＩＣチップに集積されたクーロン・カウンタについて説明する。
＜＜クーロン・カウンタの構成例２＞＞
図８は、クーロン・カウンタの構成例を示す回路図である。図８に示すように、クーロン・カウンタ２００は、クーロン・カウンタ１００と同様に、増幅回路２３０、Ｖ−Ｉ変換回路２５０及び累積加算回路２７０を有し、更に、電圧生成回路２２０を有する。検出対象の電池１０は、高電位用の端子２１１と低電位用の端子２１２間に接続されている。クーロン・カウンタ２００は、クーロン・カウンタ１００と同様に、抵抗２１０の両端に生じた電圧Ｖｓから、抵抗２１０を流れた電荷量Ｑｓを検出する機能を有する。
点線で示す回路ブロックは、ＩＣチップ２０１に集積されている回路を示す。ＩＣチップ２０１には、複数の端子２１３が設けられている。なお、図面が煩雑になるのを避けるため、図８において、電源電圧ＶＳＳ用の端子のみに符号２１３を付している。
＜電圧生成回路の構成例＞
電圧生成回路２２０は、ＩＣチップ２０１の内部回路で使用する電圧ＶＲＥＦ１、ＶＲＥＦ２、及びＶＲＥＦ３を生成する機能を有する回路である。電圧生成回路２２０は、オペアンプ２２１、及びオペアンプ２２１の出力に接続された分圧回路を有する。この分圧回路は、直列に接続された抵抗２２２−２２５を有する。
オペアンプ２２１には、端子２１３を介して外部から電圧ＶＲＥＦが供給されている。電圧ＶＲＥＦ１はオペアンプ２２１の出力電圧に対応する。また、分圧回路から電圧ＶＲＥＦ２、ＶＲＥＦ３が出力される。ここでは、ＶＲＥＦ１＞ＶＲＥＦ２＞ＶＲＥＦ３の関係を有する。
＜増幅回路；ＩＮＴ−ＡＭＰの構成例＞
図９は、増幅回路２３０（ＩＮＴ−ＡＭＰ）の構成例を示す回路図である。
増幅回路２３０は、抵抗２３１−２３４、オペアンプ２３５及びオートゼロ・アンプ２４０を有する点は、図６の増幅回路１３０と同様である。増幅回路２３０は、更にマルチプレクサ２３６を有する。マルチプレクサ２３６は、信号ＸＣＯＮの制御により、オペアンプ２３５の出力信号（ＶＲＥＦ２＿Ｏ）、またはオートゼロ・アンプ２４０の出力信号（ＡＺＡ＿ＯＵＴ）を出力する機能を有する。
オートゼロ・アンプ２４０は、オペアンプ２４１（Ａａ）、オペアンプ２４２（Ａｂ）、トランジスタ２４３−２４６、インバータ２４７、容量素子２４８及び容量素子２４９を有する。オペアンプ２４１は、電圧Ｖｓを増幅するためのメイン・アンプである。オペアンプ２４２は、オペアンプ２４１のオフセット電圧のゼロ調整を行うアンプ（Ｎｕｌｌｉｎｇ ａｍｐｌｉｆｉｅｒ、またはＮｕｌｌ ａｍｐｌｉｆｉｅｒ）である。トランジスタ２４３−２４６は、信号ＮＣＬＫにより、オン、オフが制御されるスイッチとして機能する。
信号ＮＣＬＫは、ハイレベルとローレベルの２つの相を有するクロック信号であり、オートゼロ・アンプ２４０の動作は２つのモードに分かれる。信号ＮＣＬＫがハイレベルの期間が第１のモードであり、オペアンプ２４２によりオペアンプ２４２自身のオフセット電圧のゼロ調整が行われる。信号ＮＣＬＫがローレベルの期間が第２のモードであり、ゼロ調整されたオペアンプ２４２により、オペアンプ２４１のオフセット電圧がゼロ値に補正される。
ハイレベルの信号ＮＣＬＫが入力されると、トランジスタ２４３及びトランジスタ２４４がオンになり、トランジスタ２４５及びトランジスタ２４６はオフ状態となる。オペアンプ２４２の２つの入力端子が短絡され、オペアンプ２４２の出力電圧により、自身のオフセット電圧が計測される。オペアンプ２４２の出力電圧は、容量素子２４８で保持される。容量素子２４８で保持されている電圧は、オペアンプ２４２のゼロ調整用の電源入力端子ＮＡに入力され、オペアンプ２４２のオフセット電圧がゼロ値に補正される。
他方、オペアンプ２４１は、容量素子２４９で保持されている電圧によりオフセット電圧が補正されている状態で、入力端子間の電圧；（Ｖｉｎ＋）−（Ｖｉｎ−）を増幅し、増幅された電圧を出力する。
オペアンプ２４１のオフセット電圧をゼロ値に補正するための電圧は、信号ＮＣＬＫがローレベルの期間に取得され、容量素子２４９に記憶されている。
ローレベルの信号ＮＣＬＫが入力されると、トランジスタ２４５及びトランジスタ２４６がオンになり、トランジスタ２４３及びトランジスタ２４４はオフになる。容量素子２４８によりゼロ調整用電圧が印加されている状態で、オペアンプ２４２は入力端子間の電圧を増幅して、容量素子２４９の端子、及びオペアンプ２４１の電源端子へ出力する。オペアンプ２４２の出力電圧は、オペアンプ２４１のオフセット電圧をゼロ値に補正するための電圧であり、容量素子２４９で保持される。
以上のように、信号ＮＣＬＫにより、容量素子２４８及び容量素子２４９の充電と放電を交互に繰り返すことで、オペアンプ２４１のオフセット電圧をゼロ値に補正することができる。
オートゼロ・アンプ２４０の出力信号ＡＺＡ＿ＯＵＴは、マルチプレクサ２３６に入力される（図９）。マルチプレクサ２３６は、信号ＸＣＯＮがハイレベルのときは、信号（ＡＺＡ＿ＯＵＴ）を出力し、信号ＸＣＯＮがローレベルのときは、信号ＶＲＥＦ２＿Ｏを出力する。
＜Ｖ−Ｉ変換回路；ＶＩ−ＣＯＮＶの構成例＞
図１０は、Ｖ−Ｉ変換回路２５０（ＶＩ−ＣＯＮＶ）の構成例を示す回路図である。Ｖ−Ｉ変換回路２５０は、入力電圧Ｖａを電流Ｉｃに変換する機能を有しており、Ｖ−Ｉ変換回路１５０と同様に、電圧Ｖａを電流Ｉｅに変換する回路と、定電流Ｉｃｏｍを生成する回路を有する。
Ｖ−Ｉ変換回路２５０は、Ｖ−Ｉ変換回路１５０と同様、オペアンプ２５１、トランジスタ２５２−２５４、抵抗２５５及び電流源回路２６０を有する。オペアンプ２５１、トランジスタ２５２−２５４、及び抵抗２５５で構成される回路ブロックにおいて、電圧Ｖａが電流Ｉｅに変換される。
電流源回路２６０は、電流Ｉｃｏｍを生成する機能を有する回路である。電流源回路２６０は、抵抗２５６、容量素子２５７、オペアンプ２６２、トランジスタ２６３−トランジスタ２６９を有する。
電流源回路２６０において、抵抗２５６、オペアンプ２６２及びトランジスタ２６３−２６７でなる回路ブロックが定電流Ｉｃｏｍを生成する電流源回路として機能する。トランジスタ２６４とトランジスタ２６５、並びに、トランジスタ２６６とトランジスタ２６７により２つのカレントミラーが構成されている。
２６１で示される回路ブロックは、Ｖ−Ｉ変換回路２５０の出力（ＶＩｏｕｔ）に接続される配線２５８に流れる電流を補正する機能を有し、Ｖ−Ｉ変換回路２５０のオフセット電流を補正する機能を有する。以下、回路ブロック２６１を電流補正回路２６１と呼ぶ。抵抗２５６は、電流Ｉｃｏｍ及びＶ−Ｉ変換回路２５０のオフセット電流を規定する抵抗である。ここでは、Ｒｃｏｍ２＞Ｒｃｏｍ１とすることで、電流源回路２６０のオフセット電流を大きくし、電流源回路２６０の出力電流のゼロ調整を行うようにしている。
電流補正回路２６１のトランジスタ２６８及びトランジスタ２６９は、配線２５８に接続されている。トランジスタ２６８は、電流源回路２６０のカレントミラーを構成するトランジスタ２６６と並列に接続されており、そのゲートは容量素子２５７の端子（ＮＣ）に接続されている。トランジスタ２６９は、容量素子２５７の端子（ＮＣ）と配線２５８との接続を制御するスイッチとして機能する。トランジスタ２６９のオン、オフは信号ＮＣＯＮにより制御される。
トランジスタ２６９及び容量素子２５７はサンプル−ホールド回路として機能する。トランジスタ２６９でなるスイッチがオンの期間に、オフセット電流補正用の電圧Ｖｃｎが取得される。トランジスタ２６９を介して電流が容量素子２５７に供給され、容量素子２５７が充電される。トランジスタ２６９をオフにすることで、容量素子２５７において電圧Ｖｃｎが保持される。
トランジスタ２６８のソース−ドレイン間には、容量素子２５７で保持されている電圧Ｖｃｎに応じた電流Ｉｃｎが流れる。この電流Ｉｃｎにより、配線２５８に流れる電流Ｉｃが補正される。これが、電流補正回路２６１によるＶ−Ｉ変換回路２５０のオフセット電流のゼロ調整機能である。Ｖ−Ｉ変換回路２５０の出力誤差は電荷量Ｑｓの検出誤差となるため、電流補正回路２６１によりＶ−Ｉ変換回路２５０の出力誤差を抑えることができるため、クーロン・カウンタ２００の検出精度が向上される。
＜累積加算回路の構成例＞
図１１は、累積加算回路２７０（ＡＤＤ）の構成例を示す回路図である。
累積加算回路２７０は、累積加算回路１７０と同様に、入力電流をサンプリングして、電圧として保持し、その電圧に応じた信号を生成する機能を有する。累積加算回路２７０は、累積加算回路１７０と同様に、トランジスタ２８１、トランジスタ２８２、容量素子２８３、オペアンプ２８４、及びコンパレータ２９１を有する。累積加算回路２７０は、更に、トランジスタ２８５、オペアンプ２８６及びオペアンプ２８７を有する。
トランジスタ２８５及びオペアンプ２８６は、累積加算回路２７０の入力端子（ノードＶＩｏｕｔ）の電圧をノードＮ２１（容量素子２８３の端子）の電圧Ｖｃに調節する機能を有する。トランジスタ２８５のオン、オフは信号ＰＲＥにより制御される。後述するように、電流Ｉｅ−Ｉｃｏｍのサンプリング動作の前に、このノードＶＩｏｕｔの電圧の調節が実行されるため、トランジスタ２８５及びオペアンプ２８６は、プリチャージ回路として機能するということもできる。
オペアンプ２８７は電圧フォロワを構成し、ノードＮ２１の電圧Ｖｃは、この電圧フォロワを介して、信号ＭＯＮＩとしてクーロン・カウンタ２００の外部に出力される。
トランジスタ２８１及び／又はトランジスタ２８２も、累積加算回路１７１（図３Ａ）のトランジスタ１８１、１８２と同様に、酸化物半導体を用いたトランジスタとすることが好ましい。
また、増幅回路２３０及びＶ−Ｉ変換回路２５０にも、酸化物半導体トランジスタを適用することができる。増幅回路２３０では、例えば、トランジスタ２４５及び／又はトランジスタ２４６を酸化物半導体トランジスタとしてもよい。また、Ｖ−Ｉ変換回路２５０では、例えば、トランジスタ２６９を酸化物半導体トランジスタとしてもよい。
また、累積加算回路２７０においても、図３Ａ及び図３Ｂに示すようにコンパレータ２９２を設けてもよい。
＜クーロン・カウンタの駆動方法例１＞
図１２及び図１３のタイミングチャートを用いて、図８のクーロン・カウンタ２００の駆動方法の一例を説明する。図１２には、累積加算回路２７０の入力信号（ＳＥＴ、ＣＯＮ）、及び出力信号（ＭＯＮＩ、ＯＵＴ）を示す。図１３には、累積加算回路２７０の入力信号（ＳＥＴ、ＣＯＮ、ＰＲＥ）、Ｖ−Ｉ変換回路２５０の入力信号（ＮＣＯＮ）、及び増幅回路２３０の入力信号（ＸＣＯＮ）を示す。
図１２に示すように、累積加算回路２７０は、累積加算回路１７０と同様に駆動される。まず、信号ＳＥＴにより、ノードＮ２１の電圧が電圧ＶＲＥＦ３にリセットされる。信号ＣＯＮがハイレベルの期間、ノードＮ２１に電流Ｉｅ−Ｉｃｏｍが流れ、容量素子２８３が充電される。電流Ｉｅ−Ｉｃｏｍに応じた電荷が容量素子２８３に保持される。ノードＮ２１の電圧Ｖｃが電圧ＶＲＥＦ１を超えると、信号ＯＵＴがローレベルからハイレベルに切り替る。
図１３に示すように、電圧Ｖｃのホールド期間では、Ｖ−Ｉ変換回路２５０のオフセット電流の補正動作（ゼロ調整動作）、及びノードＶＩｏｕｔ（累積加算回路２７０の入力端子）の電圧を調節するプリチャージ動作が行われる。以下、図１３を参照して、期間Ｔｃｏｎでのクーロン・カウンタ２００の動作について説明する。
マルチプレクサ２３６制御用の信号ＸＣＯＮがハイレベルである期間に、信号ＮＣＯＮがハイレベルである期間Ｔｏｆｆｓｅｔが存在する。期間Ｔｏｆｆｓｅｔでは、Ｖ−Ｉ変換回路２５０に電圧ＶＲＥＦ２が入力されるため、上記式（ｂ３）によると、Ｉｅ−Ｉｃｏｍ＝０となる。しかしながら、電流源回路２６０の抵抗２５６により、Ｉｃはゼロ値にならない。期間Ｔｏｆｆｓｅｔに配線２５８を流れる電流がオフセット電流である。期間Ｔｏｆｆｓｅｔでは、トランジスタ２６９をオンにして、上述したようにオフセット電流により容量素子２５７を充電して、Ｖ−Ｉ変換回路２５０のオフセット電流を補正する電圧Ｖｃｎを取得する。
次に、信号ＮＣＯＮをローレベルにし、次いでマルチプレクサ２３６の制御用の信号ＸＣＯＮをローレベルにする。ＸＣＯＮがローレベルである期間に累積加算回路２７０の入力信号ＰＲＥがハイレベルである期間Ｔｐｒｅが存在する。期間Ｔｐｒｅでは、トランジスタ２８５により累積加算回路２７０の入力端子（ノードＶＩｏｕｔ）はオペアンプ２８６の出力に接続される。オペアンプ２８６は電圧フォロワとして機能するため、期間Ｔｐｒｅでは、ノードＶＩｏｕｔの電圧はノードＮ２１の電圧Ｖｃに設定される。
期間Ｔｐｒｅの経過後、入力信号ＣＯＮがハイレベルになり、累積加算回路２７０において電流Ｉｅ−Ｉｃｏｍがサンプリングされる。期間Ｔｃｏｎ＿ｏｎでは、Ｖ−Ｉ変換回路２５０において、配線２５８を流れる電流Ｉｃは、トランジスタ２６８のソース−ドレイン間を流れる電流Ｉｃｎにより補正されているため、高い精度で電圧Ｖｃを検出することができる。
以上が、期間Ｔｃｏｎでのクーロン・カウンタ２００の動作である。
図１４に、実際に作製されたクーロン・カウンタ２００の出力信号波形の測定結果の一例を示す。図１４には、電圧ＶＲＥＦ１は約１．２５Ｖであり、電圧ＶＲＥＦ３は約０．２５Ｖであり、抵抗１１０間の電圧Ｖｓが２８ｍＶの場合の信号波形を示す。また、この信号の測定時に、クーロン・カウンタ２００の信号ＯＵＴをマイクロ・プロセッサに入力し、マイクロ・プロセッサ内のカウンタにおいて、信号ＯＵＴがローレベルからハイレベルに切り替るまでの期間Ｔｏｕｔ＿Ｈｉに対応するカウント値を取得した。そのカウント値は１２７であった。
また、累積加算回路２７０（１７０）の代わりに、累積加算回路１７１（図３Ａ）、累積加算回路１７２（図３Ｂ）、累積加算回路１７３（図４）を用いることができる。一例として、累積加算回路２７０（１７０）の代わりに、累積加算回路１７３を用いたクーロン・カウンタの構成例を、図１５に示す。なお、図面が煩雑になるのを避けるため、図１５において、電源電圧ＶＳＳ用の端子のみに符号２１３を付している。
＜クーロン・カウンタの構成例３＞
図１５は、クーロン・カウンタの構成例を示す回路図である。図１５に示すように、クーロン・カウンタ２０３は、クーロン・カウンタ２００と同様に、増幅回路２３０、Ｖ−Ｉ変換回路２５０、累積加算回路２７３及び電圧生成回路２２０を有する。
点線で示す回路ブロックは、ＩＣチップ２０４に集積されている回路を示す。ＩＣチップ２０４には、複数の端子２１３が設けられている。
図１６は、累積加算回路２７３の構成例を示す回路図である。
累積加算回路２７３は、累積加算回路１７３と同様に、入力電流をサンプリングして、電圧として保持し、その電圧に応じたｎビットのデジタル信号を生成する機能を有する。累積加算回路２７３は、累積加算回路１７３と同様に、トランジスタ２８１、トランジスタ２８２、容量素子２８３、オペアンプ２８４、及びコンパレータ２９１、２９２、及びカウンタ２９３を有する。累積加算回路２７３は、更に、トランジスタ２８５、オペアンプ２８６、及びオペアンプ２８７を有する。
トランジスタ２８５及びオペアンプ２８６は、累積加算回路２７３の入力端子（ノードＶＩｏｕｔ）の電位を、ノードＮ２１（容量素子２８３の端子）の電圧Ｖｃに調節する機能を有する。トランジスタ２８５のオン、オフは信号ＰＲＥにより制御される。後述するように、電流Ｉｅ−Ｉｃｏｍ（＝Ｉｃ）のサンプリング動作の前に、このノードＶＩｏｕｔの電圧の調節が実行されるため、トランジスタ２８５及びオペアンプ２８６は、プリチャージ回路として機能するということもできる。
オペアンプ２８７は電圧フォロワを構成し、ノードＮ２１の電圧Ｖｃは、この電圧フォロワを介して、信号ＭＯＮＩとしてクーロン・カウンタ２０３の外部に出力される。
＜クーロン・カウンタの駆動方法例２＞
図５及び図１７のタイミングチャートを用いて、クーロン・カウンタ２０３の駆動方法の一例を説明する。図５の電圧Ｖｃが、信号ＭＯＮＩに対応する。
図５に示すように、累積加算回路２７３は、累積加算回路１７３と同様に駆動される。信号ＣＯＮに従って、電流Ｉｅ−Ｉｃｏｍがサンプリングされ、容量素子２８３において電荷Ｑｃとして保持される。容量素子２８３で保持されている電荷Ｑｃに応じてノードＮ２１の電圧Ｖｃが変化する。
ノードＮ２１の電圧Ｖｃが電圧ＶＲＥＦ１を超えると、コンパレータ２９１はハイレベル（論理値”１”）の信号ＵＰを出力する。電圧Ｖｃが電圧ＶＲＥＦ３を未満となると、コンパレータ２９２はハイレベル（論理値”１”）の信号ＤＯＷＮを出力する。カウンタ２９３では、信号ＵＰ及び信号ＤＯＷＮの変化をカウントしている。例えば、信号ＵＰのカウント値と、信号ＤＯＷＮのカウント値の和が信号ＯＵＴとして出力される。なお、信号ＯＵＴは、例えば１６ビットのデジタル信号とすることができる。
図１７に示すように、電圧Ｖｃのホールド期間では、Ｖ−Ｉ変換回路２５０のオフセット電流の補正動作（ゼロ調整動作）、及びノードＶＩｏｕｔ（累積加算回路２７３の入力端子）の電位を調節するプリチャージ動作が行われる。以下、図１７を参照して、期間Ｔｃｏｎでのクーロン・カウンタ２０３の動作について説明する。
マルチプレクサ２３６の制御用の信号ＸＣＯＮがハイレベルである期間に、Ｖ−Ｉ変換回路２５０の入力信号ＮＣＯＮがハイレベルである期間Ｔｏｆｆｓｅｔが存在する。期間Ｔｏｆｆｓｅｔでは、Ｖ−Ｉ変換回路２５０に電圧ＶＲＥＦ２が入力されるため、上記式（ｂ３）によると、Ｉｅ−Ｉｃｏｍ＝０となる。しかしながら、電流源回路２６０の抵抗２５６により、Ｉｃはゼロ値にならない。期間Ｔｏｆｆｓｅｔに配線２５８を流れる電流がオフセット電流である。期間Ｔｏｆｆｓｅｔでは、トランジスタ２６９をオンにして、上述したようにオフセット電流により容量素子２５７を充電して、Ｖ−Ｉ変換回路２５０のオフセット電流を補正する電圧Ｖｃｎを取得する。
次に、信号ＮＣＯＮをローレベルにし、次いでマルチプレクサ２３６制御用の信号ＸＣＯＮをローレベルにする。信号ＸＣＯＮがローレベルである期間に累積加算回路２７３の入力信号ＰＲＥがハイレベルである期間Ｔｐｒｅが存在する。期間Ｔｐｒｅでは、トランジスタ２８５により累積加算回路２７３の入力端子（ノードＶＩｏｕｔ）はオペアンプ２８６の出力に接続される。オペアンプ２８６は電圧フォロワとして機能するため、期間Ｔｐｒｅでは、ノードＶＩｏｕｔの電圧はノードＮ２１の電圧Ｖｃに設定される。
期間Ｔｐｒｅの経過後、入力信号ＣＯＮがハイレベルになり、累積加算回路２７３において電流Ｉｅ−Ｉｃｏｍがサンプリングされる。期間Ｔｃｏｎ＿ｏｎでは、Ｖ−Ｉ変換回路２５０において、配線２５８を流れる電流Ｉｃは、トランジスタ２６８のソース−ドレイン間を流れる電流Ｉｃｎにより補正されているため、高い精度で電圧Ｖｃを検出することができる。
以上が、期間Ｔｃｏｎでのクーロン・カウンタ２０３の動作である。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態３）
本実施の形態では、半導体装置の一例として、制御手段を備えた蓄電装置について説明する。
＜蓄電装置の構成例＞
図１８は、蓄電装置の構成例を示す回路図である。蓄電装置３００は、蓄電体３０１、管理装置３１０を有する。図１８は、蓄電体３０１の充電状態を示しており、電源３０２は、蓄電体３０１を充電するための電源である。
蓄電体３０１（ＢＡＴ）としては、例えばリチウムイオン二次電池、鉛蓄電池、リチウムイオンポリマー二次電池、ニッケル水素蓄電池、ニッケルカドミウム蓄電池、ニッケル鉄蓄電池、ニッケル・亜鉛蓄電池、及び酸化銀・亜鉛蓄電池等の二次電池；レドックス・フロー電池、亜鉛・塩素電池、及び亜鉛臭素電池等の液循環型の二次電池；アルミニウム・空気電池、空気亜鉛電池、空気・鉄電池等のメカニカルチャージ型の二次電池；ナトリウム・硫黄電池、リチウム・硫化鉄電池等の高温動作型の二次電池等を用いることができる。なお、これらに限定されず、例えばリチウムイオンキャパシタ等を用いて蓄電体３０１を構成してもよい。
管理装置３１０は、蓄電体３０１の充電状態等を管理するシステムである。管理装置３１０は、マイクロ・プロセッサ・ユニット３２０（以下、ＭＰＵ３２０と呼ぶ。）、信号生成回路３２１、電源制御回路３３０、及びクーロン・カウンタ１００を有する。
ＭＰＵ３２０は、管理装置３１０の制御装置として機能し、電源制御回路３３０及びクーロン・カウンタ１００へ制御信号を送信する機能等を有する。ＭＰＵ３２０は、管理装置３１０の外部回路と信号の送信、受信が可能となっている。
信号生成回路３２１は、管理装置３１０の内部回路で使用される信号を生成する機能を有する。信号生成回路３２１では、クーロン・カウンタ１００で使用される信号（例えば、累積加算回路１７０の制御信号ＣＯＮ）が生成される。なお、信号生成回路３２１をＭＰＵ３２０に設けることができる。
電源制御回路３３０は、電源３０２から供給される電力を直流電力に変換する機能を有する。電源制御回路３３０は、直流電力の生成部であるコンバータ３４０と、コンバータ３４０の制御部である制御回路３５０を有する。制御回路３５０は、充電の開始・停止、並びに充電電流Ｉｃｈ、充電電圧Ｖｃｈの設定等の機能を有する。
ここでは、電源３０２として直流電源を用い、電源制御回路３３０として、降圧型ＤＣ−ＤＣコンバータが用いられている。また、コンバータ３４０には、スイッチング・レギュレータが用いられている。コンバータ３４０は、スイッチとして機能するトランジスタ３４１、平滑回路及び分圧回路を有する。図１８の例では、平滑回路は、整流素子３４２、コイル３４３、抵抗３４４、及び容量素子３４５を有する。分圧回路は、抵抗３４６及び抵抗３４７を有する。
トランジスタ３４１のスイッチング動作は、制御回路３５０からの制御信号ＧＳにより制御される。また、制御信号ＧＳにより、コンバータ３４０の出力電圧、出力電流が調節される。制御回路３５０では、例えば、クロック信号のデューティー比を変化させることで、信号ＧＳが生成される。信号ＧＳを生成するためのクロック信号は、制御回路３５０の内部回路、又は信号生成回路３２１で生成することができる。また、蓄電装置３００の外部回路で生成してもよい。
抵抗３４４は、コンバータ３４０の出力電流Ｉｃｈを検出するための抵抗である。制御回路３５０は、信号ＳＥＮＳＥ１及び信号ＳＥＮＳＥ２により、抵抗３４４の両端の電位差を検出する。この検出された電位差から、抵抗３４４を流れる電流を得ることができる。また抵抗３４６、抵抗３４７を含む分圧回路の出力信号ＦＢは、コンバータ３４０の出力電圧Ｖｃｈを検出するため信号である。信号ＦＢは制御回路３５０に入力される。
制御回路３５０では、信号（ＳＥＮＳＥ１、ＳＥＮＳＥ２、ＦＢ）に基づき、信号ＧＳを生成する。
クーロン・カウンタ１００では、上述したように抵抗１１０の両端に生ずる電圧Ｖｓから、信号ＯＵＴが生成される。信号ＯＵＴは、ＭＰＵ３２０に入力される。ＭＰＵ３２０は、信号ＯＵＴに基づき、電源制御回路３３０の制御信号を生成し、制御回路３５０に出力する。制御回路３５０はこの制御信号に基づき、信号ＧＳを出力する。例えば、ＭＰＵ３２０では、ハイレベル（論理値１）の信号ＯＵＴが入力されると、蓄電体３０１の充電を停止させる命令信号を生成する。制御回路３５０ではこの命令信号が入力されると、信号ＧＳにより、トランジスタ３４１をオフ状態にする。
また、ＭＰＵ３２０では、電源制御回路３３０に蓄電体３０１の充電を開始させる命令が生成される。管理装置３１０外部からの信号、又はＭＰＵ３２０の内部回路で生成された信号をトリガーにして、充電開始の命令信号を制御回路３５０に出力する。制御回路３５０はこの命令信号に基づき、信号ＧＳをコンバータ３４０に入力する。
（実施の形態４）
本実施の形態では、蓄電装置等の半導体装置の制御に用いられるＭＰＵについて説明する。
＜ＭＰＵの構成例＞
図１９は、ＭＰＵ７００の構成の一例を示すブロック図である。ＭＰＵ７００は、例えば、図１８の蓄電装置３００のＭＰＵ３２０に用いることができる。
ＭＰＵ７００は、プロセッサ７１０、バスブリッジ７１１、メモリ７１２、メモリ・インターフェース７１３、コントローラ７２０、割り込みコントローラ７２１、Ｉ／Ｏインターフェース（入出力インターフェース）７２２、及びパワーゲートユニット７３０を有する。
さらに、ＭＰＵ７００は、水晶発振回路７４１、タイマー回路７４５、Ｉ／Ｏインターフェース７４６、Ｉ／Ｏポート７５０、コンパレータ７５１、Ｉ／Ｏインターフェース７５２、バスライン７６１、バスライン７６２、バスライン７６３、及びデータバスライン７６４を有する。さらに、ＭＰＵ７００は、外部装置との接続部として少なくとも接続端子７７０乃至接続端子７７６を有する。なお、各接続端子７７０乃至接続端子７７６は、１つの端子又は複数の端子でなる端子群を表す。また、水晶振動子７４３を有する発振子７４２が、接続端子７７２、及び接続端子７７３を介してＭＰＵ７００に接続されている。
プロセッサ７１０はレジスタ７８５を有し、バスブリッジ７１１を介してバスライン７６１乃至バスライン７６３、及びデータバスライン７６４に接続されている。
メモリ７１２は、プロセッサ７１０のメインメモリとして機能することができる記憶装置であり、例えばＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）が用いられる。メモリ７１２は、プロセッサ７１０が実行する命令、命令の実行に必要なデータ、及びプロセッサ７１０の処理によるデータを記憶する装置である。プロセッサ７１０が処理する命令により、メモリ７１２へのデータの書き込み、読み出しが行われる。
ＭＰＵ７００では、低消費電力モードのときにメモリ７１２に対する電力供給が遮断される。そのため、メモリ７１２は電源が供給されていない状態でもデータを保持することができるメモリで構成することが好ましい。
メモリ・インターフェース７１３は、外部記憶装置との入出力インターフェースである。プロセッサ７１０が処理する命令により、メモリ・インターフェース７１３を介して、接続端子７７６に接続される外部記憶装置へのデータの書き込み及び読み出しが行われる。
クロック生成回路７１５は、プロセッサ７１０で使用されるクロック信号ＭＣＬＫ（以下、単に「ＭＣＬＫ」とも呼ぶ。）を生成する回路であり、ＲＣ発振器等を有する。ＭＣＬＫはコントローラ７２０及び割り込みコントローラ７２１にも出力される。
コントローラ７２０はＭＰＵ７００の制御を行う回路であり、例えば、ＭＰＵ７００の電源制御、クロック生成回路７１５、水晶発振回路７４１の制御等を行うことができる。
接続端子７７０は、外部の割り込み信号入力用の端子であり、接続端子７７０を介してマスク不可能な割り込み信号ＮＭＩがコントローラ７２０に入力される。コントローラ７２０にマスク不可能な割り込み信号ＮＭＩが入力されると、コントローラ７２０は直ちにプロセッサ７１０にマスク不可能な割り込み信号ＮＭＩを出力し、プロセッサ７１０に割り込み処理を実行させる。
また、割り込み信号ＩＮＴが、接続端子７７０を介して割り込みコントローラ７２１に入力される。割り込みコントローラ７２１には、周辺回路からの割り込み信号（Ｔ０ＩＲＱ、Ｐ０ＩＲＱ、Ｃ０ＩＲＱ）も、バス（７６１乃至７６４）を経由せずに入力される。
割り込みコントローラ７２１は割り込み要求の優先順位を割り当てる機能を有する。割り込みコントローラ７２１は割り込み信号を検出すると、その割り込み要求が有効であるか否かを判定する。有効な割り込み要求であれば、コントローラ７２０に割り込み信号ＩＲＱを出力する。
また、割り込みコントローラ７２１はＩ／Ｏインターフェース７２２を介して、バスライン７６１及びデータバスライン７６４に接続されている。
コントローラ７２０は、割り込み信号ＩＮＴが入力されると、プロセッサ７１０に割り込み信号ＩＮＴを出力し、プロセッサ７１０に割り込み処理を実行させる。
また、割り込み信号Ｔ０ＩＲＱが割り込みコントローラ７２１を介さず直接コントローラ７２０に入力される場合がある。コントローラ７２０は、割り込み信号Ｔ０ＩＲＱが入力されると、プロセッサ７１０にマスク不可能な割り込み信号ＮＭＩを出力し、プロセッサ７１０に割り込み処理を実行させる。
コントローラ７２０のレジスタ７８０は、コントローラ７２０内に設けられ、割り込みコントローラ７２１のレジスタ７８６は、Ｉ／Ｏインターフェース７２２に設けられている。
続いて、ＭＰＵ７００が有する周辺回路を説明する。ＭＰＵ７００は、周辺回路として、タイマー回路７４５、Ｉ／Ｏポート７５０及びコンパレータ７５１を有する。これらの周辺回路は一例であり、ＭＰＵ７００が使用される電気機器に応じて、必要な回路を設けることができる。
タイマー回路７４５は、クロック生成回路７４０から出力されるクロック信号ＴＣＬＫ（以下、単に「ＴＣＬＫ」とも呼ぶ。）を用いて、時間を計測することができる機能を有する。また、タイマー回路７４５は、決められた時間間隔で、割り込み信号Ｔ０ＩＲＱを、コントローラ７２０及び割り込みコントローラ７２１に出力する。タイマー回路７４５は、Ｉ／Ｏインターフェース７４６を介して、バスライン７６１及びデータバスライン７６４に接続されている。
ＴＣＬＫはＭＣＬＫよりも低い周波数のクロック信号である。例えば、ＭＣＬＫの周波数を数ＭＨｚ程度（例えば、８ＭＨｚ）とし、ＴＣＬＫは、数十ｋＨｚ程度（例えば、３２ｋＨｚ）とする。クロック生成回路７４０は、ＭＰＵ７００に内蔵された水晶発振回路７４１と、接続端子７７２及び接続端子７７３に接続された発振子７４２を有する。発振子７４２の振動子として、水晶振動子７４３が用いられている。なお、ＣＲ発振器等でクロック生成回路７４０を構成することで、クロック生成回路７４０の全てのモジュールをＭＰＵ７００に内蔵することが可能である。
Ｉ／Ｏポート７５０は、接続端子７７４を介して接続された外部機器と情報の入出力を行うためのインターフェースであり、デジタル信号の入出力インターフェースである。例えば、Ｉ／Ｏポート７５０には、接続端子７７４を介して、クーロン・カウンタ（１００、２００）の出力信号ＯＵＴが入力される。例えば、Ｉ／Ｏポート７５０は、入力された信号ＯＵＴに応じて、割り込み信号Ｐ０ＩＲＱを割り込みコントローラ７２１に出力する。
コンパレータ７５１は、例えば接続端子７７５から入力されるアナログ信号の電位（又は電流）と基準信号の電位（又は電流）との大小を比較でき、値が０又は１のデジタル信号を生成することができる。さらに、コンパレータ７５１は、このデジタル信号の値に応じて割り込み信号Ｃ０ＩＲＱを生成することができる。割り込み信号Ｃ０ＩＲＱは、割り込みコントローラ７２１に出力される。
Ｉ／Ｏポート７５０及びコンパレータ７５１は共通のＩ／Ｏインターフェース７５２を介してバスライン７６１及びデータバスライン７６４に接続されている。ここでは、Ｉ／Ｏポート７５０、コンパレータ７５１各々のＩ／Ｏインターフェースに共有することができる回路があるため、１つのＩ／Ｏインターフェース７５２で構成しているが、Ｉ／Ｏポート７５０、コンパレータ７５１のＩ／Ｏインターフェースを別々に設けることもできる。
また、周辺回路のレジスタは、対応する入出力インターフェースに設けられている。タイマー回路７４５のレジスタ７８７はＩ／Ｏインターフェース７４６に設けられ、Ｉ／Ｏポート７５０のレジスタ７８３及びコンパレータ７５１のレジスタ７８４は、それぞれ、Ｉ／Ｏインターフェース７５２に設けられている。
ＭＰＵ７００は内部回路への電力供給を遮断するためのパワーゲートユニット７３０を有する。パワーゲートユニット７３０により、動作に必要な回路のみに電力供給を行うことで、ＭＰＵ７００全体の消費電力を低くすることができる。
図１９に示すように、ＭＰＵ７００内の破線で囲んだユニット７０１−７０４の回路は、パワーゲートユニット７３０を介して、接続端子７７１に接続されている。
本実施の形態では、ユニット７０１は、タイマー回路７４５、及びＩ／Ｏインターフェース７４６を含み、ユニット７０２は、Ｉ／Ｏポート７５０、コンパレータ７５１、及びＩ／Ｏインターフェース７５２を含み、ユニット７０３は、割り込みコントローラ７２１、及びＩ／Ｏインターフェース７２２を含み、ユニット７０４は、プロセッサ７１０、メモリ７１２、バスブリッジ７１１、及びメモリ・インターフェース７１３を含む。
パワーゲートユニット７３０は、コントローラ７２０により制御される。パワーゲートユニット７３０は、ユニット７０１乃至７０４への電源電圧の供給を遮断するためのスイッチ７３１及びスイッチ７３２を有する。このときの電源電圧としては、例えば蓄電体３０１の電源電圧等を用いることができる。
スイッチ７３１、スイッチ７３２のオン／オフはコントローラ７２０により制御される。具体的には、コントローラ７２０は、プロセッサ７１０の要求によりパワーゲートユニット７３０が有するスイッチの一部又は全部をオフ状態とする信号を出力する（電力供給の停止）。また、コントローラ７２０は、マスク不可能な割り込み信号ＮＭＩ、又はタイマー回路７４５からの割り込み信号Ｔ０ＩＲＱをトリガーにして、パワーゲートユニット７３０が有するスイッチをオン状態とする信号を出力する（電力供給の開始）。
なお、図１９では、パワーゲートユニット７３０として、２つのスイッチ（スイッチ７３１、スイッチ７３２）が設けられている回路ブロックを示しているが、これに限定されず、電源遮断に必要な数のスイッチをパワーゲートユニット７３０に設ければよい。
また、本実施の形態では、ユニット７０１に対する電力供給を独立して制御することができるようにスイッチ７３１を設け、ユニット７０２乃至７０４に対する電力供給を独立して制御することができるようにスイッチ７３２を設けているが、このような電力供給経路に限定されるものではない。例えば、スイッチ７３２とは別のスイッチを設けて、メモリ７１２の電力供給を独立して制御することができるようにしてもよい。また、１つの回路に対して、複数のスイッチを設けてもよい。
また、コントローラ７２０には、パワーゲートユニット７３０を介さず、常時、接続端子７７１から電源電圧が供給される。また、ノイズの影響を少なくするため、クロック生成回路７１５の発振回路、水晶発振回路７４１には、それぞれ、電源電圧の電源回路と異なる外部の電源回路から電源電圧が供給される。
＜ＭＰＵの駆動方法例＞
コントローラ７２０及びパワーゲートユニット７３０等を備えることにより、ＭＰＵ７００を３種類の動作モードで動作させることが可能である。第１の動作モードは、通常動作モードであり、ＭＰＵ７００の全ての回路がアクティブな状態である。ここでは、第１の動作モードを「Ａｃｔｉｖｅモード」と呼ぶ。
第２、及び第３の動作モードは低消費電力モードであり、一部の回路をアクティブにするモードである。第２の動作モードでは、コントローラ７２０、並びにタイマー回路７４５とその関連回路（水晶発振回路７４１、Ｉ／Ｏインターフェース７４６）がアクティブである。第３の動作モードでは、コントローラ７２０のみがアクティブである。ここでは、第２の動作モードを「Ｎｏｆｆ１モード」と呼び、第３の動作モードを「Ｎｏｆｆ２モード」と呼ぶことにする。Ｎｏｆｆ１モードでは、コントローラ７２０と周辺回路の一部（タイマー動作に必要な回路）が動作し、Ｎｏｆｆ２モードでは、コントローラ７２０のみが動作している。
なお、クロック生成回路７１５の発振器、及び水晶発振回路７４１には、動作モードに関わらず、電源が常時供給される。クロック生成回路７１５及び水晶発振回路７４１を非アクティブにするには、コントローラ７２０から又は外部からイネーブル信号を入力し、クロック生成回路７１５及び水晶発振回路７４１の発振を停止させることにより行われる。
また、Ｎｏｆｆ１、Ｎｏｆｆ２モードでは、パワーゲートユニット７３０により電力供給が遮断されるため、Ｉ／Ｏポート７５０、Ｉ／Ｏインターフェース７５２は非Ａｃｔｉｖｅになるが、接続端子７７４に接続されている外部機器を正常に動作させるために、Ｉ／Ｏポート７５０、Ｉ／Ｏインターフェース７５２の一部には電力が供給される。具体的には、Ｉ／Ｏポート７５０の出力バッファ、Ｉ／Ｏポート７５０用のレジスタ７８３である。
なお、本明細書では、回路が非アクティブとは、電力の供給が遮断されて回路が停止している状態の他、Ａｃｔｉｖｅモード（通常動作モード）での主要な機能が停止している状態や、Ａｃｔｉｖｅモードよりも省電力で動作している状態を含む。
例えば、このような動作モードを有するＭＰＵ７００を図１８の蓄電装置３００のＭＰＵ３２０に用いた場合の蓄電装置の動作方法を以下に示す。ユーザーが蓄電体３０１の充電を強制的に終了させると、その強制終了の命令をコントローラ７２０が受け取る。この命令の受信をトリガーにして、コントローラ７２０は、プロセッサ７１０に割り込み信号ＩＮＴを出力し、プロセッサ７１０に割り込み処理を実行させる。例えば、プロセッサ７１０では、制御回路３５０での信号ＧＳの発振を停止させる命令信号を生成し、Ｉ／Ｏポート７５０を介して制御回路３５０に出力する。そして、プロセッサ７１０は、ＭＰＵ３２０を低消費電力モードに移行する要求をパワーゲートユニット７３０に出力する。
以下、ＭＰＵ７００に適用可能なレジスタについて図２０Ａ及び図２０Ｂを参照して説明する。図２０Ａ及び図２０Ｂは、レジスタの構成例を示す回路図である。
＜レジスタの構成例１＞
図２０Ａに示すように、レジスタ６１１は、記憶回路６５１、記憶回路６５２、及びセレクタ６５３を有する。
記憶回路６５１には、リセット信号ＲＳＴ、クロック信号ＣＬＫ、及びデータ信号Ｄが入力される。記憶回路６５１は、クロック信号ＣＬＫに従って入力されるデータ信号Ｄのデータを保持し、データ信号Ｑとして出力することができる機能を有する。記憶回路６５１としては、例えばバッファレジスタや、汎用レジスタ等のレジスタを構成することができる。又は、記憶回路６５１としては、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等からなるキャッシュメモリを設けることもできる。これらのレジスタやキャッシュメモリは記憶回路６５２にデータを退避させることができる。
記憶回路６５２には、書き込み制御信号ＷＥ、読み出し制御信号ＲＤ、及びデータ信号が入力される。記憶回路６５２は、書き込み制御信号ＷＥに従って、入力されるデータ信号のデータを記憶し、読み出し制御信号ＲＤに従って、記憶されたデータをデータ信号として出力することができる機能を有する。
セレクタ６５３は、読み出し制御信号ＲＤに従って、データ信号Ｄ又は記憶回路６５２から出力されるデータ信号を選択して、記憶回路６５１に入力する。
記憶回路６５２には、トランジスタ６３１及び容量素子６３２が設けられている。
トランジスタ６３１は、ｎチャネル型トランジスタであり、選択トランジスタとしての機能を有する。トランジスタ６３１のソース及びドレインの一方は、記憶回路６５１の出力端子に接続されている。さらに、トランジスタ６３１のバックゲートには、電源電圧が供給される。トランジスタ６３１は、書き込み制御信号ＷＥに従って記憶回路６５１から出力されるデータ信号の保持を制御することができる機能を有する。
トランジスタ６３１としては、クーロン・カウンタ１００のトランジスタ１８１、トランジスタ１８２（図１参照）と同様に、オフ電流の低いトランジスタ（例えば、酸化物半導体トランジスタ）を適用してもよい。
容量素子６３２の一対の電極の一方はトランジスタ６３１のソース及びドレインの他方に接続され、他方には低電源電圧ＶＳＳが供給される。容量素子６３２は、記憶するデータ信号のデータに基づく電荷を保持することができる機能を有する。トランジスタ６３１のオフ電流が非常に低いため、電源電圧の供給が停止しても容量素子６３２の電荷は保持され、データが保持される。
トランジスタ６３３は、ｐチャネル型トランジスタである。トランジスタ６３３のソース及びドレインの一方には高電源電圧ＶＤＤが供給され、ゲートには、読み出し制御信号ＲＤが入力される。
トランジスタ６３４は、ｎチャネル型トランジスタである。トランジスタ６３４のソース及びドレインの一方は、トランジスタ６３３のソース及びドレインの他方に接続されており、ゲートには、読み出し制御信号ＲＤが入力される。
トランジスタ６３５は、ｎチャネル型トランジスタである。トランジスタ６３５のソース及びドレインの一方は、トランジスタ６３４のソース及びドレインの他方に接続されており、ソース及びドレインの他方には、低電源電圧ＶＳＳが供給される。
インバータ６３６の入力端子は、トランジスタ６３３のソース及びドレインの他方に接続されている。また、インバータ６３６の出力端子は、セレクタ６５３の入力端子に接続される。
容量素子６３７の一対の電極の一方はインバータ６３６の入力端子に接続され、他方には低電源電圧ＶＳＳが供給される。容量素子６３２は、インバータ６３６に入力されるデータ信号のデータに基づく電荷を保持することができる機能を有する。
なお、記憶回路６５２の構成は上記に限定されない。例えば相変化型メモリ（ＰＲＡＭ（Ｐｈａｓｅ−ｃｈａｎｇｅ ＲＡＭ）又はＰＣＭ（Ｐｈａｓｅ Ｃｈａｎｇｅ Ｍｅｍｏｒｙ）ともいう）、抵抗変化型メモリ（ＲｅＲＡＭ（Ｒｅｓｉｓｔａｎｃｅ ＲＡＭ）ともいう）、磁気抵抗型メモリ（ＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ ＲＡＭ）ともいう）等を用いて記憶回路６５２を構成してもよい。例えば、ＭＲＡＭとしては磁気トンネル接合素子（ＭＴＪ（Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ）素子ともいう）を用いたＭＲＡＭを適用することができる。
次に、レジスタ６１１の駆動方法の一例を説明する。
まず、通常動作期間において、電力となる電源電圧、リセット信号ＲＳＴ、クロック信号ＣＬＫは、レジスタに供給された状態である。このとき、セレクタ６５３は、データ信号Ｄのデータを記憶回路６５１に出力する。記憶回路６５１は、クロック信号ＣＬＫに従って入力されたデータ信号Ｄのデータを保持する。このとき、読み出し制御信号ＲＤによりトランジスタ６３３がオン状態になり、トランジスタ６３４がオフ状態になる。
次に、電源電圧の供給を停止する直前のバックアップ期間において、書き込み制御信号ＷＥのパルスに従って、トランジスタ６３１がオン状態になり、記憶回路６５２にデータ信号のデータが記憶され、トランジスタ６３１がオフ状態になる。その後レジスタに対するクロック信号ＣＬＫの供給を停止させ、さらにその後レジスタに対するリセット信号ＲＳＴの供給を停止させる。なお、トランジスタ６３１がオン状態のとき、トランジスタ６３１のバックゲートに正の電源電圧を供給してもよい。このとき、読み出し制御信号ＲＤによりトランジスタ６３３がオン状態になり、トランジスタ６３４がオフ状態になる。
次に、電源停止期間において、レジスタに対する電源電圧の供給を停止させる。このとき、記憶回路６５２のトランジスタ６３１のオフ電流が低いため、記憶されたデータが保持される。なお、高電源電圧ＶＤＤの代わりに接地電位ＧＮＤを供給することにより、電源電圧の供給を停止するとみなすこともできる。なお、トランジスタ６３１がオフ状態のとき、トランジスタ６３１のバックゲートに負電源電圧を供給してトランジスタ６３１のオフ状態を維持してもよい。
次に、通常動作期間に戻る直前のリカバリー期間において、レジスタに対する電源電圧の供給を再開させ、その後クロック信号ＣＬＫの供給を再開させ、さらにその後リセット信号ＲＳＴの供給を再開させる。このとき、クロック信号ＣＬＫが供給される配線を高電源電圧ＶＤＤにしておき、その後クロック信号ＣＬＫの供給を再開させる。さらに、読み出し制御信号ＲＤのパルスに従ってトランジスタ６３３がオフ状態になり、トランジスタ６３４がオン状態になり、記憶回路６５２に記憶された値のデータ信号がセレクタ６５３に出力される。セレクタ６５３は、読み出し制御信号ＲＤのパルスに従って上記データ信号を記憶回路６５１に出力する。これにより、電源停止期間の直前の状態に記憶回路６５１を復帰させることができる。
その後、通常動作期間において、再び記憶回路６５１の通常動作を行う。
＜レジスタの構成例２＞
なお、レジスタは、図２０Ａに示す構成に限定されない。例えば、図２０Ｂに示すようなレジスタ６１２を用いることができる。レジスタ６１１との相違点は、レジスタ６１２には、トランジスタ６３３、トランジスタ６３４、インバータ６３６、及び容量素子６３７が無く、セレクタ６５４がある点である。図２０Ａに示すレジスタ６１１と同じ部分については、図２０Ａに示すレジスタ６１１の説明を適宜援用する。
トランジスタ６３５のソース及びドレインの一方は、セレクタ６５３の入力端子に接続される。また、セレクタ６５４は、書き込み制御信号ＷＥ２に従って、データとなる低電源電圧ＶＳＳ又は記憶回路６５１から出力されるデータ信号を選択して、記憶回路６５２に入力する。
通常動作期間において、電源電圧、リセット信号ＲＳＴ、クロック信号ＣＬＫは、レジスタ６１２に供給されている状態である。このとき、セレクタ６５３は、データ信号Ｄのデータを記憶回路６５１に出力する。記憶回路６５１は、クロック信号ＣＬＫに従って入力されたデータ信号Ｄのデータを保持する。また、書き込み制御信号ＷＥ２に従いセレクタ６５４は、低電源電圧ＶＳＳを記憶回路６５２に出力する。記憶回路６５２では、書き込み制御信号ＷＥのパルスに従いトランジスタ６３１がオン状態になり、記憶回路６５２に低電源電圧ＶＳＳがデータとして記憶される。
電源電圧を停止する直前のバックアップ期間において、書き込み制御信号ＷＥ２に従いセレクタ６５４により、低電源電圧ＶＳＳの供給の代わりに記憶回路６５１の出力端子とトランジスタ６３１のソース及びドレインの一方が導通状態になる。さらに、書き込み制御信号ＷＥのパルスに従いトランジスタ６３１がオン状態になり、記憶回路６５２にデータ信号Ｄのデータが記憶され、トランジスタ６３１がオフ状態になる。このとき、データ信号Ｄの電位が高電源電圧ＶＤＤと同じ値のときのみ、記憶回路６５２のデータが書き換わる。さらに、レジスタ６１２に対するクロック信号ＣＬＫの供給を停止させ、レジスタ６１２に対するリセット信号ＲＳＴの供給を停止させる。なお、トランジスタ６３１がオン状態のとき、トランジスタ６３１のバックゲートに正電源電圧を供給してもよい。
電源停止期間において、レジスタ６１２に対する電源電圧の供給を停止させる。このとき、記憶回路６５２において、トランジスタ６３１のオフ電流が低いため、データの値が保持される。なお、高電源電圧ＶＤＤの代わりに接地電位ＧＮＤを供給することにより、電源電圧の供給を停止させるとみなすこともできる。なお、トランジスタ６３１がオフ状態のとき、トランジスタ６３１のバックゲートに負電源電圧を供給してトランジスタ６３１のオフ状態を維持してもよい。
通常動作期間に戻る直前のリカバリー期間において、レジスタ６１２に対する電源電圧の供給を再開し、その後クロック信号ＣＬＫの供給を再開させ、さらにその後リセット信号ＲＳＴの供給を再開させる。このとき、クロック信号ＣＬＫが供給される配線を高電源電圧ＶＤＤにしておき、その後クロック信号ＣＬＫの供給を再開させる。セレクタ６５３は、読み出し制御信号ＲＤのパルスに従って記憶回路６５２の記憶されたデータに応じた値のデータ信号を記憶回路６５１に出力する。これにより、電源停止期間の直前の状態に記憶回路６５１を復帰させることができる。その後、通常動作期間となり、再び記憶回路６５１の通常動作を行う。
レジスタ６１２では、バックアップ期間における低電源電圧ＶＳＳであるデータの書き込みを無くすことができるため、動作を速くすることができる。
レジスタ６１１又はレジスタ６１２を図１９のＭＰＵ７００に用いた場合、ＭＰＵ７００において、ＡｃｔｉｖｅモードからＮｏｆｆ１、Ｎｏｆｆ２モードへ移行する際は、電源遮断に先立って、レジスタ７８４乃至７８７の記憶回路６５１のデータは記憶回路６５２に書き込まれ、記憶回路６５１のデータを初期値にリセットし、電源が遮断される。
また、Ｎｏｆｆ１、又はＮｏｆｆ２モードからＡｃｔｉｖｅへ復帰する場合、レジスタ７８４乃至７８７に電源供給が再開されると、まず記憶回路６５１のデータが初期値にリセットされる。そして、記憶回路６５２のデータが記憶回路６５１に書き込まれる。
従って、低消費電力モードでも、ＭＰＵ７００の処理に必要なデータがレジスタ７８４乃至７８７で保持されているため、ＭＰＵ７００を低消費電力モードからＡｃｔｉｖｅモードへ直ちに復帰させることが可能になる。よって、ＭＰＵ７００の消費電力を低減させることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態５）
以下、図２１−図２４Ｂを参照して、蓄電装置等の半導体装置の記憶手段として用いることが可能なメモリについて説明する。例えば、本実施の形態のメモリは、例えば、ＭＰＵ７００において、そのプロセッサ７１０のキャッシュメモリ、メモリ７１２に用いることが可能である（図１９参照）。
＜メモリの構成例１；ＳＲＡＭ＞
ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）について説明する。図２１は、ＳＲＡＭのメモリセルの構成の一例を示す回路図である。
ＳＲＡＭではフリップフロップにデータが保持されるため、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）とは異なり、リフレッシュ動作が不要である。そのため、データの保持時の消費電力を抑えることができる。また、データの書込み、保持に容量素子が用いられていないため、ＳＲＡＭは高速動作が求められるメモリに好適である。
図２１に示すように、メモリセル１０４０（ＳＲＡＭ−Ｃｅｌｌ）は、トランジスタ１０４１―１０４６を有する。トランジスタ１０４１及びトランジスタ１０４２はｐチャネル型トランジスタであり、トランジスタ１０４３及びトランジスタ１０４４はｎチャネル型トランジスタである。ＳＲＡＭは、メモリセル１０４０がアレイ状に配置されたメモリアレイを有する。
メモリセル１０４０には、トランジスタ１０４１及びトランジスタ１０４３を有するインバータと、トランジスタ１０４２及びトランジスタ１０４４を有するインバータとをリング接続することで、フリップフロップが構成されている。
トランジスタ１０４１のゲートは、トランジスタ１０４２のドレイン、トランジスタ１０４３のゲート、トランジスタ１０４４のドレイン、並びにトランジスタ１０４６のソース及びドレインの一方に接続される。トランジスタ１０４１のソースには高電源電圧ＶＤＤが与えられる。トランジスタ１０４１のドレインは、トランジスタ１０４２のゲート、トランジスタ１０４３のドレイン及びトランジスタ１０４５のソース及びドレインの一方と接続される。
トランジスタ１０４２のソースには高電源電圧ＶＤＤが与えられる。トランジスタ１０４３のソースには接地電位ＧＮＤが与えられる。トランジスタ１０４４のソースには接地電位ＧＮＤが与えられる。トランジスタ１０４３、１０４４のバックゲートはバックゲート線ＢＧＬに接続される。トランジスタ１０４５のゲートはワード線ＷＬに接続される。トランジスタ１０４５のソース及びドレインの他方はビット線ＢＬＢに接続される。トランジスタ１０４６のゲートはワード線ＷＬに接続される。トランジスタ１０４６のソース及びドレインの他方はビット線ＢＬに接続される。
なお、本実施の形態では、トランジスタ１０４５、１０４６としてｎチャネル型トランジスタが適用された例を示す。ただし、トランジスタ１０４５、１０４６は、ｎチャネル型トランジスタに限定されず、ｐチャネル型トランジスタを適用することもできる。その場合、書き込み、保持及び読み出しのための制御信号の電位のレベル等を適宜変更すればよい。
トランジスタ１０４３及びトランジスタ１０４４を、酸化物半導体トランジスタにすることが好ましい。これにより、トランジスタ１０４３、１０４４の貫通電流を極めて小さくすることができる。酸化物半導体トランジスタが用いられる場合、トランジスタ１０４３、１０４４にバックゲートを設け、これらのバックゲートに、バックゲート線ＢＧＬを接続する。このような構成にすることで、バックゲート線ＢＧＬに入力される電位により、トランジスタ１０４３、１０４４のしきい値電圧を調節することができる。
トランジスタ１０４１、１０４２として、ｐチャネル型トランジスタに代えて、ｎチャネル型トランジスタを適用することもできる。トランジスタ１０４１及びトランジスタ１０４２としてｎチャネル型トランジスタを用いる場合、デプレッション型トランジスタを適用すればよい。
ｐチャネル型トランジスタとしては、例えばシリコンを用いたトランジスタを適用すればよい。ただし、ｐチャネル型トランジスタは、シリコンを用いたトランジスタに限定されない。また、ｎチャネル型トランジスタとしては、実施の形態６で後述する酸化物膜を用いたトランジスタを用いればよい。
以下、メモリセル１０４０の書き込み、保持及び読み出しについて説明する。
書き込み時は、まずビット線ＢＬ及びビット線ＢＬＢにデータ０又はデータ１に対応する電位を印加する。
例えば、データ１を書き込みたい場合、ビット線ＢＬを高電源電圧ＶＤＤ、ビット線ＢＬＢを接地電位ＧＮＤとする。次に、ワード線ＷＬにトランジスタ１０４５、トランジスタ１０４６のしきい値電圧に高電源電圧ＶＤＤを加えた電位以上の電位（ＶＨ）を印加する。
次に、ワード線ＷＬの電位をトランジスタ１０４５、トランジスタ１０４６のしきい値電圧未満とすることで、フリップフロップに書き込んだデータ１が保持される。ＳＲＡＭの場合、データの保持で流れる電流はトランジスタのリーク電流のみとなる。ここで、ＳＲＡＭを構成するトランジスタの一部に上記オフ電流の低いトランジスタを適用することにより、データ保持のための待機電力を小さくすることができる。
読み出し時は、あらかじめビット線ＢＬ及びビット線ＢＬＢを高電源電圧ＶＤＤとする。次に、ワード線ＷＬにＶＨを印加することで、ビット線ＢＬは高電源電圧ＶＤＤのまま変化しないが、ビット線ＢＬＢはトランジスタ１０４５及びトランジスタ１０４３を介して放電し、接地電位ＧＮＤとなる。このビット線ＢＬとビット線ＢＬＢとの電位差をセンスアンプ（図示せず）にて増幅することにより保持されたデータ１を読み出すことができる。
なお、データ値”０”を書き込む場合は、ビット線ＢＬを接地電位ＧＮＤ、ビット線ＢＬＢを高電源電圧ＶＤＤとし、その後にワード線ＷＬにＶＨを印加すればよい。次に、ワード線ＷＬの電位をトランジスタ１０４５、トランジスタ１０４６のしきい値電圧未満とすることで、フリップフロップに書き込んだデータ０が保持される。読み出し時は、あらかじめビット線ＢＬ及びビット線ＢＬＢを高電源電圧ＶＤＤとし、ワード線ＷＬにＶＨを印加することで、ビット線ＢＬＢは高電源電圧ＶＤＤのまま変化しないが、ビット線ＢＬはトランジスタ１０４６及びトランジスタ１０４４を介して放電し、接地電位ＧＮＤとなる。このビット線ＢＬとビット線ＢＬＢとの電位差をセンスアンプにて増幅することにより保持されたデータ値”０”を読み出すことができる。
以上のメモリセル１０４０により、待機電力の小さいＳＲＡＭを提供することができる。このようなＳＲＡＭは、ＭＰＵ７００のメモリ７１２のキャッシュメモリ、プロセッサ７１０等に適用することができる。
上述したように、酸化物半導体トランジスタはオフ電流が極めて小さいという優れた電気特性を有する。このような酸化物半導体トランジスタの電気特性を効果的に利用した２種類のメモリについて説明する。ここでは、それぞれのメモリを『ＤＯＳＲＡＭ』、『ＮＯＳＲＡＭ』と呼ぶことにする。
ＤＯＳＲＡＭとは、Ｄｙｎａｍｉｃ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙに由来する名称である。また、ＮＯＳＲＡＭとは、Ｎｏｎ−ｖｏｌａｔｉｌｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙに由来する名称である。ＤＯＳＲＡＭ、ＮＯＳＲＡＭのメモリセルには、メモリセルの選択トランジスタ（スイッチング素子としてのトランジスタ）に酸化物半導体トランジスタが用いられている。
＜メモリの構成例２；ＤＯＳＲＡＭ＞
図２２Ａ、図２２Ｂは、ＤＯＳＲＡＭの構成の一例を示す回路図である。図２２Ａにはメモリセルアレイを示し、図２２Ｂにはメモリセルを示す。図２３は、複数のＩＣチップを積層することで構成されたＤＯＳＲＡＭの模式的な分解斜視図である。
図２２Ａに示すように、ＤＯＳＲＡＭのメモリセルアレイ１０５９（ＤＯＳＲＡＭ−ＭＡ）は、メモリセル１０５０、ビット線１０５１、ワード線１０５２、容量線１０５３、及びセンスアンプ１０５４を有する。
複数のメモリセル１０５０はアレイ状に配置されており、各メモリセル１０５０は、ビット線１０５１及びワード線１０５２に接続されている。ビット線１０５１にはセンスアンプ１０５４が接続されている。メモリセルアレイ１０５９の駆動回路からの制御信号により、センスアンプ１０５４からは、ビット線１０５１の電位がデータとして読み出される。
図２２Ｂに示すように、メモリセル１０５０は、トランジスタ１０５５、及び容量素子１０５６を有する。トランジスタ１０５５は、ゲートがワード線１０５２と接続され、そのソースはビット線１０５１と接続され、そのドレインは容量素子１０５６の一方の端子に接続される。容量素子１０５６の他方の端子は容量線１０５３に接続される。
容量素子１０５６に保持された電圧は、トランジスタ１０５５のリーク電流によって時間が経つと徐々に低減していく。当初Ｖ０からＶ１まで充電された電圧は、時間が経過するとｄａｔａ１を読み出す限界点であるＶＡまで低減する。この期間を保持期間Ｔ＿１とする。すなわち、２値メモリセルの場合、保持期間Ｔ＿１の間にリフレッシュをする必要がある。
例えば、トランジスタ１０５５のオフ電流が十分小さくない場合、容量素子１０５６に保持された電圧の時間変化が大きいため、保持期間Ｔ＿１が短くなる。従って、頻繁にリフレッシュをする必要がある。リフレッシュの頻度が高まると、メモリの消費電力が高まってしまう。
トランジスタ１０５５のオフ電流が極めて小さいため、保持期間Ｔ＿１を極めて長くすることができる。すなわち、リフレッシュの頻度を少なくすることが可能となるため、消費電力を低減することができる。例えば、オフ電流が１×１０−２１Ａから１×１０−２５Ａであるトランジスタ１０５５でメモリセルを構成すると、電力を供給せずに数日間から数十年間に渡ってデータを保持することが可能となる。従って、データ保持に必要な消費電力を削減することができる。
図２３には、記憶容量の大きなＤＯＳＲＡＭの構成例を示す。ＤＯＳＲＡＭは、メモリセルアレイが形成された複数のＩＣチップ１０６０（１）−１０６０（ｎ）と、各ＩＣチップ１０６０に形成されたメモリセルアレイを動作させるための処理回路が形成されたＩＣチップ１０６１を有する。図２３のようなＤＯＳＲＡＭは、ＣＰＵ、ＭＰＵ等のプロセッサユニットの主記憶装置として好適である。
＜メモリの構成例３；ＮＯＳＲＡＭ＞
ここでは、ＮＯＳＲＡＭの一例として、上記オフ電流の低いトランジスタを、メモリセルの選択トランジスタ（スイッチング素子としてのトランジスタ）に用い、シリコン材料等を用いたトランジスタをメモリセルの出力トランジスタに用いられた構造のメモリについて説明する。
図２４Ａは、ＮＯＳＲＡＭのメモリセルの構成の一例を示す回路図であり、図２４Ｂは図２４Ａに示すメモリセルの電気特性を示す図である。
図２４Ａに示すようにより、メモリセル１０７０（ＮＯＳＲＡＭ−Ｃｅｌｌ）は、トランジスタ１０７１、トランジスタ１０７２、及び容量素子１０７３を有する。トランジスタ１０７１に、酸化物半導体トランジスタが適用される。トランジスタ１０７１としてオフ電流の低いトランジスタを用いることにより、データの保持時間を長くすることができる。また、データを読み出す際にデータが失われないため、繰り返しデータを読み出すことができる。
トランジスタ１０７１は、ゲートがワード線１０７６と接続され、そのソースはソース線１０７４と接続され、そのドレインはトランジスタ１０７２のゲート及び容量素子１０７３の一方の端子と接続されている。容量素子１０７３の一方の端子をノード１０７９と呼ぶ。容量素子１０７３のもう一方の端子は容量線１０７８と接続される。トランジスタ１０７２のソースはソース線１０７５と接続され、同ドレインはドレイン線１０７７と接続される。
メモリセル１０７０のデータの保持機能は、ノード１０７９の電位に応じて、トランジスタ１０７２の見かけ上のしきい値電圧が変動することを利用したものである。図２４Ｂは、容量線１０７８の電圧ＶＣＬに対するトランジスタ１０７２のソース−ドレイン間電流Ｉｄ＿２の変化を示すグラフである。
トランジスタ１０７１のスイッチング動作により、ノード１０７９の電位を調整することができる。例えば、ソース線１０７４の電位を高電源電圧ＶＤＤとする。このとき、ワード線１０７６の電位をトランジスタ１０７１のしきい値電圧Ｖｔｈに高電源電圧ＶＤＤを加えた電位以上とすることで、ノード１０７９の電位をハイレベルにすることができる。また、ワード線１０７６の電位をトランジスタ１０７１のしきい値電圧Ｖｔｈ以下とすることで、ノード１０７９の電位をローレベルにすることができる。
そのため、トランジスタ１０７２の電圧−電流特性は、ＬＯＷで示した曲線か、ＨＩＧＨで示した曲線のいずれかで示される。すなわち、ＬＯＷとは、ＶＣＬ＝０ＶのときのＩｄ＿２が十分に小さい状態であり、ノード１０７９においてデータ値”０”が保持されている状態である。また、ＨＩＧＨでは、ＶＣＬ＝０ＶのときのＩｄ＿２が十分に大きい状態であり、ノード１０７９でデータ値”１”が保持されている状態である。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態６）
本実施の形態では、半導体装置の一例として、トランジスタ及びその作製方法等を説明する。
半導体装置のトランジスタの構造は特に限定されず、任意の構造とすることができる。トランジスタの構造として、ゲート電極の構造の違いにより、ボトムゲート構造、トップゲート構造、デュアルゲート構造に分類される。なお、デュアルゲート構造とは、チャネル形成領域の上下にゲート絶縁膜を介して配置された２つのゲート電極を有する構造のことをいう。
また、トランジスタの構造をチャネルの数で分類することがある。１つのチャネルが形成されるシングルゲート構造、複数のチャネルが形成されるマルチチャネル構造（マルチゲート構造と呼ばれることも或る）がある。マルチチャネル構造において、チャネルの数が、２つの場合はダブルゲート構造とよばれ、３つの場合はトリプルゲート構造と呼ばれる。
以下、図２５Ａ−図２６Ｂを参照して、トランジスタの構造の３つの構成例を示す。これらの構成例においては、トランジスタはシングルゲート構造であるが、マルチゲート構造とすることができる。
＜トランジスタの構成例１；ボトムゲート＞
図２５Ａ−図２５Ｃに、ボトムゲート型トランジスタの構成例を示す。図２５Ａは、トランジスタの平面図であり、図２５Ｂは、切断線Ａ１−Ａ２による図２５Ａの断面図であり、図２５Ｃは、切断線Ｂ１−Ｂ２による図２５Ａの断面図である。
トランジスタ４２１は、絶縁表面を有する基板４００上に設けられたゲート電極４０１と、ゲート電極４０１上に設けられたゲート絶縁膜４０２と、ゲート絶縁膜４０２を介してゲート電極４０１と重畳する酸化物膜４０４と、酸化物膜４０４と接して設けられたソース電極４０５ａ及びドレイン電極４０５ｂとを有する。また、ソース電極４０５ａ及びドレイン電極４０５ｂを覆い、酸化物膜４０４と接するように絶縁膜４０６が設けられている。なお、基板４００は、他の素子が形成された被素子形成基板であってもよい。
なお、酸化物膜４０４は、ソース電極４０５ａ及びドレイン電極４０５ｂに接する領域にｎ型化領域を有していてもよい。
＜トランジスタの構成例２；トップゲート構造＞
図２６Ａは、トップゲート構造のトランジスタの構成例を示す断面図である。
トランジスタ４２２は、絶縁表面を有する基板４００上に設けられた絶縁膜４０８と、絶縁膜４０８上に設けられた酸化物膜４０４と、酸化物膜４０４に接して設けられたソース電極４０５ａ及びドレイン電極４０５ｂと、酸化物膜４０４、ソース電極４０５ａ及びドレイン電極４０５ｂ上に設けられたゲート絶縁膜４０９と、ゲート絶縁膜４０９を介して酸化物膜４０４と重畳するゲート電極４１０とを有する。
なお、酸化物膜４０４は、ソース電極４０５ａ及びドレイン電極４０５ｂに接する領域にｎ型化領域４０３を有していてもよい。
＜トランジスタの構成例３；デュアルゲート構造＞
図２６Ｂは、デュアルゲート構造のトランジスタの構成例を示す断面図である。デュアルゲート型トランジスタとは、ゲート絶縁膜を介してチャネル形成領域の上下にそれぞれゲート電極が設けられているトランジスタである。
トランジスタ４２３は、絶縁表面を有する基板４００上に設けられたゲート電極４０１と、ゲート電極４０１上に設けられたゲート絶縁膜４０２と、ゲート絶縁膜４０２を介してゲート電極４０１と重畳する酸化物膜４０４と、酸化物膜４０４と接して設けられたソース電極４０５ａ及びドレイン電極４０５ｂと、ソース電極４０５ａ及びドレイン電極４０５ｂを覆い、酸化物膜４０４と接するゲート絶縁膜４０９と、ゲート絶縁膜４０９を介して酸化物膜４０４と重畳するゲート電極４１０とを有する。
なお、酸化物膜４０４のうち、ソース電極４０５ａ及びドレイン電極４０５ｂに接する領域にｎ型化領域４０３を有していてもよい。
＜トランジスタの構成要素＞
以下、トランジスタ（４２１−４２３）の各構成要素について説明する。
［導電層］
ゲート電極４０１及びゲート電極４１０としては、例えばＡｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ等を有する層を用いることができる。
ソース電極４０５ａ及びドレイン電極４０５ｂとしては、例えばＡｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ等を有する層を用いることができる。
［絶縁層］
ゲート絶縁膜４０２、絶縁膜４０６、ゲート絶縁膜４０９としては、例えば酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、又は酸化窒化アルミニウム膜を用いることができる。
なお、本明細書中では、酸化窒化物とは、酸素の含有量が窒素よりも多い化合物のことをいう。また、窒化酸化物とは、窒素の含有量が酸素よりも多い化合物のことをいう。
また、酸素が多く含まれる成膜条件で絶縁膜を成膜することにより、過剰酸素を含む絶縁膜を形成できる。また、より多くの過剰酸素を絶縁膜に含ませたい場合には、イオン注入法やイオンドーピング法やプラズマ処理によって酸素を添加すればよい。これにより、酸化物膜に酸素を供給することができる。
［酸化物膜；単層膜］
酸化物膜４０４としては、例えばＩｎ酸化物、Ｚｎ酸化物、Ｉｎ−Ｚｎ酸化物、又はＩｎ−Ｇａ−Ｚｎ酸化物等の膜を適用することができる。
また、酸化物膜４０４としては、Ｉｎ−Ｇａ−Ｚｎ酸化物のＧａの一部若しくは全部を他の金属元素に置換した酸化物を用いることができる。この金属元素としては、例えばガリウムよりも多くの酸素原子と結合が可能な金属元素を用いればよく、例えばチタン、ジルコニウム、ハフニウム、ゲルマニウム、錫、ランタン、セリウム、プラセオジム、ネオジム、サマリウム、ユウロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウム、及びルテチウム等がある。Ｉｎ−Ｇａ−Ｚｎ酸化物中の一部または全てのＧａを、これら金属元素のうち１つの元素、又は複数の元素と置換すればよい。これらの金属元素は、スタビライザーとしての機能を有し、酸化物膜中での酸素欠損の発生を抑制する機能を有していてもよい。なお、これらの金属元素の添加量は、酸化物が半導体として機能することが可能な量である。Ｇａよりも多くの酸素原子と結合が可能な金属元素を用い、さらには酸化物中に酸素を供給することにより、酸化物中の酸素欠陥を少なくすることができる。
酸化物膜４０４中の水素濃度は、二次イオン質量分析（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）において、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とすることができる。
また、酸化物膜４０４中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とすることができる。
また、酸化物膜４０４中の炭素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とすることができる。
また、酸化物膜４０４中のシリコン濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とすることができる。
また、酸化物膜４０４中のナトリウム濃度は、ＳＩＭＳにおいて、５×１０１６ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３以下とすることができる。また、酸化物膜４０４中のリチウム濃度は、ＳＩＭＳにおいて、５×１０１５ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３以下とすることができる。また、酸化物膜４０４中のカリウム濃度は、ＳＩＭＳにおいて、５×１０１５ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３以下とすることができる。
また、酸化物膜４０４では、昇温脱離ガス分光法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析によるｍ／ｚが２（水素分子等）である気体分子（原子）、ｍ／ｚが１８である気体分子（原子）、ｍ／ｚが２８である気体分子（原子）及びｍ／ｚが４４である気体分子（原子）の放出量が、それぞれ１×１０１９個／ｃｍ３以下、好ましくは１×１０１８個／ｃｍ３以下であることが好ましい。
酸化物膜４０４には、例えば酸化物半導体膜を用いることができる。なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。酸化物半導体膜が複数の構造を有する場合、ナノビーム電子回折を用いることで構造解析が可能となる場合がある。
以下では、酸化物半導体膜の構造について説明する。
酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜、多結晶酸化物半導体膜、微結晶酸化物半導体膜、非晶質酸化物半導体膜などをいう。
まずは、ＣＡＡＣ−ＯＳ膜について説明する。なお、以下の説明において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。
ＣＡＡＣ−ＯＳ膜は、ｃ軸配向した複数の結晶部を有する酸化物半導体膜の一つである。
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、明確な結晶部同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
なお、ＣＡＡＣ−ＯＳ膜に対し、電子回折を行うと、配向性を示すスポット（輝点）が観測される。例えば、ＣＡＡＣ−ＯＳ膜の上面に対し、例えば１ｎｍ以上３０ｎｍ以下の電子線を用いる電子回折（ナノビーム電子回折ともいう。）を行うと、スポットが観測される。
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることを確認することができる。
なお、ＣＡＡＣ−ＯＳ膜に含まれるほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ただし、ＣＡＡＣ−ＯＳ膜に含まれる複数の結晶部が連結することで、一つの大きな結晶領域を形成する場合がある。例えば、平面ＴＥＭ像において、２５００ｎｍ２以上、５μｍ２以上または１０００μｍ２以上となる結晶領域が観察される場合がある。
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ−ＯＳ膜中において、ｃ軸配向した結晶部の分布が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりもｃ軸配向した結晶部の割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域が変質し、部分的にｃ軸配向した結晶部の割合の異なる領域が形成されることもある。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。
また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合がある。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
ＣＡＡＣ−ＯＳ膜の形成では、成膜中に、水素や水等を膜中に含ませないようにすることにより、酸化物膜４０４に含まれる不純物濃度を低減する。また、酸化物膜４０４の成膜後に、加熱処理を行うことにより、酸化物膜に含まれる水素や水等を除去することによって、不純物濃度を低減してもよい。この後に、酸化物膜４０４に酸素を供給し、酸素欠損を補填することにより、酸化物膜４０４を高純度化することができる。また、酸化物膜に酸素を添加してもよい。高純度化された酸化物膜は、ｉ型（真性半導体）又はｉ型に限りなく近い。また、ｉ型に限りなく近い酸化物膜のキャリア密度は、１×１０１７／ｃｍ３未満、１×１０１５／ｃｍ３未満、又は１×１０１３／ｃｍ３未満である。
なお、酸化物半導体膜に酸素を供給することで、酸化物半導体膜の酸素欠損密度を低減することができる場合がある。酸素欠損は、酸素が入ることで安定状態とすることができる。また、電気的に中性になる。例えば、酸化物半導体膜中、又は酸化物半導体膜の近傍に設けられた絶縁膜中が過剰酸素を有することで、酸化物半導体膜の酸素欠損を効果的に低減することができる。過剰酸素とは、例えば、化学量論的組成を超えて含まれる酸素をいう。又は、過剰酸素とは、例えば、加熱することで放出される酸素をいう。酸化物半導体膜中で、酸素欠損は、隣接する酸素原子を捕獲していくことで、見かけ上移動することがある。同様に、過剰酸素も酸化物半導体膜中を見かけ上移動することがある。
このように、酸素欠損は、水素又は酸素のいずれかによって、準安定状態又は安定状態となることがある。酸化物半導体膜中の水素濃度が高い場合、酸素欠損に捕獲される水素が多くなる。一方、酸化物半導体膜中の水素濃度が低い場合、酸素欠損に捕獲される水素が少なくなる。
［酸化物膜；積層膜］
さらに、酸化物膜４０４は積層膜でもよい。酸化物積層膜について以下に説明する。酸化物積層膜の構造例を図２７Ａ及び図２７Ｂに示す。また、図２７Ａ及び図２７Ｂは、酸化物膜４０４として酸化物積層膜が用いられたトップゲート型トランジスタ４２２（図２６Ａ）の部分拡大図に対応する。
図２７Ａに示すように、酸化物積層膜４４１は、酸化物層４６１、酸化物層４６２、及び酸化物層４６３を有する。酸化物層４６１は、トランジスタのバックチャネル側の絶縁膜と酸化物層４６２との間に存在する層である。酸化物層４６３は、トランジスタのゲート絶縁膜４０９と酸化物層４６２との間に存在する層である。
図２７Ｂに示すように、酸化物積層膜４４２は、酸化物層４６２、及び酸化物層４６３を有する。図２７Ｂの酸化物積層膜４４２は、図２７Ａの酸化物積層膜４４１において、酸化物層４６１が形成されていない膜に対応する。
酸化物層４６１及び酸化物層４６３は、酸化物層４６２を構成する金属元素を一種以上含む酸化物層である。
酸化物層４６２は、上記酸化物膜４０４に適用可能な酸化物を用いて形成される。
酸化物層４６１としては、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ又はＨｆ等の金属）で表記され、酸化物層４６２よりもＭの原子数比が高い酸化物層を含む。具体的には、酸化物層４６１として、酸化物層４６２よりも前述の元素を１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比で含む酸化物層を用いる。前述の元素はインジウムよりも酸素と強く結合するため、酸素欠損が酸化物層に生じることを抑制することができる機能を有する。即ち、酸化物層４６１は酸化物層４６２よりも酸素欠損が生じにくい酸化物層である。
酸化物層４６３としては、酸化物層４６１と同様にＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ又はＨｆ等の金属）で表記され、酸化物層４６２よりもＭの原子数比が高い酸化物層を含む。具体的には、酸化物層４６３として、酸化物層４６２よりも前述の元素を１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比で含む酸化物層を用いる。
つまり、酸化物層４６１、酸化物層４６２、酸化物層４６３が、少なくともインジウム、亜鉛及びＭ（Ａｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ又はＨｆ等の金属）を含むＩｎ−Ｍ−Ｚｎ酸化物であるとき、酸化物層４６１をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物層４６２をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］、酸化物層４６３をＩｎ：Ｍ：Ｚｎ＝ｘ３：ｙ３：ｚ３［原子数比］とすると、ｙ１／ｘ１及びｙ３／ｘ３がｙ２／ｘ２よりも大きくなることが好ましい。ｙ１／ｘ１及びｙ３／ｘ３はｙ２／ｘ２よりも１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上とする。このとき、酸化物層４６２において、ｙ２がｘ２以上であるとトランジスタの電気特性を安定させることができる。ただし、ｙ２がｘ２の３倍以上になると、トランジスタの電界効果移動度が低下してしまうため、ｙ２はｘ２の３倍未満であることが好ましい。
なお、酸化物層４６１がＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＩｎとＭの原子数比率は好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。また、酸化物層４６２がＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＩｎとＭの原子数比率は好ましくはＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。また、酸化物層４６３がＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＩｎとＭの原子数比率は好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。なお、上記のＩｎとＭの原子数比率はＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたときの値である。
なお、酸化物層４６１と酸化物層４６３とは、異なる構成元素を含む層としてもよいし、同じ構成元素を同一の原子数比で、又は異なる原子数比で含む層としてもよい。
酸化物層４６１、酸化物層４６２、及び酸化物層４６３には、例えば、インジウム、亜鉛及びガリウムを含んだ酸化物半導体を用いることができる。具体的には、酸化物層４６１としては、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ：Ｇａ：Ｚｎ＝１：６：４［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ：Ｇａ：Ｚｎ＝１：９：６［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、又はその近傍の組成を有する酸化物を用いることができる。酸化物層４６２としては、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、又はその近傍の組成を有する酸化物を用いることができる。酸化物層４６３としては、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ：Ｇａ：Ｚｎ＝１：６：４［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ：Ｇａ：Ｚｎ＝１：９：６［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、又はその近傍の組成を有する酸化物を用いることができる。
酸化物層４６１の厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。また、酸化物層４６２の厚さは、３ｎｍ以上１５０ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。酸化物層４６３の厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。
なお、酸化物層４６１及び酸化物層４６３は、酸化物層４６２に用いる材料よりもインジウムの原子数比が少ない材料を用いる。酸化物層中のインジウムやガリウム等の含有量は、飛行時間型二次イオン質量分析法（ＴＯＦ−ＳＩＭＳ）や、Ｘ線電子分光法（ＸＰＳ）で比較することができる。
また、酸化物層４６１及び酸化物層４６３は、酸化物層４６２を構成する金属元素を一種以上含み、伝導帯下端のエネルギーが酸化物層４６２よりも、０．０５ｅＶ、０．０７ｅＶ、０．１ｅＶ、０．１５ｅＶのいずれか以上であって、２ｅＶ、１ｅＶ、０．５ｅＶ、０．４ｅＶのいずれか以下の範囲で真空準位に近い酸化物半導体で形成することが好ましい。
なお、酸化物層４６１、酸化物層４６２、及び酸化物層４６３は、ＣＡＡＣ−ＯＳ膜の他に、非晶質酸化物膜、単結晶酸化物膜、多結晶酸化物膜、及び微結晶酸化物膜で構成することもできる。酸化物層４６２は、結晶部を含むＣＡＡＣ−ＯＳ膜であり、酸化物層４６１及び酸化物層４６３は、必ずしも結晶性を有していなくてもよく、非晶質酸化物膜であってもよい。例えば、酸化物層４６１を非晶質酸化物膜とし、酸化物層４６２及び酸化物層４６３をＣＡＡＣ−ＯＳ膜とする。このように、チャネルが形成される酸化物層４６２をＣＡＡＣ−ＯＳ膜とすることにより、トランジスタに安定した電気特性を付与することができる。また、酸化物層４６１を非晶質酸化物膜とすることにより、酸化物層４６２の形成に対する酸化物層４６１の影響を低減できるため、酸化物層４６２がＣＡＡＣ−ＯＳ膜になりやすくなる。
このような構造において、トランジスタのゲート電極に電界を印加すると、酸化物積層膜（４４１、４４２）のうち、伝導帯下端のエネルギーが最も小さい酸化物層４６２にチャネルが形成される。すなわち、酸化物層４６２とゲート絶縁膜４０９との間に酸化物層４６３が形成されていることよって、トランジスタのチャネルをゲート絶縁膜４０９と接しない構造とすることができる。
ここで、酸化物積層膜４４１のバンド構造を説明する。
酸化物積層膜４４１のバンド構造は、例えば以下の方法を用いて特定することができる。例えば分光エリプソメータを用いて酸化物層４６１乃至酸化物層４６３のエネルギーギャップ、酸化物層４６１乃至酸化物層４６３のそれぞれの界面のエネルギーギャップを測定する。次に、紫外線光電子分光分析（ＵＰＳともいう）装置を用いて酸化物層４６１乃至酸化物層４６３のそれぞれの真空準位と価電子帯上端のエネルギー差を測定する。次に、真空準位と価電子帯上端のエネルギー差と、各層のエネルギーギャップとの差分として算出される真空準位と伝導帯下端のエネルギー差（電子親和力）をプロットする。以上の方法により、酸化物積層膜４４１のバンド構造を特定することができる。ここでは、酸化物層４６１及び酸化物層４６３をエネルギーギャップが３．１５ｅＶであるＩｎ−Ｇａ−Ｚｎ酸化物とし、酸化物層４６２をエネルギーギャップが２．８ｅＶであるＩｎ−Ｇａ−Ｚｎ酸化物とする。さらに、酸化物層４６１と酸化物層４６２との界面近傍のエネルギーギャップを３ｅＶ、酸化物層４６３と酸化物層４６２との界面近傍のエネルギーギャップを３ｅＶとする。
上記の方法により特定された酸化物積層膜４４１のバンド構造の模式図を図２８Ａに示す。図２８Ａは、酸化物層４６１及び酸化物層４６３と接する絶縁膜（４０８、４０９）が酸化シリコン膜の場合のバンド構造の模式図であり、その縦軸は電子エネルギー（ｅＶ）を表し、その横軸は距離を表している。また、ＥｃＩ１及びＥｃＩ２は酸化シリコン膜の伝導帯下端のエネルギーであり、ＥｃＳ１は酸化物層４６１の伝導帯下端のエネルギーであり、ＥｃＳ２は酸化物層４６２の伝導帯下端のエネルギーであり、ＥｃＳ３は酸化物層４６３の伝導帯下端のエネルギーである。
図２８Ａに示すように、酸化物層４６１、酸化物層４６２、酸化物層４６３において、伝導帯下端のエネルギーが連続的に変化する。これは、酸化物層４６１、酸化物層４６２、酸化物層４６３の組成が近似することにより、酸素が相互に拡散しやすい点からも理解される。
なお、図２８Ａでは酸化物層４６１及び酸化物層４６３が同様のエネルギーギャップを有する酸化物層である場合について示したが、エネルギーギャップが異なる酸化物層でもよい。例えば、ＥｃＳ３よりもＥｃＳ１が高いエネルギーを有する場合は、酸化物積層膜４４１のバンド構造は、図２８Ｂのように示される。また、ＥｃＳ３がＥｃＳ１よりも高いエネルギーであってもよい。
また、図２８Ａ、図２８Ｂは、酸化物層４６２がウェル（井戸）となり、酸化物積層膜４４１が用いられたトランジスタでは、チャネルが酸化物層４６２に形成されることを示している。なお、酸化物積層膜４４１は伝導帯下端のエネルギーが連続的に変化しているため、Ｕ字型井戸（Ｕ Ｓｈａｐｅ Ｗｅｌｌ）とも呼ぶことができる。また、このような構成で形成されたチャネルを埋め込みチャネルということもできる。
酸化物層４６１及び酸化物層４６３は、酸化物層４６２を構成する金属元素を一種以上含む酸化物層であるから、酸化物積層膜４４１は主成分を共通して積層された酸化物積層膜ともいえる。主成分を共通として積層された酸化物積層膜は、各層を単に積層するのではなく連続接合（ここでは、特に伝導帯下端のエネルギーが各層の間で連続的に変化するＵ字型の井戸構造）が形成されるように作製する。なぜなら、各層の界面にトラップ中心や再結合中心のような欠陥準位を形成するような不純物が混在していると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップあるいは再結合により消滅してしまうためである。
連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各層を大気に触れさせることなく連続して積層することが必要となる。スパッタリング装置における各チャンバーは、酸化物半導体にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空排気（５×１０−７Ｐａ〜１×１０−４Ｐａ程度まで）することが好ましい。又は、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体が逆流しないようにしておくことが好ましい。
高純度真性酸化物半導体を得るためには、チャンバー内を高真空排気するのみならずスパッタガスの高純度化も必要である。スパッタガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、−１００℃以下、−１２０℃以下にまで高純度化したガスを用いることで酸化物半導体に水分等が取り込まれることを可能な限り防ぐことができる。また、スパッタリング装置のリークレートが３×１０−６Ｐａ・ｍ３／ｓ以下、好ましくは１×１０−６Ｐａ・ｍ３／ｓ以下であることが好ましい。
なお、成膜していない期間においてもチャンバー内には、希ガスまたは酸素ガス等を微量流し続けることにより、成膜室の圧力を高く保てるため、真空ポンプ等から不純物（例えばシリコン、炭素等）が逆流することを抑制できる。また、配管、その他の部材等から不純物が放出することを抑制できる。従って、酸化物膜に対する不純物の混入を低減することができる。例えば、アルゴンを１ｓｃｃｍ以上５００ｓｃｃｍ以下、好ましくは２ｓｃｃｍ以上２００ｓｃｃｍ以下、さらに好ましくは５ｓｃｃｍ以上１００ｓｃｃｍ以下流せばよい。
酸化物層４６１及び酸化物層４６３はバリア層として機能し、酸化物積層膜４４１に接する絶縁膜と、酸化物積層膜４４１との界面に形成されるトラップ準位の影響が、トランジスタのキャリアの主な経路（キャリアパス）となる酸化物層４６２へと及ぶことを抑制することができる。
例えば、酸化物半導体層の酸素欠損の影響は、酸化物半導体のエネルギーギャップ内の深いエネルギー位置に存在する局在準位として顕在化する。このような局在準位にキャリアがトラップされることで、トランジスタの信頼性が低下するため、酸化物半導体層に含まれる酸素欠損を低減することが必要となる。酸化物積層膜４４１においては、酸化物層４６２と比較して酸素欠損の生じにくい酸化物層（４６１、４６３）を酸化物層４６２の上下に接して設けることで、酸化物層４６２における酸素欠損を低減することができる。例えば、酸化物層４６２は、一定光電流測定法（ＣＰＭともいう）により測定された局在準位による吸収係数を１×１０−３／ｃｍ未満、好ましくは１×１０−４／ｃｍ未満とすることができる。
なお、チャネル形成領域とは、酸化物積層膜４４１（酸化物層４６１、酸化物層４６２、及び酸化物層４６３）のうち、ゲート電極４１０が重畳している領域をいう。ただし、酸化物積層膜４４１中にｎ型化領域４０３が形成されうる場合においては、酸化物積層膜４４１のうち、ゲート電極４１０が重畳し、かつｎ型化領域４０３に挟まれた領域がチャネル形成領域となる。このように、チャネル形成領域は、酸化物積層膜４４１のうち、ゲート電極４１０が重畳している領域に主に形成され、酸化物積層膜４４１の半導体特性に依存する。したがって、酸化物積層膜４４１のゲート電極４１０が重畳した領域は、酸化物積層膜４４１がｉ型の場合にはチャネル形成領域であり、酸化物積層膜４４１がｎ型の場合にはチャネル形成領域でない場合がある。なお、チャネルとは、チャネル形成領域において、電流が主として流れる経路をいう。
また、酸化物層４６２が、構成元素の異なる絶縁層（例えば、酸化シリコンを含む下地絶縁層）と接する場合、２層の界面に界面準位が形成され、該界面準位はチャネルを形成することがある。このような場合、しきい値電圧の異なる別のトランジスタが出現し、トランジスタの見かけ上のしきい値電圧が変動することがある。しかしながら、酸化物積層膜４４１においては酸化物層４６２を構成する金属元素を一種以上含んで酸化物層４６１が構成されるため、酸化物層４６１と酸化物層４６２の界面に界面準位を形成しにくくなる。よって酸化物層４６１を設けることにより、トランジスタのしきい値電圧等の電気特性のばらつきを低減することができる。
また、ゲート絶縁膜４０９と酸化物層４６２との界面にチャネルが形成される場合、該界面で界面散乱が起こり、トランジスタの電界効果移動度が低くなる。しかしながら、酸化物積層膜４４１においては、酸化物層４６２を構成する金属元素を一種以上含んで酸化物層４６３が構成されるため、酸化物層４６２と酸化物層４６３との界面ではキャリアの散乱が起こりにくく、トランジスタの電界効果移動度を高くすることができる。
また、酸化物層４６１及び酸化物層４６３は、酸化物積層膜４４１に接する絶縁層の構成元素が、酸化物層４６２へ混入して、不純物による準位が形成されることを抑制するためのバリア層としても機能する。
例えば、酸化物積層膜４４１に接する絶縁層として、シリコンを含む絶縁層を用いる場合、該絶縁層中のシリコン、又は絶縁層中に混入されうる炭素が、酸化物層４６１又は酸化物層４６３の中へ界面から数ｎｍ程度まで混入することがある。シリコン、炭素等の不純物が酸化物半導体層中に入ると不純物準位を形成し、不純物準位がドナーとなり電子を生成することでｎ型化することがある。
しかしながら、酸化物層４６１及び酸化物層４６３の膜厚が、数ｎｍよりも厚ければ、混入したシリコン、炭素等の不純物が酸化物層４６２にまで到達しないため、不純物準位の影響は低減される。
ここで、酸化物層４６２に含まれるシリコンの濃度は３×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは３×１０１７ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物層４６２に含まれる炭素の濃度は３×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは３×１０１７ａｔｏｍｓ／ｃｍ３以下とする。特に酸化物層４６２に第１４族元素であるシリコン、及び炭素が多く混入しないように、酸化物層４６１及び酸化物層４６３で、キャリアパスとなる酸化物層４６２を挟む構成、又は囲む構成とすることが好ましい。すなわち、酸化物層４６２に含まれるシリコン及び炭素の濃度は、酸化物層４６１及び酸化物層４６３に含まれるシリコン及び炭素の濃度よりも低いことが好ましい。
また、水素や水分が不純物として酸化物半導体層に含まれてしまうとドナーを作りｎ型化するため、酸化物積層膜４４１の上方に水素や水分が外部から侵入することを防止する保護絶縁層（窒化シリコン層等）を設けることは、井戸型構造を実現する上で有用である。
さらに、図２９Ａ−図２９Ｃに、酸化物積層膜の他の構成例を示す。図２９Ａ−図２９Ｃでは、トップゲート型のトランジスタのチャネル幅方向における酸化物積層膜の断面構造を示す。
図２９Ａにおいては、酸化物積層膜４４３は、絶縁膜４０８の上に酸化物層４６１と、酸化物層４６１上に設けられた酸化物層４６２と、酸化物層４６２上に設けられた酸化物層４６３と、酸化物層４６１の側面、酸化物層４６２の側面、酸化物層４６３の側面に接して設けられた酸化物層４６４とを有する。酸化物層４６２は、酸化物層４６１、酸化物層４６３、及び酸化物層４６４により囲まれている。また、酸化物層４６４は、ゲート絶縁膜４０９に接している。
また、酸化物積層膜４４３は、任意の一又は複数の曲率半径で定義される曲面を有する。そのため、酸化物層４６４のゲート絶縁膜４０９に接している面の少なくとも一部は、曲面である。このような酸化物積層膜４４３を設ける場合、図２９Ａに示すように、ゲート電極４１０が絶縁膜４０８に接してもよい。
酸化物層４６４は、例えば酸化物層４６１に適用可能な材料を含む。酸化物層４６４は、例えばドライエッチング法等により、酸化物層４６１、酸化物層４６２、及び酸化物層４６３をエッチングする際に、酸化物層４６１の反応生成物が酸化物層４６２及び酸化物層４６３の側面に付着することにより生成される。
なお、酸化物層４６１、酸化物層４６３、及び酸化物層４６４は厳密に区別のつかない場合がある。そのため、酸化物層４６２が酸化物に囲まれていると言い換えることもできる。
また、酸化物積層膜を図２９Ｂ、及び図２９Ｃに示す構造とすることができる。図２９Ｂに示すように、酸化物積層膜４４４を、端部に傾斜（テーパー角）領域を有する構造とすることができる。酸化物積層膜４４４の端部に傾斜（テーパー角）領域を設けることにより、ゲート絶縁膜４０９の被覆性を向上させることができる。
また、図２９Ｃに示す酸化物積層膜４４５のように、酸化物積層膜４４４が有するテーパ領域の一部が削られた構造の酸化物積層膜とすることもできる。
酸化物積層膜４４３−４４５を有する示すトランジスタにおいて、酸化物半導体膜と、酸化物半導体膜の上側及び下側に接して設けられる酸化物層の積層でなる酸化物積層膜の断面は、曲面又は傾斜領域を有することになる。酸化物積層膜の断面に曲面又は傾斜領域を有することで、酸化物積層膜上に形成される膜の被覆性を向上させることができる。よって、酸化物積層膜上に形成された膜を均一に形成することができ、膜密度の低い領域や、膜が形成されていない領域から酸化物積層膜中に不純物元素が入り込み、トランジスタの電気特性の劣化を抑制し、安定した特性のトランジスタとすることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態７）
本実施の形態では、酸化物半導体トランジスタを有する半導体装置、およびその作製方法について説明する。
図３０は、半導体装置の積層構造の一例を説明する断面図である。図３０には、半導体装置を構成する半導体素子として、トランジスタ１１７１、トランジスタ１１７２、及び容量素子１１７８が示されている。
上部のトランジスタ１１７１として、酸化物半導体トランジスタが形成されている。下部のトランジスタ１１７２は、酸化物半導体以外の半導体（例えば、シリコン）で作製されトランジスタである。トランジスタ１１７２を作製するための半導体としては、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、又はガリウムヒ素等がある。また、トランジスタ１１７２を高速動作させる場合は、単結晶半導体からトランジスタ１１７２を作製することが好ましい。
単結晶半導体を用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体トランジスタは、オフ電流が数ｙＡ／μｍ〜数ｚＡ／μｍ程度という、優れたオフ電流特性を有する。これら２種類のトランジスタを組み合わせることで、回路の性能を向上させることができる。本実施の形態を適用して、例えば、クーロン・カウンタ（１００、２００）、蓄電装置３００、ＭＰＵ７００等を作製することができる。
例えば、本実施の形態を適用することで、誤差の少ないクーロン・カウンタを作製することができる。また、高速動作可能で、かつ消費電力が少ないＭＰＵを作製することができる。
図３０の例では、トランジスタ１１７２は、バルク状の半導体基板１０８０を用いて作製されているが、バルク状の半導体基板の替わりに、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板から、トランジスタ１１７２を作製することができる。
ＳＯＩ基板（ＳＯＩウェハともいう）は、半導体基板と、半導体基板上の埋め込み酸化膜（ＢＯＸ（Ｂｕｒｉｅｄ Ｏｘｉｄｅ）層ともいう）と、埋め込み酸化膜上の半導体膜（以下ＳＯＩ層という）とからなる。該ＳＯＩ基板は、シリコン基板の所定の深さに酸素イオンを注入して高温処理によってＢＯＸ層とＳＯＩ層を形成したＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ ＩＭｐｌａｎｔｅｄ ＯＸｇｅｎ：ＳＵＭＣＯ ＴＥＣＨＸＩＶ株式会社の登録商標）基板や、陽極化成による多孔質シリコン層を用いたＥＬＴＲＡＮ（Ｅｐｉｔａｘｉａｌ Ｌａｙｅｒ ＴＲＡＮｓｆｅｒ：キヤノン株式会社の登録商標）基板、熱酸化膜を形成した基板（デバイスウェハ）に水素イオンを注入して脆弱層を形成し、他のシリコン基板（ハンドルウェハ）と貼り合わせ後に熱処理により脆弱層からハンドルウェハを剥離してＳＯＩ層を形成したＵＮＩＢＯＮＤ（ＳＯＩＴＥＣ社の登録商標）基板等を適宜用いることができる。
一般的にはＳＯＩ基板はシリコン基板上にＢＯＸ層を介してシリコン薄膜からなるＳＯＩ層が設けられたものを指すが、シリコンに限られず、他の単結晶半導体材料を用いてもよい。また、ＳＯＩ基板にはガラス基板等の絶縁基板上に絶縁層を介して半導体層が設けられた構成のものが含まれるものとする。
半導体基板の替わりに、ＳＯＩ基板を用いた場合には、下部のトランジスタのチャネル領域に上記のＳＯＩ層を用いる。ＳＯＩ基板を用いたトランジスタを用いることで、バルクシリコン基板を用いた場合と比較して、ＢＯＸ層の存在により寄生容量が小さい、α線等の入射によるソフトエラーの確率が低い、寄生トランジスタの形成によるラッチアップが生じない、素子が容易に絶縁分離することができる等の多くの利点を有する。
また、ＳＯＩ層は単結晶シリコン等の単結晶半導体からなる。従って、下部のトランジスタにＳＯＩ層を用いることで、半導体装置の動作を高速化することができる。
トランジスタ１１７２は、ＳＴＩ１０８５（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）によって他の素子と絶縁分離されている。ＳＴＩ１０８５を用いることにより、ＬＯＣＯＳによる素子分離法で発生した素子分離部のバーズビークを抑制することができ、素子分離部の縮小等が可能となる。一方で、構造の微細化小型化が要求されない半導体装置においてはＳＴＩ１０８５の形成は必ずしも必要ではなく、ＬＯＣＯＳ等の素子分離手段を用いることもできる。なお、トランジスタ１１７２のしきい値を制御するため、ＳＴＩ１０８５間にはウェル１０８１が形成される。
トランジスタ１１７２は、基板１０８０中に設けられたチャネル形成領域と、チャネル形成領域を挟むように設けられた不純物領域１１１２（ソース領域及びドレイン領域ともいう）と、チャネル形成領域上に設けられたゲート絶縁膜１１１３、１１１４と、ゲート絶縁膜１１１３、１１１４上にチャネル形成領域と重畳するように設けられたゲート電極１１１６、１１１８とを有する。トランジスタ１１７２のゲート電極は、加工精度を高めるための第１の材料からなるゲート電極１１１６と、配線として低抵抗化を目的とした第２の材料からなるゲート電極１１１８を積層した構造とすることができるが、この構造に限らず、適宜要求される仕様に応じて、トランジスタ１１７２のゲート電極の材料、積層数、形状等を調整することができる。なお、図において、明示的にはソース電極やドレイン電極を有しない場合があるが、便宜上このような状態を含めてトランジスタとよぶ場合がある。
また、基板１０８０中に設けられた不純物領域１１１２には、図示しないが、コンタクトプラグが接続されている。ここでコンタクトプラグは、トランジスタ１１７２等のソース電極やドレイン電極としても機能する。また、不純物領域１１１２とチャネル形成領域との間には、不純物領域１１１２と異なる不純物領域１１１１が設けられている。不純物領域１１１１は、導入された不純物の濃度によって、ＬＤＤ領域やエクステンション領域としてチャネル形成領域近傍の電界分布を制御することができる機能を果たす。ゲート電極１１１６、１１１８の側壁には絶縁膜１１１７を介してサイドウォール絶縁膜１１１５を有する。絶縁膜１１１７やサイドウォール絶縁膜１１１５を用いることで、ＬＤＤ領域やエクステンション領域を形成することができる。
また、トランジスタ１１７２は、層間絶縁膜１０８８−１０９２により被覆されている。層間絶縁膜１０８８には保護膜としての機能を持たせることができ、外部からチャネル形成領域への不純物の侵入を防止することができる。また、層間絶縁膜１０８８をＣＶＤ法による窒化シリコン等の材料とすることで、チャネル形成領域に単結晶シリコンを用いた場合には加熱処理によって水素化を行うことができる。また、層間絶縁膜１０８８に引張応力又は圧縮応力を有する絶縁膜を用いることで、チャネル形成領域を構成する半導体材料に歪みを与えることができる。ｎチャネル型のトランジスタの場合にはチャネル形成領域となるシリコン材料に引張応力を、ｐチャネル型のトランジスタの場合にはチャネル形成領域となるシリコン材料に圧縮応力を付加することで、各トランジスタの移動度を向上させることができる。
なお、トランジスタ１１７２を、フィン型構造（トライゲート構造、Ωゲート構造ともいう）のトランジスタとしてもよい。フィン型構造とは、半導体基板の一部を板状の突起形状に加工し、突起形状の長尺方向を交差するようにゲート電極を設けた構造である。ゲート電極は、ゲート絶縁膜を介して突起構造の上面及び側面を覆う。トランジスタ１１７２をフィン型構造のトランジスタとすることで、チャネル幅を縮小してトランジスタの集積化を図ることができる。また、電流を多く流すことができ、加えて制御効率を向上させることができるため、トランジスタのオフ時の電流及び閾値電圧を低減することができる。
容量素子１１７８は、絶縁膜１０８３を誘電体膜とする。その一方の電極（端子）は、不純物領域１０８２で構成され、他方の電極（端子）は、電極１０８４及び電極１０８７とで構成されている。絶縁膜１０８３は、トランジスタ１１７２のゲート絶縁膜１１１３、１１１４と同一の膜から形成されている。電極１０８４及び電極１０８７は、トランジスタ１１７２のゲート電極１１１６、１１１８と同一の膜から形成されている。また、不純物領域１０８２は、トランジスタ１１７２が有する不純物領域１１１２と同一のプロセスを経て形成することができる。
トランジスタ１１７１は、回路構成に応じて半導体基板１０８０に作製される半導体素子、配線等に接続される。図３０においては、トランジスタ１１７１のソース又はドレインがトランジスタ１１７２のゲートと電気的に接続されている例を示している。
導電層１１７４は、トランジスタ１１７１のソース電極又はドレイン電極としての機能を有していてもよい。一対の導電層１１７４は、酸素と結合し易い導電材料で形成することが好ましい。例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ等を用いることができる。後のプロセス温度を比較的高くすることができること等から、融点の高いＷを用いることが特に好ましい。なお、酸素と結合し易い導電材料には、酸素が拡散又は移動し易い材料も含まれる。
酸素と結合し易い導電材料と酸化物層を接触させると、酸化物層中の酸素が、酸素と結合し易い導電材料側に拡散又は移動する現象が起こる。トランジスタの作製工程には、いくつかの加熱工程があることから、上記現象により、酸化物層のソース電極層及びドレイン電極層と接触した近傍の領域に酸素欠損が発生し、当該領域はｎ型化する。したがって、ｎ型化した当該領域はトランジスタのソース又はドレインとして作用させることができる。
チャネル長が短いトランジスタを形成する場合、上記酸素欠損の発生によってｎ型化した領域がトランジスタのチャネル長方向に延在してしまうことがある。この場合、トランジスタの電気特性には、しきい値電圧のシフトやゲート電圧でオンオフの制御ができない状態（導通状態）が現れる。そのため、チャネル長が短いトランジスタを形成する場合は、ソース電極及びドレイン電極に酸素と結合し易い導電材料を用いることは好ましくない。
したがって、本実施の形態に示すようにソース電極層及びドレイン電極層を積層とし、チャネル長を定める一対の導電層１１７５には、酸素と結合しにくい導電材料を用いる。当該導電材料としては、例えば、窒化タンタル、窒化チタン等の導電性窒化物、又はルテニウム等を用いることが好ましい。なお、酸素と結合しにくい導電材料には、酸素が拡散又は移動しにくい材料も含まれる。
上記酸素と結合しにくい導電材料を一対の導電層１１７５に用いることによって、酸化物膜１１７３に形成されるチャネル形成領域に酸素欠損が形成されることを抑制することができ、チャネルのｎ型化を抑えることができる。したがって、チャネル長が短いトランジスタであっても良好な電気特性を得ることができる。
なお、上記酸素と結合しにくい導電材料のみでソース電極層及びドレイン電極層を形成すると、酸化物膜１１７３とのコンタクト抵抗が高くなりすぎることから、一対の導電層１１７４を、酸化物膜１１７３上に形成し、導電層１１７４を覆うように導電層１１７５を形成することが好ましい。
絶縁膜１１７６は、ゲート絶縁膜としての機能を有していてもよい。絶縁膜１１７６としては、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム及び酸化タンタルを一種以上含む絶縁膜を用いることができる。また、絶縁膜１１７６は上記材料の積層であってもよい。
導電層１１７７は、ゲート電極としての機能を有していてもよい。導電層１１７７は、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ｒｕ、Ａｇ、Ｔａ及びＷ等の導電膜を用いることができる。また、導電層１１７７は、上記材料の積層であってもよい。
絶縁膜１１０２には、酸素の拡散又は移動が少ない材料を用いると良い。また、絶縁膜１１０２は、膜中に水素の含有量が少ない材料を用いると良い。絶縁膜１１０２中の水素の含有量としては、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満とする。絶縁膜１１０２中の水素の含有量を上記数値とすることによって、トランジスタ１１７１のオフ電流を低くすることができる。例えば、絶縁膜１１０２としては、窒化シリコン膜、窒化酸化シリコン膜を用いるとよい。
絶縁膜１１０２を覆って、更に層間絶縁膜１１０４、層間絶縁膜１１０５が形成されている。
また、トランジスタ１１７１においてチャネル長は短く、５ｎｍ以上６０ｎｍ未満、好ましくは１０ｎｍ以上４０ｎｍ以下とする。トランジスタ１１７１は、酸化物半導体膜をチャネル領域に用いているため、短チャネル効果を有さない、又はその効果が極めて少ないため、チャネル長を短くしてもスイッチング素子としての優れた性能を示す。
トランジスタ１１７１のソース又はドレインの一方は、コンタクトプラグ１１０３ｂを介して配線１１０７ａに接続され、その他方は、コンタクトプラグ１１０３ｃを介して配線１１０７ｂに接続されている。
ここでは、コンタクトプラグ１０８６ａ、１０８６ｂ、１１０３ａ、１１０３ｂ、１１０３ｃ等は、それぞれ柱状又は壁状の形状を有している。これらのコンタクトプラグは層間絶縁膜に設けられた開口（ビア）内に導電材料を埋め込むことで形成される。導電材料として、タングステン、ポリシリコン等の埋め込み性の高い導電材料を用いることができる。また、図示しないが、当該材料の側面及び底面を、チタン膜、窒化チタン膜又はこれらの積層膜等からなるバリア膜（拡散防止膜）で覆うことができる。この場合、バリア膜も含めてコンタクトプラグという。
なお、コンタクトプラグは、接続用導体部、埋め込みプラグ、あるいは単にプラグとも呼ばれることがある。
配線１０９４、１０９８、１１０７ａ、１１０７ｂは、それぞれ層間絶縁膜１０９１、１０９６、１１０８中に埋め込まれている。これら配線１０９４、１０９８、１１０７ａ、１１０７ｂは、例えば銅、アルミニウム等の低抵抗な導電性材料で形成することが好ましい。低抵抗な導電性材料を用いることで、配線１０９４、１０９８、１１０７ａ、１１０７ｂを伝播する信号のＲＣ遅延を低減することができる。
配線１０９４、１０９８、１１０７ａ、１１０７ｂに銅を用いる場合には、銅のチャネル形成領域への拡散を防止するため、バリア膜１０９３、１０９７、１１０６を形成する。これらのバリア膜として、例えば窒化タンタル、窒化タンタルとタンタルとの積層、窒化チタン、窒化チタンとチタンとの積層等による膜を用いることができるが、配線材料の拡散防止機能、及び配線材料や下地膜等との密着性が確保される程度においてこれらの材料からなる膜に限られない。バリア膜１０９３、１０９７、１１０６は配線１０９４、１０９８、１１０７ａ、１１０７ｂとは別個の層として形成しても良く、バリア膜となる材料を配線材料中に含有させ、加熱処理によって層間絶縁膜１０９１、１０９６、１１０８に設けられた開口の内壁に析出させて形成しても良い。
層間絶縁膜１０９１、１０９６、１１０８は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＰＳＧ（Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、炭素を添加した酸化シリコン（ＳｉＯＣ）、フッ素を添加した酸化シリコン（ＳｉＯＦ）、Ｓｉ（ＯＣ２Ｈ５）４を原料とした酸化シリコンで形成することができる。また、ＨＳＱ（Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）を原料とした膜（ＨＳＧ膜）、ＭＳＱ（Ｍｅｔｈｙｌ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）を原料とした膜（ＭＳＧ膜）、ＯＳＧ（Ｏｒｇａｎｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）を原料とした膜（ＯＳＱ膜）、有機ポリマー系の材料で形成された膜等も、これら層間絶縁膜に用いることができる。
特に半導体装置の微細化を進める場合には、配線間の寄生容量が顕著になり信号遅延が増大するため酸化シリコンの比誘電率（ｋ＝４．０〜４．５）では高く、ｋが３．０以下の材料を用いることが好ましい。また該層間絶縁膜に配線を埋め込んだ後にＣＭＰ処理を行うため、層間絶縁膜には機械的強度が要求される。この機械的強度を確保することができる限りにおいて、これらを多孔質（ポーラス）化させて低誘電率化することができる。層間絶縁膜１０９１、１０９６、１１０８は、スパッタリング法、ＣＶＤ法、スピンコート法（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ：ＳＯＧともいう）を含む塗布法等により形成する。
層間絶縁膜１０９１、１０９６、１１０８上には、層間絶縁膜１０９２、１１００、１１０９を設けても良い。層間絶縁膜１０９２、１１００、１１０９は、配線材料を層間絶縁膜１０９１、１０９６、１１０８中に埋め込んだ後、ＣＭＰ等による平坦化処理を行う際のエッチングストッパとして機能する。
配線１０９４、１０９８、１１０７ａ、１１０７ｂ上には、バリア膜１０９５、１０９９、１１１０が設けられている。銅等の配線材料の拡散を防止することを目的とした膜である。バリア膜１０９５、１０９９、１１１０は、配線１０９４、１０９８、１１０７ａ、１１０７ｂの上面のみに限らず、層間絶縁膜１０９１、１０９６、１１０８上に形成してもよい。バリア膜１０９５、１０９９、１１１０は、窒化シリコンやＳｉＣ、ＳｉＢＯＮ等の絶縁性材料で形成することができる。ただし、バリア膜１０９５、１０９９、１１１０の膜厚が厚い場合には配線間容量を増加させる要因となるため、バリア性を有し、かつ低誘電率の材料を選択することが好ましい。
配線１０９８は上部の配線部分と、下部のビアホール部分から構成される。下部のビアホール部分は下層の配線１０９４と接続する。該構造の配線１０９８はいわゆるデュアルダマシン法等により形成することができる。また、上下層の配線間の接続はデュアルダマシン法によらず、コンタクトプラグを用いて接続してもよい。
トランジスタ１１７１のソース又はドレインの一方は、容量素子１１７８の上部電極及びトランジスタ１１７２のゲート電極と電気的に接続する。
トランジスタ１１７２及び容量素子１１７８の上方には、配線１０９４が設けられている。容量素子の上部電極にあたる電極１０８４、１０８７は、層間絶縁膜１０８８、１０８９、１０９０を貫くコンタクトプラグ１０８６ａを介して配線１０９４と電気的に接続する。また、トランジスタ１１７２のゲート電極は、層間絶縁膜１０８８、１０８９、１０９０を貫くコンタクトプラグ１０８６ｂを介して配線１０９４と電気的に接続する。他方、酸化物膜をチャネルに用いたトランジスタ１１７１のソース又はドレインの一方は、絶縁膜、層間絶縁膜を貫くコンタクトプラグ１１０３ｂを介して一旦上層の配線１１０７ａと電気的に接続されている。配線１１０７ａは、絶縁膜、層間絶縁膜及び下地絶縁膜１１０１を貫くコンタクトプラグ１１０３ａを介して配線１０９８と電気的に接続されている。配線１０９８は、下層の配線１０９４と電気的に接続する。
なお、コンタクトプラグを用いた配線の電気的接続は、図３０に示す配線１０９８と配線１１０７ａとの接続のように複数本のコンタクトプラグを用いた接続でも良く、また、電極１０８４、１０８７と配線１０９４との接続のように壁状のコンタクトプラグを用いて接続しても良い。
上記の電気的接続の態様は一例であって、上記した配線とは異なる配線を用いて各素子の接続を行っても良い。例えば図３０で示す態様においては、トランジスタ１１７１とトランジスタ１１７２及び容量素子１１７８との間には、配線を２層設けているが、１層でも良いし、３層以上設けてもよい。あるいは、配線を介さずに複数のプラグを上下に接続して、直接素子どうしを電気的に接続してもよい。また、図３０で示す態様においては、配線１０９４、配線１０９８はダマシン法で形成しているが（配線１０９８の形成は、いわゆるデュアルダマシン法による。）、他の手法により形成した配線であってもよい。
なお、配線等の寄生容量の存在等のため、容量素子１１７８を設けない構成とすることもできる。また、トランジスタ１１７２の上方やトランジスタ１１７１の上方に更に容量素子を設けてもよい。
また、図示しないが、配線１０９８の不純物拡散防止膜として機能するバリア膜１０９９と、下地絶縁膜１１０１との間に、酸素、水素、水等のブロッキング効果を有する酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等の金属酸化膜を設けることが好ましい。
図３０において、トランジスタ１１７１と、トランジスタ１１７２とは、少なくとも一部が重畳するように設けられており、トランジスタ１１７１のソース領域又はドレイン領域と酸化物膜の一部が重畳するように設けられているのが好ましい。また、トランジスタ１１７１が、容量素子１１７８と重畳するように設けられていてもよい。このような平面レイアウトを採用することにより、半導体装置の占有面積の低減を図ることができるため、高集積化を図ることができる。
なお、図３０では、トランジスタ１１７１と容量素子１１７８とが、異なる層に設けられた例を示すが、これに限定されない。例えば、トランジスタ１１７１及び容量素子１１７８を同一平面に設けても構わない。このような構造とすることで、データ保持部の上に同様の構成のデータ保持部を重畳させることができる。よって、半導体装置の集積度を高めることができる。
このような半導体装置は、上記の構成に限らず、発明の趣旨を逸脱しない範囲において、任意に変更が可能である。例えば、説明においては半導体材料を用いたトランジスタと、本発明の一態様に係る酸化物膜を用いたトランジスタの間の配線層は２層として説明したが、これを１層あるいは３層以上とすることもでき、また配線を用いることなく、コンタクトプラグのみによって両トランジスタを直接接続することもできる。この場合、例えばシリコン貫通電極（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ：ＴＳＶ）技術を用いることもできる。また、配線は銅等の材料を層間絶縁膜中に埋め込むことで形成する場合について説明したが、例えばバリア膜＼配線材料層＼バリア膜の三層構造としてフォトリソグラフィ工程により配線パターンに加工したものを用いてもよい。
特に、トランジスタ１１７２とトランジスタ１１７１との間の階層に銅配線を形成する場合には、上層のトランジスタ１１７１の製造工程で実施される熱処理の影響を十分考慮する必要がある。換言すれば、トランジスタ１１７１の製造工程での熱処理の温度を配線材料の性質に適合するように留意する必要がある。例えば、トランジスタ１１７１の構成する膜に対して高温で熱処理を行った場合、銅配線では熱応力が発生し、これに起因したストレスマイグレーション等の不都合が生じるためである。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態８）
本発明の一態様に係る蓄電装置は、様々な電気機器の電源として用いることができる。
ここで電気機器とは、電気の力によって作用する部分を含む機器、装置のことをいう。電気機器は、家電等の民生用に限られず、業務用、産業用、軍事用等、種々の用途のものを広くこの範疇とする。
蓄電装置を電源とすることが可能な電気機器としては、例えば、テレビやモニタ等の表示装置、照明装置、デスクトップ型やノート型等のパーソナルコンピュータ、ワードプロセッサ、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）等の記録媒体に記憶された静止画又は動画を再生する画像再生装置、ＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｃ）プレーヤやデジタルオーディオプレーヤ等の携帯型又は据置型の音響再生機器、携帯型又は据置型のラジオ受信機、テープレコーダやＩＣレコーダ（ボイスレコーダ）等の録音再生機器、ヘッドホンステレオ、ステレオ、リモートコントローラ、置き時計や壁掛け時計等の時計、コードレス電話子機、トランシーバ、携帯電話機、自動車電話、携帯型又は据置型のゲーム機、歩数計、電卓、携帯情報端末、電子手帳、電子書籍、電子翻訳機、マイクロフォン等の音声入力機器、スチルカメラやビデオカメラ等の写真機、玩具、電気シェーバ、電動歯ブラシ、電子レンジ等の高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、温水器、扇風機、毛髪乾燥機、加湿器や除湿器やエアコンディショナ等の空気調和設備、食器洗い器、食器乾燥器、衣類乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、ＤＮＡ保存用冷凍庫、懐中電灯、電動工具、煙感知器、補聴器、心臓ペースメーカ、携帯型Ｘ線撮影装置、放射線測定器、電気マッサージ器や透析装置等の健康機器や医療機器等が挙げられる。
さらに、誘導灯、信号機、ガスメータや水道メータ等の計量器、ベルトコンベア、エレベータ、エスカレータ、自動販売機、自動券売機、現金自動支払機（ＣＤ。Ｃａｓｈ Ｄｉｓｐｅｎｓｅｒの略）や現金自動預金支払機（ＡＴＭ。ＡｕｔｏＭａｔｅｄ Ｔｅｌｌｅｒ Ｍａｃｈｉｎｅの略）、デジタルサイネージ（電子看板）、産業用ロボット、無線用中継局、携帯電話の基地局、電力貯蔵システム、電力の平準化やスマートグリッドのための蓄電装置等の産業機器が挙げられる。また、蓄電装置からの電力を用いて電動機により推進する移動体（輸送体）等も、蓄電装置を電源とすることが可能な電気機器である。
移動体として、例えば、電気自動車（ＥＶ）、内燃機関と電動機を併せ持ったハイブリッド車（ＨＥＶ）、プラグインハイブリッド車（ＰＨＥＶ）、これらのタイヤ車輪を無限軌道に変えた装軌車両、農業機械、電動アシスト自転車を含む原動機付自転車、自動二輪車、電動車椅子、電動カート、小型又は大型船舶、潜水艦、固定翼機や回転翼機等の航空機、ロケット、人工衛星、宇宙探査機や惑星探査機、宇宙船等が挙げられる。
なお、これらの電気機器は、動作時の主電源として蓄電装置を用いることが可能である。また、電気機器は、主電源や商用電源からの電力の供給が停止した場合に、電気機器への電力の供給を行うことができる無停電電源として、本発明の一態様に係る蓄電装置を用いることができる。あるいは上記電気機器は、主電源や商用電源からの電気機器への電力の供給と並行して、電気機器への電力の供給を行うための補助電源として、本発明の一態様に係る蓄電装置を用いることができる。
＜電気機器の構成例；電力ネットワークシステム＞
上述した電気機器は、個々に蓄電装置を搭載する場合に限らず、複数の電気機器と蓄電装置とこれらの電力系を制御する制御装置とを有線又は無線で接続することにより、電力供給を制御するためのネットワークシステム（電力ネットワークシステム）を構築することができる。電力系のネットワークを制御装置により制御することによって、ネットワーク全体における電力の使用効率を向上させることができる。
図３１Ａに、複数の家電機器、制御装置、及び蓄電装置等を住宅内で接続したＨＥＭＳ（家庭内エネルギー管理システム。Ｈｏｍｅ Ｅｎｅｒｇｙ Ｍａｎａｇｅｍｅｎｔ Ｓｙｓｔｅｍの略）の例を示す。このようなシステムによって、家全体の電力消費量を容易に把握することが可能になる。また、複数の家電機器の運転を遠隔操作することができる。また、センサや制御装置を用いて家電機器を自動制御する場合には、電力の節約にも貢献することができる。
住宅８０００に設置された分電盤８００３は、引込み線８００２を介して電力系統８００１に接続される。分電盤８００３は、引込み線８００２から供給される商用電力である交流電力を、複数の家電機器それぞれに供給するものである。制御装置８００４は分電盤８００３と接続されるとともに、複数の家電機器や蓄電システム８００５、太陽光発電システム８００６等と接続される。また制御装置８００４は、住宅８０００の屋外等に駐車され、分電盤８００３とは独立した電気自動車８０１２とも接続することができる。
制御装置８００４は、分電盤８００３と複数の家電機器とを繋ぎネットワークを構成するものであり、ネットワークに接続された複数の家電機器を制御するものである。
また、制御装置８００４は、インターネット８０１１に接続され、インターネット８０１１を経由して、管理サーバ８０１３と接続することができる。管理サーバ８０１３は、使用者の電力の使用状況を受信してデータベースを構築することができ、当該データベースに基づき、種々のサービスを使用者に提供することができる。また、管理サーバ８０１３は、例えば時間帯に応じた電力の料金情報を使用者に随時提供することができ、当該情報に基づいて、制御装置８００４は住宅８０００内における最適な使用形態を設定することもできる。
複数の家電機器は、例えば、図３１Ａに示す表示装置８００７、照明装置８００８、空気調和設備８００９、電気冷蔵庫８０１０であるが、勿論これに限られず、上述した電気機器等住宅内に設置可能なあらゆる電気機器を指す。
例えば、表示装置８００７は、表示部に液晶表示装置、有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子等の発光素子を各画素に備えた発光装置、電気泳動表示装置、ＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）等の半導体表示装置が組み込まれ、ＴＶ放送受信用の他、パーソナルコンピュータ用、広告表示用等、情報表示用表示装置として機能するものが含まれる。
また、照明装置８００８は、電力を利用して人工的に光を得る人工光源を含むものであり、人工光源としては、白熱電球、蛍光灯等の放電ランプ、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）や有機ＥＬ素子等の発光素子を用いることができる。図３１Ａに示す照明装置８００８は天井に設置されたものであるが、この他、壁面、床、窓等に設けられた据付け型であってもよく、卓上型であってもよい。
また、空気調和設備８００９は、温度、湿度、空気清浄度等の室内環境の調整を行う機能を有する。図３１Ａでは、一例としてエアコンディショナを示す。エアコンディショナは、圧縮機や蒸発器を一体とした室内機と、凝縮器を内蔵した室外機（図示せず）を備えるものや、これらを一体としたもの等で構成される。
また、電気冷蔵庫８０１０は、食料品等を低温で保管するための電気機器であり、０℃以下で凍らせる目的の冷凍庫を含む。圧縮器により圧縮したパイプ内の冷媒が気化する際に熱を奪うことにより、庫内を冷却するものである。
これら複数の家電機器は、それぞれに蓄電装置を有していてもよく、また蓄電装置を有さずに、蓄電システム８００５の電力や商用電源からの電力を利用してもよい。家電機器が蓄電装置を内部に有する場合には、停電等により商用電源から電力の供給が受けられない場合であっても、蓄電装置を無停電電源として用いることで、当該家電機器の利用が可能となる。
以上のような家電機器のそれぞれの電源供給端子の近傍に、電流センサ等の電力検出手段を設けることができる。電力検出手段により検出した情報を制御装置８００４に送信することによって、使用者が家全体の電力使用量を把握することができる他、該情報に基づいて、制御装置８００４が複数の家電機器への電力の配分を設定し、住宅８０００内において効率的なあるいは経済的な電力の使用を行うことができる。
また、商用電源の供給元が供給可能な総電力量のうち電力使用率が低い時間帯において、商用電源から蓄電システム８００５に充電することができる。また、太陽光発電システム８００６によって、日中に蓄電システム８００５に充電することができる。なお、充電する対象は、蓄電システム８００５に限られず、制御装置８００４に接続された電気自動車８０１２に搭載された蓄電装置でもよく、複数の家電機器が有する蓄電装置であってもよい。
このようにして、種々の蓄電装置に充電された電力を制御装置８００４が効率的に配分して使用することで、住宅８０００内において効率的なあるいは経済的な電力の使用を行うことができる。
以上のように、電力系をネットワーク化して制御する例として、家庭内規模の電力網を示したがこれに限らず、スマートメーター等の制御機能や通信機能を組み合わせた都市規模、国家規模の電力網（スマートグリッドという）を構築することもできる。また、工場や事業所の規模で、エネルギー供給源と消費施設を構成単位とするマイクログリッドを構築することもできる。
＜電気機器の構成例；電気自動車＞
次に、電気機器の一例として移動体の例について、図３１Ｂ及び図３１Ｃを用いて説明する。本発明の一態様に係る蓄電装置を、移動体の制御用の蓄電装置に用いることができる。
図３１Ｂは、電気自動車の内部構造の一例を示している。電気自動車８０２０には、充放電の可能な蓄電装置８０２４が搭載されている。蓄電装置８０２４の電力は、電子制御ユニット８０２５（ＥＣＵともいう。Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｎｔｒｏｌ Ｕｎｉｔの略）により出力が調整されて、インバータユニット８０２６を介して走行モータユニット８０２７に供給される。インバータユニット８０２６は、蓄電装置８０２４から入力された直流電力を３相交流電力に変換するとともに、変換した交流電力の電圧、電流及び周波数を調整して走行モータユニット８０２７に出力することができる。
従って、運転者がアクセルペダル（図示せず）を踏むと、走行モータユニット８０２７が作動し、走行モータユニット８０２７で生じたトルクが出力軸８０２８及び駆動軸８０２９を介して後輪（駆動輪）８０３０に伝達される。これに追従して前輪８０２３も併せて稼働することで、電気自動車８０２０を駆動走行させることができる。
各ユニットには、例えば電圧センサ、電流センサ、温度センサ等の検出手段が設けられ、電気自動車８０２０の各部位における物理量が適宜監視される。
電子制御ユニット８０２５は、図示しないＲＡＭ、ＲＯＭ等のメモリやＣＰＵを有する処理装置である。電子制御ユニット８０２５は、電気自動車８０２０の加速、減速、停止等の操作情報、走行環境や各ユニットの温度情報、制御情報、蓄電装置の充電状態（ＳＯＣ）等の入力情報に基づき、インバータユニット８０２６や走行モータユニット８０２７、蓄電装置８０２４に制御信号を出力する。当該メモリには、各種のデータやプログラムが格納される。
走行モータユニット８０２７は、交流電動機の他、直流電動機やこれらの電動機と内燃機関とを組み合わせて用いることができる。
なお、本発明の一態様に係る蓄電装置を具備していれば、上記で示した移動体に特に限定されないことは言うまでもない。
電気自動車８０２０に搭載された蓄電装置８０２４は、プラグイン方式や非接触給電方式等により外部の充電設備から電力供給を受けて、充電することができる。図３１Ｃに、地上設置型の充電装置８０２１から電気自動車８０２０に搭載された蓄電装置８０２４に、ケーブル８０２２を介して充電を行っている状態を示す。充電に際しては、充電方法やコネクタの規格等はＣＨＡｄｅＭＯ（登録商標）等の所定の方式で適宜行えばよい。充電装置８０２１は、商用施設に設けられた充電ステーションでもよく、また家庭の電源であってもよい。例えば、図３１Ｂに示す、蓄電装置８０２４と接続する接続プラグ８０３１を充電装置８０２１と電気的に接続させるプラグイン技術によって、外部からの電力供給により電気自動車８０２０に搭載された蓄電装置８０２４を充電することができる。充電は、ＡＣ／ＤＣコンバータ等の変換装置を介して、一定の電圧値を有する直流定電圧に変換して行うことができる。
また、図示しないが、受電装置を移動体に搭載し、地上の送電装置から電力を非接触で供給して充電することもできる。この非接触給電方式の場合には、道路や外壁に送電装置を組み込むことで、停車中に限らず走行中に充電を行うこともできる。また、この非接触給電の方式を利用して、移動体どうしで電力の送受信を行ってもよい。さらに、移動体の外装部に太陽電池を設け、停車時や走行時に蓄電装置８０２４の充電を行ってもよい。このような非接触での電力の供給には、電磁誘導方式や磁界共鳴方式を用いることができる。
なお、移動体が鉄道用電気車両の場合、架線や導電軌条からの電力供給により、搭載する蓄電装置に充電することができる。
蓄電装置８０２４として、本発明の一態様に係る蓄電装置を搭載することで、蓄電装置のサイクル特性が良好となり、利便性を向上させることができる。また、蓄電装置８０２４の特性の向上により、蓄電装置８０２４自体を小型軽量化できれば、車両の軽量化に寄与するため、燃費を向上させることができる。また、移動体に搭載した蓄電装置８０２４が比較的大容量であることから、屋内等の電力供給源として用いることもできる。この場合、電力需要のピーク時に商用電源を用いることを回避することができる。
＜電気機器の構成例；携帯情報端末＞
さらに、図３２Ａ乃至図３２Ｃを用いて、電気機器の一例として携帯情報端末の例について説明する。
図３２Ａは、携帯情報端末８０４０の正面及び側面を示した斜視図である。携帯情報端末８０４０は、一例として、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲーム等の種々のアプリケーションの実行が可能である。携帯情報端末８０４０は、筐体８０４１の正面に表示部８０４２、カメラ８０４５、マイクロフォン８０４６、スピーカ８０４７を有し、筐体８０４１の左側面には操作用のボタン８０４３、底面には接続端子８０４８を有する。
表示部８０４２には、表示モジュール又は表示パネルが用いられる。表示モジュール又は表示パネルとして、有機発光素子（ＯＬＥＤ）に代表される発光素子を各画素に備えた発光装置、液晶表示装置、電気泳動方式や電子粉流体（登録商標）方式等により表示を行う電子ペーパ、ＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）、ＳＥＤ（Ｓｕｒｆａｃｅ Ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）ディスプレイ、カーボンナノチューブディスプレイ、ナノ結晶ディスプレイ、量子ドットディスプレイ等が用いることができる。
図３２Ａに示す携帯情報端末８０４０は、筐体８０４１に表示部８０４２を一つ設けた例であるが、これに限らず、表示部８０４２を携帯情報端末８０４０の背面に設けてもよいし、折り畳み型の携帯情報端末として、二以上の表示部を設けてもよい。
また、表示部８０４２には、指やスタイラス等の指示手段により情報の入力が可能なタッチパネルが入力手段として設けられている。これにより、表示部８０４２に表示されたアイコン８０４４を指示手段により簡単に操作することができる。また、タッチパネルの配置により携帯情報端末８０４０にキーボードを配置する領域が不要となるため、広い領域に表示部を配置することができる。また、指やスタイラスで情報の入力が可能となることから、ユーザフレンドリなインターフェースを実現することができる。タッチパネルとしては、抵抗膜方式、静電容量方式、赤外線方式、電磁誘導方式、表面弾性波方式等、種々の方式を採用することができるが、本発明に係る表示部８０４２は湾曲するものであるため、特に抵抗膜方式、静電容量方式を用いることが好ましい。また、このようなタッチパネルは、上述の表示モジュール又は表示パネルと一体として組み合わされた、いわゆるインセル方式のものであってもよい。
また、タッチパネルは、イメージセンサとして機能させることができるものであってもよい。この場合、例えば、表示部８０４２に掌や指で触れ、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部８０４２に近赤外光を発光するバックライト又は近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈等を撮像することもできる。
また、表示部８０４２にタッチパネルを設けずにキーボードを設けてもよく、さらにタッチパネルとキーボードの双方を設けてもよい。
操作用のボタン８０４３には、用途に応じて様々な機能を持たせることができる。例えば、ボタン８０４３をホームボタンとし、ボタン８０４３を押すことで表示部８０４２にホーム画面を表示する構成としてもよい。また、ボタン８０４３を所定の時間押し続けることで、携帯情報端末８０４０の主電源をオフするようにしてもよい。また、スリープモードの状態に移行している場合、ボタン８０４３を押すことで、スリープモード状態から復帰させるようにしてもよい。その他、押し続ける期間や、他のボタンと同時に押す等により、種々の機能を起動させるスイッチとして用いることができる。
また、ボタン８０４３を音量調整ボタンやミュートボタンとし、音出力のためのスピーカ８０４７の音量の調整等を行う機能を持たせてもよい。スピーカ８０４７からは、オペレーティングシステム（ＯＳ）の起動音等特定の処理時に設定した音、音楽再生アプリケーションソフトからの音楽等各種アプリケーションにおいて実行される音ファイルによる音、電子メールの着信音等様々な音を出力する。なお、図示しないが、音出力をスピーカ８０４７とともに、あるいはスピーカ８０４７に替えてヘッドフォン、イヤフォン、ヘッドセット等の装置に音を出力するためのコネクタを設けてもよい。
このようにボタン８０４３には、種々の機能を与えることができる。図３２Ａでは、左側面にボタン８０４３を２つ設けた携帯情報端末８０４０を図示しているが、勿論、ボタン８０４３の数や配置位置等はこれに限定されず、適宜設計することができる。
マイクロフォン８０４６は、音声入力や録音に用いることができる。また、カメラ８０４５により取得した画像を表示部８０４２に表示させることができる。
携帯情報端末８０４０の操作には、上述した表示部８０４２に設けられたタッチパネルやボタン８０４３の他、カメラ８０４５や携帯情報端末８０４０に内蔵されたセンサ等を用いて使用者の動作（ジェスチャー）を認識させて操作を行うこともできる（ジェスチャー入力という）。あるいは、マイクロフォン８０４６を用いて、使用者の音声を認識させて操作を行うこともできる（音声入力という）。このように、人間の自然な振る舞いにより電気機器に入力を行うＮＵＩ（Ｎａｔｕｒａｌ Ｕｓｅｒ Ｉｎｔｅｒｆａｃｅ）技術を実装することで、携帯情報端末８０４０の操作性をさらに向上させることができる。
接続端子８０４８は、外部機器との通信や電力供給のための信号又は電力の入力端子である。例えば、携帯情報端末８０４０に外部メモリドライブするために、接続端子８０４８を用いることができる。外部メモリドライブとして、例えば外付けＨＤＤ（ハードディスクドライブ）やフラッシュメモリドライブ、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｋ）やＤＶＤ−Ｒ（ＤＶＤ−Ｒｅｃｏｒｄａｂｌｅ）、ＤＶＤ−ＲＷ（ＤＶＤ−ＲｅＷｒｉｔａｂｌｅ）、ＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｃ）、ＣＤ−Ｒ（Ｃｏｍｐａｃｔ Ｄｉｓｃ Ｒｅｃｏｒｄａｂｌｅ）、ＣＤ−ＲＷ（Ｃｏｍｐａｃｔ Ｄｉｓｃ ＲｅＷｒｉｔａｂｌｅ）、ＭＯ（Ｍａｇｎｅｔｏ Ｏｐｔｉｃａｌ Ｄｉｓｃ）、ＦＤＤ（Ｆｌｏｐｐｙ Ｄｉｓｋ Ｄｒｉｖｅ）、又は他の不揮発性のソリッドステートドライブ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ：ＳＳＤ）デバイス等の記録メディアドライブが挙げられる。また、携帯情報端末８０４０は表示部８０４２上にタッチパネルを有しているが、これに替えて筐体８０４１上にキーボードを設けてもよく、またキーボードを外付けしてもよい。
図３２Ａでは、底面に接続端子８０４８を１つ設けた携帯情報端末８０４０を図示しているが、接続端子８０４８の数や配置位置等はこれに限定されず、適宜設計することができる。
図３２Ｂは、携帯情報端末８０４０の背面及び側面を示した斜視図である。携帯情報端末８０４０は、筐体８０４１の表面に太陽電池８０４９とカメラ８０５０を有し、また、充放電制御回路８０５１、蓄電装置８０５２、ＤＣ−ＤＣコンバータ８０５３等を有する。なお、図３２Ｂでは充放電制御回路８０５１の一例として蓄電装置８０５２、ＤＣ−ＤＣコンバータ８０５３を有する構成について示しており、蓄電装置８０５２には、上記実施の形態で説明した本発明の一態様に係る蓄電装置を用いる。
携帯情報端末８０４０の背面に装着された太陽電池８０４９によって、電力を表示部、タッチパネル、又は映像信号処理部等に供給することができる。なお、太陽電池８０４９は、筐体８０４１の片面又は両面に設けることができる。携帯情報端末８０４０に太陽電池８０４９を搭載させることで、屋外等の電力の供給手段がない場所においても、携帯情報端末８０４０の蓄電装置８０５２の充電を行うことができる。
また、太陽電池８０４９としては、単結晶シリコン、多結晶シリコン、微結晶シリコン、非晶質シリコン又はこれらの積層からなるシリコン系の太陽電池や、ＩｎＧａＡｓ系、ＧａＡｓ系、ＣＩＳ系、Ｃｕ２ＺｎＳｎＳ４、ＣｄＴｅ−ＣｄＳ系の太陽電池、有機色素を用いた色素増感太陽電池、導電性ポリマーやフラーレン等を用いた有機薄膜太陽電池、ｐｉｎ構造におけるｉ層中にシリコン等による量子ドット構造を形成した量子ドット型太陽電池等を用いることができる。
ここで、図３２Ｂに示す充放電制御回路８０５１の構成、及び動作についての一例を、図３２Ｃに示すブロック図を用いて説明する。
図３２Ｃには、太陽電池８０４９、蓄電装置８０５２、ＤＣ−ＤＣコンバータ８０５３、コンバータ８０５７、スイッチ８０５４、スイッチ８０５５、スイッチ８０５６、表示部８０４２について示しており、蓄電装置８０５２、ＤＣ−ＤＣコンバータ８０５３、コンバータ８０５７、スイッチ８０５４、スイッチ８０５５、スイッチ８０５６が、図３２Ｂに示す充放電制御回路８０５１に対応する箇所となる。
外光により太陽電池８０４９で発電した電力は、蓄電装置８０５２を充電するために必要な電圧とするために、ＤＣ−ＤＣコンバータ８０５３で昇圧又は降圧される。そして、表示部８０４２の動作に太陽電池８０４９からの電力が用いられる際には、スイッチ８０５４をオンにし、コンバータ８０５７で表示部８０４２に必要な電圧に昇圧又は降圧する。また、表示部８０４２での表示を行わない際には、スイッチ８０５４をオフにし、スイッチ８０５５をオンにして蓄電装置８０５２の充電を行う。
なお、発電手段の一例として太陽電池８０４９を示したが、これに限定されず、圧電素子（ピエゾ素子）や熱電変換素子（ペルティエ素子）等の他の発電手段を用いて蓄電装置８０５２の充電を行ってもよい。また、携帯情報端末８０４０の蓄電装置８０５２への充電方法はこれに限られず、例えば上述した接続端子８０４８と電源とを接続して充電を行ってもよい。また、無線で電力を送受信して充電する非接触電力伝送モジュールを用いてもよく、以上の充電方法を組み合わせてもよい。
ここで、蓄電装置８０５２の充電状態（ＳＯＣ。Ｓｔａｔｅ Ｏｆ Ｃｈａｒｇｅの略）が、表示部８０４２の左上（破線枠内）に表示される。これにより、使用者は、蓄電装置８０５２の充電状態を把握することができ、これに応じて携帯情報端末８０４０を節電モードと選択することもできる。使用者が省電力モードを選択する場合には、例えば上述したボタン８０４３やアイコン８０４４を操作し、携帯情報端末８０４０に搭載される表示モジュール又は表示パネルや、ＣＰＵ等の演算装置、メモリ等の構成部品を省電力モードに切り換えることができる。具体的には、これらの構成部品のそれぞれにおいて、任意の機能の使用頻度を低減し、停止させる。省電力モードでは、また、充電状態に応じて設定によって自動的に省電力モードに切り替わる構成とすることもできる。また、携帯情報端末８０４０に光センサ等の検出手段を設け、携帯情報端末８０４０の使用時における外光の光量を検出して表示輝度を最適化することで、蓄電装置８０５２の電力の消費を抑えることができる。
また、太陽電池８０４９等による充電時には、図３２Ａに示すように、表示部８０４２の左上（破線枠内）にそれを示す画像等の表示を行ってもよい。
また、本発明の一態様に係る蓄電装置を具備していれば、図３２に示した電気機器に限定されないことは言うまでもない。
＜電気機器の構成例；蓄電システム＞
さらに、電気機器の一例として蓄電システムの例について、図３３Ａ及び図３３Ｂを用いて説明する。ここで説明する蓄電システム８１００は、上述した蓄電システム８００５として家庭で用いることができる。また、ここでは一例として家庭用の蓄電システムについて説明するが、これに限られず、業務用として又はその他の用途で用いることができる。
図３３Ａに示すように、蓄電システム８１００は、系統電源８１０３と電気的に接続するためのプラグ８１０１を有する。また、蓄電システム８１００は、家庭内に設けられた分電盤８１０４と電気的に接続する。
また、蓄電システム８１００は、動作状態等を示すための表示パネル８１０２等を有していてもよい。表示パネルはタッチスクリーンを有していてもよい。また、表示パネルの他、主電源のオンオフを行うためのスイッチや蓄電システムの操作を行うためのスイッチ等を有していてもよい。
なお、図示しないが、蓄電システム８１００を操作するために、蓄電システム８１００とは別に、例えば室内の壁に操作スイッチを設けてもよい。あるいは、蓄電システム８１００と家庭内に設けられたパーソナルコンピュータ、サーバ等と接続し、間接的に蓄電システム８１００を操作してもよい。さらに、スマートフォン等の情報端末機やインターネット等を用いて蓄電システム８１００を遠隔操作してもよい。これらの場合、蓄電システム８１００とその他の機器とは有線により又は無線により通信を行う機構を、蓄電システム８１００に設ければよい。
図３３Ｂは、蓄電システム８１００の内部を模式的に示した図である。蓄電システム８１００は、複数の蓄電装置群８１０６とＢＭＵ（Ｂａｔｔｅｒｙ Ｍａｎａｇｅｍｅｎｔ Ｕｎｉｔ）８１０７とＰＣＳ（Ｐｏｗｅｒ Ｃｏｎｄｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）８１０８とを有する。
蓄電装置群８１０６は、上述した蓄電装置８１０５を複数並べて接続したものである。系統電源８１０３からの電力を、蓄電装置群８１０６に蓄電することができる。複数の蓄電装置群８１０６のそれぞれは、ＢＭＵ８１０７と電気的に接続されている。
ＢＭＵ８１０７は、蓄電装置群８１０６が有する複数の蓄電装置８１０５の状態を監視及び制御し、また蓄電装置８１０５を保護することができる機能を有する。具体的には、ＢＭＵ８１０７は、蓄電装置群８１０６が有する複数の蓄電装置８１０５のセル電圧、セル温度データ収集、過充電及び過放電の監視、過電流の監視、セルバランサ制御、電池劣化状態の管理、電池残量（（充電率）Ｓｔａｔｅ Ｏｆ Ｃｈａｒｇｅ：ＳＯＣ）の算出演算、駆動用蓄電装置の冷却ファンの制御、又は故障検出の制御等を行う。なお、これらの機能の一部又は全部は上述のように、蓄電装置８１０５内に含めてもよく、あるいは蓄電装置群ごとに当該機能を付与してもよい。また、ＢＭＵ８１０７はＰＣＳ８１０８と電気的に接続する。
ここで、ＢＭＵ８１０７を構成する電子回路には、上述した酸化物半導体を有するトランジスタを用いた電子回路を有するとよい。この場合、ＢＭＵ８１０７の消費電力を大幅に低減することが可能となる。
ＰＣＳ８１０８は、交流（ＡＣ）電源である系統電源８１０３と電気的に接続され、直流−交流変換を行う。例えば、ＰＣＳ８１０８は、インバータや、系統電源８１０３の異常を検出して動作を停止する系統連系保護装置等を有する。蓄電システム８１００の充電時には、例えば系統電源８１０３の交流の電力を直流に変換してＢＭＵ８１０７へ送電し、蓄電システム８１００の放電時には、蓄電装置群８１０６に蓄えられた電力を屋内等の負荷に交流に変換して供給する。なお、蓄電システム８１００から負荷への電力の供給は、図３３Ａに示すように分電盤８１０４を介してもよく、あるいは蓄電システム８１００と負荷とを有線又は無線により直接行ってもよい。
なお、蓄電システム８１００への充電は上述する系統電源８１０３からに限らず、例えば屋外に設置した太陽発電システムから電力を供給してもよいし、電気自動車に搭載した蓄電システムから供給してもよい。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
１０ 電池
１００ クーロン・カウンタ
１０３ クーロン・カウンタ
１１０ 抵抗
１１１ 端子
１１２ 端子
１３０ 増幅回路
１３１ 抵抗
１３２ 抵抗
１３３ 抵抗
１３４ 抵抗
１３５ オペアンプ
１４０ オートゼロ・アンプ
１５０ Ｖ−Ｉ変換回路
１５１ オペアンプ
１５２ トランジスタ
１５３ トランジスタ
１５４ トランジスタ
１５５ 抵抗
１６０ 電流源回路
１７０ 累積加算回路
１７１ 累積加算回路
１７２ 累積加算回路
１７３ 累積加算回路
１８１ トランジスタ
１８２ トランジスタ
１８３ 容量素子
１８４ オペアンプ
１９１ コンパレータ
１９２ コンパレータ
２００ クーロン・カウンタ
２０１ ＩＣチップ
２０３ クーロン・カウンタ
２０４ ＩＣチップ
２１０ 抵抗
２１１ 端子
２１２ 端子
２１３ 端子
２２０ 電圧生成回路
２２１ オペアンプ
２２２ 抵抗
２２３ 抵抗
２２４ 抵抗
２２５ 抵抗
２３０ 増幅回路
２３１ 抵抗
２３２ 抵抗
２３３ 抵抗
２３４ 抵抗
２３５ オペアンプ
２３６ マルチプレクサ
２４０ オートゼロ・アンプ
２４１ オペアンプ
２４２ オペアンプ
２４３ トランジスタ
２４４ トランジスタ
２４５ トランジスタ
２４６ トランジスタ
２４７ インバータ
２４８ 容量素子
２４９ 容量素子
２５０ Ｖ−Ｉ変換回路
２５１ オペアンプ
２５２ トランジスタ
２５３ トランジスタ
２５４ トランジスタ
２５５ 抵抗
２５６ 抵抗
２５７ 容量素子
２５８ 配線
２６０ 電流源回路
２６１ 電流補正回路
２６２ オペアンプ
２６３ トランジスタ
２６４ トランジスタ
２６５ トランジスタ
２６６ トランジスタ
２６７ トランジスタ
２６８ トランジスタ
２６９ トランジスタ
２７０ 累積加算回路
２７３ 累積加算回路
２８１ トランジスタ
２８２ トランジスタ
２８３ 容量素子
２８４ オペアンプ
２８５ トランジスタ
２８６ オペアンプ
２８７ オペアンプ
２９１ コンパレータ
３００ 蓄電装置
３０１ 蓄電体
３０２ 電源
３１０ 管理装置
３２０ ＭＰＵ
３２１ 信号生成回路
３３０ 電源制御回路
３４０ コンバータ
３４１ トランジスタ
３４２ 整流素子
３４３ コイル
３４４ 抵抗
３４５ 容量素子
３４６ 抵抗
３４７ 抵抗
３５０ 制御回路
４００ 基板
４０１ ゲート電極
４０２ ゲート絶縁膜
４０３ ｎ型化領域
４０４ 酸化物膜
４０５ａ ソース電極
４０５ｂ ドレイン電極
４０６ 絶縁膜
４０８ 絶縁膜
４０９ ゲート絶縁膜
４１０ ゲート電極
４２１ トランジスタ
４２２ トランジスタ
４２３ トランジスタ
４４１ 酸化物積層膜
４４２ 酸化物積層膜
４４３ 酸化物積層膜
４４４ 酸化物積層膜
４４５ 酸化物積層膜
４６１ 酸化物層
４６２ 酸化物層
４６３ 酸化物層
４６４ 酸化物層
６１１ レジスタ
６１２ レジスタ
６３１ トランジスタ
６３２ 容量素子
６３３ トランジスタ
６３４ トランジスタ
６３５ トランジスタ
６３６ インバータ
６３７ 容量素子
６５１ 記憶回路
６５２ 記憶回路
６５３ セレクタ
６５４ セレクタ
７００ ＭＰＵ
７０１ ユニット
７０２ ユニット
７０３ ユニット
７０４ ユニット
７１０ プロセッサ
７１１ バスブリッジ
７１２ メモリ
７１３ メモリ・インターフェース
７１５ クロック生成回路
７２０ コントローラ
７２１ コントローラ
７２２ Ｉ／Ｏインターフェース
７３０ パワーゲートユニット
７３１ スイッチ
７３２ スイッチ
７４０ クロック生成回路
７４１ 水晶発振回路
７４２ 発振子
７４３ 水晶振動子
７４５ タイマー回路
７４６ Ｉ／Ｏインターフェース
７５０ Ｉ／Ｏポート
７５１ コンパレータ
７５２ Ｉ／Ｏインターフェース
７６１ バスライン
７６２ バスライン
７６３ バスライン
７６４ データバスライン
７７０ 接続端子
７７１ 接続端子
７７２ 接続端子
７７３ 接続端子
７７４ 接続端子
７７５ 接続端子
７７６ 接続端子
７８０ レジスタ
７８３ レジスタ
７８４ レジスタ
７８５ レジスタ
７８６ レジスタ
７８７ レジスタ
１０４１ トランジスタ
１０４２ トランジスタ
１０４３ トランジスタ
１０４４ トランジスタ
１０４５ トランジスタ
１０４６ トランジスタ
１０５０ メモリセル
１０５１ ビット線
１０５２ ワード線
１０５３ 容量線
１０５４ センスアンプ
１０５５ トランジスタ
１０５６ 容量素子
１０６０ ＩＣチップ
１０６１ ＩＣチップ
１０７１ トランジスタ
１０７２ トランジスタ
１０７３ 容量素子
１０７４ ソース線
１０７５ ソース線
１０７６ ワード線
１０７７ ドレイン線
１０７８ 容量線
１０７９ ノード
１０８０ 半導体基板
１０８１ ウェル
１０８２ 不純物領域
１０８３ 絶縁膜
１０８４ 電極
１０８５ ＳＴＩ
１０８６ａ コンタクトプラグ
１０８６ｂ コンタクトプラグ
１０８７ 電極
１０８８ 層間絶縁膜
１０８９ 層間絶縁膜
１０９０ 層間絶縁膜
１０９１ 層間絶縁膜
１０９２ 層間絶縁膜
１０９３ バリア膜
１０９４ 配線
１０９５ バリア膜
１０９６ 層間絶縁膜
１０９７ バリア膜
１０９８ 配線
１０９９ バリア膜
１１００ 層間絶縁膜
１１０１ 下地絶縁膜
１１０２ 絶縁膜
１１０３ａ コンタクトプラグ
１１０３ｂ コンタクトプラグ
１１０３ｃ コンタクトプラグ
１１０４ 層間絶縁膜
１１０５ 層間絶縁膜
１１０７ａ 配線
１１０７ｂ 配線
１１０６ バリア膜
１１０８ 層間絶縁膜
１１０９ 層間絶縁膜
１１１０ バリア膜
１１１１ 不純物領域
１１１２ 不純物領域
１１１３ ゲート絶縁膜
１１１４ ゲート絶縁膜
１１１５ サイドウォール絶縁膜
１１１６ ゲート電極
１１１７ 絶縁膜
１１１８ ゲート電極
１１７１ トランジスタ
１１７２ トランジスタ
１１７３ 酸化物膜
１１７４ 導電層
１１７５ 導電層
１１７６ 絶縁膜
１１７７ 導電層
１１７８ 容量素子
８０００ 住宅
８００１ 電力系統
８００２ 線
８００３ 分電盤
８００４ 制御装置
８００５ 蓄電システム
８００６ 太陽光発電システム
８００７ 表示装置
８００８ 照明装置
８００９ 空気調和設備
８０１０ 電気冷蔵庫
８０１１ インターネット
８０１２ 電気自動車
８０１３ 管理サーバ
８０２０ 電気自動車
８０２１ 充電装置
８０２２ ケーブル
８０２３ 前輪
８０２４ 蓄電装置
８０２５ 電子制御ユニット
８０２６ インバータユニット
８０２７ 走行モータユニット
８０２８ 出力軸
８０２９ 駆動軸
８０３１ 接続プラグ
８０４０ 携帯情報端末
８０４１ 筐体
８０４２ 表示部
８０４３ ボタン
８０４４ アイコン
８０４５ カメラ
８０４６ マイクロフォン
８０４７ スピーカ
８０４８ 接続端子
８０４９ 太陽電池
８０５０ カメラ
８０５１ 充放電制御回路
８０５２ 蓄電装置
８０５３ ＤＣ−ＤＣコンバータ
８０５４ スイッチ
８０５５ スイッチ
８０５６ スイッチ
８０５７ コンバータ
８１００ 蓄電システム
８１０１ プラグ
８１０２ 表示パネル
８１０３ 系統電源
８１０４ 分電盤
８１０５ 蓄電装置
８１０６ 蓄電装置群
８１０７ ＢＭＵ
８１０８ ＰＣＳ

Claims (5)

  1. 第１の電流が流れる第１の抵抗と、
    前記第１の電流により前記第１の抵抗の両端に生ずる第１の電圧を増幅して、第２の電圧を出力する第１の回路と、 前記第２の電圧に対応する第２の電流を出力する第２の回路と、
    前記第２の回路から前記第２の電流が入力され、前記第２の電流に応じた第１の信号を生成する第３の回路と、
    を有し、
    前記第３の回路は、
    前記第２の電流が入力される第１の端子を有する第１の容量素子と、
    前記第１の端子の電圧に対応する信号を生成し、前記第１の信号として出力する第４の回路と、
    前記第１の端子と前記第２の回路との接続を制御する第１のスイッチと、
    前記第１の端子と第４の電圧が供給されるノードとの接続を制御する第２のスイッチと、
    を有することを特徴とする半導体装置。
  2. 請求項１において、
    前記第４の回路は、入力された第３の電圧を第１の基準電圧と比較し、比較結果を前記第１の信号として出力する機能を有することを特徴とする半導体装置。
  3. 請求項１において、
    前記第３の回路は、前記第１の端子の電圧に対応する信号を生成し、第２の信号として出力する第５の回路を有し、
    前記第４の回路は、入力された前記第３の電圧を第１の基準電圧と比較し、比較結果を前記第１の信号として出力する機能を有し、
    前記第５の回路は、前記第３の電圧を第２の基準電圧と比較し、比較結果を前記第２の信号として出力する機能を有することを特徴とする半導体装置。
  4. 第１の電流が流れる第１の抵抗と、
    前記第１の電流により前記第１の抵抗の両端に生ずる第１の電圧を増幅して、第２の電圧を出力する第１の回路と、
    前記第２の電圧に対応する第２の電流を出力する第２の回路と、
    前記第２の回路から前記第２の電流が入力され、前記第２の電流に対応する第１の信号を生成する第３の回路と、
    を有し、
    前記第３の回路は、
    前記第２の電流が入力される第１の端子を有する第１の容量素子と、
    前記第１の端子の第３電圧の増加を検出し、第２の信号を生成する第４の回路と、
    前記第１の端子の前記第３の電圧の低下を検出し、第３の信号を生成する第５の回路と、
    前記第２の信号及び前記第３の信号の変化の回数を計数し、前記計数結果に対応する前記第１の信号を生成する第６の回路と、
    前記第１の端子と前記第２の回路との接続を制御する第１のスイッチと、
    前記第１の端子と第４の電圧が供給されるノードとの接続を制御する第２のスイッチと、
    前記第２及び前記第３の信号から、前記第２のスイッチの制御信号を生成する第７の回路と、
    を有することを特徴とする半導体装置。
  5. 請求項１乃至４のいずれか１項において、
    前記第１及び前記第２のスイッチは、チャネルが酸化物半導体膜に形成されているトランジスタであることを特徴とする半導体装置。
JP2013264794A 2012-12-28 2013-12-24 半導体装置 Expired - Fee Related JP6280362B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013264794A JP6280362B2 (ja) 2012-12-28 2013-12-24 半導体装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012289094 2012-12-28
JP2012289080 2012-12-28
JP2012289094 2012-12-28
JP2012289080 2012-12-28
JP2013264794A JP6280362B2 (ja) 2012-12-28 2013-12-24 半導体装置

Publications (3)

Publication Number Publication Date
JP2014142923A true JP2014142923A (ja) 2014-08-07
JP2014142923A5 JP2014142923A5 (ja) 2017-01-12
JP6280362B2 JP6280362B2 (ja) 2018-02-14

Family

ID=51016516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013264794A Expired - Fee Related JP6280362B2 (ja) 2012-12-28 2013-12-24 半導体装置

Country Status (3)

Country Link
US (2) US9316695B2 (ja)
JP (1) JP6280362B2 (ja)
CN (1) CN103913707B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104897953A (zh) * 2015-01-30 2015-09-09 中天储能科技有限公司 锂电池bms系统充放电电流精确采样计算电路及控制方法
JP2017049239A (ja) * 2015-08-31 2017-03-09 株式会社半導体エネルギー研究所 監視ｉｃ付き蓄電装置
JPWO2017061066A1 (ja) * 2015-10-05 2018-07-05 株式会社村田製作所 残量測定装置、電池パック、電動工具、電動式航空機、電動車両、電源装置及び無停電電源装置

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013156207A (ja) * 2012-01-31 2013-08-15 Semiconductor Components Industries Llc 流体の流量測定装置
JP2014143185A (ja) 2012-12-28 2014-08-07 Semiconductor Energy Lab Co Ltd 蓄電装置及びその充電方法
CN105230128B (zh) * 2014-03-19 2019-05-03 松下电器（美国）知识产权公司 信息终端及其控制方法和程序
FR3022411B1 (fr) * 2014-06-13 2016-07-15 Dcns Engin sous marin comportant des sources de stockage d'energie a base de batteries lithium-ion
JP6328498B2 (ja) * 2014-06-20 2018-05-23 株式会社ミツトヨ 位置検出器
CN104198907A (zh) * 2014-09-10 2014-12-10 广东美的集团芜湖制冷设备有限公司 功率器件漏电流检测装置及智能功率模块检测设备
US9680471B2 (en) 2014-12-23 2017-06-13 Apple Inc. Apparatus for a reduced current wake-up circuit for a battery management system
CN104678311B (zh) * 2015-01-29 2017-10-20 北京新能源汽车股份有限公司 电动汽车的动力电压状态的检测装置
DE102015002071A1 (de) 2015-02-18 2016-08-18 Audi Ag Batteriezelle mit Überwachungsvorrichtung und zugehöriges Betriebsverfahren
JP6546452B2 (ja) * 2015-06-02 2019-07-17 ローム株式会社 電池残量推定装置、電池残量推定システム、およびバッテリーパック
CN106556790B (zh) * 2015-09-24 2020-05-12 中芯国际集成电路制造(上海)有限公司 一种硅通孔传感器及检测方法、电子装置
US9564217B1 (en) * 2015-10-19 2017-02-07 United Microelectronics Corp. Semiconductor memory device having integrated DOSRAM and NOSRAM
US10177142B2 (en) * 2015-12-25 2019-01-08 Semiconductor Energy Laboratory Co., Ltd. Circuit, logic circuit, processor, electronic component, and electronic device
CN105652177B (zh) * 2016-03-11 2018-11-06 广东明阳龙源电力电子有限公司 一种用于多规格igbt性能测试的测试工装
CN105680107B (zh) * 2016-03-16 2018-09-25 中国科学院上海微系统与信息技术研究所 一种基于soi工艺的电池管理芯片电路
DE102016207355A1 (de) * 2016-04-29 2017-11-02 Ford Global Technologies, Llc LED-Anordnung und Verfahren zur umgebungslichtabhängigen Helligkeitssteuerung von LEDs
CN109416751A (zh) * 2016-05-04 2019-03-01 纽约州立大学研究基金会 射频能量收集装置及其使用方法
US10678073B2 (en) * 2016-07-22 2020-06-09 Skorpios Technologies, Inc. On-chip high capacitance termination for transmitters
CN107918756A (zh) 2016-10-11 2018-04-17 群创光电股份有限公司 指纹感测装置以及显示器
US10135087B2 (en) * 2016-12-09 2018-11-20 Unienergy Technologies, Llc Matching state of charge in a string
CN107068611A (zh) * 2016-12-23 2017-08-18 苏州能讯高能半导体有限公司 半导体芯片、半导体晶圆及半导体晶圆的制造方法
CN108376695B (zh) * 2018-02-05 2021-01-08 惠科股份有限公司 一种显示面板和显示装置
CN112368773A (zh) 2018-06-15 2021-02-12 株式会社半导体能源研究所 半导体装置
WO2020136508A1 (ja) 2018-12-28 2020-07-02 株式会社半導体エネルギー研究所 二次電池の保護回路及び二次電池モジュール
US10903802B2 (en) 2019-02-01 2021-01-26 Texas Instruments Incorporated Analog based speaker thermal protection in class-D amplifiers
CN109860956B (zh) * 2019-02-26 2021-11-23 中南大学 一种废铝回收系统及方法
US10938353B2 (en) 2019-03-26 2021-03-02 Analog Devices International Unlimited Company Coulomb counter with offset calibration
CN109979504B (zh) * 2019-03-29 2020-12-01 长江存储科技有限责任公司 一种静态随机存取存储器控制电路
CN110224695A (zh) * 2019-05-22 2019-09-10 长沙景美集成电路设计有限公司 一种硬件防水电容触摸按键电路
US11422322B2 (en) * 2019-07-12 2022-08-23 Ayar Labs, Inc. Hybrid multi-wavelength source and associated methods
US11387733B2 (en) 2020-09-24 2022-07-12 Apple Inc. Rapid discharge of power nodes
KR102451581B1 (ko) * 2020-12-22 2022-10-06 경북대학교 산학협력단 트랜지스터 고장 진단 장치 및 방법
CN113058882B (zh) * 2021-03-17 2022-06-03 中国振华(集团)新云电子元器件有限责任公司(国营第四三二六厂) 一种可靠片式钽电容器的筛选方法
CN115268540B (zh) * 2021-04-29 2023-08-11 圣邦微电子（北京）股份有限公司 一种具有采样保持功能的带隙基准电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0566250A (ja) * 1991-09-09 1993-03-19 Matsushita Electric Ind Co Ltd 電気量積算装置
JPH1172544A (ja) * 1997-06-20 1999-03-16 Fuji Elelctrochem Co Ltd 二次電池の残存容量の監視方法および監視装置
JP2012039273A (ja) * 2010-08-05 2012-02-23 Yokogawa Electric Corp 二重積分型ａｄ変換器および積分型ａｄ変換器

Family Cites Families (138)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4083045A (en) * 1975-07-03 1978-04-04 Motorola, Inc. Mos analog to digital converter
US4074260A (en) * 1976-05-24 1978-02-14 General Electric Co. Analog-to-digital converter
JPS5829891B2 (ja) * 1977-03-22 1983-06-25 株式会社日立製作所 Ａ／ｄ変換回路
US4567465A (en) * 1982-05-25 1986-01-28 Iwatsu Electric Co., Ltd. Method and apparatus for converting analog signal into digital signal
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
US4621204A (en) * 1984-07-26 1986-11-04 Miles Laboratories, Inc. Sensor integrator system
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
DE3710904A1 (de) * 1987-04-01 1988-10-13 Siemens Ag Verfahren und anordnung zur auswertung einer analogen elektrischen messgroesse
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0435526A (ja) * 1990-05-31 1992-02-06 Sony Corp 積分型変換装置
JP2512349B2 (ja) * 1991-03-05 1996-07-03 横河インスツルメンツ株式会社 積分型アナログ・デジタル変換器
US5254928A (en) 1991-10-01 1993-10-19 Apple Computer, Inc. Power management system for battery powered computers
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US5450085A (en) * 1993-08-31 1995-09-12 Advanced Micro Devices, Inc. Method and apparatus for high speed analog to digital conversion using multiplexed flash sections
JP3584502B2 (ja) 1994-10-07 2004-11-04 ソニー株式会社 充電制御装置
JPH08136628A (ja) * 1994-11-11 1996-05-31 Fujitsu Ltd 電池容量監視装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
KR19980065966A (ko) * 1997-01-17 1998-10-15 김광호 배터리 용량 표시장치
TW419592B (en) * 1998-03-31 2001-01-21 Hitachi Maxell Current accumulating value detecting apparatus, current detecting apparatus and the battery set used
JP3305257B2 (ja) 1998-05-06 2002-07-22 セイコーインスツルメンツ株式会社 充放電制御回路と充電式電源装置およびその制御方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US6693577B2 (en) * 2001-07-19 2004-02-17 Rohm Co., Ltd Integration type A/D conversion method, integration type A/D converter, and battery charger utilizing such converter
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
KR100431747B1 (ko) * 2001-11-29 2004-05-17 주식회사 하이닉스반도체 스위칭 노이즈가 제거된 스위치드 커패시터 적분기
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
DE10229460B3 (de) * 2002-07-01 2004-01-29 Texas Instruments Deutschland Gmbh Spannungsfolger und ASK-Demodulator mit einem Spannungsfolger
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004364419A (ja) 2003-06-05 2004-12-24 Hitachi Ulsi Systems Co Ltd 充電装置
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101078483B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 Lcd 또는 유기 el 디스플레이의 스위칭 소자
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5118812B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
KR100939998B1 (ko) 2004-11-10 2010-02-03 캐논 가부시끼가이샤 비정질 산화물 및 전계 효과 트랜지스터
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
KR100684761B1 (ko) 2005-03-21 2007-02-20 삼성에스디아이 주식회사 이차전지 모듈
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577293B (zh) 2005-11-15 2012-09-19 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
EP1821313A1 (en) * 2006-02-17 2007-08-22 Sicon Semiconductor AB Track and hold circuit
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US7358743B2 (en) * 2006-04-27 2008-04-15 Freescale Semiconductor, Inc. Accumulated current counter and method thereof
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US7671658B2 (en) * 2006-05-24 2010-03-02 Panasonic Corporation Mixer having frequency selection function
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8183834B2 (en) * 2009-01-28 2012-05-22 Atmel Corporation Current to frequency conversion, apparatus and methods
US8901891B2 (en) * 2009-02-25 2014-12-02 Panasonic Corporation Voltage polarity determination circuit and charge amount measurement circuit
JP4837111B2 (ja) * 2009-03-02 2011-12-14 株式会社半導体理工学研究センター 基準電流源回路
JP5225186B2 (ja) 2009-04-17 2013-07-03 フリースケール セミコンダクター インコーポレイテッド 充電制御回路及びこの充電制御回路を備えたバッテリ充電器
US8155740B2 (en) * 2009-06-23 2012-04-10 Medtronic, Inc. Constant current pacing apparatus and pacing method
US8704494B2 (en) 2010-03-30 2014-04-22 Maxim Integrated Products, Inc. Circuit topology for pulsed power energy harvesting
US8237449B2 (en) * 2010-05-27 2012-08-07 Standard Microsystems Corporation Bi-directional high side current sense measurement
JP5204176B2 (ja) * 2010-09-06 2013-06-05 株式会社東芝 逐次比較型アナログデジタル変換回路及び受信装置
CN102110718B (zh) * 2010-10-20 2012-08-08 华南理工大学 用于薄膜晶体管的氧化物半导体薄膜及其制备方法
CN201854063U (zh) * 2010-11-16 2011-06-01 衡阳磬华电子技术有限公司 大容量充电电池组均衡放电装置
JP2012163434A (ja) * 2011-02-07 2012-08-30 Rohm Co Ltd 電池残量の検出回路、検出方法およびそれを用いた電子機器
US9026387B2 (en) * 2011-04-01 2015-05-05 Intel Corporation Battery voltage measurement
US9041353B2 (en) * 2011-08-18 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Battery fuel gauge apparatus
JP6169376B2 (ja) 2012-03-28 2017-07-26 株式会社半導体エネルギー研究所 電池管理ユニット、保護回路、蓄電装置
US9160195B2 (en) 2012-07-17 2015-10-13 Semiconductor Energy Laboratory Co., Ltd. Charging device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0566250A (ja) * 1991-09-09 1993-03-19 Matsushita Electric Ind Co Ltd 電気量積算装置
JPH1172544A (ja) * 1997-06-20 1999-03-16 Fuji Elelctrochem Co Ltd 二次電池の残存容量の監視方法および監視装置
JP2012039273A (ja) * 2010-08-05 2012-02-23 Yokogawa Electric Corp 二重積分型ａｄ変換器および積分型ａｄ変換器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104897953A (zh) * 2015-01-30 2015-09-09 中天储能科技有限公司 锂电池bms系统充放电电流精确采样计算电路及控制方法
JP2017049239A (ja) * 2015-08-31 2017-03-09 株式会社半導体エネルギー研究所 監視ｉｃ付き蓄電装置
JPWO2017061066A1 (ja) * 2015-10-05 2018-07-05 株式会社村田製作所 残量測定装置、電池パック、電動工具、電動式航空機、電動車両、電源装置及び無停電電源装置

Also Published As

Publication number Publication date
US20160195584A1 (en) 2016-07-07
US20140184314A1 (en) 2014-07-03
US9316695B2 (en) 2016-04-19
JP6280362B2 (ja) 2018-02-14
CN103913707A (zh) 2014-07-09
CN103913707B (zh) 2018-04-20

Similar Documents

Publication Publication Date Title
JP6280362B2 (ja) 半導体装置
US10290720B2 (en) Semiconductor device and method for manufacturing the same
JP6608988B2 (ja) 蓄電システム
JP6416981B2 (ja) 半導体装置
US9812467B2 (en) Semiconductor device comprising an oxide semiconductor
US9852904B2 (en) Method for manufacturing semiconductor device
US9330909B2 (en) Semiconductor device
US9219161B2 (en) Semiconductor device
JP6230808B2 (ja) 半導体装置
JP6329395B2 (ja) 半導体装置
US20160163742A1 (en) Semiconductor device
US9276125B2 (en) Semiconductor device and method for manufacturing the same
JP6131060B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161118

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180119

R150 Certificate of patent or registration of utility model

Ref document number: 6280362

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees