-
Die Erfindung betrifft einen Spannungsfolger und
einen ASK-Demodulator mit einem solchen Spannungsfolger.
-
Im Stand der Technik sind Spannungsfolger bekannt,
die auch als Impedanzwandler bezeichnet werden. Spannungsfolger
sind gegengekoppelte Gleichstromverstärker, die so ausgelegt sind,
daß die Ausgangsspannung
Ua der Eingangsspannung Ue folgt. Bei der Verwendung von Spannungsfolgern wird
die die Eingangsspannung Ue liefernde Quelle nur mit einem sehr
hohen Eingangswiderstand des Spannungsfolgers belastet, während die
Ausgangsspannung Ua des Verstärkers
aus einer Quelle mit niedrigem Innenwiderstand stammt. Dieser Quelle können dann
Ströme
entnommen werden. Der Spannungsfolger ändert also nicht die Höhe der Eingangsspannung,
sondern erleichtert ihre Weiterverarbeitung durch die Herabsetzung
des Quellwiderstands. In der 1a ist
ein im Stand der Technik bekannter Spannungsfolger dargestellt,
der z.B. auf der Seite 327 des Buches "Elektronik" von Heiner Herberg, Friedrich Vieweg & Sohn Verlagsgesellschaft
mbH, Braunschweig/Wiesbaden, 2002 beschrieben ist.
-
Der bei dem im Stand der Technik
bekannten Spannungsfolger verwendete Operationsverstärker kann
z.B. ein aus MOS-FETs gebildeter Operationsverstärker sein, wie er in der 1b wiedergegeben ist. Dabei
liegt am Gateanschluß eines
ersten NMOS-FETs MN1 die Eingangsspannung Ue an. Die Gegenkopplung
wird dadurch realisiert, daß der
Drainanschluß eines
zweiten NMOS-FETs MN2 mit seinem Gateanschluß verbunden wird, der auch
den Ausgang des Spannungsfolgers bildet, an dem die Ausgangsspannung
Ua anliegt, die der Eingangsspannung Ue folgt. Die beiden NMOS-FETs
MN1 und MN2 sind an ihren Sourceanschlüssen miteinander verbunden,
wobei der Verbindungspunkt der beiden Sourceanschlüsse über die
Source-Drain-Strecke eines dritten NMOS-FETs MN3 mit Masse verbunden ist. Der
dritte NMOS-FET MN3 dient als Stromquelle und wird mit einer Bias-Spannung
angesteuert, die an seinem Gateanschluß liegt. Darüber hinaus
sind 2 PMOS-FETs MP1 und MP2 in einer Stromspiegelkonfiguration
vorgesehen, die als aktive Lasten des Operationsverstärkers dienen
und deren Source-Drain-Strecke mit einem Versorgungsspannungspotential
Vcc verbunden ist.
-
Ein Nachteil des in der 1b dargestellten Spannungsfolgers
besteht darin, daß die
Ausgangsspannung Ua der Eingangsspannung Ue nicht mehr folgen kann,
wenn die Ausgangsspannung sehr niedrige Werte annimmt, wenn sie
z.B. unter der Schwellenspannung Vt eines NMOS-FETs liegt, da der NMOS-FET
MN2 dann keinen Strom mehr führen kann.
Das wirkt sich besonders nachteilig bei Schaltungen aus, die mit
niedrigen Versorgungsspannungen arbeiten.
-
Ein Verstärker, der in einem größeren Spannungsbereich
eingesetzt werden kann, ist aus der
DE 691 32 380 72 bekannt. Diese
Druckschrift offenbart einen Verstärker, der bei hoher Eingangsspannung mit
einer niedrigeren Verstärkung
arbeitet als bei niedriger Eingangsspannung. Dazu sind in dem Verstärker eine
Minimalspannungsdiskriminierungsschaltung zum Detektieren und Ausgeben
einer niedrigeren von zwei Eingangsspannungen und eine Maximalspannungsdiskriminierungsschaltung
zum Detektieren und Ausgeben einer größeren von zwei Eingangsspannungen
kombiniert. Solange die Eingangsspannung niedriger als eine Referenzspannung
ist, wird diese am Ausgang der Minimalspannungsdiskriminierungsschaltung
ausgegeben, der mit einem nicht invertierenden Eingang der Maximalspannungsdiskriminierungsschaltung
verbunden ist. An derem anderen nicht invertierenden Eingang liegt die
mittels eines Spannungsteilers geteilte Eingangsspannung an. Sobald
die geteilte Eingangsspannung größer als
die Referenzspannung ist, wird die geteilte Eingangsspannung am
Ausgang der Maximalspannungsdiskriminierungsschaltung, der den Ausgang des
Verstärkers
bildet, ausgegeben. Es ergibt sich eine polygonförmige Ausgangscharakteristik.
Die Minimal- und die Maximalspannungsdiskriminierungsschaltung enthalten
jeweils einen Differenzverstärker,
wobei der Differenzverstärker
der Maximalspannungsdiskriminierungsschaltung aus einem ersten und
einem zweiten NPN-Transistor, einer Stromquelle, die mit den Emitteranschlüssen der
beiden NPN-Transistoren verbunden ist, und einem Lastelement, das
jeweils mit den Kollektoranschlüssen
der Transistoren verbunden ist, besteht. Zusätzlich ist ein dritter NPN-Transistor über seinen
Emitteranschluß mit
dem Emitteranschluß des
ersten Transistors und über
seinen Kollektoranschluß mit
dem Kollektoranschluß des
ersten Transistors verbunden. Die Basen des ersten und des dritten
NPN-Transistors bilden die beiden nicht invertierenden Eingänge, während die
Basis des zweiten NPN-Transistors den invertierenden Eingang bildet,
der mit dem Ausgang der Schaltung gekoppelt ist.
-
Ein weiterer Verstärker mit
polygonförmiger Ausgangscharakteristik
ist aus der
JP 59045775
AA bekannt. Die Basis eines Emitterfolgers bildet den Eingang
des Verstärkers.
Die Kollektoren dreier weiterer Transistoren, deren Basen an Masse
liegen, sind miteinander und mit dem Ausgang der Schaltung verbunden.
Der Emitter des Emitterfolgers ist über jeweils einen Widerstand
mit Masse und mit den Emittern der drei weiteren Transistoren verbunden. Dadurch ändert sich
der Verstärkungsfaktor
in Abhängigkeit
von der Stärke
des Eingangssignals.
-
Der Erfindung liegt die Aufgabe zugrunde,
einen weiteren Spannungsfolger, der bei einem größeren Spannungsbereich eingesetzt
werden kann und dessen Ausgangsspannung in einem großen Spannungsbereich
der Eingangsspannung folgt, und einen solch einen Spannungsfolger
verwendenden ASK-Demodulator zu schaffen.
-
Diese Aufgabe wird durch einen Spannungsfolger
mit einem ersten Feldeffekttransistor, dessen Steueranschluß den Eingang
des Spannungsfolgers bildet, und einem zweiten Feldeffekttransistor,
dessen Drainanschluß,
der mit seinem Steueranschluß verbunden
ist, den Ausgang des Spannungsfolgers bildet, gelöst, wobei
die Sourceanschlüsse
der beiden Feldeffekttransistoren miteinander und mit dem Drainanschluß eines
dritten Feldeffekttransistors verbunden sind, der als Stromquelle
dient und an dessen Steueranschluß eine vorherbestimmte Bias-Spannung liegt, und
ein vierter Feldeffekttransistor vorgesehen ist, dessen Source-Drain-Strecke zwischen
den Ausgang des Spannungsfolgers und den Drainanschluß des dritten
Feldeffekttransistors geschaltet ist und dessen Steueranschluß mit dem Steueranschluß des dritten
Feldeffekttransistors verbunden ist.
-
Durch den vierten Feldeffekttransistor,
dessen Steueranschluß ebenfalls
die Bias-Spannung empfängt,
wird z.B. bei dem in der 2 dargestellten
Spannungsfolger der Stromfluß gegen
Masse dann übernommen,
wenn die Ausgangsspannung unter die Schwellenspannung Vt des NMOS-FETs MN2
fällt,
so daß die
Ausgangsspannung des Spannungsfolgers auch bei sehr kleinen Eingangsspannungen
der Eingangsspannung folgen kann. Zwar folgt die Ausgangsspannung
in diesem Falle nicht exakt der Eingangsspannung, es wird aber zumindest sichergestellt,
daß die
Ausgangsspannung zusammen mit der Eingangsspannung gegen Masse abfallen
kann, was für
viele Anwendungen ausreichend ist.
-
Diese Aufgabe wird ferner durch einen ASK-Demodulator
mit einem vorstehend beschriebenen Spannungsfolger gelöst.
-
Vorteilhafte Weiterbildungen der
Erfindung sind in den Unteransprüchen
gekennzeichnet.
-
Die Erfindung wird nun anhand der
Zeichnung beispielhalber erläutert.
In der Zeichnung zeigen:
-
1a ein
Schaltbild eines zum Stand der Technik gehörenden Spannungsfolgers,
-
1b ein
weiteres Schaltbild eines zum Stand der Technik gehörenden Spannungsfolgers, der
einen aus MOS-FETs gebildeten Operationsverstärker einsetzt,
-
2 den
Schaltplan einer ersten Ausführungsform
eines erfindungsgemäßen Spannungsfolgers;
-
3 den
Schaltplan einer zweiten Ausführungsform
eines erfindungsgemäßen Spannungsfolgers;
-
4 den
Schaltplan eines Demodulators, der einen erfindungsgemäßen Spannungsfolger
verwendet;
-
5 verschiedene
Graphen, die Signalverläufe
an verschiedenen Schaltungspunkten des in der 4 dargestellten Demodulators zeigen.
-
Die 1a und 1b zeigen zum Stand der Technik
gehörende
Spannungsfolger, die in der Beschreibungseinleitung beschrieben
worden sind.
-
Die 2 zeigt
eine erste Ausführungsform eines
erfindungsgemäßen Spannungsfolgers.
-
Der erfindungsgemäße Spannungsfolger unterscheidet
sich nur relativ wenig von einem herkömmlichen und in der 1b dargestellten Spannungsfolger.
-
Der erfindungsgemäße Spannungsfolger umfaßt einen
ersten NMOS-FET MN1, dessen Gateanschluß mit der Eingangsspannung
Ue des Spannungsfolgers verbunden ist. Darüber hinaus ist ein zweiter
NMOS-FET MN2 vorgesehen, dessen Gateanschluß mit seinem Drainanschluß verbunden ist,
um die Gegenkopplung des dem Spannungsfolger zugrundeliegenden Verstärkers zu
liefern. Das Ausgangssignal Ua des Spannungsfolgers liegt am Drainanschluß des zweiten
NMOS-FETs MN2. Die Sourceanschlüsse
des ersten Feldeffekttransistors MN1 und des zweiten Feldeffekttransistors
MN2 sind über
die Source-Drain-Strecke
eines dritten NMOS-FETs MN3 mit Masse verbunden.
-
Der dritte NMOS-FET MN3 dient als
Stromquelle. An seinem Gateanschluß liegt eine vorherbestimmte
Bias-Spannung, die dafür
sorgt, daß der
dritte NMOS-FET
einen bestimmten Strom von z.B. 10 nA führt.
-
Darüber hinaus ist ein erster PMOS-FET MP1
vorgesehen, dessen Sourceanschluß mit einem Versorgungsspannungspotential
Vcc und dessen Drainanschluß mit
dem Drainanschluß des
ersten NMOS-FETs MN1 verbunden ist. Der Gateanschluß des ersten
PMOS-FETs MP1 ist mit seinem Drainanschluß verbunden. Der Gateanschluß des ersten PMOS-FETs
MP1 ist darüber
hinaus mit dem Gateanschluß eines
zweiten PMOS-FETs MP2 verbunden, der mit dem ersten PMOS-FET MP1
einen Stromspiegel bildet. Der Sourceanschluß des PMOS-FETs MP2 ist mit
dem Versorgungsspannungspotential Vcc verbunden, während sein
Drainanschluß mit
dem Drainanschluß des
zweiten NMOS-FETs MN2 verbunden ist. Die PMOS-FETs MP1 und MP2 bilden
aktive Lasten für
die Source-Drain-Strecken der beiden NMOS-FETs MN1 und MN2. Anstelle
der P-MOS-FETs MP1
und MP2 können
natürlich
auch passive Lasten, d.h. Widerstände, verwendet werden.
-
Darüber hinaus ist ein vierter
NMOS-Feldeffekttransistor MN4 vorgesehen, dessen Sourceanschluß mit dem
Drainanschluß des
dritten NMOS-FETs MN3 verbunden ist, wobei sein Drainanschluß mit dem
Gateanschluß des
NMOS-FETs MN2 verbunden ist. Der Gateanschluß des NMOS-FETs MN4 ist mit
der Bias-Spannung
verbunden.
-
Als NMOS-FETs können bei dem erfindungsgemäßen Spannungsfolger
vorzugsweise solche mit niedriger Schwellenspannung eingesetzt werden (low
Vt NMOS), um eine niedrige Betriebsspannung zu ermöglichen
(z.B. von 1,8 V). Die Schwellenspannung der NMOS-FETs kann dabei
z.B. in der Größenordnung
von ca. 400 mV liegen, was sich durch bestimmte Dotierungen erreichen
läßt und im
Stand der Technik bekannt ist.
-
Im folgenden wird die Funktionsweise
des in der 2 dargestellten
Spannungsfolgers erläutert. Unter
normalen Bedingungen, d.h., wenn die am Eingang des Spannungsfolgers
liegende Spannung Ue relativ groß ist und über der Schwellenspannung eines
NMOS-FETs liegt, ist der vierte NMOS-FET MN4 gesperrt, da die Spannung
an seiner Source um mehr als eine Schwellenspannung (Vt) unter dem
Pegel des am Eingang des Spannungsfolgers liegenden Signals liegt.
Die Bias-Spannung ist so eingestellt, daß der Pegel des am Eingang
des Spannungsfolgers liegenden Signals in diesem Normalzustand höher als
der Pegel der Bias-Spannung ist, so daß der vierte NMOS-FET MN4 gesperrt
ist.
-
Wenn nun die am Eingang des Spannungsfolgers
liegende Eingangsspannung Ue abfällt,
versucht die am Ausgang des Spannungsfolgers liegende Ausgangsspannung
Ua wie beim dem zum Stand der Technik gehörenden und in der 1b dargestellten Spannungsfolger
dem Pegel der Eingangsspannung Ue zu folgen. Das kann jedoch nur
so lange funktionieren, wie die am Ausgang des Spannungsfolgers
liegende Spannung Ua größer als
eine Schwellenspannung Vt eines NMOS-FETs ist, da der zweite NMOS-FET
MN2 dann, wenn die Ausgangsspannung unter diesen Pegel sinkt, sperrt
und demzufolge keinen Strom mehr ziehen kann. Bevor jedoch dieser
Zustand erreicht ist, schaltet der vierte NMOS-FET MN4 durch und
zieht das am Ausgang des Spannungsfolgers liegende Potential Ua über den
NMOS-FET MN3 gegen Massepotential herunter, wobei nahezu der gleiche
Strom wie vorher fließt. Der
Pegel der Ausgangsspannung Ua kann so nahezu bis an das Massepotential
herangeführt
werden. Der erfindungsgemäße Spannungsfolger
weist damit im Vergleich zu dem in der 1b dargestellten Spannungsfolger einen
größeren Spannungsbereich auf,
in dem er eingesetzt werden kann.
-
Die Bias-Spannung muß so eingestellt
sein, daß der
vierte NMOS-FET MN4 dann einschaltet, wenn der zweite NMOS-FET MN2
nicht mehr in der Lage ist, Strom zu führen, da das Eingangssignal
einen bestimmten Pegel unterschritten hat, der im wesentlichen der
Schwellenspannung eines NMOS-FETs entspricht.
-
Die 3 zeigt
eine weitere Ausführungsform
eines erfindungsgemäßen Spannungsfolgers. Bei
der in der 3 dargestellten
Ausführungsform geht
es jedoch nicht darum, die Ausgangsspannung möglichst nahe an Masse heranzuführen, wie
bei der in der 2 dargestellten
Ausführungsform,
sondern es geht darum, die Ausgangsspannung möglichst nahe an das Versorgungsspannungspotential
Vcc heranzuführen,
was über
den zusätzlichen PMOS-FET
MP40 erreicht wird, dessen Sourceanschluß mit dem als Drainanschluß des als
Stromquelle dienenden PMOS-FETs MP30 verbunden ist, während sein
Drainanschluß mit
dem Ausgang des Spannungsfolgers verbunden ist. Der Gateanschluß des PMOS-FETs
MP40 ist mit der Bias-Spannung verbunden, die die Vorspannung für den PMOS-FET MP30
liefert. Ansonsten ist die Schaltung analog der in der 2 dargestellten Schaltung
aufgebaut, wobei der PMOS-FET MP10 als Eingangstransistor fungiert,
wobei sein Gateanschluß mit
der Eingangsspannung Ue verbunden ist, während sein Sourceanschluß mit dem
Drainanschluß des
PMOS-FETs MP30 und sein Drainanschluß über eine Last mit Masse verbunden
ist. Der weitere PMOS-FET MP20, dessen Gateanschluß, der mit
seinem Drainanschluß verbunden
ist, den Ausgang des Spannungsfolgers bildet, entspricht dem Transistor
MN2 in der 2. Der Drainanschluß des Transistors
MP20 ist über
einen Last mit Masse verbunden, während sein Sourceanschluß mit dem
Sourceanschluß des
Transistors MP10 verbunden ist. Die beiden NMOS-FETs MN10 und MN20 sind in Stromspiegelkonfiguration
geschaltet und bilden wiederum aktive Lasten. Die Funktionsweise
der in der 3 dargestellten
Schaltung entspricht im Prinzip der Schaltung, die in der 2 dargestellt ist, mit dem
Unterschied, daß hier die
Ausgangsspannung Ua bis zu einer Spannung Vcc nachgeführt wird.
-
Die 4 zeigt
ein Anwendungsbeispiel für den
in der 2 dargestellten
erfindungsgemäßen Spannungsfolger.
In der 4 ist der Schaltplan
eines ASK-Demodulators
dargestellt, wie er z.B. in einem Transponder verwendet werden kann,
der ein ASK-Eingangssignal (ASK = amplitude shift keying) empfängt, das
er an seinem Ausgang in ein digitales demoduliertes Signal wandelt.
-
Dem in der 4 dargestellten Eingang des Demodulators
kann z.B. eine Schaltung (AGC-Verstärker; AGC = automatic gain
control) vorgeschaltet sein, die dafür sorgt, daß der Spannungshub des empfangenen
modulierten Signals im wesentlichen konstant bleibt.
-
In der 5 sind
verschiedene Spannungssignale dargestellt, die an verschiedenen
Schaltungspunkten der in der 4 dargestellten
Demodulatorschaltung auftreten und zum besseren Verständnis der
in der 4 dargestellten
Schaltung dienen sollen.
-
Der in der 4 dargestellte Demodulator empfängt an seinem
Eingang amplitudengetastete Signale (ASK-Modulation), bei denen
die Amplitude einer Trägerschwingung
durch ein binäres
Codesignal zwischen zwei Zuständen
umgeschaltet wurde. Die Frequenz der Trägerschwingung kann z.B. bei 134
kHz liegen. In der 5a ist
das am Eingang des Demodulators empfangene Signal schematisch dargestellt,
wobei die Trägerschwingung
des Eingangssignals bis zum Zeitpunkt t1 eine Amplitude mit einem
hohen Spannungspegel aufweist, der zum Zeitpunkt t1 auf einen zweiten,
niedrigen Spannungspegel umgeschaltet wird, der z.B. den Wechsel
des digitalen Zustands des Signals von 0 auf 1 repräsentiert.
Zum Zeitpunkt t2 wird die Amplitude des Eingangssignals wieder auf
den hohen Pegel zurückgeschaltet.
-
Das am Eingang des Demodulators anliegende
Signal wird über
einen ersten Spannungsfolger 1 und eine Gleichrichterdiode 2 auf
einen ersten Kondensator C1 gegeben, der sich in Abhängigkeit vom
Zustand der Amplitude des Eingangssignals unterschiedlich auflädt bzw.
entlädt.
Es ist eine Stromquelle 3 vorgesehen, über die der Kondensator C1 kontinuierlich
mit einem bestimmten Strom entladen wird. Die Stromquelle kann z.B.
auf einen Strom von 30 nA eingestellt sein. Durch die Gleichrichteranordndung
(1, 2, 3, 5, C1) werden Frequenzen,
die über der
Modulationsbitrate liegen, herausgefiltert.
-
Obwohl zwischen die Antenne des Transponders
und dem Eingang der in der 4 dargestellten
Demodulatorschaltung einer Signalaufbereitungsschaltung geschaltet
ist, die dafür
sorgt, daß der
maximale Spannungshub des Eingangssignals im wesentlichen konstant
bleibt, können
kurzfristig sehr starke Spannungsschwankungen am Eingang auftreten,
da die z.B. von einem Lesegerät
am Transpondereingang empfangenen Signale sehr stark schwankende
Spannungspegel aufweisen können, was
dadurch bedingt sein kann, daß der
Abstand zwischen Lesegerät
und Transponder variiert. Um die Einregelzeit der mit dem Eingang
des in der 4 dargestellten
Demodulators verbundenen Signalaufbereitungsschaltung möglichst
klein zu halten, ist eine Klemmdiode 4 vorgesehen, die
mit dem Kondensator C1 verbunden ist und dafür sorgt, daß die am Schaltungspunkt 5 auftretende
Ausgangsspannung des Gleichrichters geklemmt wird und bestimmte
Spannungswerte nicht überschreiten
kann. Als Klemmdiode 4 kann z.B. ein als Diode geschalteter NMOS-FET
verwendet werden.
-
In der 5b)
ist das am Schaltungspunkt 5 auftretende gleichgerichtete
Spannungssignal, das am Kondensator C1 anliegt, dargestellt. Falls
das ASK-Eingangssignal
zum Zeitpunkt t1 von einem hohen auf einen niedrigen Amplitudenpegel
abfällt,
so sinkt die Spannung am Kondensator C1, der über die Stromquelle 3 allmählich entladen
wird. Falls die Amplitude des Eingangssignals zum Zeitpunkt t2 wieder ansteigt,
so wird der Kondensator C1 erneut auf seinen ursprünglichen
Pegel aufgeladen.
-
Das am Schaltungspunkt 5 anliegende
Signal ist mit dem Eingang eines zweiten Spannungsfolgers 6 und
dem Eingang eines dritten Spannungsfolgers 7 verbunden.
Der Ausgang des zweiten Spannungsfolgers 6 ist mit einem
zweiten Kondensator C2 verbunden, der eine relativ große Kapazität von 50 pF
aufweist. Der Ausgang des dritten Spannungsfolgers 7 ist
mit einem dritten Kondensator C3 verbunden, der eine relativ kleine
Kapazität
von 1 pF aufweist, die kleiner als die Kapazität des zweiten Kondensators
C2 ist.
-
Da die Kapazität des zweiten Kondensators C2
wesentlich größer als
die Kapazität
des dritten Kondensators C3 ist, folgt der vom zweiten Spannungsfolger 6 getriebene
zweite Kondensator C2 am Schaltungspunkt 5 auftretenden
Spannungsänderungen
wesentlich langsamer als der vom dritten Spannungsfolger 7 getriebene
Kondensator C3.
-
Der Ausgang des zweiten Spannungsfolgers 6 ist
darüber
hinaus mit dem ersten Eingang eines Komparators 8 verbunden,
dessen anderer Eingang mit dem Ausgang des zweiten Spannungsfolgers 7 verbunden
ist.
-
Um das Rauschen des Signals zu berücksichtigen,
muß der
Komparator ein Komparator mit ausreichender Hysterese sein. Die
Hysterese kann z.B. 50 mV betragen. Darüber hinaus liegt zwischen den
Eingängen
des Komparators eine Offsetspannung von z.B. –75 mV. Um den Offset zwischen
dem "langsamen Ausgangssignal" des zweiten Spannungsfolgers 6 und
dem "schnellen Ausgangssignal" des dritten Spannungsfolgers
7 noch zu vergrößern, können auch
beide Spannungsfolger jeweils eine weitere Offsetspannung aufweisen,
die z.B. beim zweiten Spannungsfolger –25 mV und beim dritten Spannungsfolger
+25 mV betragen kann und den Komparatoroffset unterstützt. Bei
bestimmten Komparatoren ist es nicht möglich, einen Offset zu erzielen,
der einen bestimmten Höchstwert überschreitet, so
daß notwendigerweise
ein gewisser Anteil des Offsets auf die beiden Spannungsfolger 6 und 7 verteilt
werden muß,
um einen ausreichenden Ausgangsspannungsabstand (siehe 5c) zwischen dem "schnellen Ausgangssignal" und dem "langsamen Ausgangssignal" zu erzielen.
-
In der 5c)
sind die Spannungen dargestellt, die an den Eingängen des Komparators 8 anliegen.
Dabei ist die am Kondensator C3 anliegende Spannung mit "schnell" gekennzeichnet,
da dieser Kondensator eine relativ kleine Kapazität aufweist, und
daher relativ schnell vom dritten Spannungsfolger 7 auf-
bzw. entladen werden kann und Änderungen
des Pegels des ASK-Eingangssignals schnell folgt. Das am zweiten
Kondensator C2 anliegende Ausgangssignal ist mit "langsam" gekennzeichnet, da
dieser Kondensator mit seiner relativ großen Kapazität nur relativ langsam über den
zweiten Spannungsfolger 6 auf- bzw. entladen werden kann
und Änderungen
des Pegels des ASK-Eingangssignals nur langsam folgt.
-
Darüber hinaus ist der Offset von
50 mV der beiden Spannungsfolger eingezeichnet, der dafür sorgt,
daß der
Komparator 8 die Signale an C3 und C2 so sieht, als daß zwischen
ihnen zum Zeitpunkt t0 ein Abstand von 50 mV besteht.
-
Wenn nun zum Zeitpunkt t1 die Spannung am
Kondensator C1 absinkt, so sinkt die Spannung am "Schnell"-Eingang des Komparators 8,
der spannungsmäßig um 50
mV über
dem "Langsam"-Eingang liegt, relativ
schnell ab, da der Kondensator C3 über den dritten Spannungsfolger
7 relativ schnell entladen wird. Der Kondensator C2 und damit die
am "Langsam"-Eingang des Komparators 8 liegende Spannung
nimmt nur relativ langsam ab, was in der 5 c)
zu erkennen ist. Irgendwann (Zeitpunkt t11) unterschreitet die am "Schnell"-Eingang des Komparators 8 liegende
Spannung, die am "Langsam"-Eingang des Komparators
liegende Spannung, wobei wegen des Offsets des Komparators von –75 mV erst nach
einem weiteren Zeitintervall zum Zeitpunkt t12 das am Ausgang des
Komparators 8 und damit des Demodulators liegende Ausgangssignal
vom "L"- auf "H"-Zustand
umschaltet.
-
Als dritter Spannungsfolger 7 wird
dabei in der 4 ein erfindungsgemäßer Spannungsfolger eingesetzt,
wie er z.B. in der 2 dargestellt
ist. Bei einem solchen Spannungsfolger ist sichergestellt, daß selbst
bei sehr kleinen Versorgungsspannungen, die bei dem vorliegenden
Demodulator bei 1,8 V liegen können,
z.B. nach dem Zeitpunkt t11 in der 5c),
die Spannung am Kondensator C3 weit genug unter die Spannung am
Kondensator C2 abfällt, so
daß der
Komparator noch sicher umschaltet. Darüber hinaus muß auch berücksichtigt
werden, daß Temperatureffekte
die Situation noch verschlimmern, da der Offset des Spannungsfolgers
mit steigender Temperatur steigt, während das Eingangssignal abnimmt,
so daß der "Schaltpunkt" für diesen
Fall bei noch kleineren Werten der Spannung des "Schnell"-Signals liegt. Es kommt dabei weniger
darauf an, daß die
am Ausgang des Spannungsfolgers 7 anliegende Spannung exakt
der Eingangsspannung des Spannungsfolgers folgt. Wichtig ist nur,
daß sie nahe
genug an Masse herankommt, damit der Komparator umschaltet und der
Demodulator damit seine Funktion korrekt erfüllen kann, nämlich ein
moduliertes ASK-Signal am Eingang in ein digitales Signal am Ausgang
umzuwandeln. Vorzugsweise werden bei diesem Spannungsfolger NMOS-FETs
mit besonders niedriger Schwellenspannung (low Vt NMOS) verwendet,
um die niedrige Betriebsspannung zu ermöglichen.
-
Der in der 2 dargestellte erfindungsgemäße Spannungsfolger
mit vergrößertem Spannungseinsatzbereich
(was niedrige Pegel angeht) trägt
daher dazu bei, einen zuverlässigen
und bei sehr niedrigen Versorgungsspannungen arbeitenden ASK-Demodulator
zu schaffen.
-
Wenn zum Zeitpunkt t2 das am Eingang
des Demodulators liegende ASK-Signal
bezüglich
seines Amplitudenspannungspegels wieder ansteigt, so wird der Kondensator
C3 schnell und der Kondensator C2 langsam aufgeladen. Dann wird
(Zeitpunkt t21), wenn die am "Schnell"-Eingang des Komparators 8 liegende
Spannung bis auf 25 mV an die am "Langsam"-Eingang des Komparators 8 liegende Spannung
herangekommen ist, der Komparator erneut umgeschaltet. Der Wert
von –25
mV ergibt aus der Summe des Offsets (–75 mV) des Komparators und
der Hysterese (50 mV).
-
Der beschriebene ASK-Demodulator
ist natürlich
nur ein Beispiel für
das Einsatzgebiet des erfindungsgemäßen Spannungsfolgers. Es sind
eine Vielzahl von anderen Anwendungen denkbar, insbesondere wenn
es darum geht, Schaltungen mit niedrigen Betriebsspannungen zu realisieren.