CN103913707A

CN103913707A - 半导体装置

Info

Publication number: CN103913707A
Application number: CN201310739246.6A
Authority: CN
Inventors: 高桥圭; 小山润
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2012-12-28
Filing date: 2013-12-27
Publication date: 2014-07-09
Anticipated expiration: 2033-12-27
Also published as: JP2014142923A; CN103913707B; JP6280362B2; US9316695B2; US20160195584A1; US20140184314A1

Abstract

本发明提供一种用于测量二次电池的充电电容等的库仑计。在二次电池的充电或者放电中所产生的电流通过电阻器转换为电压，并由放大电路进行放大。由放大电路放大后的电压被电压电流转换电路转换为电流，并输入到累积加法电路。累积加法电路利用从电压电流转换电路输入的电流对电容元件充电，并生成对应于电容元件中所产生的电压的信号。该电容元件的一个端子通过开关连接到电压电流电路的输出端，另一个端子被施加恒电位。通过开关的导通和截止对电容元件的电荷的供应和该电荷的保持进行控制。

Description

半导体装置

技术领域

本发明涉及一种物体（product，包括机器（machine）、产品（manufacture）及组合物（composition of matter））以及方法（process，包括单纯方法及生产方法）。例如，本发明的一个实施方式涉及一种半导体装置、蓄电装置、及其驱动方法或制造方法。

背景技术

近年来，锂离子二次电池等蓄电装置被广泛地应用于以手机、智能手机为代表的便携式终端的电源，用来驱动电动汽车等的电动机的电源，或者不间断电源装置的电源。

例如，作为用来管理便携式计算机的电池组的充电状态的装置，提出了一种具备库仑计的电力管理装置（专利文献1）。

现有技术文献

专利文献

[专利文献1]日本专利特开平6-217463号公报

发明内容

发明所要解决的技术问题

例如，如专利文献1所示，在库仑计中，对在一定期间内流过电阻器的电流进行采样，测量在采样期间内流过电阻器的电荷的总量。

本发明的一个实施方式的目的之一是提供一种能够测量电荷量的新颖的半导体装置等。另外，本发明的一个实施方式的目的之一是提供一种能够降低电荷量的测量误差的半导体装置等。另外，本发明的一个实施方式的目的之一是提供一种误差得到降低的半导体装置等。另外，本发明的一个实施方式的目的之一是提供一种新颖的半导体装置等。

另外，这些目的的记载不妨碍其他目的的存在。此外，本发明的一个实施方式并不需要实现上述所有目的。另外，从说明书、附图、权利要求书等的记载可以自行了解上述以外的目的，并且从说明书、附图、权利要求书等的记载可以提取出上述以外的目的。

本申请所公开的发明的一个实施方式是一种半导体装置，包括：第一电阻器，该第一电阻器中流过第一电流；第一电路，该第一电路在第一电流流过时，对产生在第一电阻器的两端的第一电压进行放大，并输出第二电压；第二电路，该第二电路输出对应于第二电压的第二电流；以及第三电路，该第三电路输入来自第二电路的第二电流，并根据第二电流生成第一信号。

在本实施方式中，第三电路可以包括：第一电容元件，该第一电容元件具有输入第二电流的第一端子；第四电路，该第四电路生成对应于第一端子的电压的信号，并将该信号作为第一信号输出；第一开关，该第一开关控制第一端子与第二电路之间的连接；以及第二开关，该第二开关控制第一端子与提供第四电压的节点之间的连接。

或者，在本实施方式中，第一开关及第二开关可以为在氧化物半导体膜上形成有沟道的晶体管。

根据本发明的一个实施方式，能够提供一种可以高精度地测量电荷量的半导体装置。另外，根据本发明的一个实施方式，能够提供一种误差得到降低的半导体装置。

附图说明

图1是表示库仑计的结构的一个示例的电路图。

图2是表示库仑计的驱动方法的一个示例的时序图。

图3A和图3B是表示累积加法电路的结构的一个示例的电路图。

图4是表示库仑计的结构的一个示例的电路图。

图5是表示库仑计的驱动方法的一个示例的时序图。

图6是表示库仑计的结构的一个示例的电路图。

图7是表示库仑计的结构的一个示例的电路图。

图8是表示库仑计的结构的一个示例的电路图。

图9是表示放大电路的结构的一个示例的电路图。

图10是表示电压电流转换电路的结构的一个示例的电路图。

图11是表示累积加法电路的结构的一个示例的电路图。

图12是表示库仑计的驱动方法的一个示例的时序图。

图13是表示库仑计的驱动方法的一个示例的时序图。

图14是表示库仑计的输出信号的波形的图。

图15是表示库仑计的结构的一个示例的电路图。

图16是表示累积加法电路的结构的一个示例的电路图。

图17是表示库仑计的驱动方法的一个示例的时序图。

图18是表示蓄电装置的结构的一个示例的电路图。

图19是表示微处理器单元（MPU）的结构的一个示例的方框图。

图20A和图20B是表示寄存器的结构的一个示例的电路图。

图21是表示存储器（SRAM）的结构的一个示例的电路图。

图22是表示存储器（DOSRAM）的结构的一个示例的电路图，A：存储单元阵列，B：存储单元。

图23是表示存储器（DOSRAM）的结构的一个示例的分解立体图。

图24A是表示存储单元（NOSRAM）的结构的一个示例的电路图，图24B是说明存储单元的电特性的电压-电流特性曲线。

图25是表示底栅型晶体管的结构的一个示例的图，A：俯视图，B：图25A中的切断线A1-A2之间的截面图，C：图25A中的切断线B1-B2之间的截面图。

图26是表示晶体管的结构的一个示例的截面图，A：顶栅结构，B：双栅结构。

图27A和图27B是表示晶体管的氧化物叠层膜的结构的一个示例的截面图。

图28A和图28B是表示氧化物叠层膜的能带结构的一个示例的示意图。

图29A至图29C是表示晶体管的氧化物叠层膜的结构的一个示例的截面图。

图30是表示半导体装置的层叠结构的一个示例的截面图。

图31是表示具备蓄电装置的电子设备的结构例的图，A：电网系统图，B、C：电动汽车。

图32A至图32C是表示便携式信息终端的结构例的图。

图33A和图33B是表示蓄电系统的结构例的图。

具体实施方式

下面，参照附图对本发明的实施方式进行详细说明。另外，本发明不局限于以下说明，所述技术领域的普通技术人员可以很容易地理解，在不脱离本发明的宗旨及其范围的情况下本发明的实施方式及详细内容可以进行各种变更。因此，本发明不应该被解释为仅限定于以下所示的实施方式的记载内容。

另外，在用于说明发明的实施方式的附图中，相同部分或具有相同功能的部分用相同的符号表示，并省略重复说明。

实施方式1

参照图1至图6对本实施方式的半导体装置进行说明。在本实施方式中，作为半导体装置的一个示例，对能够测量电荷量的库仑计进行说明。

《库仑计的结构例1》

图1是表示库仑计的结构的一个示例的电路图。库仑计100包括电阻器110、放大电路130、电压电流转换电路（V-I转换电路）150以及累积加法电路（cumulativeaddition circuit）170。库仑计100具有下述功能，即：根据流过电阻器110的电流Is，测量从测量对象输出的电荷量Qs。这里，库仑计100的测量对象为二次电池10（以下，称为电池10）。电池10与高电位用端子111及低电位用端子112相连接。

放大电路130（AMP）具有下述功能，即：对两个输入端子之间的电压进行放大，并输出放大后的电压。当电流Is流过时，电压Vs（＝Is×Rs）产生在电阻器110的两端。电压Vs被输入到放大电路130的非反相输入端子与反相输入端子之间。放大电路130具有放大电压Vs并生成电压Va的功能。电压Va为与电压Vs成正比的电压。

V-I转换电路150（V/I）是具有下述功能的电路，即：将所输入的电压转换为电流并进行输出。在此，V-I转换电路150将由放大电路130放大的电压Va转换为电流Ic。如下文所述，电流Ic为与电压Va成正比的电流。

<累积加法电路；ADD的结构例1>

图1所示的累积加法电路170（ADD）是具有下述功能的电路，即：生成与所输入的电流Ic相应的信号。累积加法电路170包括晶体管181、晶体管182、电容元件183以及比较器191。

电容元件183的一个端子（节点N11）与晶体管181相连接，其另一个端子的电位与电阻器110的一个端子的电位相同。晶体管181具有控制节点N11与V-I转换电路150的输出之间的连接的开关的功能。晶体管181的导通、截止由输入其栅极的信号CON来控制。

晶体管182具有控制节点N11与电压VREF3所输入的节点N12之间的连接的开关的功能。因此，晶体管182可以用作为对节点N11的电压Vc进行复位的复位电路。晶体管182的导通、截止由输入其栅极的信号SET来控制。当晶体管182处于导通状态时，由于节点N11与节点N12相连接，因此电压Vc为恒电位，在不考虑由晶体管182等引起的电压下降的情况下，电压Vc等于电压VREF3。

注意，用来使节点N11的电位复位的电路（晶体管182）根据需要形成即可。

晶体管181及电容元件183具有采样保持电路的功能。当晶体管181处于导通状态时，电流Ic从V-I转换电路150输入到节点N11，对电容元件183充电（采样工作）。当晶体管181处于截止状态时，节点N11处于电浮动状态，在电容元件183中处于保持电荷的状态（保持工作）。另外，保持工作也可以认为是保持节点N11的电压的状态。

节点N11的电压Vc与保持在电容元件183中的电荷Qc成正比，电荷Qc与电流Ic成正比，因此根据节点N11的电压Vc或对应于电压Vc的信号能够获得表示流过电阻器110的电荷量的数据。由此，根据上述信号能够获得电池10的充电电容（或者有时称为剩余电容）。

电压Vc经由比较器191作为输出信号OUT从库仑计100输出。比较器191将电压Vc与参考电压进行比较，输出逻辑值“0”或“1”。

在图1的例子中，将比较器191的非反相输入端子连接到节点N11（电容元件183的端子），并向反相输入端子输入电位VREF1。比较器191在电压Vc超过参考电压时输出高电平（逻辑值“1”）的信号OUT，而在电压Vc低于参考电压时输出低电平（逻辑值“0”）的信号OUT。注意，在累积加法电路170中，VREF3＜VREF1。

作为比较器191，优选使用具有高抗噪声性能的滞环比较器。通过使用滞环比较器，能够抑制因噪声的影响而导致的输出信号OUT的电位的频繁切换。

另外，在累积加法电路170中，使用比较器191来作为生成对应于电压Vc的信号的模拟电路，但是本实施方式不局限于此。例如，也可以使用模拟-数字转换电路、放大电路等作为这种模拟电路。

另外，库仑计100的输出信号不局限于从比较器191输出的信号OUT。例如，可以输出节点N11的电压Vc作为信号。在此情况下，采用下述结构即可，即：将放大电路连接至节点N11，从而可以从库仑计100输出放大电路的输出。

<累积加法电路；ADD的驱动方法例>

接着，参照图2所示的库仑计100的时序图对累积加法电路170的驱动方法进行说明。图2示出信号SET、信号CON、节点N11的电压Vc以及输出信号OUT的波形。

图2还示出部分放大的信号CON的波形。期间Tcon相当于信号CON的一个周期。期间Tcon_on相当于信号CON为高电平的期间。在期间Tcon中，期间Tcon_on是晶体管181处于导通状态并进行采样工作的采样期间。除此以外的期间是将晶体管181设为截止并进行保持工作的保持期间。

当测量流过电阻器110的电荷量时，首先进行使节点N11（电容元件183的端子）的电压复位的复位工作。将信号SET设定为高电平，使晶体管182处于导通状态。通过进行该工作，将电压Vc复位成电压VREF3。

在信号SET为低电平的期间中，根据信号CON反复进行上述采样工作及保持工作。在期间Tcon_on中，晶体管181处于导通状态，电流Ic被输入到节点N11，从而对电容元件183充电。然后，将信号CON设定为低电平而使晶体管181处于截止状态，从而使得节点N11处于电浮动状态，在电容元件183中保持电荷Qc。

当通过反复进行上述采样工作及保持工作，将与电流Ic相应的电荷提供给节点N11时，如图2所示，电压Vc上升。另外，当电压Vc超过电压VREF1时，输出信号OUT从低电平切换到高电平。另外，当电压Vc低于电压VREF1时，输出信号OUT从高电平切换到低电平。

[电压Vc的计算例]

累积加法电路170具有对电容元件183中所充电荷Qc进行累积加法计算的运算功能，以及具有将运算结果作为对应于电压Vc的信号OUT输出的功能。由此，根据信号OUT能够测量流过电阻器110的电荷量Qs。下面，对累积加法电路170的运算处理功能进行说明。

由于电荷Qc是通过用时间对电流Ic进行积分而得到的，因此在使节点N11的电压Vc复位之后，经过N次采样保持在电容元件183中的电荷Qc可以由算式（a1）表示。根据电荷Qc与电容元件183的电容值Cc之间的关系，电压Vc由算式（a2）表示。在此，假设在测量期间中电流Ic为恒定，电压Vc由算式（a3）表示。

[算式1]

N：采样次数

Qc = \overset{N}{Σ} (Ic \times Tcon_on) \cdot \cdot \cdot (a 1)

Vc = \frac{1}{Cc} \overset{N}{Σ} (Ic \times Tcon_on) + VFEF 3 \cdot \cdot \cdot (a 2)

= \frac{N \times Ic \times Tcon_on}{Cc} + VFEF 3 \cdot \cdot \cdot (a 3)

如算式（a3）所示，电压Vc可以由电流Ic的正比例函数表示。在此，由于V-I转换电路150的功能，电流Ic为与电压Va成正比的电流。电压Va为与流过电阻器110的电流Is成正比的电压。因此，通过检测电压Vc或对应于电压Vc的信号，能够测量流过电阻器110的电荷的总和（Qs）。

例如，可以将库仑计100用于电池10的电力管理装置。在这种电力管理装置中，通过检测输出信号OUT，能够监测电池10的充电状态。例如，可以进行如下所述的控制，即：将输入到比较器191的电压VREF1例如设定为对应于电池10的充电完成状态的电压，以输出信号OUT切换到高电平为触发条件而停止电池10的充电。

[关于累积加法电路的晶体管]

另外，要高精度地测量电荷量Qs，优选在累积加法电路170的保持工作期间（信号CON为低电平的期间）中抑制节点N11的电压变动。例如，晶体管181和晶体管182的各源极-漏极间的电流路径有可能成为电荷的泄漏路径。因此，作为晶体管181和/或晶体管182，优选使用泄漏电流小的晶体管。

作为这种晶体管，例如可以使用其带隙宽于硅且其沟道区由实质上本征的氧化物半导体形成的晶体管。

在此情况下，为了减少关态电流（off-state current），尽量减少形成有沟道区的氧化物半导体中的碱金属、氢或者水等杂质，并供应氧来尽量减少氧缺陷是非常有效的。例如，在沟道形成区中，优选二次离子质谱分析法（SIMS：Secondary IonMass Spectrometry）的测定值中施主杂质的氢的量为1×10¹⁹atoms/cm³以下，优选降低到1×10¹⁸atoms/cm³以下。晶体管181和/或晶体管182的关态电流优选为，25℃时每沟道宽度1μm的电流在1×10^-19A（100zA）以下，更优选为1×10^-22A（100yA）以下。成为电荷的泄漏路径的晶体管的关态电流越低越好，晶体管的关态电流的下限值被估计为1×10^-30A/μm左右。注意，这些关态电流的值为源极与漏极之间的电压例如为0.1V、5V或10V左右时的值。

作为用于晶体管181、晶体管182的氧化物半导体，可以举出例如In氧化物、Zn氧化物、In-Zn氧化物或者In-Ga-Zn氧化物等。

另外，在采用使用氧化物半导体的晶体管（以下，称为氧化物半导体晶体管）并需要控制其阈值电压的情况下，优选采用双栅结构（参照图26B）。通过采用双栅结构，可以对背栅供应电压或信号来控制氧化物半导体晶体管的阈值电压。

下面，参照图3A、图3B和图4对累积加法电路170的其他结构例进行说明。与累积加法电路170一样，以下所示的累积加法电路171至173也可以通过检测电压Vc或者对应于电压Vc的信号，来测量流过电阻器110的电荷的总和（Qs）。

<累积加法电路；ADD的结构例2>

图3A是表示累积加法电路171的结构的一个示例的电路图。图1所示的累积加法电路170具有检测电压Vc超过参考电压的功能，而图3A所示的累积加法电路171具有检测电压Vc低于参考电压的功能。

在累积加法电路171中，对节点N12施加电压VREF1，以作为用于对节点N11进行复位的电压。另外，比较器192的非反相输入端子输入电压VREF3，其反相输入端子与节点N11相连接。例如，在比较器192的参考电压为VREF3的情况下，当电压Vc低于电压VREF3时，输出信号OUT的电位从低电平切换到高电平。与比较器191一样，优选使用滞环比较器来作为比较器192。

<累积加法电路；ADD的结构例3>

图3B是表示累积加法电路172的结构的一个示例的电路图。累积加法电路172具有检测电压Vc超过参考电压以及电压Vc低于参考电压的功能。累积加法电路172包括比较器191和比较器192，并从比较器191和比较器192分别输出信号OUT1、OUT2。复位用电压VREF2提供给节点N12。在累积加法电路172中使用的电压的关系为VREF1＞VREF2＞VREF3。

根据信号OUT1可以判断电压Vc是否超过比较器191的参考电压。当电压Vc超过电压VREF1时，比较器191输出高电平信号OUT1。根据信号OUT2可以判断电压Vc是否低于比较器192的参考电压。当电压Vc低于电压VREF3时，比较器192输出高电平信号OUT2。

<累积加法电路的结构例4>

另外，在累积加法电路170至172中，可以设置用来计算比较器191及比较器192的输出信号的变化的计数器。作为计数器，例如可以使用具有计算比较器191、192的输出信号从低电平切换到高电平的次数的功能的电路。另外，在累积加法电路172中，上述计数器优选具有对比较器191的输出信号的计数值和比较器192的输出信号的计数值进行运算（加法、减法等）的功能。图4示出包括这种累积加法电路的库仑计的结构例。

图4是表示库仑计的结构的一个示例的电路图。如图4所示，库仑计103包括电阻器110、放大电路130、电压电流转换电路150以及累积加法电路173。

与累积加法电路170至172一样，累积加法电路（COUNT）173是具有下述功能的电路，即：生成与所输入的电流Ic相应的信号。累积加法电路173包括晶体管181、晶体管182、电容元件183、比较器191、比较器192、计数器193以及OR电路194，相当于在累积加法电路172的基础上追加计数器193及OR电路194后所得的电路。

节点N11的电压Vc被输入到比较器191及比较器192。比较器191判断节点N11的电压Vc是否超过比较器191的参考电压，比较器192判断电压Vc是否低于比较器192的参考电压。比较器191和比较器192分别将电压Vc与参考电压进行比较，并输出逻辑值“0”或“1”以作为比较结果。

另外，在累积加法电路173中使用的电压的关系为VREF3＜VREF2＜VREF1。

比较器191的非反相输入端子连接至节点N11（电容元件183的端子），反相输入端子输入电压VREF1。比较器191的输出信号（UP），在输入到非反相输入端子的电压Vc超过参考电压时为高电平（“1”），在电压Vc低于参考电压时为低电平（“0”）。

将比较器192的反相输入端子连接到节点N11（电容元件183的端子），并对非反相输入端子输入电压VREF3。比较器192在输入到反相输入端子的电压Vc低于参考电压时输出高电平（“1”）的信号DOWN，在电压Vc超过参考电压时输出低电平（“0”）的信号DOWN。

比较器191、192的输出信号（UP、DOWN）被输入到计数器193。计数器193分别计算信号UP及信号DOWN的变化，获得各计数值。信号UP、DOWN的计数值为各信号从低电平切换到高电平的次数。计数器193对信号UP、信号DOWN的计数值进行运算处理而输出信号OUT。信号OUT为n位（例如，16位）的数字信号。

信号OUT的数据例如为信号UP和信号DOWN的计数值的总和、差分等。

另外，库仑计103的输出信号不局限于从计数器193输出的信号OUT。例如，也可以将节点N11的电压Vc作为信号输出。在此情况下，采用下述结构即可，即：将放大电路连接至节点N11，从而可以从库仑计103输出放大电路的输出。

晶体管182具有控制节点N11与电压VREF2所输入的节点N12之间的连接的开关功能。因此，晶体管182可以用作为对节点N11的电压Vc进行复位的复位电路。晶体管182的导通、截止由输入其栅极的信号SET来控制。

信号SET为OR电路194的输出信号。比较器191的输出信号UP及比较器192的输出信号DOWN被输入到OR电路194。信号SET为信号UP和信号DOWN的逻辑加。因此，在信号UP和信号DOWN中的一个为高电平的情况下，晶体管182处于导通状态。当晶体管182处于导通状态时，由于节点N11与节点N12相连接，因此电压Vc为恒电压，在不考虑由晶体管182等引起的电压下降的情况下，电压Vc等于电压VREF2。

<累积加法电路；COUNT的驱动方法例>

接着，参照图5所示的库仑计103的时序图对累积加法电路173的驱动方法进行说明。图5示出信号CON、节点N11的电压Vc、OR电路194、比较器191以及比较器192的输出信号（SET、UP、DOWN）的波形。

图5还示出部分放大的信号CON的波形。期间Tcon相当于信号CON的一个周期。期间Tcon_on相当于信号CON为高电平的期间。在期间Tcon中，期间Tcon_on是晶体管181处于导通状态并进行采样工作的采样期间。除此以外的期间是将晶体管181设为截止并进行保持工作的保持期间。

根据信号CON反复进行上述采样工作及保持工作。在期间Tcon_on中，晶体管181处于导通状态，电流Ic被输入到节点N11，从而对电容元件183充电。当将信号CON设定为低电平而使晶体管181处于截止状态时，节点N11处于电浮动状态，在电容元件183中保持电荷Qc。

当通过反复进行上述采样工作及保持工作，将与电流Ic相应的电荷提供给节点N11时，如图5所示，电压Vc上升。另外，当电压Vc超过电压VREF1时，比较器191的输出信号UP从低电平切换到高电平。OR电路194根据比较器191的输出信号UP的变化而输出高电平信号SET。利用信号SET使晶体管182导通，从而电压Vc复位成电压VREF2。

另外，在对应于电流Ic的电荷从节点N11流出的情况下，如图5所示，电压Vc下降。于是，当电压Vc低于电压VREF3时，比较器192的输出信号DOWN从低电平切换到高电平。OR电路194根据比较器192的输出信号DOWN的变化而输出高电平信号SET。利用信号SET使晶体管182导通，从而电压Vc复位成电压VREF2。

此外，计数器193计算高电平信号UP、DOWN所输入的次数。由此，累积加法电路173具有对电容元件183中所充的电荷Qc进行累积加法的运算功能，并具有将该运算结果作为对应于电压Vc的信号OUT输出的功能。由此，根据信号OUT能够测量流过电阻器110的电荷量Qs。

例如，也可以将库仑计103用于电池10的电力管理装置。在这种电力管理装置中，通过检测输出信号OUT，能够监测电池10的充电状态。利用输出信号OUT的值，可以对电池10的充电的开始、停止进行控制。

下面，参照图6对放大电路130及V-I转换电路150的更详细的结构进行说明。图6是表示库仑计100的结构例的电路图。

另外，图6所示的累积加法电路170（ADD）还设置有运算放大器184。由运算放大器184构成电压跟随器，电压VREF3经由该电压跟随器电路供应到节点N12。

<放大电路；INT-AMP的结构例>

在图6的示例中还设置有作为放大电路130的仪表放大器。放大电路130（INT-AMP）包括电阻器131至134、运算放大器135以及自稳零放大器140。运算放大器135构成电压跟随器。

电阻器131、电阻器110及电阻器132是串联连接着的。自稳零放大器140具有下述功能，即：对这些串联连接的电阻器的两端的电压进行放大，并输出放大后的电压Va。自稳零放大器140的非反相输入端子通过电阻器133连接到由运算放大器135构成的电压跟随器，自稳零放大器140的输出端子通过电阻器134连接至其自身的反相输入端子。

关于自稳零放大器140的更详细的结构将在实施方式2进行说明。由于自稳零放大器140为偏移电压值小且温度漂移小的放大电路，因此非常适用于作为电阻器110的两端的较小电位差的放大单元。

<V-I转换电路；VI-CONV的结构例>

V-I转换电路150（VI-CONV）包括将电压Va转换为电流Ie的电路以及生成恒电流Icom的电路。V-I转换电路150向累积加法电路170输出电流Ic=Ie-Icom。

V-I转换电路150包括运算放大器151、晶体管152至154、电阻器155以及电流源电路160。电流源电路160是具有生成电流Icom的功能的电路。电阻器155为决定电流Ie及Icom的值的电阻器。这里，电流源电路160所生成的电流满足Icom＝VREF2/Rcom1的关系。

另外，包含有运算放大器151、晶体管152至154及电阻器155的电路单元具有电流源电路的功能，还具有将电压Va转换为电流Ie的功能。在晶体管152的源极-漏极之间流过与输入到晶体管152的栅极的电压Va相应的电流Ie。运算放大器151的输出电压被输入到晶体管152的栅极。运算放大器151以使其反相输入端子的电压等于非反相输入端子的电压Va的方式进行工作，因此电流Ie=Va/Rcom1。晶体管153及晶体管154构成电流镜，利用该电流镜，由晶体管152生成的电流Ie从V-I转换电路150输出。

另外，生成库仑计100所使用的电压（例如，VREF1、VREF2、VREF3）的电压生成电路也可以设置在库仑计100的内部。

[电流Ic的计算]

下面，参照算式对将放大电路130的输出电压Va转换为电流Ic的V-I转换电路150的功能进行说明。

[算式2]

Va = VREF 2 + \frac{Ra 2}{Ra 1} \times Vs \cdot \cdot \cdot (b 1)

Ic = Ie - Icom \cdot \cdot \cdot (b 2)

= \frac{VREF 2 + \frac{Ra 2}{Ra 1} \times Vs}{Rcom 1} - \frac{VREF 2}{Rcom 1} \cdot \cdot \cdot (b 3)

= \frac{1}{Rcom 1} \times \frac{Ra 2}{Ra 1} \times Vs \cdot \cdot \cdot (b 4)

首先，求出放大电路130的输出电压Va。在电阻器131和电阻器132的电阻值等于Ra1，且电阻器133和电阻器134的电阻值等于Ra2的情况下，电压Va由算式（b1）表示。如算式（b1）所示，电压Va为与电压Vs成正比的电压。

如算式（b2）所示，累积加法电路170的输出电流Ic为电流Ie与电流Icom的差。根据Ie=Va/Rcom1、Icom=VREF2/Rcom1，可以获得算式（b3）、（b4）。由于电流Ic为与电压Vs成正比的电流，因此算式（b4）表示在V-I转换电路150中电压Va被转换成电流Ic。

<电荷量Qs的计算>

下面，参照算式对可以利用库仑计100来测量流过电阻器110的电荷量Qs进行说明。

如算式（c1）所示，通过用时间对电流Is进行积分而得到电荷量Qs。当假设在电荷量Qs的测量期间中电流Is为恒定时，可以利用算式（c2）近似求出电荷量Qs。

[算式3]

N：采样次数

Qs = {&Integral;}_{0}^{T} Is  dt \cdot \cdot \cdot (c 1)

= N \times Is \times Tcon \cdot \cdot \cdot (c 2)

另外，通过将算式（b4）代入算式（a3）的右项的Ic，电压Vc可以由算式（d1）表示。根据算式（d1）可以导出算式（d2）、算式（d3）。

[算式4]

Vc = \frac{N \times {\frac{1}{Rcom 1} \times \frac{Ra 2}{Ra 1} \times (Rs \times Is)} \times Tcon_on}{Cc} + VREF 3 \cdot \cdot \cdot (d 1)

= \frac{Ra 2 \times Rs}{Cc \times Rcom 1 \times Ra 1} \times (N \times Is \times Tcon_on) \times \frac{Tcon_on}{Tcon} + VREF 3 \cdot \cdot \cdot (d 2)

= \frac{Ra 2 \times Rs}{Cc \times Rcom 1 \times Ra 1} \times Qs \times D + VREF 3 (D = \frac{Tcon_on}{Tcon}) \cdot \cdot \cdot (d 3)

再者，根据算式（d3），电荷量Qs可由下述算式（d4）来表示。

[算式5]

Qs = (Vc - VREF 3) \times \frac{Cc \times Rcom 1 \times Ra 1}{D \times Ra 2 \times Rs}

因此，如算式（d4）所示，通过检测电压Vc，可以获得关于流过电阻器110的电荷的总和Qs的数据。换言之，根据库仑计100的输出OUT可以获得关于电荷量Qs的数据。下面，示出根据算式（d4）算出的电荷量Qs的一个示例。

[计算条件：库仑计100的规格]

电阻值：Ra1＝100kΩ，Ra2＝1MΩ

电容值：Cc＝1nF

采样次数：N＝200次

时间：Tcon＝60秒，Tcon_on＝10微秒

电压值：Vc＝1.15V，VREF3＝0.25V

[计算结果]

Qs≒3.37安培小时（1安培小时＝3600库仑）

另外，在此，虽然参照图6对包括累积加法电路170的库仑计100进行了说明，但是包括其他的累积加法电路的库仑计也与之相同。图7示出包括累积加法电路173的库仑计103的结构例。库仑计103与库仑计100同样地进行工作。另外，生成内部所使用的电压（例如，VREF1、VREF2、VREF3）的电压生成电路也可以设置于库仑计103的内部。

本实施方式可以与其他实施方式适当地组合而实施。

实施方式2

参照图8至图13对作为半导体装置的一个示例的库仑计进行说明。在本实施方式中，对在IC芯片上集成有一部分电路的库仑计进行说明。

《库仑计的结构例2》

图8是表示库仑计的结构例的电路图。如图8所示，库仑计200与库仑计100一样，包括放大电路230、V-I转换电路250、累积加法电路270，库仑计200还包括电压生成电路220。测量对象的电池10连接在高电位用端子211和低电位用端子212之间。库仑计200与库仑计100一样，具有根据电阻器210的两端所产生的电压Vs来测量流过电阻器210的电荷量Qs的功能。

用虚线表示的电路单元示出集成在IC芯片201上的电路。IC芯片201设置有多个端子213。另外，为了方便起见，在图8中，仅对电源电压VSS用端子标注标号213。

<电压生成电路的结构例>

电压生成电路220是具有生成IC芯片201的内部电路所使用的电压VREF1、VREF2及VREF3的功能的电路。电压生成电路220包括运算放大器221以及与运算放大器221的输出相连接的分压电路。该分压电路包括串联连接的电阻器222至225。

从外部经由端子213将电压VREF提供给运算放大器221。电压VREF1相当于运算放大器221的输出电压。另外，分压电路输出电压VREF2、VREF3。在此，满足VREF1＞VREF2＞VREF3的关系。

<放大电路；INT-AMP的结构例>

图9是表示放大电路230（INT-AMP）的结构例的电路图。

与图6所示的放大电路130的相同之处在于，放大电路230包括电阻器231至234、运算放大器235及自稳零放大器240。放大电路230还包括复用器236。复用器236具有根据信号XCON的控制，输出运算放大器235的输出信号（VREF2_O）或者自稳零放大器240的输出信号（AZA_OUT）的功能。

自稳零放大器240包括运算放大器241（Aa）、运算放大器242（Ab）、晶体管243至246、反相器247、电容元件248以及电容元件249。运算放大器241是用于放大电压Vs的主放大器。运算放大器242是对运算放大器241的偏移电压进行调零的放大器（指零放大器，nulling amplifier或者null amplifier）。晶体管243至246用作为根据信号NCLK控制导通、截止的开关。

信号NCLK为具有高电平和低电平的两个相位的时钟信号，自稳零放大器240的工作分为两个模式。第一模式为信号NCLK是高电平的期间，利用运算放大器242对运算放大器242本身的偏移电压进行调零。第二模式为信号NCLK是低电平的期间，利用调零后的运算放大器242将运算放大器241的偏移电压校正为零。

若输入高电平的信号NCLK，则晶体管243和晶体管244导通，晶体管245和晶体管246处于截止状态。运算放大器242的两个输入端子短路，根据运算放大器242的输出电压来测量其自身的偏移电压。运算放大器242的输出电压保持在电容元件248中。将电容元件248所保持的电压输入运算放大器242的调零用电源输入端子NA，由此将运算放大器242的偏移电压校正为零。

另外，在利用电容元件249所保持的电压来校正运算放大器241的偏移电压的状态下，运算放大器241对输入端子之间的电压（（Vin+）-（Vin-））进行放大，并输出放大后的电压。

在信号NCLK为低电平的期间获得用于将运算放大器241的偏移电压校正为零的电压，并将该电压储存在电容元件249中。

若输入低电平的信号NCLK，则晶体管245和晶体管246导通，晶体管243和晶体管244截止。在通过电容元件248施加调零用电压的状态下，运算放大器242对输入端子之间的电压进行放大，并将其输出到电容元件249的端子及运算放大器241的电源端子。运算放大器242的输出电压为用于将运算放大器241的偏移电压校正为零的电压，该电压保持在电容元件249中。

如上所述，通过根据信号NCLK反复进行电容元件248和电容元件249的充电和放电，可以将运算放大器241的偏移电压校正为零。

将自稳零放大器240的输出信号AZA_OUT输入到复用器236（图9）。复用器236在信号XCON为高电平的情况下输出信号（AZA_OUT），而在信号XCON为低电平的情况下输出信号VREF2_O。

<V-I转换电路；VI-CONV的结构例>

图10是表示V-I转换电路250（VI-CONV）的结构例的电路图。V-I转换电路250具有将输入电压Va转换为电流Ic的功能，与V-I转换电路150一样，包括将电压Va转换为电流Ie的电路以及生成恒电流Icom的电路。

V-I转换电路250与V-I转换电路150一样，包括运算放大器251、晶体管252至254、电阻器255以及电流源电路260。在由运算放大器251、晶体管252至254以及电阻器255构成的电路单元中，电压Va被转换成电流Ie。

电流源电路260是具有生成电流Icom的功能的电路。电流源电路260包括电阻器256、电容元件257、运算放大器262、晶体管263至晶体管269。

在电流源电路260中，由电阻器256、运算放大器262以及晶体管263至267构成的电路单元用作为生成恒电流Icom的电流源电路。晶体管264和晶体管265构成一个电流镜，晶体管266和晶体管267构成另一个电流镜。

附图标记261所表示的电路单元具有校正流过与V-I转换电路250的输出（VIout）相连接的布线258的电流的功能，具有校正V-I转换电路250的偏移电流的功能。下面，将电路单元261称为电流校正电路261。电阻器256是决定电流Icom以及V-I转换电路250的偏移电流的电阻器。在此，通过将电阻值设定为Rcom2＞Rcom1，来增大电流源电路260的偏移电流，从而对电流源电路260的输出电流进行调零。

电流校正电路261的晶体管268及晶体管269连接至布线258。晶体管268与构成电流源电路260的电流镜的晶体管266并联连接，晶体管268的栅极连接至电容元件257的端子（NC）。晶体管269用作为控制电容元件257的端子（NC）与布线258之间的连接的开关。晶体管269的导通、截止由信号NCON来控制。

晶体管269以及电容元件257用作为采样保持电路。在由晶体管269构成的开关处于导通状态的期间中，获得偏移电流校正用电压Vcn。经由晶体管269将电流提供给电容元件257，从而对电容元件257充电。通过使晶体管269截止，可以将电压Vcn保持在电容元件257中。

在晶体管268的源极-漏极之间流过与电容元件257所保持的电压Vcn相应的电流Icn。利用电流Icn对流过布线258的电流Ic进行校正。这就是电流校正电路261对V-I转换电路250的偏移电流进行调零的功能。V-I转换电路250的输出误差为电荷量Qs的测量误差，因此利用电流校正电路261可以抑制V-I转换电路250的输出误差，由此可以提高库仑计200的测量精度。

<累积加法电路的结构例>

图11是表示累积加法电路270（ADD）的结构例的电路图。

累积加法电路270与累积加法电路170一样，具有对输入电流进行采样，将其作为电压保持，并生成与该电压相应的信号的功能。累积加法电路270与累积加法电路170一样，包括晶体管281、晶体管282、电容元件283、运算放大器284以及比较器291。累积加法电路270还包括晶体管285、运算放大器286以及运算放大器287。

晶体管285及运算放大器286具有将累积加法电路270的输入端子（节点VIout）的电压调节为节点N21（电容元件283的端子）的电压Vc的功能。晶体管285的导通、截止由信号PRE来控制。如下文所述，在对电流Ie-Icom进行采样工作之前，调节该节点VIout的电压，因此晶体管285及运算放大器286可以用作为预充电电路。

运算放大器287构成电压跟随器，节点N21的电压Vc通过该电压跟随器作为信号MONI输出到库仑计200的外部。

晶体管281和/或晶体管282与累积加法电路171（图3A）的晶体管181、182一样，也优选采用使用氧化物半导体的晶体管。

另外，放大电路230及V-I转换电路250也可以采用氧化物半导体晶体管。在放大电路230中，例如，晶体管245和/或晶体管246可以采用氧化物半导体晶体管。另外，在V-I转换电路250中，例如，晶体管269可以采用氧化物半导体晶体管。

另外，在累积加法电路270中，也可以设置如图3A和图3B所示的比较器292。

<库仑计的驱动方法例1>

参照图12和图13的时序图对图8所示的库仑计200的驱动方法的一个示例进行说明。图12示出累积加法电路270的输入信号（SET、CON）及输出信号（MONI、OUT）。图13示出累积加法电路270的输入信号（SET、CON、PRE）、V-I转换电路250的输入信号（NCON）以及放大电路230的输入信号（XCON）。

如图12所示，与累积加法电路170一样，对累积加法电路270进行驱动。首先，根据信号SET将节点N21的电压复位成电压VREF3。在信号CON为高电平的期间，电流Ie-Icom流过节点N21，从而对电容元件283充电。与电流Ie-Icom相应的电荷保持在电容元件283中。当节点N21的电压Vc超过电压VREF1时，信号OUT从低电平切换到高电平。

如图13所示，在电压Vc的保持期间中，进行校正V-I转换电路250的偏移电流的工作（调零工作）及调节节点VIout（累积加法电路270的输入端子）的电压的预充电工作。下面，参照图13对期间Tcon的库仑计200的工作进行说明。

用于控制复用器236的信号XCON为高电平的期间包括信号NCON为高电平的期间Toffset。在期间Toffset中，电压VREF2被输入到V-I转换电路250，因此根据上述算式（b3），Ie-Icom=0。然而，由于电流源电路260的电阻器256的影响，使得Ic不会成为零。在期间Toffset中流过布线258的电流为偏移电流。在期间Toffset中，将晶体管269设为导通，利用上述偏移电流对电容元件257充电，由此获得用来校正V-I转换电路250的偏移电流的电压Vcn。

接着，将信号NCON设定为低电平，并将用于控制复用器236的信号XCON设定为低电平。XCON为低电平的期间包括累积加法电路270的输入信号PRE为高电平的期间Tpre。在期间Tpre中，累积加法电路270的输入端子（节点VIout）通过晶体管285连接到运算放大器286的输出。运算放大器286具有电压跟随器的功能，因此在期间Tpre中，节点VIout的电压被设定为节点N21的电压Vc。

期间Tpre结束之后，输入信号CON变成高电平，在累积加法电路270中对电流Ie-Icom进行采样。在期间Tcon_on中，由于在V-I转换电路250中，利用流过晶体管268的源极-漏极之间的电流Icn对流过布线258的电流Ic进行了校正，因此能够高精度地检测电压Vc。

上文所述的是期间Tcon中的库仑计200的工作。

图14示出实际制造的库仑计200的输出信号波形的测定结果的一个示例。图14示出如下情况下的信号波形：电压VREF1大约为1.25V，电压VREF3大约为0.25V，施加到电阻器110的电压Vs为28mV的情况。另外，当检测上述信号时，将库仑计200的信号OUT输入到微处理器，由微处理器中的计数器获得对应于信号OUT从低电平切换到高电平的期间Tout_Hi的计数值。该计数值为127。

另外，也可以使用累积加法电路171（图3A）、累积加法电路172（图3B）或累积加法电路173（图4）来代替累积加法电路270（170）。作为一个示例，图15中示出使用累积加法电路173来代替累积加法电路270（170）的库仑计的结构例。另外，为了方便起见，在图15中，仅对电源电压VSS用端子标注标号213。

《库仑计的结构例3》

图15是表示库仑计的结构例的电路图。如图15所示，库仑计203与库仑计200一样，包括放大电路230、V-I转换电路250、累积加法电路273以及电压生成电路220。

用虚线来表示的电路单元示出集成在IC芯片204上的电路。IC芯片204设置有多个端子213。

图16是表示累积加法电路273的结构例的电路图。

累积加法电路273与累积加法电路173一样，具有对输入电流进行采样，将其作为电压保持，并生成与该电压相应的n位的数字信号的功能。累积加法电路273与累积加法电路173一样，包括晶体管281、晶体管282、电容元件283、运算放大器284、比较器291、292以及计数器293。累积加法电路273还包括晶体管285、运算放大器286以及运算放大器287。

晶体管285及运算放大器286具有将累积加法电路273的输入端子（节点VIout）的电位调节为节点N21（电容元件283的端子）的电压Vc的功能。晶体管285的导通、截止由信号PRE来控制。如下文所述，在对电流Ie-Icom（＝Ic）进行采样工作之前，调节该节点VIout的电压，因此晶体管285及运算放大器286可以用作为预充电电路。

运算放大器287构成电压跟随器，节点N21的电压Vc通过该电压跟随器作为信号MONI输出到库仑计203的外部。

<库仑计的驱动方法例2>

参照图5和图17的时序图对库仑计203的驱动方法的一个示例进行说明。图5所示的电压Vc对应于信号MONI。

如图5所示，与累积加法电路173一样，对累积加法电路273进行驱动。根据信号CON对电流Ie-Icom进行采样，并将采样结果作为电荷Qc保持在电容元件283中。节点N21的电压Vc根据电容元件283所保持的电荷Qc而发生变化。

当节点N21的电压Vc超过电压VREF1时，比较器291输出高电平（逻辑值“1”）的信号UP。当电压Vc低于电压VREF3时，比较器292输出高电平（逻辑值“1”）的信号DOWN。计数器293计算信号UP及信号DOWN的变化。例如，将信号UP的计数值和信号DOWN的计数值的总和作为信号OUT输出。另外，信号OUT可以设为例如16位的数字信号。

如图17所示，在电压Vc的保持期间，进行校正V-I转换电路250的偏移电流的工作（调零工作）及调节节点VIout（累积加法电路273的输入端子）的电位的预充电工作。下面，参照图17对期间Tcon的库仑计203的工作进行说明。

用来控制复用器236的信号XCON为高电平的期间包括V-I转换电路250的输入信号NCON为高电平的期间Toffset。在期间Toffset中，电压VREF2被输入到V-I转换电路250，因此根据上述算式（b3），Ie-Icom=0。然而，由于电流源电路260的电阻器256的影响，使得Ic不会成为零。在期间Toffset中，流过布线258的电流为偏移电流。在期间Toffset中，将晶体管269设为导通，利用上述偏移电流对电容元件257充电，由此获得用来校正V-I转换电路250的偏移电流的电压Vcn。

接着，将信号NCON设定为低电平，并将用来控制复用器236的信号XCON设定为低电平。信号XCON为低电平的期间包括累积加法电路273的输入信号PRE为高电平的期间Tpre。在期间Tpre中，累积加法电路273的输入端子（节点VIout）通过晶体管285连接到运算放大器286的输出。运算放大器286具有电压跟随器的功能，因此在期间Tpre中，节点VIout的电压被设定为节点N21的电压Vc。

期间Tpre结束之后，输入信号CON变成高电平，在累积加法电路273中对电流Ie-Icom进行采样。在期间Tcon_on中，由于在V-I转换电路250中，利用流过晶体管268的源极-漏极间的电流Icn对流过布线258的电流Ic进行了校正，因此能够高精度地检测电压Vc。

上文所述的是期间Tcon中的库仑计203的工作。

本实施方式可以与其他实施方式适当地组合而实施。

实施方式3

在本实施方式中，作为半导体装置的一个示例，对具备控制单元的蓄电装置进行说明。

<蓄电装置的结构例>

图18是表示蓄电装置的结构例的电路图。蓄电装置300包括蓄电体301、管理装置310。图18示出对蓄电体301进行充电的状态，电源302是用于对蓄电体301进行充电的电源。

作为蓄电体301（BAT），例如可以使用：锂离子二次电池、铅蓄电池、锂离子聚合物二次电池、镍氢蓄电池、镍镉蓄电池、镍铁蓄电池、镍锌蓄电池以及氧化银锌蓄电池等二次电池；氧化还原液流电池、锌氯电池以及锌溴电池等液流型二次电池；铝空气电池、锌空气电池、铁空气电池等机械充电型二次电池；钠硫电池、锂硫化铁电池等高温工作型二次电池等。另外，蓄电体301不局限于此，也可以使用例如锂离子电容器等构成蓄电体301。

管理装置310为管理蓄电体301的充电状态等的系统。管理装置310包括微处理器单元320（以下称为MPU320）、信号生成电路321、电源控制电路330以及库仑计100。

MPU320被用作管理装置310的控制装置，具有向电源控制电路330及库仑计100发送控制信号的功能等。MPU320可以向管理装置310的外部电路发送信号并接受来自管理装置310的外部电路的信号。

信号生成电路321具有生成管理装置310的内部电路所使用的信号的功能。信号生成电路321生成库仑计100所使用的信号（例如，累积加法电路170的控制信号CON）。另外，信号生成电路321可以设置在MPU320中。

电源控制电路330具有将由电源302提供的电力转换为直流电力的功能。电源控制电路330包括用来生成直流电力的转换器340以及用来控制转换器340的控制电路350。控制电路350具有开始和结束充电的功能以及设定充电电流Ich和充电电压Vch等的功能。

此处，使用直流电源作为电源302，使用降压型DC-DC转换器作为电源控制电路330。另外，使用开关调节器作为转换器340。转换器340包括具有开关功能的晶体管341、平滑电路以及分压电路。在图18的例子中，平滑电路包括整流元件342、线圈343、电阻器344以及电容元件345。分压电路包括电阻器346及电阻器347。

晶体管341的开关工作由从控制电路350输出的控制信号GS控制。另外，由控制信号GS调节转换器340的输出电压和输出电流。控制电路350例如通过改变时钟信号的占空比来生成信号GS。用来生成信号GS的时钟信号可以在控制电路350的内部电路中或者在信号生成电路321中生成。另外，该时钟信号也可以在蓄电装置300的外部电路中生成。

电阻器344是用来检测转换器340的输出电流Ich的电阻器。控制电路350根据信号SENSE1及信号SENSE2检测电阻器344的两端的电位差。根据该检测出的电位差能够获得流过电阻器344的电流。另外，包含有电阻器346和电阻器347的分压电路的输出信号FB为用来检测转换器340的输出电压Vch的信号。信号FB被输入到控制电路350。

控制电路350根据信号（SENSE1、SENSE2、FB）生成信号GS。

在库仑计100中，如上所述，根据产生在电阻器110的两端的电压Vs生成信号OUT。信号OUT被输入到MPU320。MPU320根据信号OUT生成电源控制电路330的控制信号并将其输入到控制电路350。控制电路350根据该控制信号输出信号GS。例如，MPU320在被输入高电平（逻辑值1）的信号OUT的情况下生成用来停止蓄电体301的充电的指令信号。该指令信号输入控制电路350后，控制电路350根据信号GS将晶体管341设为截止状态。

另外，MPU320生成使电源控制电路330开始蓄电体301的充电的指令。以来自管理装置310的外部的信号或在MPU320的内部电路中生成的信号为触发，向控制电路350输出用来开始充电的指令信号。控制电路350根据该指令信号将信号GS输入到转换器340。

实施方式4

在本实施方式中，对用于控制蓄电装置等的半导体装置的MPU进行说明。

<MPU的结构例>

图19是表示MPU700的结构的一个示例的方框图。MPU700例如可以用于图18的蓄电装置300的MPU320。

MPU700包括处理器710、总线桥711、存储器712、存储器接口713、控制器720、中断控制器721、I/O接口（输入输出接口）722及电源门单元730。

MPU700还包括晶体振荡器电路741、定时器电路745、I/O接口746、I/O端口750、比较器751、I/O接口752、总线761、总线762、总线763及数据总线764。并且，MPU700至少包括连接端子770至连接端子776以作为与外部装置之间的连接部。另外，各连接端子770至连接端子776表示由一个端子或多个端子构成的端子组。另外，具有晶体振荡器743的振荡单元742通过连接端子772及连接端子773与MPU700相连接。

处理器710具有寄存器785，通过总线桥711与总线761至总线763，以及数据总线764相连接。

存储器712是可用作处理器710的主存储器的存储装置，例如使用RAM（Random Access Memory：随机存取存储器）。存储器712是储存由处理器710执行的指令、为了执行指令所需要的数据以及被处理器710处理的数据的装置。根据由处理器710处理的指令，向存储器712写入数据、或从存储器712读出数据。

在MPU700中，在低功耗模式时停止给存储器712的电力供应。因此，存储器712优选由在没有电源供给的情况下也能够保持数据的存储器构成。

存储器接口713是与外部存储装置进行输入输出的接口。根据由处理器710处理的指令，通过存储器接口713对与连接端子776相连接的外部存储装置写入数据以及从该外部存储装置读出数据。

时钟生成电路715是生成处理器710所使用的时钟信号MCLK（以下，简称为“MCLK”）的电路，并具有RC振荡器等。MCLK也被输出到控制器720及中断控制器721。

控制器720是控制MPU700的电路，例如可以进行MPU700的电源控制、时钟生成电路715以及晶体振荡电路741的控制等。

连接端子770是外部中断信号输入用端子，不可屏蔽中断信号NMI通过连接端子770输入到控制器720。当不可屏蔽中断信号NMI被输入到控制器720时，控制器720立刻将不可屏蔽中断信号NMI输出到处理器710，使处理器710执行中断处理。

另外，中断信号INT通过连接端子770输入到中断控制器721。来自外围电路的中断信号（T0IRQ、P0IRQ、C0IRQ）也不经过总线（761至764）输入到中断控制器721。

中断控制器721具有判断中断请求的优先次序的功能。当中断控制器721检测出中断信号时，中断控制器721判定该中断请求是否有效。如果是有效的中断请求，则中断控制器721将中断信号IRQ输出到控制器720。

另外，中断控制器721通过I/O接口722与总线761及数据总线764相连接。

当中断信号INT输入到控制器720时，控制器720将中断信号INT输出到处理器710，从而使处理器710执行中断处理。

此外，中断信号T0IRQ有时不通过中断控制器721直接输入到控制器720。当中断信号T0IRQ输入到控制器720时，控制器720将不可屏蔽中断信号NMI输出到处理器710，从而使处理器710执行中断处理。

控制器720的寄存器780设置在控制器720中，中断控制器721的寄存器786设置在I/O接口722中。

下面，对MPU700所具有的外围电路进行说明。MPU700包括定时器电路745、I/O端口750及比较器751以作为外围电路。这些外围电路只是一个例子，可以根据使用MPU700的电器设备来设置所需要的电路。

定时器电路745具有可以使用从时钟生成电路740输出的时钟信号TCLK（以下简称为“TCLK”）来测量时间的功能。另外，定时器电路745每隔规定的时间间隔将中断信号T0IRQ输出到控制器720及中断控制器721。定时器电路745通过I/O接口746与总线761及数据总线764相连接。

TCLK是具有比MCLK低的频率的时钟信号。例如，将MCLK的频率设定为几MHz左右（例如，8MHz），将TCLK设定为几十kHz左右（例如，32kHz）。时钟生成电路740包括内置在MPU700中的晶体振荡电路741和连接于连接端子772及连接端子773的振荡单元742。使用石英晶体振荡器743来作为振荡单元742的振荡器。另外，通过使用CR振荡器等构成时钟生成电路740，可以将时钟生成电路740的所有模块内置于MPU700中。

I/O端口750是用来与通过连接端子774连接的外部设备之间输入及输出数据的接口，并是数字信号的输入输出接口。例如，库仑计（100、200）的输出信号OUT经由连接端子774输出到I/O端口750。例如，I/O端口750根据所输入的信号OUT将中断信号P0IRQ输出到中断控制器721。

比较器751例如可以将从连接端子775输入的模拟信号的电位（或电流）与参考信号的电位（或电流）的大小进行比较，从而可以产生值为0或1的数字信号。并且，比较器751可以根据该数字信号的值生成中断信号C0IRQ。中断信号C0IRQ输出到中断控制器721。

I/O端口750及比较器751通过共同使用的I/O接口752与总线761及数据总线764相连接。此处，由于存有在可以共用I/O端口750、比较器751各自的I/O接口的电路，因此使用一个I/O接口752来构成，但是也可以分开设置I/O端口750、比较器751的I/O接口。

此外，外围电路的寄存器设置在对应的输入输出接口中。定时器电路745的寄存器787设置在I/O接口746中，I/O端口750的寄存器783及比较器751的寄存器784分别设置在I/O接口752中。

MPU700包括用来停止对内部电路供应电力的电源门单元730。通过使用电源门单元730只对工作所需电路供应电力，从而可以降低MPU700整体的功耗。

如图19所示，MPU700中用虚线圈出的单元701至704的电路通过电源门单元730与连接端子771相连接。

在本实施方式中，单元701包括定时器电路745及I/O接口746，单元702包括I/O端口750、比较器751及I/O接口752，单元703包括中断控制器721及I/O接口722，单元704包括处理器710、存储器712、总线桥711及存储器接口713。

电源门单元730由控制器720控制。电源门单元730包括用来停止对单元701至704供应电源电压的开关731及开关732。作为此时的电源电压，例如可以使用蓄电体301的电源电压等。

开关731及开关732的导通/截止由控制器720控制。具体而言，控制器720根据处理器710的要求输出使电源门单元730所包括的开关的一部分或全部变为截止状态的信号（电力供应的停止）。此外，控制器720以不可屏蔽中断信号NMI或来自定时器电路745的中断信号T0IRQ为触发信号，输出使电源门单元730所包括的开关变为导通状态的信号（电力供应的开始）。

注意，虽然在图19中示出将设置有两个开关（开关731及开关732）的电路单元作为电源门单元730，但是不局限于此，在电源门单元730中设置切断电源所需数量的开关即可。

另外，在本实施方式中设置有开关731，使得能够独立地控制对单元701的电力供应，以及设置有开关732，使得能够独立地控制对单元702至单元704的电力供应，但是不局限于这种电力供应路径。例如，也可以设置与开关732不同的开关来独立地控制存储器712的电力供应。另外，也可以对一个电路设置多个开关。

另外，不通过电源门单元730而始终从连接端子771对控制器720供应电源电压。此外，为了减少噪声的影响，从与电源电压的电源电路不同的外部电源电路分别对时钟生成电路715的振荡电路及晶体振荡电路741供应电源电压。

<MPU的驱动方法例>

通过具备控制器720及电源门单元730等，可以使MPU700以三种工作模式进行工作。第一工作模式是正常工作模式，MPU700中的所有电路处于活动状态。此处，将第一工作模式称为“Active模式”。

第二、及第三工作模式是低功耗模式，即，一部分的电路处于活动状态的模式。在第二工作模式中，控制器720、定时器电路745及其相关电路（晶体振荡电路741及I/O接口746）处于活动状态。在第三工作模式中，只有控制器720处于活动状态。此处，将第二工作模式称为“Noff1模式”，将第三工作模式称为“Noff2模式”。在Noff1模式中控制器720和外围电路的一部分（定时工作所需的电路）工作，在Noff2模式中只有控制器720工作。

此外，与工作模式无关，对时钟生成电路715的振荡器及晶体振荡电路741始终提供电源。通过从控制器720或外部输入的使能信号（enable signal）来停止时钟生成电路715及晶体振荡电路741的振荡，从而使时钟生成电路715及晶体振荡电路741处于非活动状态。

另外，由于在Noff1、Noff2模式下电源门单元730停止电力供应，所以I/O端口750及I/O接口752成为非活动状态，但是为了使连接于连接端子774的外部设备正常地工作，对I/O端口750及I/O接口752的一部分供应电力。具体而言，对I/O端口750的输出缓冲器及I/O端口750用的寄存器783进行供电。

另外，在本说明书中，所谓电路处于非活动状态是指，除了电力供应被切断而使电路停止的状态之外，还包括在Active模式（正常工作模式）下主要功能停止的状态或比Active模式功耗更低的工作状态。

例如，以下示出将具有这种工作模式的MPU700用作图18的蓄电装置300的MPU320时的蓄电装置的工作方法。当使用者强制结束蓄电体301的充电时，控制器720接受该强制结束的指令。控制器720以该指令的接受为触发条件，向处理器710输出中断信号INT，从而使处理器710执行中断处理。例如，处理器710生成用来使控制电路350中的信号GS的振荡停止的指令信号，并经由I/O端口750将该信号输出到控制电路350。另外，处理器710向电源门单元730输出将MPU320转移到低功耗模式的请求。

下面，参照图20A和图20B对可用于MPU700的寄存器进行说明。图20A和20B是表示寄存器的结构例的电路图。

<寄存器的结构例1>

如图20A所示，寄存器611包括存储电路651、存储电路652和选择器653。

复位信号RST、时钟信号CLK以及数据信号D被输入到存储电路651。存储电路651具有下述功能，即：可以根据时钟信号CLK保持所输入的数据信号D的数据，并将其作为数据信号Q输出。作为存储电路651，例如可以构成例如缓冲寄存器、通用寄存器等寄存器。或者，作为存储电路651，也可以设置由SRAM（StaticRandom Access Memory：静态随机存取存储器）等构成的高速缓冲存储器。这些寄存器和高速缓冲存储器可以将数据保存于存储电路652中。

写入控制信号WE、读出控制信号RD以及数据信号被输入到存储电路652。存储电路652具有下述功能，即：可以根据写入控制信号WE储存所输入的数据信号的数据，并且根据读出控制信号RD将所储存的数据作为数据信号输出。

选择器653根据读出控制信号RD对数据信号D或从存储电路652输出的数据信号进行选择，并将其输入到存储电路651。

在存储电路652中设置有晶体管631及电容元件632。

晶体管631为n沟道晶体管，具有作为选择晶体管的功能。晶体管631的源极和漏极中的一个连接到存储电路651的输出端子。另外，电源电压被供应到晶体管631的背栅。晶体管631具有根据写入控制信号WE控制从存储电路651输出的数据信号的保持的功能。

与库仑计100的晶体管181、晶体管182（参照图1）一样，作为晶体管631可以使用关态电流小的晶体管（例如氧化物半导体晶体管）。

电容元件632的一对电极中的一个连接到晶体管631的源极和漏极中的另一个，低电源电压VSS被供应到一对电极中的另一个。电容元件632具有可以基于所储存的数据信号的数据对电荷进行保持的功能。由于晶体管631的关态电流非常小，因此即使在停止电源电压的供应的情况下，也可以保持电容元件632的电荷，从而保持数据。

晶体管633为p沟道晶体管。高电源电压VDD被供应到晶体管633的源极和漏极中的一个，读出控制信号RD被输入到晶体管633的栅极。

晶体管634为n沟道晶体管。晶体管634的源极和漏极中的一个连接到晶体管633的源极和漏极中的另一个，读出控制信号RD被输入到晶体管634的栅极。

晶体管635为n沟道晶体管。晶体管635的源极和漏极中的一个连接到晶体管634的源极和漏极中的另一个，低电源电压VSS被供应到晶体管635的源极和漏极中的另一个。

反相器636的输入端子连接到晶体管633的源极和漏极中的另一个。此外，反相器636的输出端子连接到选择器653的输入端子。

电容元件637的一对电极中的一个连接到反相器636的输入端子，低电源电压VSS被供应到一对电极中的另一个。电容元件632具有可以基于输入到反相器636的数据信号的数据对电荷进行保持的功能。

另外，存储电路652的结构不局限于上述结构。例如，可以使用相变存储器（也称为PRAM（Phase-change RAM）或PCM（Phase Change Memory））、阻变式存储器（也称为ReRAM（Resistance RAM））、磁阻随机存取存储器（也称为MRAM（Magnetoresistive RAM））等构成存储电路652。例如，作为MRAM可以使用利用磁隧道结元件（也称为MTJ（Magnetic Tunnel Junction）元件）的MRAM。

接着，对寄存器611的驱动方法的一个示例进行说明。

首先，在正常工作期间中，作为电力的电源电压、复位信号RST以及时钟信号CLK被供应到寄存器。此时，选择器653向存储电路651输出数据信号D的数据。存储电路651根据时钟信号CLK保持所输入的数据信号D的数据。此时，根据读出控制信号RD，晶体管633成为导通状态，晶体管634成为截止状态。

接着，在即将停止供应电源电压之前的备份期间中，根据写入控制信号WE的脉冲，晶体管631成为导通状态，从而在存储电路652中储存数据信号的数据，然后晶体管631成为截止状态。此后停止对寄存器供应时钟信号CLK，然后停止对寄存器供应复位信号RST。另外，当晶体管631处于导通状态时，也可以对晶体管631的背栅供应正电源电压。此时，根据读出控制信号RD，晶体管633成为导通状态，晶体管634处于截止状态。

接着，在电源停止期间中，停止对寄存器供应电源电压。此时，由于存储电路652中的晶体管631的关态电流较小，因此所存储的数据被保持。另外，也可以通过提供接地电位GND代替高电源电压VDD，来视为停止电源电压的供应。另外，当晶体管631处于截止状态时，也可以对晶体管631的背栅供应负电源电压来维持晶体管631的截止状态。

接着，在即将进行正常工作期间之前的恢复期间中，再次开始对寄存器供应电源电压，然后再次开始供应时钟信号CLK，并且在此之后再次开始供应复位信号RST。此时，对提供时钟信号CLK的布线施加高电源电压VDD，然后再次开始供应时钟信号CLK。并且，根据读出控制信号RD的脉冲，晶体管633成为截止状态，晶体管634成为导通状态，储存在存储电路652中的数据信号被输出到选择器653。选择器653根据读出控制信号RD的脉冲向存储电路651输出上述数据信号。由此，可以将存储电路651恢复到即将停止电源之前的状态。

然后，在正常工作期间中，再次进行存储电路651的正常工作。

<寄存器的结构例2>

另外，寄存器不局限于图20A所示的结构。例如，也可以使用图20B所示的寄存器612。寄存器612与寄存器611的不同点在于，寄存器612没有设置晶体管633、晶体管634、反相器636及电容元件637，而设置有选择器654。关于与图20A所示的寄存器611相同的部分，适当地引用图20A所示的寄存器611的说明。

晶体管635的源极和漏极中的一个连接到选择器653的输入端子。另外，选择器654根据写入控制信号WE2，对作为数据的低电源电压VSS或者从存储电路651输出的数据信号进行选择，并将该信号输入到存储电路652。

在正常工作期间中，电源电压、复位信号RST以及时钟信号CLK被供应到寄存器612。此时，选择器653向存储电路651输出数据信号D的数据。存储电路651根据时钟信号CLK对所输入的数据信号D的数据进行保持。另外，选择器654根据写入控制信号WE2向存储电路652输出低电源电压VSS。在存储电路652中，根据写入控制信号WE的脉冲，晶体管631成为导通状态，低电源电压VSS作为数据储存在存储电路652中。

在即将停止供应电源电压之前的备份期间中，根据写入控制信号WE2，利用选择器654来代替提供低电源电压VSS，使得存储电路651的输出端子与晶体管631的源极和漏极中的一个处于导通状态。并且，根据写入控制信号WE的脉冲，晶体管631成为导通状态，从而将数据信号D的数据储存在存储电路652中，然后晶体管631成为截止状态。此时，仅在数据信号D的电位与高电源电压VDD相同的情况下，存储电路652的数据才会被改写。并且，停止对寄存器612供应时钟信号CLK，然后停止对寄存器612供应复位信号RST。另外，当晶体管631处于导通状态时，也可以对晶体管631的背栅供应正电源电压。

在电源停止期间中，停止对寄存器612供应电源电压。此时，由于存储电路652中的晶体管631的关态电流较小，因此数据的值得以保持。另外，也可以通过供应接地电位GND代替高电源电压VDD，来视为停止电源电压的供应。另外，当晶体管631处于截止状态时，也可以对晶体管631的背栅供应负电源电压来维持该晶体管631的截止状态。

在即将进行正常工作期间之前的恢复期间中，再次开始对寄存器612供应电源电压，然后再次开始供应时钟信号CLK，并且在此之后再次开始供应复位信号RST。此时，对提供时钟信号CLK的布线施加高电源电压VDD，然后再次开始供应时钟信号CLK。选择器653根据读出控制信号RD的脉冲，向存储电路651输出与存储电路652所存储的数据相应的值的数据信号。由此，可以将存储电路651恢复到即将停止电源之前的状态。然后，在正常工作期间中，再次进行存储电路651的正常工作。

在寄存器612中，由于在备份期间中可以不写入低电源电压VSS的数据，因此能够实现工作高速化。

在将寄存器611或寄存器612用于图19所示的MPU700的情况下，在MPU700中，当从Active模式转移到Noff1、Noff2模式时，在停止电源之前，将寄存器784至寄存器787的存储电路651的数据写入到存储电路652，将存储电路651的数据复位成初始值，停止电源。

另外，当从Noff1或Noff2模式恢复到Active模式时，若再次开始对寄存器784至寄存器787供应电源，则首先将存储电路651的数据复位成初始值。然后，将存储电路652的数据写入到存储电路651。

因此，即使在低功耗模式下，也在寄存器784至寄存器787中保持MPU700的处理所需要的数据，所以可以迅速地将MPU700从低功耗模式恢复到Active模式。因此，能够降低MPU700的功耗。

本实施方式可以与其他实施方式适当地组合而实施。

实施方式5

下面，参照图21至图24B对可用作蓄电装置等半导体装置的存储单元的存储器进行说明。例如，可以将本实施方式的存储器用作例如MPU700中的处理器710的高速缓冲存储器、存储器712（参照图19）。

<存储器的结构例1；SRAM>

对SRAM（Static Random Access Memory：静态随机存取存储器）进行说明。图21是表示SRAM的存储单元的结构的一个示例的电路图。

由于在SRAM中数据保持在触发器中，所以与DRAM（Dynamic RandomAccess Memory：动态随机存取存储器）不同，不需要刷新工作。因此，可以抑制保持数据时的功耗。另外，SRAM在写入或保持数据时不使用电容元件，所以SRAM适用于被要求高速工作的存储器。

如图21所示，存储单元1040（SRAM-Cell）包括晶体管1041至晶体管1046。晶体管1041及晶体管1042是p沟道晶体管，晶体管1043及晶体管1044是n沟道晶体管。SRAM包括存储阵列，该存储阵列由存储单元1040配置成阵列状而成。

在存储单元1040中，通过使包括晶体管1041及晶体管1043的反相器与包括晶体管1042及晶体管1044的反相器环连接来构成触发器。

晶体管1041的栅极与晶体管1042的漏极、晶体管1043的栅极、晶体管1044的漏极以及晶体管1046的源极和漏极中的一个连接。高电源电压VDD被施加到晶体管1041的源极。晶体管1041的漏极与晶体管1042的栅极、晶体管1043的漏极以及晶体管1045的源极和漏极中的一个连接。

高电源电压VDD被施加到晶体管1042的源极。接地电位GND施加到晶体管1043的源极。接地电位GND被施加到晶体管1044的源极。晶体管1043、1044的背栅与背栅线BGL连接。晶体管1045的栅极与字线WL连接。晶体管1045的源极和漏极中的另一个与位线BLB连接。晶体管1046的栅极与字线WL连接。晶体管1046的源极和漏极中的另一个与位线BL连接。

另外，在本实施方式中，示出使用n沟道晶体管作为晶体管1045及晶体管1046的例子。但是，晶体管1045及晶体管1046不局限于n沟道晶体管，也可以使用p沟道晶体管。在这种情况下，适当地改变用来写入、保持以及读出的控制信号的电位的电平等即可。

晶体管1043及晶体管1044优选采用氧化物半导体晶体管。由此，可以尽量减少晶体管1043、1044的贯通电流。当使用氧化物半导体晶体管时，在晶体管1043、1044中设置背栅，将该背栅连接到背栅线BGL。通过采用上述结构，可以利用输入到背栅线BGL的电位，来调节晶体管1043、1044的阈值电压。

作为晶体管1041及晶体管1042，也可以采用n沟道晶体管代替p沟道晶体管。当使用n沟道晶体管作为晶体管1041及晶体管1042时，采用耗尽型晶体管即可。

作为p沟道晶体管，例如采用使用硅的晶体管即可。但是，p沟道晶体管不局限于使用硅的晶体管。另外，作为n沟道晶体管，利用后述的实施方式6所示的使用氧化物膜的晶体管即可。

下面，对存储单元1040的写入、保持以及读出进行说明。

当进行写入时，首先对位线BL及位线BLB施加对应于数据0或数据1的电位。

例如，当想要写入数据1时，对位线BL施加高电源电压VDD，对位线BLB施加接地电位GND。接着，对字线WL施加电位（VH），该电位（VH）等于或高于晶体管1045、晶体管1046的阈值电压和高电源电压VDD的总和。

接着，通过使字线WL的电位低于晶体管1045、晶体管1046的阈值电压，来保持写入到触发器中的数据1。当采用SRAM时，保持数据时流过的电流只有晶体管的泄漏电流。在此，通过使构成SRAM的晶体管中的几个采用上述关态电流小的晶体管，可以降低数据的保持所需要的待机功率。

当进行读出工作时，预先对位线BL及位线BLB施加高电源电压VDD。接着，当对字线WL施加VH时，位线BL的电位保持高电源电压VDD而不发生变化，而位线BLB通过晶体管1045及晶体管1043进行放电，从而其电位变成接地电位GND。通过利用读出放大器（未图示）放大位线BL与位线BLB之间的电位差，可以读出所保持的数据1。

另外，当想要写入数据“0”时，对位线BL施加接地电位GND且对位线BLB施加高电源电压VDD，然后对字线WL施加VH即可。接着，通过使字线WL的电位低于晶体管1045、晶体管1046的阈值电压，来保持写入到触发器中的数据0。当进行读出工作时，通过预先对位线BL及位线BLB施加高电源电压VDD，并对字线WL施加VH，使得位线BLB的电位保持高电源电压VDD而不发生变化，而位线BL通过晶体管1046及晶体管1044进行放电，从而其电位变成接地电位GND。通过利用读出放大器放大位线BL与位线BLB之间的电位差，可以读出所保持的数据值“0”。

通过使用上述存储单元1040，可以提供一种待机功率小的SRAM。这种SRAM适用于MPU700的存储器712的高速缓冲存储器、处理器710等。

如上所述，氧化物半导体晶体管具有关态电流极小的优良的电特性。对有效地利用这种氧化物半导体晶体管的电特性的两种存储器进行说明。在此，分别将这两种存储器称为“DOSRAM”、“NOSRAM”。

DOSRAM是来源于Dynamic Oxide Semiconductor Random Access Memory的名称。另外，NOSRAM是来源于Non-volatile Oxide Semiconductor Random AccessMemory的名称。在DOSRAM、NOSRAM的存储单元中，使用氧化物半导体晶体管作为存储单元的选择晶体管（作为开关元件的晶体管）。

<存储器的结构例2；DOSRAM>

图22A和图22B是表示DOSRAM的结构的一个示例的电路图。图22A示出存储单元阵列，图22B示出存储单元。图23是通过层叠多个IC芯片而构成的DOSRAM的示意分解立体图。

如图22A所示，DOSRAM的存储单元阵列1059（DOSRAM-MA）包括存储单元1050、位线1051、字线1052、电容线1053、以及读出放大器1054。

多个存储单元1050被配置为阵列状，各存储单元1050连接到位线1051和字线1052。位线1051与读出放大器1054连接。根据来自存储单元阵列1059的驱动电路的控制信号，从读出放大器1054读出位线1051的电位作为数据。

如图22B所示，存储单元1050包括晶体管1055及电容元件1056。晶体管1055的栅极与字线1052连接，其源极与位线1051连接，其漏极与电容元件1056的一个端子连接。电容元件1056的另一个端子与电容线1053连接。

由于晶体管1055的泄漏电流，保持在电容元件1056中的电压随着时间的推移而逐渐降低。当初从V0充电至V1的电压随着时间的推移降低到读出data1的临界值即VA。将该期间称为保持期间T_1。即，当使用2值存储单元时，需要在保持期间T_1的时间内进行刷新。

例如，当晶体管1055的关态电流不够小时，保持在电容元件1056中的电压的随时间的变化大，所以保持期间T_1变短。因此，需要频繁地进行刷新工作。当刷新工作的频度增加时，导致存储器的功耗的增加。

由于晶体管1055的关态电流极小，所以可以使保持期间T_1极长。换言之，由于可以减小刷新频度，因此可以减少功耗。例如，当使用关态电流为1×10^-21A至1×10^-25A的晶体管1055构成存储单元时，可以在不供应电力的状态下保持数据数日至数十年。因此，能够降低数据的保持所需要的功耗。

图23示出存储电容较大的DOSRAM的结构例。DOSRAM包括由存储单元阵列形成的多个IC芯片1060（1）至1060（n），以及由用来驱动形成各IC芯片1060的存储单元阵列的处理电路构成的IC芯片1061。图23所示的DOSRAM适用于CPU、MPU等处理器单元的主存储装置。

<存储器的结构例3；NOSRAM>

在此，作为NOSRAM的一个示例，对具有下述结构的存储器进行说明，即：将上述关态电流小的晶体管用于存储单元的选择晶体管（作为开关元件的晶体管），将使用硅材料等的晶体管用于存储单元的输出晶体管。

图24A是表示NOSRAM的存储单元的结构的一个示例的电路图，图24B是表示图24A所示的存储单元的电特性的图。

如图24A所示，存储单元1070（NOSRAM-Cell）包括晶体管1071、晶体管1072以及电容元件1073。晶体管1071使用氧化物半导体晶体管。通过使用关态电流小的晶体管作为晶体管1071，可以延长数据保持时间。另外，当读出数据时，不丢失数据，因此可以反复读出数据。

晶体管1071的栅极连接到字线1076，其源极连接到源极线1074，其漏极连接到晶体管1072的栅极以及电容元件1073的一个端子。将电容元件1073的一个端子称为节点1079。电容元件1073的另一个端子连接到电容线1078。晶体管1072的源极连接到源极线1075，其漏极连接到漏极线1077。

存储单元1070的数据保持功能是指，通过利用晶体管1072的表观阈值电压根据节点1079的电位而发生变动的现象，来保持数据。图24B是表示电容线1078的电压V_CL与流过晶体管1072的源极-漏极间电流Id_2的关系的图表。

通过进行晶体管1071的开关工作，可以调整节点1079的电位。例如，将源极线1074的电位设定为高电源电位VDD。此时，通过对字线1076施加等于或高于晶体管1071的阈值电压Vth和高电源电位VDD的总和的电位，可以将节点1079的电位设定为高电平。另外，通过对字线1076施加低于晶体管1071的阈值电压Vth的电压，可以将节点1079的电位设定为低电平。

由此，晶体管1072的电压-电流特性由以LOW表示的曲线或以HIGH表示的曲线来表示。换言之，节点1079的电位为LOW的状态是指V_CL＝0V时的Id_2足够小，数据值“0”保持在节点1079中的状态；而节点1079的电位为HIGH的状态是指V_CL＝0V时的Id_2足够大，数据“1”保持在节点1079中的状态。

本实施方式可以与其他实施方式适当地组合而实施。

实施方式6

在本实施方式中，对作为半导体装置的一个示例的晶体管以及其制造方法等进行说明。

对半导体装置的晶体管的结构没有特别的限制，可以采用任意结构。晶体管的结构根据栅电极的结构的不同分为底栅结构、顶栅结构、双栅结构。双栅结构是指两个栅电极隔着栅极绝缘膜设置在沟道形成区之上及之下的结构。

另外，有时根据沟道的个数对晶体管结构进行分类。例如可以举出其中形成一个沟道的单栅结构、其中形成多个沟道的多沟道结构（有时被称为多栅结构）。包含两个沟道的多沟道结构被称为双栅极结构，包含三个沟道的多沟道结构被称为三栅极结构。

下面，参照图25A至图26B来示出晶体管结构的三种结构例。在这些结构例中，虽然晶体管具有单栅结构，但是也可以具有多栅结构。

<晶体管的结构例1；底栅结构>

图25A至图25C示出底栅晶体管的结构例。图25A为晶体管的俯视图，图25B为图25A中的切断线A1-A2之间的截面图，图25C为图25A中的切断线B1-B2之间的截面图。

晶体管421包括：设置在具有绝缘表面的衬底400上的栅电极401；设置在栅电极401上的栅极绝缘膜402；隔着栅极绝缘膜402与栅电极401重叠的氧化物膜404；设置为与氧化物膜404相接触的源电极405a及漏电极405b。另外，以覆盖源电极405a及漏电极405b并与氧化物膜404相接触的方式设置有绝缘膜406。此外，作为衬底400，也可以使用由其他元件所形成的元件形成衬底。

另外，氧化物膜404也可以在与源电极405a及漏电极405b相接触的区域具有n型化区域。

<晶体管的结构例2：顶栅结构>

图26A是表示顶栅结构的晶体管的结构例的截面图。

晶体管422包括：设置在具有绝缘表面的衬底400上的绝缘膜408；设置在绝缘膜408上的氧化物膜404；设置为与氧化物膜404相接触的源电极405a及漏电极405b；设置在氧化物膜404、源电极405a及漏电极405b上的栅极绝缘膜409；以及隔着栅极绝缘膜409与氧化物膜404重叠的栅电极410。

另外，氧化物膜404也可以在与源电极405a及漏电极405b相接触的区域具有n型化区域403。

<晶体管的结构例3；双栅结构>

图26B是表示双栅结构的晶体管的结构例的截面图。双栅晶体管是指栅电极隔着栅极绝缘膜分别设置在沟道形成区之上及之下的晶体管。

晶体管423包括：设置在具有绝缘表面的衬底400上的栅电极401；设置在栅电极401上的栅极绝缘膜402；隔着栅极绝缘膜402与栅电极401重叠的氧化物膜404；设置为与氧化物膜404相接触的源电极405a及漏电极405b；覆盖源电极405a及漏电极405b并与氧化物膜404接触的栅极绝缘膜409；以及隔着栅极绝缘膜409与氧化物膜404重叠的栅电极410。

<晶体管的构成要素>

下面，说明晶体管（421-423）的各构成要素。

[导电层]

作为栅电极401及栅电极410，例如可以使用具有Al、Cr、Cu、Ta、Ti、Mo、W等的层。

作为源电极405a及漏电极405b，例如可以使用具有Al、Cr、Cu、Ta、Ti、Mo、W等的层。

[绝缘层]

作为栅极绝缘膜402、绝缘膜406、栅极绝缘膜409，例如可以使用氧化硅膜、氧氮化硅膜、氮氧化硅膜、氮化硅膜、氧化镓膜、氧化铝膜或氧氮化铝膜。

注意，在本说明书中，“氧氮化物”是指氧含量大于氮含量的化合物。此外，“氮氧化物”是指氮含量大于氧含量的化合物。

另外，通过在包含多量的氧的成膜条件下形成绝缘膜，可以形成氧含量过剩的绝缘膜。另外，为了使绝缘膜的氧含量更多，只要通过离子注入法、离子掺杂法或等离子体处理适当地添加氧即可。由此，可以对氧化物膜供应氧。

[氧化物膜；单层膜]

氧化物膜404例如可以使用In氧化物、Zn氧化物、In-Zn氧化物或In-Ga-Zn氧化物等的膜。

另外，作为氧化物膜404也可以使用将In-Ga-Zn氧化物中的一部分或全部的Ga置换成其他金属元素的氧化物。作为该金属元素，例如可以使用与镓相比能够键合于更多的氧原子的金属元素诸如钛、锆、铪、锗、锡、镧、铈、镨、钕、钐、铕、钆、铽、镝、钬、铒、铥、镱、镥等。将In-Ga-Zn氧化物中的一部分或全部的Ga置换成一种或多种上述金属元素即可。这些金属元素具有稳定剂的功能，也可以具有抑制在氧化物膜中产生氧缺陷的功能。另外，这些金属元素的添加量是足以使该氧化物用作半导体的添加量。通过使用与Ga相比能够键合于更多的氧原子的金属元素且对氧化物供应氧，可以减少氧化物中的氧缺陷。

可以使利用二次离子质谱分析（SIMS：Secondary Ion Mass Spectrometry）测量的氧化物膜404中的氢浓度为2×10²⁰atoms/cm³以下，优选为5×10¹⁹atoms/cm³以下，更优选为1×10¹⁹atoms/cm³以下，进一步优选为5×10¹⁸atoms/cm³以下。

另外，可以使利用SIMS测量的氧化物膜404中的氮浓度小于5×10¹⁹atoms/cm³，优选为5×10¹⁸atoms/cm³以下，更优选为1×10¹⁸atoms/cm³以下，进一步优选为5×10¹⁷atoms/cm³以下。

另外，可以使利用SIMS测量的氧化物膜404中的碳浓度小于5×10¹⁹atoms/cm³，优选为5×10¹⁸atoms/cm³以下，更优选为1×10¹⁸atoms/cm³以下，进一步优选为5×10¹⁷atoms/cm³以下。

另外，可以使利用SIMS测量的氧化物膜404中的硅浓度小于5×10¹⁹atoms/cm³，优选为5×10¹⁸atoms/cm³以下，更优选为1×10¹⁸atoms/cm³以下，进一步优选为5×10¹⁷atoms/cm³以下。

另外，可以使利用SIMS测量的氧化物膜404中的钠浓度为5×10¹⁶atoms/cm³以下，优选为1×10¹⁶atoms/cm³以下，更优选为1×10¹⁵atoms/cm³以下。另外，可以使利用SIMS测量的氧化物膜404中的锂浓度为5×10¹⁵atoms/cm³以下，优选为1×10¹⁵atoms/cm³以下。另外，可以使利用SIMS测量的氧化物膜404中的钾浓度为5×10¹⁵atoms/cm³以下，优选为1×10¹⁵atoms/cm³以下。

另外，可以使氧化物膜404中的根据热脱附谱分析法（TDS:Thermal DesorptionSpectroscopy）分析的m/z＝2（氢分子等）的气体分子（原子）、m/z＝18的气体分子（原子）、m/z＝28的气体分子（原子）及m/z＝44的气体分子（原子）的释放量分别为1×10¹⁹个/cm³以下，优选为1×10¹⁸个/cm³以下。

氧化物膜404例如可以使用氧化物半导体膜。其中，氧化物半导体膜例如可以为包括非晶氧化物半导体膜、微晶氧化物半导体膜、具有CAAC-OS膜中的两种以上的叠层膜。当氧化物半导体膜为具有多个结构的叠层时，有时可以通过利用纳米束电子衍射来进行结构分析。

下面，说明氧化物半导体膜的结构。

氧化物半导体膜大致分为非单晶氧化物半导体膜和单晶氧化物半导体膜。所谓非单晶氧化物半导体膜，是指CAAC-OS（C-Axis Aligned Crystalline OxideSemiconductor：c轴取向结晶氧化物半导体）膜、多晶氧化物半导体膜、微晶氧化物半导体膜、非晶氧化物半导体膜等。

首先，对CAAC-OS膜进行说明。在以下说明中，“平行”是指在-10°以上且10°以下的角度的范围中配置两条直线的状态，因此还包括-5°以上且5°以下的角度的状态。另外，“垂直”是指在80°以上且100°以下的角度的范围中配置两条直线的状态，因此还包括85°以上且95°以下的角度的状态。

CAAC-OS膜是包含多个c轴取向的结晶部的氧化物半导体膜之一。

在CAAC-OS膜的透射电子显微镜（TEM：Transmission Electron Microscope）图像中，观察不到结晶部与结晶部之间的明确的边界，即晶界（grain boundary）。因此，在CAAC-OS膜中，不容易发生由晶界引起的电子迁移率的降低。

根据从大致平行于样品面的方向观察到的CAAC-OS膜的TEM图像（截面TEM图像）可知在结晶部中金属原子排列为层状。各金属原子层具有反映形成CAAC-OS膜的面（也称为被形成面）或CAAC-OS膜的上表面的凹凸的形状并以平行于CAAC-OS膜的被形成面或上表面的方式排列。

另一方面，根据从大致垂直于样品面的方向观察到的CAAC-OS膜的TEM图像（俯视TEM图像）可知在结晶部中金属原子排列为三角形状或六角形状。但是，在不同的结晶部之间金属原子的排列没有规律性。

另外，在CAAC-OS膜的电子衍射图案中，观察到表示取向性的斑点（亮点）。例如，在使用例如为1nm以上且30nm以下的电子束获得的CAAC-OS膜的上表面的电子衍射图案（也称为纳米束电子衍射图案）中，观察到斑点。

由截面TEM图像及平面TEM图像可知，CAAC-OS膜的结晶部具有取向性。

注意，CAAC-OS膜所包含的大部分的结晶部的尺寸为可以收纳于一个边长小于100nm的立方体内的尺寸。因此，有时CAAC-OS膜所包含的结晶部的尺寸为可以收纳于一个边长小于10nm、小于5nm或小于3nm的立方体内的尺寸。但是，有时通过将CAAC-OS膜所包含的多个结晶部联结，从而形成一个大结晶区。例如，在平面TEM图像中有时会观察到2500nm²以上、5μm²以上或1000μm²以上的结晶区。

使用X射线衍射（XRD:X-Ray Diffraction）装置对CAAC-OS膜进行结构分析。例如，当利用out-of-plane法分析包括InGaZnO₄结晶的CAAC-OS膜时，在衍射角（2θ）为31°附近时常出现峰值。由于该峰值来源于InGaZnO₄结晶的（009）面，由此可知CAAC-OS膜中的结晶具有c轴取向性，并且c轴朝向大致垂直于CAAC-OS膜的被形成面或上表面的方向。

另一方面，当利用从大致垂直于c轴的方向使X线入射到样品的in-plane法分析CAAC-OS膜时，在2θ为56°附近时常出现峰值。该峰值来源于InGaZnO₄结晶的（110）面。在此，将2θ固定为56°附近并在以样品面的法线向量为轴（轴）旋转样品的条件下进行分析（扫描）。当该样品是InGaZnO₄的单晶氧化物半导体膜时，出现六个峰值。该六个峰值来源于相等于（110）面的结晶面。另一方面，当该样品是CAAC-OS膜时，即使在将2θ固定为56°附近的状态下进行扫描也不能观察到明确的峰值。

由上述结果可知，在CAAC-OS膜中，在不同的结晶部之间a轴及b轴的方向是不规则的，但是具有c轴取向性，且c轴都朝向平行于被形成面或上表面的法线向量的方向。因此，在上述截面TEM图像中观察到的排列为层状的各金属原子层是与结晶的ab面平行的面。

注意，结晶部是在形成CAAC-OS膜或进行加热处理等晶化处理时形成。如上所述，结晶的c轴朝向平行于CAAC-OS膜的被形成面或上表面的法线向量的方向。由此，例如，当CAAC-OS膜的形状因蚀刻等而发生改变时，结晶的c轴不一定平行于CAAC-OS膜的被形成面或上表面的法线向量。

此外，CAAC-OS膜中的具有c轴取向的结晶部的分布不一定均匀。例如，当CAAC-OS膜的结晶部是由CAAC-OS膜的上表面近旁的结晶成长而形成时，有时上表面附近的区域内具有c轴取向的结晶部的比例要高于被形成面附近的区域。另外，当对CAAC-OS膜添加杂质时，被添加了杂质的区域发生变质，所以有时也会部分形成具有c轴取向的结晶部的比例不同的区域。

注意，当利用out-of-plane法分析包括InGaZnO₄结晶的CAAC-OS膜时，除了在2θ为31°附近的峰值之外，有时还在2θ为36°附近观察到峰值。2θ为36°附近的峰值意味着CAAC-OS膜的一部分中含有不具有c轴取向的结晶。优选的是，在CAAC-OS膜中在2θ为31°附近时出现峰值而在2θ为36°附近时不出现峰值。

CAAC-OS膜是杂质浓度低的氧化物半导体膜。杂质是指氢、碳、硅以及过渡金属元素等氧化物半导体膜的主要成分以外的元素。尤其是，与氧的键合力比构成氧化物半导体膜的金属元素强的硅等元素会夺取氧化物半导体膜中的氧，从而打乱氧化物半导体膜的原子排列，导致结晶性下降。另外，由于铁或镍等的重金属、氩、二氧化碳等的原子半径（或分子半径）大，所以如果包含在氧化物半导体膜内，也会打乱氧化物半导体膜的原子排列，导致结晶性下降。此外，包含在氧化物半导体膜中的杂质有时会成为载流子陷阱或载流子发生源。

另外，CAAC-OS膜是缺陷能级密度低的氧化物半导体膜。例如，氧化物半导体膜中的氧缺陷有时会成为载流子陷阱，或因俘获氢而成为载流子发生源。

将杂质浓度低且缺陷能级密度低（氧缺陷少）的状态称为“高纯度本征”或“实质上高纯度本征”。在高纯度本征或实质上高纯度本征的氧化物半导体膜中载流子发生源少，所以可以降低载流子密度。因此，采用该氧化物半导体膜的晶体管很少具有负阈值电压（很少成为常导通）。此外，在高纯度本征或实质上高纯度本征的氧化物半导体膜中载流子陷阱少。因此，采用该氧化物半导体膜的晶体管是电特性变动小，具有高可靠性的晶体管。注意，被氧化物半导体膜的载流子陷阱俘获的电荷到被释放为止所需的时间较长，有时会像固定电荷那样动作。所以，采用杂质浓度高且缺陷能级密度高的氧化物半导体膜的晶体管的电特性有时不稳定。

在使用CAAC-OS膜的晶体管中，由可见光或紫外光的照射而引起的电特性的变动较小。因此，该晶体管具有高可靠性。

在形成CAAC-OS膜的过程中，在进行成膜时通过使膜中不包含氢或水等，来减少氧化物膜404所包含的杂质的浓度。此外，也可以在形成氧化物膜404之后通过进行加热处理来去除包含在氧化物膜中的氢或水等，来降低杂质浓度。此后，通过对氧化物膜404供应氧而填补氧缺陷，可以使氧化物膜404高纯度化。此外，也可以对氧化物膜404添加氧。被高纯度化了的氧化物膜处于i型（本征半导体）或无限趋近于i型。此外，无限趋近于i型的氧化物膜的载流子密度低于1×10¹⁷/cm³，低于1×10¹⁵/cm³或低于1×10¹³/cm³。

另外，有时通过对氧化物半导体膜供应氧，可以降低氧化物半导体膜的氧缺陷密度。当氧进入氧缺陷时，可以氧缺陷处于稳定状态，并成为电中性。例如，当设置于氧化物半导体膜中或者氧化物半导体膜附近的绝缘膜包含过剩氧时，可以高效率地降低氧化物半导体膜的氧缺陷。过剩氧是指超过化学计量组成的量的氧。或者，过剩氧例如是指在加热时脱离的氧。在氧化物半导体膜中，氧缺陷有可能以俘获邻近的氧原子的方式在外观上移动。同样地，过剩氧也有可能在氧化物半导体膜中在外观上移动。

如此，氧缺陷有时利用氢或氧处于准稳定状态或稳定状态。当氧化物半导体膜中的氢浓度高时，被氧缺陷俘获的氢多。而当氧化物半导体膜中的氢浓度低时，被氧缺陷俘获的氢少。

[氧化物膜；叠层膜]

另外，氧化物膜404也可以是叠层膜。以下，对氧化物叠层膜进行说明。图27A和图27B示出氧化物叠层膜的结构例。另外，图27A及图27B对应于作为氧化物膜404的使用氧化物叠层膜时的顶栅晶体管422（图26A）的部分放大图。

如图27A所示，氧化物叠层膜441包括氧化物层461、氧化物层462及氧化物层463。氧化物层461是介于晶体管的背沟道一侧的绝缘膜与氧化物层462之间的层。氧化物层463是介于晶体管的栅极绝缘膜409与氧化物层462之间的层。

如图27B所示，氧化物叠层膜442包括氧化物层462及氧化物层463。图27B所示的氧化物叠层膜442对应于没有设置氧化物层461的图27A的氧化物叠层膜441。

氧化物层461及氧化物层463是包含构成氧化物层462的金属元素中的一种以上的氧化物层。

氧化物层462使用可用于上述氧化物膜404的氧化物形成。

氧化物层461包含以In-M-Zn氧化物（M为Al、Ti、Ga、Ge、Y、Zr、Sn、La、Ce或Hf等的金属）表示的其M的原子数比比氧化物层462高的氧化物层。具体而言，作为氧化物层461，使用包含其原子数比比氧化物层462高1.5倍以上、优选为2倍以上、更优选为3倍以上的上述元素的氧化物层。与铟相比上述元素与氧更坚固地键合，所以具有能够抑制在氧化物层中产生氧缺损的功能。就是说，与氧化物层462相比，氧化物层461是不容易产生氧缺损的氧化物层。

与氧化物层461同样，氧化物层463包含以In-M-Zn氧化物（M为Al、Ti、Ga、Ge、Y、Zr、Sn、La、Ce或Hf等的金属）表示的其M的原子数比比氧化物层462高的氧化物层。具体而言，作为氧化物层463，使用包含其原子数比比氧化物层462高1.5倍以上、优选为2倍以上、更优选为3倍以上的上述元素的氧化物层。

也就是说，在氧化物层461、氧化物层462以及氧化物层463至少是包含铟、锌及M（Al、Ti、Ga、Ge、Y、Zr、Sn、La、Ce或Hf等的金属）的In-M-Zn氧化物的情况下，若将氧化物层461的原子数比设为In:M:Zn=x₁:y₁:z₁，氧化物层462的原子数比设为In:M:Zn=x₂:y₂:z₂，氧化物层463的原子数比设为In:M:Zn=x₃:y₃:z₃，则优选y₁/x₁及y₃/x₃比y₂/x₂大。y₁/x₁及y₃/x₃为y₂/x₂的1.5倍以上，优选为y₂/x₂的2倍以上，更优选为y₂/x₂的3倍以上。此时，当氧化物层462中的y₂为x₂以上时，可以使晶体管的电特性稳定。注意，当y₂为x₂的3倍以上时，由于晶体管的场效应迁移率变低，所以优选y₂小于x₂的3倍。

此外，当氧化物层461为In-M-Zn氧化物时，In与M的原子数比优选为如下：In原子的比率低于50atomic％且M原子的比率为50atomic％以上，更优选为如下：In原子的比率低于25atomic％且M原子的比率为75atomic％以上。另外，当氧化物层462为In-M-Zn氧化物时，In与M的原子数比优选为如下：In原子的比率为25atomic％以上且M原子的比率低于75atomic％，更优选为如下：In原子的比率为34atomic％以上且M原子的比率低于66atomic％以上。另外，当氧化物层463为In-M-Zn氧化物时，In与M的原子数比优选为如下：In原子的比率低于50atomic％且M原子的比率为50atomic％以上，更优选为如下：In原子的比率低于25atomic％且M原子的比率为75atomic％以上。注意，上述In和M的原子的比率是将In和M的总和设为100atomic％时的比率。

此外，氧化物层461和氧化物层463可以是包含不同构成元素的层，也可以是以相同的原子数比包含相同的构成元素的层，或者是以不同的原子数比包含相同的构成元素的层。

作为氧化物层461、氧化物层462以及氧化物层463，例如可以使用包含铟、锌及镓的氧化物半导体。具体而言，作为氧化物层461，可以使用In:Ga:Zn=1:3:2[原子数比]的In-Ga-Zn氧化物、In:Ga:Zn=1:3:4[原子数比]的In-Ga-Zn氧化物、In:Ga:Zn=1:6:4[原子数比]的In-Ga-Zn氧化物、In:Ga:Zn=1:9:6[原子数比]的In-Ga-Zn氧化物、或具有与上述相似的组成的氧化物。作为氧化物层462，可以使用In:Ga:Zn=1:1:1[原子数比]的In-Ga-Zn氧化物、In:Ga:Zn=3:1:2[原子数比]的In-Ga-Zn氧化物、或具有与上述相似的组成的氧化物。作为氧化物层463，可以使用In:Ga:Zn=1:3:2[原子数比]的In-Ga-Zn氧化物、In:Ga:Zn=1:3:4[原子数比]的In-Ga-Zn氧化物、In:Ga:Zn=1:6:4[原子数比]的In-Ga-Zn氧化物、In:Ga:Zn=1:9:6[原子数比]的In-Ga-Zn氧化物、或具有与上述相似的组成的氧化物。

将氧化物层461的厚度设定为3nm以上且100nm以下，优选为3nm以上且50nm以下。另外，将氧化物层462的厚度设定为3nm以上且150nm以下，优选为3nm以上且100nm以下，更优选为3nm以上且50nm以下。另外，将氧化物层463的厚度设定为3nm以上且100nm以下，优选为3nm以上且50nm以下。

另外，作为氧化物层461及氧化物层463，使用其铟的原子数比比用于氧化物层462的材料小的材料。可以利用飞行时间二次离子质谱分析法（也称为TOF-SIMS）或X射线光电子能谱（也称为XPS）比较氧化物层中的铟和镓等的含有量。

此外，氧化物层461及氧化物层463优选包含构成氧化物层462的金属元素中的一种以上，并且，氧化物层461及氧化物层463优选使用导带底端的能量比氧化物层462的导带底端的能量更接近于下述范围内的真空能级的氧化物半导体形成，所述范围是指0.05eV、0.07eV、0.1eV或0.15eV中的任一个以上且2eV、1eV、0.5eV或0.4eV中的任一个以下。

另外，氧化物层461、氧化物层462及氧化物层463也可以由CAAC-OS膜之外的非晶氧化物膜、单晶氧化物膜、多晶氧化物膜、以及微晶氧化物膜构成。氧化物层462为包含结晶部的CAAC-OS膜，氧化物层461及氧化物层463不一定必须具有结晶性，可以是非晶氧化物膜。例如，使用非晶氧化物膜作为氧化物层461，使用CAAC-OS膜作为氧化物层462以及氧化物层463。由此，通过使用CAAC-OS膜作为形成有沟道的氧化物层462，可以对晶体管赋予稳定的电特性。另外，通过使用非晶氧化物膜作为氧化物层461，可以降低形成氧化物层462时的氧化物层461对氧化物层462的影响，因此氧化物层462容易成为CAAC-OS膜。

在上述结构中，当对晶体管的栅电极施加电场时，在氧化物叠层膜（441、442）中的导带底端的能量最小的氧化物层462中形成沟道。也就是说，通过在氧化物层462和栅极绝缘膜409之间形成有氧化物层463，可以使晶体管的沟道不与栅极绝缘膜409相接触。

在此，对氧化物叠层膜441的能带结构进行说明。

氧化物叠层膜441的能带结构例如可以通过如下方法特定。例如，利用光谱椭偏仪测量氧化物层461至氧化物层463的能隙及氧化物层461至氧化物层463的各界面的能隙。接着，利用紫外线光电子能谱（UPS:Ultraviolet PhotoelectronSpectroscopy）装置测量氧化物层461至氧化物层463各自的真空能级与价带顶端之间的能量差。接着，标绘出由真空能级与价带顶端之间的能量差和各层的能隙之间的差算出的真空能级与导带底端之间的能量差（电子亲和能）。通过上述方法，可以特定氧化物叠层膜441的能带结构。在此，将氧化物层461及氧化物层463设定为能隙是3.15eV的In-Ga-Zn氧化物，将氧化物层462设定为能隙是2.8eV的In-Ga-Zn氧化物。并且，将氧化物层461与氧化物层462之间的界面附近的能隙设定为3eV，将氧化物层463与氧化物层462之间的界面附近的能隙设定为3eV。

图28A示出通过上述方法特定的氧化物叠层膜441的能带结构的示意图。图28A示出与氧化物层461和氧化物层463接触的绝缘膜（408、409）为氧化硅膜的情况下的能带结构的示意图，其中纵轴表示电子能量（eV），横轴表示距离。另外，EcI1及EcI2表示氧化硅膜的导带底端的能量，EcS1表示氧化物层461的导带底端的能量，EcS2表示氧化物层462的导带底端的能量，EcS3表示氧化物层463的导带底端的能量。

如图28A所示，在氧化物层461、氧化物层462以及氧化物层463中，导带底端的能量连续地变化。这从由于氧化物层461、氧化物层462以及氧化物层463的组成相似，氧容易相互扩散上，也可以得到理解。

另外，虽然图28A示出氧化物层461及氧化物层463是具有相同能隙的氧化物层的情况，但是也可以是具有不同能隙的氧化物层。例如，当EcS1的能量高于EcS3的能量时，氧化物叠层膜441的能带结构为如图28B所示。此外，EcS3的能量也可以高于EcS1的能量。

另外，图28A和图28B示出氧化物层462成为阱（well），在使用氧化物叠层膜441的晶体管中沟道形成在氧化物层462中。另外，由于在氧化物叠层膜441中导带底端的能量连续地变化，因此也可以称为U字形阱（U-shaped well）。另外，也可以将具有上述结构的沟道称为埋入沟道。

氧化物层461和氧化物层463为包含一种以上的构成氧化物层462的金属元素的氧化物层，因此可以说氧化物叠层膜441是主要成分相同而层叠的氧化物叠层膜。主要成分相同而层叠的氧化物叠层膜不是简单地将各层层叠，而是以形成连续结合（在此，尤其是指各层之间的导带底端的能量连续变化的U字形阱结构）的方式形成。这是因为：当在各层之间的界面混入有可能形成缺陷中心或再结合中心等缺陷能级的杂质时，能带则失去连续性，因此载流子在界面被俘获或者再结合而消失。

为了形成连续结合，需要使用具备装载闭锁室的多室成膜装置（溅射装置）以使各层不暴露于大气的方式连续地层叠。在溅射装置中的各处理室中，优选使用低温泵等吸附式真空泵进行高真空抽气（抽空到5×10^-7Pa至1×10^-4Pa左右）来尽可能地去除有可能成为氧化物半导体的杂质的水等。或者，优选组合涡轮分子泵和冷阱来防止气体从排气系统倒流到处理室内。

为了获得高纯度本征氧化物半导体，不仅需要对处理室内进行高真空抽气，而且需要进行溅射气体的高纯度化。作为用作溅射气体的氧气体或氩气体，通过使用露点为-40℃以下，优选为-80℃以下，-100℃以下、-120℃以下的高纯度气体，能够尽可能地防止水分等混入氧化物半导体。另外，溅射装置的泄漏率优选为3×10^-6Pa·m³/s以下，更优选为1×10^-6Pa·m³/s以下。

另外，在不进行成膜时，通过对处理室内持续供应微量的稀有气体或氧气体等，可以保持较高的成膜室的压力，因此可以抑制杂质（例如硅、碳等）从真空泵等倒流。另外，可以抑制杂质从管道或其他构件等被释放。因此，可以减少混入到氧化物膜的杂质。例如，供应1sccm以上且500sccm以下，优选为2sccm以上且200sccm以下，更优选为5sccm以上且100sccm以下的氩即可。

氧化物层461及氧化物层463用作阻挡层，其可以抑制在与氧化物叠层膜441相接触的绝缘膜和氧化物叠层膜441之间的界面形成的陷阱能级影响到用作晶体管的载流子的主要路径（载流子路径）的氧化物层462。

例如，氧化物半导体层中的氧缺陷的影响作为存在于氧化物半导体的能隙内的深的能量位置的定域能级而明显化。当载流子被这种定域能级俘获时，晶体管的可靠性下降，因此需要减少包含在氧化物半导体层中的氧缺陷。在氧化物叠层膜441中，通过在氧化物层462之上及之下以与氧化物层462接触的方式设置与氧化物层462相比不容易产生氧缺陷的氧化物层（461、463），可以减少氧化物层462中的氧缺陷。例如，可以使氧化物层462的利用恒定光电流法（也称为CPM）测定出的起因于定域能级的吸收系数低于1×10^-3/cm，优选低于1×10^-4/cm。

另外，沟道形成区是指氧化物叠层膜441（氧化物层461、氧化物层462以及氧化物层463）中的与栅电极410重叠的区域。注意，在氧化物叠层膜441中有可能形成n型化区域403的情况下，沟道形成区为氧化物叠层膜441中的与栅电极410重叠且夹在n型化区域403之间的区域。由此，沟道形成区主要形成在氧化物叠层膜441中的与栅电极410重叠的区域，依赖于氧化物叠层膜441的半导体特性。因此，氧化物叠层膜441中的与栅电极410重叠的区域在氧化物叠层膜441为i型的情况下是沟道形成区，而在氧化物叠层膜441为n型的情况下有可能不是沟道形成区。另外，沟道是指沟道形成区中的电流主要流过的路径。

另外，在氧化物层462与其构成要素与氧化物层462不同的绝缘层（例如，包含氧化硅的基底绝缘层）相接触的情况下，在两层之间的界面会形成界面能级，该界面能级有可能形成沟道。在此情况下，有可能出现具有不同阈值电压的其他晶体管，而使晶体管的表观阈值电压发生变动。然而，由于在氧化物叠层膜441中，氧化物层461包含一种以上的构成氧化物层462的金属元素，因此在氧化物层461与氧化物层462之间的界面不容易形成界面能级。因而，通过设置氧化物层461，可以降低晶体管的阈值电压等电特性的偏差。

另外，当在栅极绝缘膜409与氧化物层462之间的界面形成沟道时，在该界面产生界面散射而使晶体管的场效应迁移率下降。然而，在氧化物叠层膜441中，氧化物层463包含一种以上的构成氧化物层462的金属元素，因此在氧化物层462与氧化物层463之间的界面不容易产生载流子散射，因此，可以提高晶体管的场效应迁移率。

另外，氧化物层461及氧化物层463还用作阻挡层，该阻挡层抑制与氧化物叠层膜441相接触的绝缘层的构成元素混入氧化物层462，从而形成因杂质而引起的能级。

例如，当作为与氧化物叠层膜441相接触的绝缘层，使用包含硅的绝缘层时，有时该绝缘层中的硅或者有可能混入该绝缘层的碳混入氧化物层461或氧化物层463的从界面深入到几nm左右的区域。当硅、碳等杂质混入氧化物半导体层时，形成杂质能级，该杂质能级有可能作为施主生成电子而使氧化物半导体层n型化。

然而，在氧化物层461及氧化物层463的膜厚大于几nm的情况下，所混入的硅、碳等杂质不会到达氧化物层462，因此杂质能级的影响得到抑制。

在此，包含在氧化物层462中的硅的浓度为3×10¹⁸atoms/cm³以下，优选为3×10¹⁷atoms/cm³以下。此外，包含在氧化物层462中的碳的浓度为3×10¹⁸atoms/cm³以下，优选为3×10¹⁷atoms/cm³以下。尤其是，为了防止多量的第14族元素的硅或碳混入氧化物层462，优选由氧化物层461和氧化物层463夹持或包围用作载流子路径的氧化物层462。换言之，包含在氧化物层462中的硅及碳的浓度优选低于包含在氧化物层461及氧化物层463中的硅及碳的浓度。

另外，当氧化物半导体层包含氢或水分等杂质时，形成施主而使氧化物半导体层n型化，因此从实现阱结构的角度来看，在氧化物叠层膜441的上方设置防止氢或水分从外部混入的保护绝缘层（氮化硅层等）是有效的。

另外，图29A至图29C示出氧化物叠层膜的其他的结构例。图29A至图29C示出顶栅晶体管的沟道宽度方向上的氧化物叠层膜的截面结构。

在图29A中，氧化物叠层膜443包括绝缘膜408上的氧化物层461、设置在氧化物层461上的氧化物层462、设置在氧化物层462上的氧化物层463、以与氧化物层461的侧面、氧化物层462的侧面以及氧化物层463的侧面接触的方式设置的氧化物层464。氧化物层462被氧化物层461、氧化物层463以及氧化物层464包围。另外，氧化物层464与栅极绝缘膜409接触。

另外，氧化物叠层膜443具有由任意的一个或者多个曲率半径定义的曲面。因此，氧化物层464中的与栅极绝缘膜409相接触的表面的至少一部分为曲面。当设置这种氧化物叠层膜443时，如图29A所示，栅电极410也可以与绝缘膜408相接触。

氧化物层464例如包含可用于氧化物层461的材料。氧化物层464例如当利用干蚀刻法等对氧化物层461、氧化物层462以及氧化物层463进行蚀刻时，由氧化物层461的反应生成物附着到氧化物层462及氧化物层463的侧面而形成。

注意，有时不能严格地区别氧化物层461、氧化物层463和氧化物层464。因此，换言之，可以认为氧化物层462被氧化物包围。

另外，氧化物叠层膜也可以采用图29B、图29C所示的结构。如图29B所示，氧化物叠层膜444的端部可以具有倾斜（锥角）区域。通过在氧化物叠层膜444的端部设置倾斜（锥角）区域，可以提高栅极绝缘膜409的覆盖性。

另外，如图29C的氧化物叠层膜445所示，也可以采用将氧化物叠层膜444中的锥角区域的一部分削掉后的结构的氧化物叠层膜。

在包含氧化物叠层膜443至445的晶体管中，氧化物半导体膜和以与氧化物半导体膜接触的方式设置在氧化物半导体膜之上及之下的氧化物层的叠层构成的氧化物叠层膜的截面具有曲面或倾斜区域。通过使氧化物叠层膜的截面具有曲面或倾斜区域，可以提高形成在氧化物叠层膜上的膜的覆盖性。由此，可以均匀地形成位于氧化物叠层膜上的膜，以抑制杂质元素从膜密度低的区域或没有形成膜的区域混入氧化物叠层膜，从而抑制晶体管的电特性劣化，由此可以提供具有稳定电特性的晶体管。

本实施方式可以与其他实施方式适当地组合而实施。

实施方式7

在本实施方式中，对包括氧化物半导体晶体管的半导体装置及其制造方法进行说明。

图30为说明半导体装置的叠层结构的一个示例的截面图。图30示出作为构成半导体装置的半导体元件的晶体管1171、晶体管1172及电容元件1178。

作为上部的晶体管1171，形成有氧化物半导体晶体管。下部的晶体管1172为使用氧化物半导体之外的半导体（例如，硅）制造的晶体管。用来制造晶体管1172的半导体例如为硅、锗、硅锗、碳化硅或镓砷等。另外，当使晶体管1172进行高速工作时，优选使用单晶半导体来制造晶体管1172。

使用单晶半导体的晶体管容易进行高速工作。另一方面，氧化物半导体晶体管具有良好的关态电流特性，即其关态电流为几yA/μm至几zA/μm左右。通过组合上述两种晶体管，可以提高电路的特性。通过应用本实施方式，例如可以制造库仑计（100、200）、蓄电装置300、MPU700等。

例如，通过应用本实施方式，可以制造误差较小的库仑计。另外，可以制造能够进行高速工作且功耗较低的MPU。

在图30的示例中，使用块状的半导体衬底1080来制造晶体管1172，但是也可以使用SOI（Silicon on insulator）衬底代替块状的半导体衬底，来制造晶体管1172。

SOI衬底（也称为SOI晶片）包括半导体衬底、半导体衬底上的埋氧化膜（也称为BOX（Buried Oxide）层）、以及埋氧化膜上的半导体膜（以下称为SOI层）。作为该SOI衬底可以适当地使用：对硅衬底的指定的深度注入氧离子并通过高温处理来形成BOX层和SOI层的SIMOX（Separation by IMplanted OXgen：注氧隔离，SUMCO TECHXIV公司的注册商标）衬底；使用利用阳极化（anodization）形成的多孔硅层的ELTRAN（Epitaxial Layer TRANsfer：外延层转移，佳能公司的注册商标）衬底；对形成有热氧化膜的衬底（器件晶片（device wafer））注入氢离子来形成脆弱层，将其与其他的硅衬底（基材晶片（handle wafer））贴合之后，利用加热处理将基材晶片从脆弱层剥离来形成SOI层的UNIBOND（SOITEC公司的注册商标）衬底等。

一般而言，SOI衬底是指在硅衬底上隔着BOX层设置有由硅薄膜构成的SOI层的衬底，但是不局限于硅，也可以使用其他的单晶半导体材料。此外，SOI衬底包括在玻璃衬底等绝缘衬底上隔着绝缘层设置有半导体层的衬底。

当使用SOI衬底代替半导体衬底时，使用上述SOI层作为下部的晶体管的沟道区。与使用块状硅（bulk silicon）衬底相比，使用SOI衬底的晶体管具有下述优点，即：由于设置有BOX层，因此寄生电容小；因α线等的入射而产生软差错的概率低；不产生因寄生晶体管的形成所引起的闩锁效应；可以容易地对元件进行绝缘分离等。

另外，SOI层由单晶硅等单晶半导体构成。因此，通过将SOI层用于下部的晶体管，可以使半导体装置的工作高速化。

晶体管1172通过STI（Shallow Trench Isolation：浅沟槽隔离）1085与其他的元件绝缘分离。通过使用STI1085，可以抑制因LOCOS元件分离法而发生的元件分离部的“鸟嘴”，由此可以缩小元件分离部等。另一方面，对于不要求结构的微型化或小型化的半导体装置不需要必须形成STI1085，而可以使用LOCOS等的元件分离法。另外，为了控制晶体管1172的阈值，在STI1085之间形成有阱1081。

晶体管1172包括：设置在衬底1080中的沟道形成区；以夹着沟道形成区的方式设置的杂质区1112（也称为源极区及漏极区）；设置在沟道形成区上的栅极绝缘膜1113、1114；在栅极绝缘膜1113、1114上以与沟道形成区重叠的方式设置的栅电极1116、1118。晶体管1172的栅电极可以具有下述结构，即：由用来提高加工精度的第一材料构成的栅电极1116与由用来实现低电阻化的用作布线的第二材料构成的栅电极1118的层叠而成结构，但是，不局限于该结构，根据所要求的规格，可以适当地调节晶体管1172的栅电极的材料、叠层数、形状等。另外，虽然有时在附图中没有明确标出源电极或漏电极，但是为了方便起见有时将这种状态也称为晶体管。

另外，设置在衬底1080中的杂质区1112连接到接触插头（未图示）。这里，接触插头还用作晶体管1172等的源电极及漏电极。另外，杂质区1112与沟道形成区之间设置有与杂质区1112不同的杂质区1111。该杂质区1111根据所导入的杂质的浓度而成为LDD区或扩展区，具有控制沟道形成区附近的电场分布的功能。在栅电极1116、1118的侧壁上隔着绝缘膜1117设置有侧壁绝缘膜1115。通过使用绝缘膜1117及侧壁绝缘膜1115，可以形成LDD区或扩展区。

另外，晶体管1172被层间绝缘膜1088至1092覆盖。层间绝缘膜1088可以用作保护膜，来防止杂质从外部进入沟道形成区。另外，通过利用CVD法使用氮化硅等材料形成层间绝缘膜1088，可以在使用单晶硅作为沟道形成区时通过加热处理进行氢化。另外，通过使用具有拉伸应力或压缩应力的绝缘膜作为层间绝缘膜1088，可以使构成沟道形成区的半导体材料弯曲。当采用n沟道晶体管时对构成沟道形成区的硅材料施加拉伸应力，当采用p沟道晶体管时对构成沟道形成区的硅材料施加压缩应力，由此可以提高各晶体管的迁移率。

另外，晶体管1172也可以具有鳍型结构（也称为三栅极（tri-gate）结构、Ω栅结构）。在鳍型结构中，将半导体衬底的一部分加工为板状的突起形状，并且以与突起形状的长边方向交叉的方式设置栅电极。栅电极隔着栅极绝缘膜覆盖突起部分的上表面及侧面。通过使晶体管1172具有鳍型结构，可以缩小沟道宽度，由此实现晶体管的集成化。另外，由于可以流过较多的电流，并且可以提高控制效率，因此可以降低晶体管的关态电流及阈值电压。

绝缘膜1083用作电容元件1178的介电膜。电容元件1178的一个电极（端子）由杂质区1082构成，其另一个电极（端子）由电极1084及电极1087构成。绝缘膜1083由与晶体管1172的栅极绝缘膜1113、1114相同的膜形成。电极1084及电极1087由与晶体管1172的栅电极1116、1118相同的膜形成。另外，杂质区1082可以通过与晶体管1172所包括的杂质区1112相同的工序形成。

根据电路结构，晶体管1171与形成在半导体衬底1080上的半导体元件、布线等连接。在图30中，示出晶体管1171的源极或漏极与晶体管1172的栅极电连接的例子。

导电层1174也可以用作晶体管1171的源电极或漏电极。一对导电层1174优选使用容易与氧键合的导电材料形成。例如，可以使用Al、Cr、Cu、Ta、Ti、Mo和W等。由于可以在后面以相对较高的温度进行处理，因此特别优选使用熔点高的W。此外，容易与氧键合的导电材料包括氧容易扩散或移动的材料。

当使容易与氧键合的导电材料与氧化物层接触时，会产生氧化物层中的氧扩散或移动到容易与氧键合的导电材料一侧的现象。在晶体管的制造工序中由于有几个加热工序，所以因上述现象的存在，在氧化物层中的与源电极层及漏电极层接触的区域附近发生氧缺陷，从而使该区域n型化。因此，可以将该n型化的区域用作晶体管的源极或漏极。

当形成沟道长度较短的晶体管时，有时因上述氧缺陷的发生而使n型化的区域在晶体管的沟道长度方向上延伸。此时，晶体管的电特性发生变化，例如阈值电压的漂移或不能由栅电压控制导通截止的状态（导通状态）。因此，当形成沟道长度较短的晶体管时，不宜将容易与氧键合的导电材料用于源电极及漏电极。

因此，如本实施方式所示，使源电极层及漏电极层具有叠层结构，使用不容易与氧键合的导电材料作为决定沟道长度的一对导电层1175。作为该导电材料，优选使用例如氮化钽、氮化钛等导电氮化物、或者钌等。此外，不容易与氧键合的导电材料包括氧不容易扩散或移动的材料。

通过将上述不容易与氧键合的导电材料用于一对导电层1175，可以抑制在氧化物膜1173上所形成的沟道形成区中形成氧缺陷，从而可以抑制沟道的n型化。因此，即使是沟道长度短的晶体管，也可以得到良好的电特性。

此外，当只使用上述不容易与氧键合的导电材料形成源电极层及漏电极层时，由于与氧化物膜1173之间的接触电阻过高，因此优选在氧化物膜1173上形成一对导电层1174，并且，以覆盖一对导电层1174的方式形成导电层1175。

绝缘膜1176可以具有作为栅极绝缘膜的功能。作为绝缘膜1176，可以使用包含氧化铝、氧化镁、氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪和氧化钽中的一种以上的绝缘膜。此外，绝缘膜1176也可以是上述材料的叠层。

导电层1177可以具有作为栅电极的功能。作为导电层1177，可以使用Al、Ti、Cr、Co、Ni、Cu、Y、Zr、Mo、Ru、Ag、Ta和W等的导电膜。此外，导电层1177也可以是上述材料的叠层。

作为绝缘膜1102，优选使用氧不容易扩散或移动的材料。此外，作为绝缘膜1102，优选使用膜中氢含量较少的材料。将绝缘膜1102中的氢含量优选设定为小于5×10¹⁹atoms/cm³，更优选为小于5×10¹⁸atoms/cm³。通过将绝缘膜1102中的氢含量设定为上述数值，可以降低晶体管1171的关态电流。例如，作为绝缘膜1102，优选使用氮化硅膜、氮氧化硅膜。

以覆盖绝缘膜1102的方式进一步形成有层间绝缘膜1104、层间绝缘膜1105。

另外，晶体管1171的沟道长度短，将它设定为5nm以上且低于60nm，优选设定为10nm以上且40nm以下。晶体管1171的沟道区使用氧化物半导体膜，因此该晶体管不呈现或很少呈现短沟道效应，所以即使沟道长度较短也能表现出作为开关元件的良好的电特性。

晶体管1171的源极和漏极中的一个通过接触插头1103b连接到布线1107a，另一个通过接触插头1103c连接到布线1107b。

在此，接触插头1086a、1086b、1103a、1103b、1103c等分别具有柱状或者壁状形状。这些接触插头通过将导电材料填埋于设置在层间绝缘膜上的开口（通孔）中来形成。作为导电材料，可以使用钨、多晶硅等埋入性高的导电材料。另外，虽然未图示，也可以将钛膜、氮化钛膜或者由钛膜、氮化钛膜的叠层膜等构成的阻挡膜（扩散防止膜）覆盖上述材料的侧面及底面。在此情况下，也将阻挡膜当作接触插头的一部分。

另外，有时将接触插头称为连接用导电部、埋入式插头或者简单地称为插头。

布线1094、1098、1107a及1107b分别填埋于层间绝缘膜1091、1096、1108中。这些布线1094、1098、1107a及1107b优选使用例如铜、铝等低电阻导电性材料形成。通过使用低电阻导电性材料，可以降低在布线1094、1098、1107a及1107b中所传输的信号的RC延迟。

当布线1094、1098、1107a及1107b使用铜时，为了防止铜扩散到沟道形成区，形成阻挡膜1093、1097及1106。作为这种阻挡膜，例如可以使用氮化钽、氮化钽与钽的叠层、氮化钛、氮化钛与钛的叠层等形成的膜。注意，如果能确保布线材料的扩散防止功能以及与布线材料或基底膜等之间的密着性，则不局限于由上述材料构成的膜。阻挡膜1093、1097及1106也可以是与布线1094、1098、1107a、1107b不同的层，可以通过使布线材料含有成为阻挡膜的材料，通过加热处理使其析出在设置于层间绝缘膜1091、1096及1108中的开口的内壁来形成阻挡膜1093、1097及1106。

作为层间绝缘膜1091、1096及1108，可以使用氧化硅、氧氮化硅、氮氧化硅、BPSG（Boron Phosphorus Silicate Glass：硼磷硅玻璃）、PSG（Phosphorus SilicateGlass：磷硅玻璃）、添加有碳的氧化硅（SiOC）、添加有氟的氧化硅（SiOF）、以及以Si（OC₂H₅）₄为原料的氧化硅形成。另外，以HSQ（Hydrogen Silsesquioxane：氢硅倍半环氧乙烷）为原料的膜（HSG膜）、以MSQ（Methyl Silsesquioxane：甲基硅倍半环氧乙烷）为原料的膜（MSG膜）、以OSG（Organo Silicate Glass：有机硅酸盐玻璃）为原料的膜（OSQ膜）、由有机聚合物类材料形成的膜等也可以被用作上述层间绝缘膜。

尤其是，当进行半导体装置的微型化时，由于布线之间的寄生电容变为明显从而信号延迟增大，所以氧化硅的相对介电常数（k=4.0至4.5）较高，因此优选使用k为3.0以下的材料。另外，由于在将布线填埋于该层间绝缘膜中之后进行CMP处理，所以要求层间绝缘膜具有机械强度。只要能够确保该机械强度，就可以使它们多孔（porous）化而实现低介电常数化。层间绝缘膜1091、1096及1108通过溅射法、CVD法、包括旋涂法（Spin On Glass：旋涂玻璃，也称为SOG）的涂敷法等形成。

在层间绝缘膜1091、1096及1108上也可以设置层间绝缘膜1092、1100及1109。层间绝缘膜1092、1100及1109用作在将布线材料填埋于层间绝缘膜1091、1096及1108中之后通过CMP等进行平坦化处理时使用的蚀刻停止膜。

在布线1094、1098、1107a及1107b上设置有阻挡膜1095、1099及1110。阻挡膜1095、1099及1110是用来防止铜等布线材料的扩散的膜。阻挡膜1095、1099及1110不局限于只设置在布线1094、1098、1107a及1107b的上表面，而也可以设置在层间绝缘膜1091、1096、1108上。阻挡膜1095、1099及1110可以使用氮化硅或SiC、SiBON等绝缘材料形成。然而，当阻挡膜1095、1099及1110的膜厚较厚时，会导致布线间电容的增加，因此优选选择具有阻挡性及低介电常数的材料。

布线1098由上部的布线部分和下部的导通孔（via hole）部分构成。下部的导通孔部分与下层的布线1094连接。具有上述结构的布线1098可以通过所谓的双镶嵌法等形成。另外，也可以不采用双镶嵌法，而使用接触插头来连接上层的布线与下层的布线。

晶体管1171的源极或漏极中的一个与电容元件1178的上电极及晶体管1172的栅电极电连接。

在晶体管1172及电容元件1178的上方设置有布线1094。用作电容元件的上电极的电极1084、1087通过贯穿层间绝缘膜1088、1089、1090的接触插头1086a电连接到布线1094。另外，晶体管1172的栅电极通过贯穿层间绝缘膜1088、1089、1090的接触插头1086b电连接到布线1094。另外，将氧化物膜用于沟道的晶体管1171的源极或漏极中的一个通过贯穿绝缘膜、层间绝缘膜的接触插头1103b电连接到上层的布线1107a。该布线1107a通过贯穿绝缘膜、层间绝缘膜及基底绝缘膜1101的接触插头1103a电连接到布线1098。布线1098还电连接到下层的布线1094。

另外，当利用接触插头电连接布线与布线时，既可以如图30所示的布线1098与布线1107a之间的连接那样利用多个接触插头进行连接，此外，也可以如电极1084及1087与布线1094之间的连接那样利用壁状接触插头进行连接。

上述电连接的方式只是一个例子，也可以使用与上述布线不同的布线连接各元件。例如，在图30所示的方式中，在晶体管1171与晶体管1172及电容元件1178之间设置有两层的布线，但是也可以设置单层的布线或三层以上的布线。或者，也可以以不通过布线的方式在竖直方向上连接多个插头，使得各元件彼此直接电连接。另外，在图30所示的方式中，虽然布线1094和布线1098利用镶嵌法形成（布线1098利用所谓的双镶嵌法形成），但是也可以是利用其它的方法形成的布线。

另外，由于布线等的寄生电容的存在，因此也可以采用不设置电容元件1178的结构。另外，也可以在晶体管1172的上方或晶体管1171的上方进一步设置电容元件。

另外，虽然未图示，但是优选在用作布线1098的杂质扩散防止膜的阻挡膜1099与基底绝缘膜1101之间设置对氧、氢、水等具有阻挡效果的氧化铝、氧氮化铝、氧化镓、氧氮化镓、氧化钇、氧氮化钇、氧化铪、氧氮化铪等的金属氧化膜。

在图30中，优选以至少一部分重叠的方式设置晶体管1171和晶体管1172，并且以晶体管1171的源极区或漏极区与氧化物膜的一部分重叠的方式进行设置。另外，也可以以与电容元件1178重叠的方式设置晶体管1171。通过采用这种平面布局，可以降低半导体装置所占的面积，由此可以实现高集成化。

另外，虽然图30示出晶体管1171和电容元件1178设置在不同的层的例子，但是不局限于此。例如，也可以将晶体管1171及电容元件1178设置在同一平面上。通过采用上述结构，可以将具有相同结构的数据保持部重叠于数据保持部之上。由此，可以提高半导体装置的集成度。

上述半导体装置不局限于上述结构，可以在不脱离发明的宗旨的范围内任意进行改变。例如，在说明中，对使用半导体材料的晶体管与使用本发明的一个实施方式所涉及的氧化物膜的晶体管之间的布线层为两层的结构进行了说明，但是也可以将其设置为单层或三层以上，或者也可以不使用布线而只使用接触插头来直接连接两个晶体管。在此情况下，例如也可以使用硅通孔电极（Through Silicon Via：TSV）技术。另外，虽然对将铜等材料填埋于层间绝缘膜中而形成布线的情况进行了说明，但是也可以使用例如通过光刻工序将其图案化来获得阻挡膜、布线材料层及阻挡膜的三层结构的布线。

尤其是，当在晶体管1172与晶体管1171之间的层形成铜布线时，需要充分考虑在上层的晶体管1171的制造工序中进行的热处理的影响。换言之，需要留意使得在晶体管1171的制造工序中进行的热处理的温度与布线材料的性质相匹配。这是因为如下缘故：例如，当以高温对构成晶体管1171的膜进行热处理时，在铜布线中产生热应力，因此产生应力迁移等的问题。

本实施方式可以与其他实施方式适当地组合而实施。

实施方式8

本发明的一个实施方式所涉及的蓄电装置可以用作各种电器设备的电源。在此，电器设备是指包括利用电力驱动的部分的设备、装置。电器设备不局限于家电等民用电器设备，其广泛地包括商用、工业用、军事用等各种用途的电器设备。

作为可以使用蓄电装置作为电源的电器设备，例如可以举出电视机或监视器等显示装置、照明装置、台式或笔记本式等的个人计算机、文字处理机、再现存储在DVD（Digital Versatile Disc：数字通用光盘）等记录介质中的静态图像或动态图像的图像再现装置、CD（Compact Disc：光碟）播放器或数字音频播放器等便携式或固定式声音再现设备、便携式或固定式无线电接收机、磁带录音机或IC录音机（voice recorder）等录音再现设备、头戴式耳机音响、音响、遥控操作机、台钟或挂钟等钟表、无绳电话子机、步话机、移动电话、车载电话、便携式或固定式游戏机、计步器、计算器、便携式信息终端、电子笔记本、电子书阅读器、电子翻译器、麦克风等声音输入器、相机或摄像机等影像拍摄装置、玩具、电动剃须刀、电动刷牙器、微波炉等高频加热装置、电饭煲、洗衣机、吸尘器、热水器、电扇、电吹风、加湿器或除湿器或空调器等空调设备、洗碗机、烘碗机、干衣机、烘被机、电冰箱、电冷冻箱、电冷藏冷冻箱、DNA保存用冰冻器、手电筒、电动工具、烟尘探测器、助听器、起搏器、便携式X射线拍摄装置、辐射计数器、电动按摩器或透析装置等健身器或医疗设备等。

并且，还可以举出引导灯、信号机、煤气表或水表等计量器具、传送带、自动扶梯、电梯、自动售货机、自动售票机、自动取款机（CD：Cash Dispenser的简称）或自动柜员机（ATM：Automated Teller Machine的简称）、数字标牌（digitalsignage）、工业机器人、无线用基站、移动电话基站、储电系统、用于使电力均匀化或智能电网的蓄电装置等工业设备。另外，利用来自蓄电装置的电力通过电动机推进的移动体（传输体）等也包括在可以使用蓄电装置作为电源的电器设备。

作为上述移动体，例如可以举出电动汽车（EV）、兼具内燃机和电动机的混合动力汽车（HEV）、插电式混合动力汽车（PHEV）、使用履带代替这些的车轮的履带式车辆、农业机械、包括电动辅助自行车的电动自行车、摩托车、电动轮椅、电动卡丁车、小型或大型船舶、潜水艇、固定翼机或旋转翼机等飞机、火箭、人造卫星、太空探测器或行星探测器、宇宙飞船等。

另外，在上述电器设备中，作为工作时的主电源，可以使用蓄电装置。并且，在电器设备中，作为在来自主电源或商业电源的电力供应停止时能够对电器设备供应电力的不间断电源，可以使用本发明的一个实施方式所涉及的蓄电装置。或者，在上述电器设备中，作为与来自主电源或商业电源的电力供应同时进行的将电力供应到电器设备的辅助电源，可以使用本发明的一个实施方式所涉及的蓄电装置。

<电器设备的结构例：电网系统>

上述各个电器设备既可以安装蓄电装置，也可以通过有线或无线连接多个电器设备、蓄电装置以及控制它们的电力系统的控制装置而形成用来控制电力供应的电网系统（电力系统网络）。通过控制装置来控制电网，可以提高网络整体的电力的使用效率。

图31A示出在住宅中连接多个家用电器、控制装置以及蓄电装置等而构成的HEMS（家庭能源管理系统：Home Energy Management System的简称）的例子。通过利用这种系统，可以方便地掌握家庭整体的用电量。另外，也可以远程控制多个家用电器的工作。此外，当利用传感器或控制装置自动控制家用电器时，这种系统还可以有助于节电。

设置在住宅8000中的配电盘8003通过引入线8002与电力系统8001连接。通过配电盘8003，将由引入线8002供应的商业电力即交流电力分别供应到多个家用电器。控制装置8004除了与配电盘8003相连接之外、还与多个家用电器、蓄电系统8005以及太阳能发电系统8006等连接。另外，控制装置8004也可以与停在住宅8000的户外等，并与配电盘8003独立的电动汽车8012连接。

通过控制装置8004使配电盘8003与多个家用电器连接而形成网络，并且通过控制装置8004来控制连接到网络的多个家用电器。

另外，控制装置8004与因特网8011连接，并可以通过因特网8011与管理服务器8013连接。管理服务器8013可以接受用户的电力使用情况的数据而创建数据库，并且，可以根据该数据库对用户提供各种服务。另外，管理服务器8013例如可以随时向用户提供对应于时间段的电费数据，并且控制装置8004也可以根据该数据设定住宅8000中的最适合的使用模式。

多个家用电器是指，例如图31A所示的显示装置8007、照明装置8008、空调设备8009以及电冷藏箱8010，当然并不局限于这些，其是指可以设置在住宅内的上述电器设备等的所有电器设备。

例如，在显示装置8007的显示部中，组装有液晶显示装置、在每个像素中具备有机EL（Electro Luminescence）元件等发光元件的发光装置、电泳显示装置、DMD（Digital Micromirror Device：数字微镜装置）、PDP（Plasma Display Panel：等离子体显示面板）、FED（Field Emission Display：场致发射显示器）等的半导体显示装置，除了电视广播接收用之外，用于个人计算机或广告显示等的信息显示用显示装置也包括在显示装置8007中。

另外，照明装置8008包括利用电力通过人工获得光的人工光源，作为人工光源，可以使用白炽灯泡、荧光灯等放电灯以及LED（Light Emitting Diode）或有机EL元件等发光元件。图31A所示的照明装置8008设置在天花板，但是除此之外也可以是设置在墙壁、地板以及窗户等的安装型照明装置或台式照明装置。

空调系统8009具有调整温度、湿度以及空气净化度等的室内环境的功能。在图31A中，示出作为一个示例的空调器。空调器包括具备将压缩机及蒸发器合为一体的室内机和内置有冷凝器的室外机（未图示）的空调器或将室内机和室外机合为一体的空调器等。

另外，电冷藏箱8010是一种用来在低温下保管食品等的电器设备，其包括在零度以下使食品等冷冻的电冷冻箱。通过由压缩机压缩的管道中的冷却介质汽化时的散热，使箱内冷却。

上述多个家用电器既可以分别具有蓄电装置，也可以不具有蓄电装置而利用来自蓄电系统8005的电力或来自商业电源的电力。在家用电器在其内部具有蓄电装置的情况下，即使在由于停电等无法接受来自商业电源的电力供应时，通过将蓄电装置用作不间断电源，也可以使用上述家用电器。

在上述家用电器各自的电源供应端子的附近，可以设置电流传感器等的电力检测单元。通过将利用电力检测单元检测出的数据发送到控制装置8004，用户可以掌握住宅整体的用电量，除此之外，控制装置8004还可以根据该数据设定对多个家用电器的电力分配，从而可以在住宅8000中高效率地或经济地使用电力。

另外，在商业电源的供应源能够供应的总电能中的电力使用率低的时间段中，可以从商业电源对蓄电系统8005进行充电。另外，通过利用太阳能发电系统8006，白天可以对蓄电系统8005进行充电。注意，进行充电的对象不局限于蓄电系统8005，也可以是与控制装置8004相连接的电动汽车8012中所安装的蓄电装置或多个家用电器所具有的蓄电装置。

如此，通过利用控制装置8004对各种蓄电装置所充的电力进行高效率地分配并使用，可以在住宅8000内高效率地或经济地使用电力。

如上所述，作为将电力系统网络化来进行控制的例子，不限于上述所示的家庭规模的电网，也可以构筑将智能电表（smartmeter）等的控制功能和通信功能进行组合而成的城市规模、国家规模的智能电网（smartgrid）。另外，还可以构筑以能量供应源和消费设施为构成单位的工厂或企业规模的微电网（microgrid）。

<电器设备的结构例：电动汽车>

接着，参照图31B和图31C对作为电器设备的一个示例的移动体的例子进行说明。本发明的一个实施方式所涉及的蓄电装置可用于控制移动体的蓄电装置。

图31B示出电动汽车的内部结构的一个例子。电动汽车8020安装有可以进行充放电的蓄电装置8024。蓄电装置8024的电力由电子控制单元8025（ECU：Electronic Control Unit的简称）调整其输出，通过逆变器单元8026供应到驱动电动机单元8027。逆变器单元8026可以将从蓄电装置8024输入的直流电力转换为三相交流电力，并对转换后的交流电力的电压、电流以及频率进行调整，然后输出到驱动电动机单元8027。

因此，当驾驶员踏下加速踏板（未图示）时，驱动电动机单元8027开始工作，驱动电动机单元8027所产生的扭力（torque）通过输出轴8028及驱动轴8029传送到后轮（驱动轮）8030。通过随着后轮的驱动，前轮8023也工作，从而可以驱动电动汽车8020行驶。

在各单元中，设置有例如电压传感器、电流传感器、温度传感器等的检测单元，通过这些单元适当地监视电动汽车8020的各部位的物理量。

电子控制单元8025是具有未图示的RAM、ROM等的存储器及CPU的处理装置。根据电动汽车8020的加速、减速、停止等操作信息、行驶环境及各单元的温度信息、控制信息以及蓄电装置的荷电状态（SOC：State Of Charge）等的输入信息，电子控制单元8025对逆变器单元8026、驱动电动机单元8027以及蓄电装置8024输出控制信号。各种数据或程序储存在该存储器中。

驱动电动机单元8027除了交流电动机之外，还可以使用直流电动机或上述电动机和内燃机的组合。

另外，只要具备本发明的一个实施方式所涉及的蓄电装置，当然就不局限于上述所示的移动体。

安装在电动汽车8020上的蓄电装置8024可以通过插件方式或非接触供电方式等从外部的充电设备接受电力供应，来进行充电。图31C示出从地面设置型的充电装置8021通过电缆8022对安装在电动汽车8020上的蓄电装置8024进行充电的情况。当进行充电时，作为充电方法或连接器的规格等，根据CHAdeMO（注册商标）等的规定的方式适当地进行即可。作为充电装置8021，可以是设置在商业设施上的充电站，或者也可以是家庭的电源。例如，如图31B所示那样，通过利用使连接到蓄电装置8024的连接插头8031与充电装置8021电连接的插件技术从外部供应电力，可以对安装在电动汽车8020上的蓄电装置8024进行充电。可以通过AC/DC转换器等转换装置转换为具有固定电压值的直流恒压来进行充电。

另外，虽未图示，但是也可以将受电装置安装在移动体上，并从地上的送电装置以非接触的方式供应电力来进行充电。当利用非接触供电方式时，通过在公路或外壁中组装送电装置，不仅在停车中可以充电，而且在行驶中也可以进行充电。此外，利用该非接触供电方式，也可以在移动体之间进行电力的发送及接收。并且，还可以在移动体的外部设置太阳能电池，当停车时或行驶时进行蓄电装置8024的充电。可以利用电磁感应方式或磁场共振方式实现这样的非接触供电。

另外，当移动体为铁路用电动车厢时，可以通过来自架空电缆或导电轨的电力供应，来对安装的蓄电装置进行充电。

通过安装本发明的一个实施方式所涉及的蓄电装置作为蓄电装置8024，可以使蓄电装置的循环特性良好，并可以提高方便性。另外，如果通过提高蓄电装置8024的特性而使蓄电装置8024本身小型轻量化，就有助于实现车辆的轻量化，从而可以提高燃料消耗效率。另外，由于安装在移动体上的蓄电装置8024具有相对较大的容量，所以也可以将它用作室内等的电力供应源。此时，可以避免在电力需求高峰时使用商业电源。

<电器设备的结构例：便携式信息终端>

进一步参照图32A至图32C对作为电器设备的一个示例的便携式信息终端的例子进行说明。

图32A是表示便携式信息终端8040的正面及侧面的立体图。便携式信息终端8040，作为一个例子可以执行例如移动电话、电子邮件、文章的阅读和编辑、播放音乐、网络通信、计算机游戏等各种应用软件。便携式信息终端8040在框体8041的正面具有显示部8042、相机8045、麦克风8046以及扬声器8047，在框体8041的左侧面具有操作用的按钮8043，在其底面具有连接端子8048。

在显示部8042中，使用显示模块或显示面板。作为显示模块或显示面板，可以使用在各像素中具备以有机发光元件（OLED）为代表的发光元件的发光装置、液晶显示装置、利用电泳方式或电子粉流体（注册商标）方式等进行显示的电子纸、DMD（Digital Micromirror Device：数字微镜装置）、PDP（Plasma Display Panel：等离子体显示面板）、FED（Field Emission Display：场致发射显示器）、SED（SurfaceConduction Electron-emitter Display：表面传导电子发射显示器）、LED（LightEmitting Diode：发光二极管）显示器、碳纳米管显示器、纳米晶显示器以及量子点显示器等。

图32A所示的便携式信息终端8040是在框体8041上设置一个显示部8042的例子，但是不局限于此，也可以将显示部8042设置在便携式信息终端8040的背面，还可以设置两个以上的显示部作为折叠型信息终端。

此外，在显示部8042上设置有作为输入单元的能够使用手指或触屏笔等指示单元输入信息的触摸屏。由此，可以使用指示单元简单地操作显示部8042上所显示的图标8044。此外，由于配置有触摸屏而不需要在便携式信息终端8040上设置配置键盘的区域，因此可以在较大的区域中配置显示部。此外，因为可以使用手指或触屏笔输入信息，所以可以实现用户友好界面（user-friendly interface）。作为触摸屏，可以采用电阻膜式、电容式、红外线式、电磁感应方式、表面声波式等各种方式。但是，因为本发明所涉及的显示部8042可以弯曲，所以特别优选采用电阻膜式、电容式。此外，上述触摸屏也可以采用所谓In-cell方式，该方式是与上述显示模块或显示面板合为一体化的方式。

另外，触摸屏也可以用作图像传感器。此时，例如可以通过用手掌或手指触摸显示部8042，来拍摄掌纹、指纹等，从而进行个人识别。另外，通过将发射近红外光的背光灯或发射近红外光的传感用光源用于显示部8042，还可以拍摄手指静脉、手掌静脉等。

另外，也可以在显示部8042上不设置触摸屏而设置键盘，还可以同时设置触摸屏和键盘。

根据用途，可以使操作用的按钮8043具有各种功能。例如，可以采用如下结构：将按钮8043作为主屏幕按钮，当按下按钮8043时，在显示部8042上显示主屏幕。此外，也可以通过按住按钮8043指定的时间，将便携式信息终端8040的主电源关闭。也可以当便携式信息终端8040处于睡眠模式时，通过按下按钮8043，使其从睡眠模式复原。此外，根据按住的时间或与其他按钮同时按下的动作，可以将该按钮用作启动各种功能的开关。

另外，也可以将按钮8043作为音量调整按钮或静音按钮，使其具有调整用来输出声音的扬声器8047的音量的功能。从扬声器8047输出操作系统（OS）的启动声音等特定的处理时所设定的声音、来自音乐播放应用软件的音乐等在各种应用软件中所执行的声音文件的声音、以及电子邮件的收信音等各种声音。另外，虽然未图示，但是也可以在设置有扬声器8047的同时，或取代扬声器8047设置将声音输出至头戴式耳机、耳机、耳麦等装置的连接器。

如此，可以使按钮8043具有各种功能。图32A示出在左侧面上设置有两个按钮8043的便携式信息终端8040，但是，当然按钮8043的个数、配置位置等不局限于此，可以适当地进行设计。

麦克风8046可以用于声音的输入或录音。另外，可以将使用相机8045得到的图像显示在显示部8042上。

当操作便携式信息终端8040时，除了设置在上述显示部8042的触摸屏或按钮8043以外，还可以使用内置在相机8045或便携式信息终端8040中的传感器等来识别用户的动作，由此对便携式信息终端8040进行操作（也称为手势输入）。或者，也可以利用麦克风8046来识别用户的声音，由此对便携式信息终端8040进行操作（也称为声音输入）。如此，通过采用识别人类一般的动作而对电器设备进行输入的NUI（Natural User Interface：自然用户界面）技术，可以进一步提高便携式信息终端8040的可操作性。

连接端子8048是用来与外部设备进行通信或供应电力的信号或电力的输入端子。例如，为了使便携式信息终端8040与外部存储器驱动器连接，可以利用连接端子8048。作为外部存储器驱动器，可以举出例如外置HDD（硬盘驱动器）或快闪存储器驱动器、DVD（Digital Versatile Disk：数字通用磁盘）或DVD-R（DVD-Recordable：可记录式DVD）、DVD-RW（DVD-ReWritable：可重写式DVD）、CD（Compact Disc：光盘）、CD-R（Compact Disc Recordable：可录式光盘）、CD-RW（Compact Disc ReWritable：可重写式光盘）、MO（Magneto-Optical Disc：磁光盘）、FDD（Floppy Disk Drive：软盘驱动器）、或上述以外的非易失性的固态驱动器（SolidState Drive：SSD）设备等记录媒体驱动器。此外，虽然便携式信息终端8040在显示部8042上具有触摸屏，但是也可以在框体8041上设置键盘来代替该触摸屏，也可以外置键盘。

图32A示出在底面上设置有一个连接端子8048的便携式信息终端8040，但是，连接端子8048的个数、配置位置等不局限于此，可以适当地进行设计。

图32B是表示便携式信息终端8040的背面及侧面的立体图。便携式信息终端8040在框体8041的表面上具有太阳能电池8049及相机8050，并且具有充放电控制电路8051、蓄电装置8052以及DC-DC转换器8053等。另外，在图32B中，作为充放电控制电路8051的一个例子示出具有蓄电装置8052及DC-DC转换器8053的结构，蓄电装置8052使用上述实施方式所说明的本发明的一个实施方式所涉及的蓄电装置。

利用安装在便携式信息终端8040的背面上的太阳能电池8049，可以将电力供应到显示部、触摸屏或图像信号处理部等。另外，可以将太阳能电池8049设置于框体8041的一个表面上或两个表面上。通过在便携式信息终端8040中安装太阳能电池8049，即使在室外等的没有电力的供应单元的场所中，也可以对便携式信息终端8040的蓄电装置8052进行充电。

另外，作为太阳能电池8049，可以使用由单晶硅、多晶硅、微晶硅、非晶硅或上述硅的叠层构成的硅类太阳能电池，InGaAs类、GaAs类、CIS类、Cu₂ZnSnS₄、CdTe-CdS类的太阳能电池，使用有机染料的染料敏化太阳能电池，使用导电聚合物或富勒烯等的有机薄膜太阳能电池，以及在pin结构中的i层中形成由硅等构成的量子点结构的量子点型太阳能电池等。

在此，参照图32C所示的方框图对图32B所示的充放电控制电路8051的结构和工作的一个示例进行说明。

图32C示出太阳能电池8049、蓄电装置8052、DC-DC转换器8053、转换器8057、开关8054、开关8055、开关8056以及显示部8042，蓄电装置8052、DC-DC转换器8053、转换器8057、开关8054、开关8055以及开关8056对应于图32B所示的充放电控制电路8051。

为了使利用外界光线由太阳能电池8049发电的电力成为用来给蓄电装置8052充电的所需电压，使用DC-DC转换器8053对该电力进行升压或降压。并且，当利用来自太阳能电池8049的电力使显示部8042工作时，将开关8054设为导通，利用转换器8057将其升压或降压到显示部8042所需要的电压。另外，当不进行显示部8042上的显示时，将开关8054设为截止，且将开关8055设为导通，从而给蓄电装置8052充电。

另外，示出太阳能电池8049作为发电单元的一个例子，但是不局限于此，也可以使用压电元件（piezoelectric element）或热电转换元件（珀尔帖元件（peltierelement））等其他的发电单元给蓄电装置8052充电。此外，给便携式信息终端8040的蓄电装置8052充电的方法不局限于此，例如也可以将上述连接端子8048与电源连接来进行充电。此外，也可以使用以无线方式收发电力来进行充电的非接触电力传输模块，还可以组合以上的充电方法。

在此，蓄电装置8052的荷电状态（SOC：State Of Charge的简称）表示在显示部8042的左上部分（虚线框内）。通过利用该信息，用户可以掌握蓄电装置8052的荷电状态，还可以根据该信息选择便携式信息终端8040的省电模式。当用户选择省电模式时，可以通过操作例如上述按钮8043或图标8044，将安装在便携式信息终端8040上的显示模块或显示面板、CPU等的运算装置以及存储器等的构成部件的模式切换为省电模式。具体而言，降低各构成部件中任意的功能的使用频率并使该功能停止。另外，便携式信息终端8040也可以构成为根据荷电状态通过设定自动地切换为省电模式的结构。另外，通过在便携式信息终端8040中设置光传感器等的检测单元，并检测出使用便携式信息终端8040时的外界光线的光量来使显示亮度最优化，从而可以抑制蓄电装置8052的功耗。

另外，如图32A所示，当由太阳能电池8049等进行充电时，也可以在显示部8042的左上部分（虚线框内）显示表示“充电中”的图像等。

另外，当然只要具备本发明的一个实施方式所涉及的蓄电装置，则不局限于图32A至32C所示的电器设备。

<电器设备的结构例：蓄电系统>

进一步参照图33A和图33B，对作为电器设备的一个示例的蓄电系统的例子进行说明。这里所说明的蓄电系统8100可作为上述蓄电系统8005在家庭中使用。另外，这里以家庭用的蓄电系统为例进行说明，但是不局限于此，也可将其用于商用或其他用途。

如图33A所示，蓄电系统8100具有用来与系统电源8103电连接的插头8101。另外，蓄电系统8100与设置在家庭内的配电盘8104电连接。

另外，蓄电系统8100也可以具有用来显示工作状态等的显示面板8102等。显示面板也可以具有触控屏。另外，除了显示面板以外，还可以具有用来使主电源开启或关闭的开关或者用来操作蓄电系统的开关等。

此外，虽然未图示，但是为了操作蓄电系统8100，也可以另行设置操作开关，例如将该操作开关设置在室内的墙上。或者，也可以连接蓄电系统8100和设置在家庭内的个人计算机及服务器等来间接地操作蓄电系统8100。另外，还可以使用智能手机等信息终端设备或因特网等来远程控制蓄电系统8100。在这种情况下，只要在蓄电系统8100中设置通过有线或无线使蓄电系统8100与其他设备进行通信的机构即可。

图33B是示意性地表示蓄电系统8100的内部的图。蓄电系统8100包括多个蓄电装置群8106、BMU（Battery Management Unit：电池管理单元）8107及PCS（Power Conditioning System：功率调节系统）8108。

蓄电装置群8106通过排列并连接多个上述蓄电装置8105而成。可以将来自系统电源8103的电力储存于蓄电装置群8106。多个蓄电装置群8106分别与BMU8107电连接。

BMU8107具有下述功能，即：可以监视并控制蓄电装置群8106所具有的多个蓄电装置8105的状态，并且可以保护蓄电装置8105的功能。具体而言，BMU8107具有如下功能：收集蓄电装置群8106所具有的多个蓄电装置8105的单元电压（cellvoltage）及单元温度的数据、监视过充电或过放电、监视过充流、控制单元平衡器（cell balancer）、管理电池劣化状态、计算电池余量（（充电率）State Of Charge：SOC）、控制驱动用蓄电装置的散热风扇、或者控制检测故障电路。另外，如上述那样，这些功能的一部分或全部可以包含在蓄电装置8105中，或者也可以使每个蓄电装置群具有有关功能。此外，BMU8107与PCS8108电连接。

在此，作为构成BMU8107的电路，优选使用包括上述的具有氧化物半导体的晶体管的电路。此时，可以大幅地降低BMU8107的功耗。

PCS8108与交流（AC）电源即系统电源8103电连接，进行直流-交流转换。例如，PCS8108具有反相器、检测出系统电源8103的异常并使工作停止的系统联系保护装置等。当给蓄电系统8100充电时，例如，将系统电源8103的交流的电力转换为直流的电力并将该电力传送至BMU8107，当进行蓄电系统8100的放电时，将储存于蓄电装置群8106的电力转换为交流的电力并供应到室内等的负载。另外，从蓄电系统8100到负载的电力的供应既可以通过图33A所示的配电盘8104进行，也可以通过有线或无线的方式直接进行蓄电系统8100与负载之间电力的供应。

此外，给蓄电系统8100的充电不局限于由上述系统电源8103进行充电，例如也可以从设置在室外的太阳能发电系统供应电力，还可以从安装在电动汽车的蓄电系统供应电力。

本实施方式可以与其他实施方式适当地组合而实施。

标号说明

10 电池

100 库仑计

103 库仑计

110 电阻器

111 端子

112 端子

130 放大电路

131，132，133，134 电阻器

135 运算放大器

140 自稳零放大器

150 V-I转换电路

151 运算放大器

152，153，154 晶体管

155 电阻器

160 电流源电路

170，171，172，173 累积加法电路

181，182 晶体管

183 电容元件

184 运算放大器

191，192 比较器

200 库仑计

201 IC芯片

203 库仑计

204 IC芯片

210 电阻器

211，212，213 端子

220 电压生成电路

221 运算放大器

222，223，224，225 电阻器

230 放大电路

231，232，233，234 电阻器

235 运算放大器

236 复用器

240 自稳零放大器

241，242 运算放大器

243，244，245，246 晶体管

247 反相器

248，249 电容元件

250 V-I转换电路

251 运算放大器

252，253，254 晶体管

255，256 电阻器

257 电容元件

258 布线

260 电流源电路

261 电流校正电路

262 运算放大器

263，264，265，266，267，268，269 晶体管

270 累积加法电路

273 累积加法电路

281，282 晶体管

283 电容元件

284 运算放大器

285 晶体管

286，287 运算放大器

291 比较器

300 蓄电装置

301 蓄电体

302 电源

310 管理装置

320 MPU

321 信号生成电路

330 电源控制电路

340 转换器

341 晶体管

342 整流元件

343 线圈

344 电阻器

345 电容元件

346，347 电阻器

350 控制电路

400 衬底

401 栅电极

402 栅极绝缘膜

403 n型化区域

404 氧化物膜

405a 源电极

405b 漏电极

406 绝缘膜

408 绝缘膜

409 栅极绝缘膜

410 栅电极

421，422，423 晶体管

441，442，443，444，445 氧化物叠层膜

461，462，463，464 氧化物层

611，612 寄存器

631 晶体管

632 电容元件

633，634，635 晶体管

636 反相器

637 电容元件

651，652 存储电路

653，654 选择器

700 MPU

701，702，703，704 单元

710 处理器

711 总线桥

712 存储器

713 存储器接口

715 时钟生成电路

720 控制器

721 控制器

722 I/O接口

730 电源门单元

731，732 开关

740 时钟生成电路

741 晶体振荡器电路

742 振荡单元

743 晶体振荡器

745 定时器电路

746 I/O接口

750 I/O端口

751 比较器

752 I/O接口

761，762，763 总线

764 数据总线

770，771，772，773，774，775，776 连接端子

780，783，784，785，786，787 寄存器

1041，1042，0143，1044，1045，1046 晶体管

1050 存储单元

1051 位线

1052 字线

1053 电容线

1054 读出放大器

1055 晶体管

1056 电容元件

1060，1061 IC芯片

1071，1072 晶体管

1073 电容元件

1074，1075 源极线

1076 字线

1077 漏极线

1078 电容线

1079 节点

1080 半导体衬底

1081 阱

1082 杂质区

1083 绝缘膜

1084 电极

1085 STI

1086a，1086b 接触插头

1087 电极

1088，1089，1090，1091，1092 层间绝缘膜

1093 阻挡膜

1094 布线

1095 阻挡膜

1096 层间绝缘膜

1097 阻挡膜

1098 布线

1099 阻挡膜

1100 层间绝缘膜

1101 基底绝缘膜

1102 绝缘膜

1103a，1103b，1103c 接触插头

1104，1105 层间绝缘膜

1107a，1107b 布线

1106 阻挡膜

1108，1109 层间绝缘膜

1110 阻挡膜

1111，1112 杂质区

1113，1114 栅极绝缘膜

1115 侧壁绝缘膜

1116 栅电极

1117 绝缘膜

1118 栅电极

1171，1172 晶体管

1173 氧化物膜

1174，1175 导电层

1176 绝缘膜

1177 导电层

1178 电容元件

8000 住宅

8001 电力系统

8002 引入线

8003 配电盘

8004 控制装置

8005 蓄电系统

8006 太阳能发电系统

8007 显示装置

8008 照明装置

8009 空调设备

8010 电冷藏箱

8011 因特网

8012 电动汽车

8013 管理服务器

8020 电动汽车

8021 充电装置

8022 电缆

8023 前轮

8024 蓄电装置

8025 电子控制单元

8026 逆变器单元

8027 驱动电动机单元

8028 输出轴

8029 驱动轴

8031 连接插头

8040 便携式信息终端

8041 框体

8042 显示部

8043 按钮

8044 图标

8045 相机

8046 麦克风

8047 扬声器

8048 连接端子

8049 太阳能电池

8050 相机

8051 充放电控制电路

8052 蓄电装置

8053 DC-DC转换器

8054，8055，8056 开关

8057 转换器

8100 蓄电系统

8101 插头

8102 显示面板

8103 系统电源

8104 配电盘

8105 蓄电装置

8106 蓄电装置群

8107 BMU

8108 PCS

Claims

1.一种半导体装置，其特征在于，包括：

电阻器；

第一电路，该第一电路在第一电流流过所述电阻器时，对产生在所述电阻器的两端的第一电压进行放大并输出第二电压；

第二电路，该第二电路生成并输出对应于所述第二电压的第二电流；以及

第三电路，该第三电路根据所述第二电流生成第一信号，

其中，所述第三电路包括：

电容元件，该电容元件包含第一端子；

第一开关，该第一开关控制所述第一端子与所述第二电路之间的连接；

第二开关，该第二开关控制向所述第一端子供应恒电压；以及

第四电路，该第四电路输出对应于所述第一端子的电压的所述第一信号。

2.如权利要求1所述的半导体装置，其特征在于，

所述第四电路将所述第一端子的电压与参考电压进行比较，并输出所述第一信号。

3.如权利要求1所述的半导体装置，其特征在于，

所述第三电路还根据所述第二电流输出第二信号，

所述第三电路还包括第五电路，

所述第四电路通过比较所述第一端子的电压与第一参考电压来生成所述第一信号，

所述第五电路通过比较所述第一端子的电压与第二参考电压来生成所述第二信号。

4.如权利要求1所述的半导体装置，其特征在于，

所述电阻器与电池电连接。

5.如权利要求1所述的半导体装置，其特征在于，

所述第一开关和所述第二开关都是每沟道宽度1μm的关态电流为1×10^-19A以下的晶体管。

6.如权利要求1所述的半导体装置，其特征在于，

所述第一开关和所述第二开关都是包含氧化物半导体膜的晶体管。

7.一种半导体装置，其特征在于，包括：

电阻器；

第三电路，该第三电路根据所述第二电流生成第一信号，

其中，所述第三电路包括：

电容元件，该电容元件包含第一端子；

第二开关，该第二开关控制向所述第一端子供应恒电压；

第四电路，该第四电路将所述第一端子的电压与第一参考电压进行比较，并生成第二信号；

第五电路，该第五电路将所述第一端子的电压与第二参考电压进行比较，并生成第三信号；

第六电路，该第六电路通过计算所述第二信号和所述第三信号的电平的变化次数来生成所述第一信号；以及

第七电路，该第七电路根据所述第二信号和所述第三信号生成所述第二开关的控制信号。

8.如权利要求7所述的半导体装置，其特征在于，

所述电阻器与电池电连接。

9.如权利要求7所述的半导体装置，其特征在于，

10.如权利要求7所述的半导体装置，其特征在于，

11.一种蓄电装置，其特征在于，包括：

蓄电体；

电源控制电路，该电源控制电路与所述蓄电体电连接；

微处理器单元，该微处理器单元与所述电源控制电路电连接；以及

库仑计，该库仑计向所述微处理器单元提供第一信号，

其中，所述库仑计包括：

电阻器，该电阻器与所述蓄电体电连接；

第三电路，该第三电路根据所述第二电流生成所述第一信号，

其中，所述第三电路包括：

电容元件，该电容元件包含第一端子；

第二开关，该第二开关控制向所述第一端子供应恒电压；

12.如权利要求11所述的蓄电装置，其特征在于，

13.如权利要求11所述的蓄电装置，其特征在于，

所述微处理器单元根据所述第一信号控制所述电源控制电路。

14.如权利要求11所述的蓄电装置，其特征在于，

15.如权利要求11所述的蓄电装置，其特征在于，

16.如权利要求11所述的蓄电装置，其特征在于，

所述微处理器单元包括晶体管，该晶体管的沟道形成区处于氧化物半导体膜中。

17.如权利要求11所述的蓄电装置，其特征在于，

所述蓄电体是锂离子二次电池、铅蓄电池、锂离子聚合物二次电池、镍氢蓄电池、镍镉蓄电池、镍铁蓄电池、镍锌蓄电池、氧化银锌蓄电池、氧化还原液流电池、锌氯电池、锌溴电池、铝空气电池、锌空气电池、铁空气电池、钠硫电池、锂硫化铁电池和锂离子电容器中的任意一个。