JP2012533192A5 - - Google Patents

Claims (13)

1. スイッチング素子であって、
   第１の部分と第２の部分とを有する第１の半導体層と、
   第１の部分と第２の部分とを有する第２の半導体層と、
   前記第１の半導体層と前記第２の半導体層との間に配置される絶縁層と、
   前記第１の半導体層の前記第１の部分と接触して第１の接合部を形成するとともに、前記第２の半導体層の前記第１の部分と接触して第２の接合部を形成する第１の金属コンタクトと、
   前記第１の半導体層の前記第２の部分と接触して第３の接合部を形成するとともに、前記第２の半導体層の前記第２の部分と接触して第４の接合部を形成する第２の金属コンタクトとを含み、
   前記第１の接合部と前記第４の接合部とはショットキー接触部であり、前記第２の接合部と前記第３の接合部とはオーミック接触部である、スイッチング素子。
2. 前記第１の半導体層と前記第２の半導体層とは、シリコン、シリコン含有化合物、ゲルマニウム、ゲルマニウム含有化合物、アルミニウム含有化合物、ホウ素含有化合物、ガリウム含有化合物、インジウム含有化合物、カドミウム含有化合物、亜鉛含有化合物、鉛含有化合物、および錫含有化合物から独立して選択される、請求項１に記載のスイッチング素子。
3. 前記第１の半導体層は結晶シリコンであり、前記第２の部分はリン（Ｐ）、ホウ素（Ｂ）、または砒素（Ａｓ）でドーピングされる、請求項１または２に記載のスイッチング素子。
4. 前記第２の半導体層は結晶シリコンであり、前記第１の部分はリン（Ｐ）、ホウ素（Ｂ）、または砒素（Ａｓ）でドーピングされる、請求項１〜３のいずれか１項に記載のスイッチング素子。
5. 前記第１の半導体層の前記第２の部分と前記第２の半導体層の前記第１の部分とは、リン（Ｐ）、ホウ素（Ｂ）、または砒素（Ａｓ）で高濃度にドーピングされる、請求項１〜４のいずれか１項に記載のスイッチング素子。
6. 前記第１の半導体層の前記第１の部分と前記第２の半導体層の前記第２の部分とは高濃度にドーピングされない、請求項５に記載のスイッチング素子。
7. 第２の絶縁層と基板層とをさらに含み、前記第２の絶縁層は前記基板層と前記第１の半導体層との間に配置され、前記第２の絶縁層は前記第１および第２の金属コンタクトと接触する、請求項１〜６のいずれか１項に記載のスイッチング素子。
8. 不揮発性メモリ素子であって、
   スイッチング装置と、
   不揮発性メモリセルとを含み、
   前記スイッチング装置は、
   第１の部分と第２の部分とを有する第１の半導体層と、
   第１の部分と第２の部分とを有する第２の半導体層と、
   前記第１の半導体層と前記第２の半導体層との間に配置される絶縁層と、
   前記第１の半導体層の前記第１の部分と接触して第１の接合部を形成するするとともに、前記第２の半導体層の前記第１の部分と接触して第２の接合部を形成する第１の金属コンタクトと、
   前記第１の半導体層の前記第２の部分と接触して第３の接合部を形成するとともに、前記第２の半導体層の前記第２の部分と接触して第４の接合部を形成する第２の金属コンタクトとを含み、
   前記第２の接合部と前記第３の接合部とはオーミック接触部であり、
   前記スイッチング装置は前記不揮発性メモリセルと直列に電気的に接続される、不揮発性メモリ素子。
9. 前記第１の接合部と前記第４の接合部とはショットキー接触部である、請求項８に記載の不揮発性メモリ素子。
10. 前記第１の半導体層の前記第２の部分と前記第２の半導体層の前記第１の部分とは、リン（Ｐ）、ホウ素（Ｂ）、または砒素（Ａｓ）でドーピングされる、請求項８または９に記載の不揮発性メモリ素子。
11. 前記第１の半導体層の前記第１の部分と前記第２の半導体層の前記第２の部分とはドーピングされない、請求項８〜１０のいずれか１項に記載の不揮発性メモリ素子。
12. 前記第１および第２の半導体層は実質的に同じ厚さを有する、請求項８に記載の不揮発性メモリ素子。
13. 前記不揮発性メモリセルはスピントルクトランスファランダムアクセスメモリ（ＳＴＲＡＭ）スタックである、請求項８に記載の不揮発性メモリ素子。