JPH11186568A - 高耐圧ダイオードおよびその製造方法 - Google Patents
高耐圧ダイオードおよびその製造方法Info
- Publication number
- JPH11186568A JPH11186568A JP35744497A JP35744497A JPH11186568A JP H11186568 A JPH11186568 A JP H11186568A JP 35744497 A JP35744497 A JP 35744497A JP 35744497 A JP35744497 A JP 35744497A JP H11186568 A JPH11186568 A JP H11186568A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- oxide film
- series
- diffusion layer
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】高耐圧ダイオードにおいて、半導体ウエハの積
層枚数を軽減し、低コスト化を図る。 【解決手段】貼り合わせ酸化膜１０の両面にｎ+ 層２、
ｎ層１、ｐ+ 層３の横型ダイオード部が３個Ｎｉ膜５で
直列接続され、且つ、この直列接続されたものがリード
端子７を固着するはんだ６を介して並列接続される。横
型ダイオード部表面は熱酸化膜４で被覆され、さらにＮ
ｉ膜５で被覆されていない熱酸化膜上が表面保護膜であ
るＪＣＲ８（ジャンクションコーティングレジン）で被
覆される。さらにリード端子を露出させて、その他の表
面をエポキシなどの樹脂９で被覆する。 このようにし
て、貼り合わせ酸化膜１０の両面に形成された３個の横
型ダイオード部が直列接続され、さらにそれらが並列接
続される高耐圧ダイオードとする。
層枚数を軽減し、低コスト化を図る。 【解決手段】貼り合わせ酸化膜１０の両面にｎ+ 層２、
ｎ層１、ｐ+ 層３の横型ダイオード部が３個Ｎｉ膜５で
直列接続され、且つ、この直列接続されたものがリード
端子７を固着するはんだ６を介して並列接続される。横
型ダイオード部表面は熱酸化膜４で被覆され、さらにＮ
ｉ膜５で被覆されていない熱酸化膜上が表面保護膜であ
るＪＣＲ８（ジャンクションコーティングレジン）で被
覆される。さらにリード端子を露出させて、その他の表
面をエポキシなどの樹脂９で被覆する。 このようにし
て、貼り合わせ酸化膜１０の両面に形成された３個の横
型ダイオード部が直列接続され、さらにそれらが並列接
続される高耐圧ダイオードとする。
Description
【０００１】
【発明の属する技術分野】この発明は、メサ型のｐｎ接
合ダイオードが金属電極を介して複数個直列接続された
高耐圧ダイオードおよびその製造方法に関する。
合ダイオードが金属電極を介して複数個直列接続された
高耐圧ダイオードおよびその製造方法に関する。
【０００２】
【従来の技術】一般に、半導体素子は薄くスライスされ
た半導体ウエハを加工して製作される。メサ型半導体素
子の場合、半導体ウエハの厚みおよび比抵抗が理論耐圧
を決定するため、それ以上の高耐圧を実現しようとした
場合にはｐｎ接合ダイオードが金属電極を介して複数個
直列接続される方法が採用されている。
た半導体ウエハを加工して製作される。メサ型半導体素
子の場合、半導体ウエハの厚みおよび比抵抗が理論耐圧
を決定するため、それ以上の高耐圧を実現しようとした
場合にはｐｎ接合ダイオードが金属電極を介して複数個
直列接続される方法が採用されている。
【０００３】図４は従来ｐｎダイオードの要部断面図を
示す。同図（ａ）は機械加工後で表面処理前の断面図
で、同図（ｂ）は表面処理後の断面図である。図４
（ａ）はｎ形半導体ウエハの一方の面にｐ+ 層２３、他
方の面にｎ+ 層２２を拡散で形成し、ｐ+ 層２３、ｎ層
２１およびｎ+ 層２２のｐｎ構造とし、ｎ + 層２２、ｐ
+ 層２３の表面にＮｉなどの金属電極２４、２５を被着
させてダイオード構造とし、このダイオード構造のウエ
ハを２枚をはんだ２６を介して直列に積層し（通常は、
５枚から１０枚のウエハを直列に積層するが、ここでは
単純化して２枚のウエハを積層した例で説明してい
る）、その後半導体ウエハをダイシングソーで切断し、
小さな積層されたダイオード片（シリコンブロックとも
称す）としたものでり、この積層されたダイオード片の
ｐｎ接合が露出している側面の表面層にはダイシング時
の機械的歪み層２９が形成されている図である。
示す。同図（ａ）は機械加工後で表面処理前の断面図
で、同図（ｂ）は表面処理後の断面図である。図４
（ａ）はｎ形半導体ウエハの一方の面にｐ+ 層２３、他
方の面にｎ+ 層２２を拡散で形成し、ｐ+ 層２３、ｎ層
２１およびｎ+ 層２２のｐｎ構造とし、ｎ + 層２２、ｐ
+ 層２３の表面にＮｉなどの金属電極２４、２５を被着
させてダイオード構造とし、このダイオード構造のウエ
ハを２枚をはんだ２６を介して直列に積層し（通常は、
５枚から１０枚のウエハを直列に積層するが、ここでは
単純化して２枚のウエハを積層した例で説明してい
る）、その後半導体ウエハをダイシングソーで切断し、
小さな積層されたダイオード片（シリコンブロックとも
称す）としたものでり、この積層されたダイオード片の
ｐｎ接合が露出している側面の表面層にはダイシング時
の機械的歪み層２９が形成されている図である。
【０００４】図４（ｂ）は、図４（ａ）のダイオード片
をフッ酸と硝酸の混合液でエッチング（ブロックエッチ
ングと称す）後、リード端子２７を付け、再表面処理と
して高濃度の水酸化カリウム水溶液で湿式エッチングし
て、メサ型ダイオードとし、その後、ＪＣＲ３０（ジャ
ンクションコーティングレジン）でリード端子２７部以
外をコーティング保護し、さらに樹脂３１で被覆した図
である。このようにして、製造される高耐圧メサ型ダイ
オードの価格は年々低下の傾向にあり、低コスト型の素
子開発が要求される。
をフッ酸と硝酸の混合液でエッチング（ブロックエッチ
ングと称す）後、リード端子２７を付け、再表面処理と
して高濃度の水酸化カリウム水溶液で湿式エッチングし
て、メサ型ダイオードとし、その後、ＪＣＲ３０（ジャ
ンクションコーティングレジン）でリード端子２７部以
外をコーティング保護し、さらに樹脂３１で被覆した図
である。このようにして、製造される高耐圧メサ型ダイ
オードの価格は年々低下の傾向にあり、低コスト型の素
子開発が要求される。
【０００５】
【発明が解決しようとする課題】上記の製造方法では、
高耐圧のダイオード片を製作するためには、半導体ウエ
ハを多数枚（通常５枚から１０枚）積層する必要がり、
直接材料費が極めて高く、従って、製造コストが高い。
この発明の目的は、前記の課題を解決して、半導体ウエ
ハの積層枚数を軽減し、低コストの高耐圧ダイオードと
その製造方法を提供することにある。
高耐圧のダイオード片を製作するためには、半導体ウエ
ハを多数枚（通常５枚から１０枚）積層する必要がり、
直接材料費が極めて高く、従って、製造コストが高い。
この発明の目的は、前記の課題を解決して、半導体ウエ
ハの積層枚数を軽減し、低コストの高耐圧ダイオードと
その製造方法を提供することにある。
【０００６】
【課題を解決するための手段】前記の目的を達成するた
めに、２枚の半導体ウエハが第１酸化膜を介して貼り合
わされた半導体基板（ＳＯＩウエハと称す）の、それぞ
れの半導体ウエハに、多数の横型ダイオードユニットを
形成し、該横型ダイオードユニットを半導体ウエハ毎に
直列接続し、半導体基板から切り出して横型ダイオード
を形成する。
めに、２枚の半導体ウエハが第１酸化膜を介して貼り合
わされた半導体基板（ＳＯＩウエハと称す）の、それぞ
れの半導体ウエハに、多数の横型ダイオードユニットを
形成し、該横型ダイオードユニットを半導体ウエハ毎に
直列接続し、半導体基板から切り出して横型ダイオード
を形成する。
【０００７】前記の第１酸化膜を挟んで形成される多数
の横型ダイオードユニットを、表面側および裏面側のそ
れぞれで直列接続し、且つ直列接続したものを並列接続
する構成とするとよい。また前記の第１酸化膜を挟んで
形成される多数の横型ダイオードユニットを、表面側お
よび裏面側のそれぞれで直列接続、且つ直列接続したも
のを直列接続する構成としてのよい。
の横型ダイオードユニットを、表面側および裏面側のそ
れぞれで直列接続し、且つ直列接続したものを並列接続
する構成とするとよい。また前記の第１酸化膜を挟んで
形成される多数の横型ダイオードユニットを、表面側お
よび裏面側のそれぞれで直列接続、且つ直列接続したも
のを直列接続する構成としてのよい。
【０００８】また絶縁膜を介して形成する、低濃度の第
１導電形の２つの半導体基板のそれぞれの表面から、選
択的に複数個前絶縁膜に達するように形成した第１導電
形拡散層と、前記二つの半導体基板のそれぞれの表面か
ら、複数の前記第１導電形拡散層の間に、選択的に複数
個前記絶縁膜に達するように形成した第２導電形拡散層
と、連続して配置した第１導電形拡散層、第１導電形の
半導体基板および第２導電形拡散層からなるダイオード
が直列接続となるように、隣接する第１導電形拡散層と
第２導電形拡散層とを電気的に接続する配線を有する構
成とする。
１導電形の２つの半導体基板のそれぞれの表面から、選
択的に複数個前絶縁膜に達するように形成した第１導電
形拡散層と、前記二つの半導体基板のそれぞれの表面か
ら、複数の前記第１導電形拡散層の間に、選択的に複数
個前記絶縁膜に達するように形成した第２導電形拡散層
と、連続して配置した第１導電形拡散層、第１導電形の
半導体基板および第２導電形拡散層からなるダイオード
が直列接続となるように、隣接する第１導電形拡散層と
第２導電形拡散層とを電気的に接続する配線を有する構
成とする。
【０００９】２枚の低濃度の第１導電形半導体基板を第
１酸化膜を介して貼り合わせたＳＯＩウエハの前記低濃
度の第１導電形半導体基板の表面にそれぞれ第２酸化膜
を形成する工程と、該表面から、第１酸化膜に到達しな
い第１溝を形成する工程と、第１溝の開口部分から選択
的に複数個の第１酸化膜まで到達する高濃度の第１導電
形拡散層を形成する工程と、該第１導電形拡散層の表面
に第３酸化膜を被覆する工程と、前記第１溝から所定の
距離を離して、且つ、第１酸化膜に到達しない第２溝を
形成する工程と、第２溝の開口部分から第１酸化膜まで
到達する高濃度の第２導電形拡散層を形成する工程と、
第３酸化膜と第２導電形拡散層形成時に第２溝に形成し
第４酸化膜を除去した後、２枚の前記第１導電形半導体
基板のそれぞれの表面に金属膜を被覆する工程と、前記
第１導電形拡散層と前記第１導電形半導体基板と前記第
２導電形拡散層とからなる横型ダイオードユニットの各
第１導電形半導体基板上で前記金属膜を分離する工程
と、前記横型ダイオードユニットを複数個直列接続した
一個の半導体素子片に切断する工程と、該半導体素子片
に外部端子を固着する工程と、該半導体素子片を表面処
理する工程と、該半導体素子片の側面に表面保護膜を被
覆する工程と、前記外部端子を露出させ、前記半導体素
子片を樹脂で被覆する工程とを含む製造方法とするとよ
い。
１酸化膜を介して貼り合わせたＳＯＩウエハの前記低濃
度の第１導電形半導体基板の表面にそれぞれ第２酸化膜
を形成する工程と、該表面から、第１酸化膜に到達しな
い第１溝を形成する工程と、第１溝の開口部分から選択
的に複数個の第１酸化膜まで到達する高濃度の第１導電
形拡散層を形成する工程と、該第１導電形拡散層の表面
に第３酸化膜を被覆する工程と、前記第１溝から所定の
距離を離して、且つ、第１酸化膜に到達しない第２溝を
形成する工程と、第２溝の開口部分から第１酸化膜まで
到達する高濃度の第２導電形拡散層を形成する工程と、
第３酸化膜と第２導電形拡散層形成時に第２溝に形成し
第４酸化膜を除去した後、２枚の前記第１導電形半導体
基板のそれぞれの表面に金属膜を被覆する工程と、前記
第１導電形拡散層と前記第１導電形半導体基板と前記第
２導電形拡散層とからなる横型ダイオードユニットの各
第１導電形半導体基板上で前記金属膜を分離する工程
と、前記横型ダイオードユニットを複数個直列接続した
一個の半導体素子片に切断する工程と、該半導体素子片
に外部端子を固着する工程と、該半導体素子片を表面処
理する工程と、該半導体素子片の側面に表面保護膜を被
覆する工程と、前記外部端子を露出させ、前記半導体素
子片を樹脂で被覆する工程とを含む製造方法とするとよ
い。
【００１０】前記のようにすると、従来のように多数の
縦型のダイオードユニットが形成されたシリコンウエハ
を多数枚積層して切断し、高耐圧ダイオードを形成する
場合と比べて２枚のシリコンウエハでよく、製造コスト
が低下する。また直列数も任意に設定することができ
る。
縦型のダイオードユニットが形成されたシリコンウエハ
を多数枚積層して切断し、高耐圧ダイオードを形成する
場合と比べて２枚のシリコンウエハでよく、製造コスト
が低下する。また直列数も任意に設定することができ
る。
【００１１】
【発明の実施の形態】最近量産化が進んでいる貼り合わ
せＳＯＩウエハを利用して、高耐圧ダイオードを製作す
る場合の概要を説明する。先ずＳＯＩウエハそのものの
製造方法を説明し、その後で高耐圧ダイオードの製造方
法を説明する。図３に貼り合わせＳＯＩウエハの要部断
面構造を示す。また同図（ａ）は接着前の断面図であ
り、同図（ｂ）は接着後の断面図である。図３において
は、貼り合わせＳＯＩウエハ１００は表面酸化して貼り
合わせ酸化膜１０を被覆した１枚のシリコンウエハ１ａ
を基板とし、その上に無垢のシリコンウエハ１ｂをミラ
ーポリッシュ面を接着面１４として基板ウエハ１ａに加
熱接着したものである。通常の貼り合わせＳＯＩウエハ
の場合はシリコンウエハ１ｂを所望の厚さまで削り落と
している。数百μｍの厚さのシリコンウエハ１ｂを数十
もしくは数μｍまで削り落とすのが通常である。従っ
て、このような貼り合わせＳＯＩウエハの価格は通常の
シリコンウエハの３倍（２枚のウエハと、削り落としな
どの加工費の合計）以上と割高で、なかなか量産レベル
で使用されることがなかった。
せＳＯＩウエハを利用して、高耐圧ダイオードを製作す
る場合の概要を説明する。先ずＳＯＩウエハそのものの
製造方法を説明し、その後で高耐圧ダイオードの製造方
法を説明する。図３に貼り合わせＳＯＩウエハの要部断
面構造を示す。また同図（ａ）は接着前の断面図であ
り、同図（ｂ）は接着後の断面図である。図３において
は、貼り合わせＳＯＩウエハ１００は表面酸化して貼り
合わせ酸化膜１０を被覆した１枚のシリコンウエハ１ａ
を基板とし、その上に無垢のシリコンウエハ１ｂをミラ
ーポリッシュ面を接着面１４として基板ウエハ１ａに加
熱接着したものである。通常の貼り合わせＳＯＩウエハ
の場合はシリコンウエハ１ｂを所望の厚さまで削り落と
している。数百μｍの厚さのシリコンウエハ１ｂを数十
もしくは数μｍまで削り落とすのが通常である。従っ
て、このような貼り合わせＳＯＩウエハの価格は通常の
シリコンウエハの３倍（２枚のウエハと、削り落としな
どの加工費の合計）以上と割高で、なかなか量産レベル
で使用されることがなかった。
【００１２】しかし、最近誘電体分離を必要とするデバ
イス応用の拡大にともなって、その用途も拡がりつつあ
る。従来、下層のシリコンウエハ１ａは素子が作り込ま
れるシリコンウエハ１ｂの単なる基板としての作用しか
ないため、シリコンウエハ１ａに対して無駄なコストを
かけているという点も見逃せない。そこで、シリコンウ
エハ１ａばかりでなく、シリコンウエハ１ｂにも横型ダ
イオードを作り込み、上下２つのダイオードが貼り合わ
せ酸化膜１０を介した並列接続構造とすることにより、
おのおののダイオードの電流密度を半分にでき、チップ
サイズを小さくすることができる。尚、耐圧確保につい
ては、複数の横型ダイオードがそれぞれのシリコンウエ
ハ内に直列接続される構造とした。また、この発明に利
用する貼り合わせＳＯＩウエハ１００は通常のＳＯＩウ
エハのように、シリコンウエハ１ｂの厚みを一桁以上薄
くする必要はなく、貼り合わせたままの厚みの方が好ま
しいので、従来のＳＯＩウエハのコストアップ要因削減
と、電流密度の低減によるチップサイズ縮小を総合し
て、従来ウエハに比べ、この貼り合わせＳＯＩウエハ１
００を用いた方がチップコストを下げることができる。
表１は従来法とＳＯＩウエハを用いた方法のチップコス
トを比較したものである。
イス応用の拡大にともなって、その用途も拡がりつつあ
る。従来、下層のシリコンウエハ１ａは素子が作り込ま
れるシリコンウエハ１ｂの単なる基板としての作用しか
ないため、シリコンウエハ１ａに対して無駄なコストを
かけているという点も見逃せない。そこで、シリコンウ
エハ１ａばかりでなく、シリコンウエハ１ｂにも横型ダ
イオードを作り込み、上下２つのダイオードが貼り合わ
せ酸化膜１０を介した並列接続構造とすることにより、
おのおののダイオードの電流密度を半分にでき、チップ
サイズを小さくすることができる。尚、耐圧確保につい
ては、複数の横型ダイオードがそれぞれのシリコンウエ
ハ内に直列接続される構造とした。また、この発明に利
用する貼り合わせＳＯＩウエハ１００は通常のＳＯＩウ
エハのように、シリコンウエハ１ｂの厚みを一桁以上薄
くする必要はなく、貼り合わせたままの厚みの方が好ま
しいので、従来のＳＯＩウエハのコストアップ要因削減
と、電流密度の低減によるチップサイズ縮小を総合し
て、従来ウエハに比べ、この貼り合わせＳＯＩウエハ１
００を用いた方がチップコストを下げることができる。
表１は従来法とＳＯＩウエハを用いた方法のチップコス
トを比較したものである。
【００１３】
【表１】 表１から、現状方式に比べてＳＯＩウエハ使用の場合の
方が低コストとなる条件は、
方が低コストとなる条件は、
【００１４】
【数１】 表１の（１）式（α2 ＝βγ）と、上記（１）式から
【００１５】
【数２】 ここでδは、ウエハの厚み、ダイサー削り代、ｐ+ およ
びｎ+ 拡散深さ、ｎ層の長さの関数として次式で表すこ
とができ、
びｎ+ 拡散深さ、ｎ層の長さの関数として次式で表すこ
とができ、
【００１６】
【数３】 ここでｘはダイサー削り代、ｙはダイサー削り深さ、ｔ
は貼り合わせＳＯＩウエハの１枚のシリコンウエハの厚
み、Ｌn はｎ- 層の長さである。いま、通常の標準シリ
コンウエハを貼り合わせただけの貼り合わせＳＯＩウエ
ハ１００（ラップ調整なし）を考えると、４インチφで
β＝５２５μｍ×２、６インチφで６２５μｍ×２、８
インチφで７２５μｍ×２となる。従って、現状の耐
圧、比抵抗で考えて、δ＝３００μｍ（ρ＝３３Ωｃ
ｍ）で見積もって、この貼り合わせＳＯＩウエハ１００
を用いた方が安くなるための、貼り合わせＳＯＩウエハ
１００の１枚の価格ｂが満たすべき条件は、標準ウエハ
１枚の価格ａを基準として、ｂ＜ａβ／δとなるため、
ウエハサイズ毎によって異なり、つぎのようになる。
は貼り合わせＳＯＩウエハの１枚のシリコンウエハの厚
み、Ｌn はｎ- 層の長さである。いま、通常の標準シリ
コンウエハを貼り合わせただけの貼り合わせＳＯＩウエ
ハ１００（ラップ調整なし）を考えると、４インチφで
β＝５２５μｍ×２、６インチφで６２５μｍ×２、８
インチφで７２５μｍ×２となる。従って、現状の耐
圧、比抵抗で考えて、δ＝３００μｍ（ρ＝３３Ωｃ
ｍ）で見積もって、この貼り合わせＳＯＩウエハ１００
を用いた方が安くなるための、貼り合わせＳＯＩウエハ
１００の１枚の価格ｂが満たすべき条件は、標準ウエハ
１枚の価格ａを基準として、ｂ＜ａβ／δとなるため、
ウエハサイズ毎によって異なり、つぎのようになる。
【００１７】
【数４】 数式（３）から、２インチφウエハでは貼り合わせＳＯ
Ｉウエハの価格ｂが標準ウエハ価格ａの１．８倍以下に
なると、貼り合わせＳＯＩウエハ１００の方が有利にな
る。しかし、単に貼り合わせただけのＳＯＩウエハで
も、貼り合わせＳＯＩウエハ１００の価格ｂは標準ウエ
ハの価格ａのほぼ２倍となり、１．８倍以下にはできな
い。従って、２インチφウエハを使って高耐圧ダイオー
ドを製作する場合は標準ウエハの方が有利になる。
Ｉウエハの価格ｂが標準ウエハ価格ａの１．８倍以下に
なると、貼り合わせＳＯＩウエハ１００の方が有利にな
る。しかし、単に貼り合わせただけのＳＯＩウエハで
も、貼り合わせＳＯＩウエハ１００の価格ｂは標準ウエ
ハの価格ａのほぼ２倍となり、１．８倍以下にはできな
い。従って、２インチφウエハを使って高耐圧ダイオー
ドを製作する場合は標準ウエハの方が有利になる。
【００１８】しかし数式（３）から、３インチφウエハ
の場合は２．５倍以下で貼り合わせＳＯＩウエハ１００
の方が有利となり、また４インチφウエハでは３．５倍
以下で貼り合わせＳＯＩウエハ１００の方が有利にな
る。つまり、少なくともウエハの直径が３インチφ以上
であれば、大口径ほど貼り合わせＳＯＩウエハ１００を
用いて高耐圧ダイオードを製作した方が低コスト化でき
ることになる。 〔実施例〕図１はこの発明の一実施例の高耐圧ダイオー
ドの要部断面図であり、同図（ａ）はリード端子方向に
平行な面で切断した断面図で、同図（ｂ）は同図（ａ）
のＹ−Ｙ線で切断した断面図である。図１は３つの横型
ダイオードを直列にし、且つ、その直列にしたものを２
個並列にした高耐圧ダイオードの場合ある。ただしｎ+
層２やｐ+ 層３とｎ層１との境界は実際をモデル化して
直線で示した。より実際的な図は図２（ｅ）である。そ
の構造をつぎに説明する。貼り合わせ酸化膜１０の両面
にｎ+ 層２、ｎ層１、ｐ+ 層３の横型ダイオード部が３
個Ｎｉ膜５で直列接続され、且つ、この直列接続された
ものがリード端子７を固着するはんだ６を介して並列接
続される。横型ダイオード部表面は熱酸化膜４で被覆さ
れ、さらにＮｉ膜５で被覆されていない熱酸化膜上が表
面保護膜であるＪＣＲ８（ジャンクションコーティング
レジン）で被覆される。さらにリード端子を露出させ
て、その他の表面をエポキシなどの樹脂９で被覆する。
このようにして、貼り合わせ酸化膜１０の両面に形成さ
れた３個の横型ダイオード部が直列接続され、さらにそ
れらが並列接続される高耐圧ダイオードが完成する。２
個並列接続することにより、従来の高耐圧ダイオードと
同等の通電面積を得ることが可能となる。またこの高耐
圧ダイオードは、従来のシリコンウエハを多数枚積層し
て形成される高耐圧ダイオードに比べて、前記で説明し
たように、製造コストが安くなる。
の場合は２．５倍以下で貼り合わせＳＯＩウエハ１００
の方が有利となり、また４インチφウエハでは３．５倍
以下で貼り合わせＳＯＩウエハ１００の方が有利にな
る。つまり、少なくともウエハの直径が３インチφ以上
であれば、大口径ほど貼り合わせＳＯＩウエハ１００を
用いて高耐圧ダイオードを製作した方が低コスト化でき
ることになる。 〔実施例〕図１はこの発明の一実施例の高耐圧ダイオー
ドの要部断面図であり、同図（ａ）はリード端子方向に
平行な面で切断した断面図で、同図（ｂ）は同図（ａ）
のＹ−Ｙ線で切断した断面図である。図１は３つの横型
ダイオードを直列にし、且つ、その直列にしたものを２
個並列にした高耐圧ダイオードの場合ある。ただしｎ+
層２やｐ+ 層３とｎ層１との境界は実際をモデル化して
直線で示した。より実際的な図は図２（ｅ）である。そ
の構造をつぎに説明する。貼り合わせ酸化膜１０の両面
にｎ+ 層２、ｎ層１、ｐ+ 層３の横型ダイオード部が３
個Ｎｉ膜５で直列接続され、且つ、この直列接続された
ものがリード端子７を固着するはんだ６を介して並列接
続される。横型ダイオード部表面は熱酸化膜４で被覆さ
れ、さらにＮｉ膜５で被覆されていない熱酸化膜上が表
面保護膜であるＪＣＲ８（ジャンクションコーティング
レジン）で被覆される。さらにリード端子を露出させ
て、その他の表面をエポキシなどの樹脂９で被覆する。
このようにして、貼り合わせ酸化膜１０の両面に形成さ
れた３個の横型ダイオード部が直列接続され、さらにそ
れらが並列接続される高耐圧ダイオードが完成する。２
個並列接続することにより、従来の高耐圧ダイオードと
同等の通電面積を得ることが可能となる。またこの高耐
圧ダイオードは、従来のシリコンウエハを多数枚積層し
て形成される高耐圧ダイオードに比べて、前記で説明し
たように、製造コストが安くなる。
【００１９】図２は図１の高耐圧ダイオードの製造方法
で、同図（ａ）ないし同図（ｅ）は工程順に示した製造
工程断面図である。図２において、ここで使用したシリ
コンウエハは４インチφの貼り合わせＳＯＩウエハ１０
０で、貼り合わせた酸化膜１０の厚みは２μｍであり、
その上下のシリコンウエハ厚は共に５２５μｍであっ
て、その価格ｂは標準の４インチφの通常のウエハ（Ｓ
ｉウエハ厚５２５μｍ）の１枚の価格をａとして、貼り
合わせＳＯＩウエハ１００の価格をｂとすると、ｂ＝
２．１ａであった。この貼り合わせＳＯＩウエハ１００
の表面および裏面には２μｍ厚の熱酸化膜４が形成され
ており、ＯＦ（オリエンテーションフラット）に平行に
２９０μｍピッチで表面および裏面からそれぞれ対応す
る位置に深さ３００μｍの第１溝１１がダイサーによっ
て形成された（同図（ａ））。尚、ダイサーによる削り
代（溝幅）は２５μｍであった。次に、リンの気相拡散
（ＰＯＣｌ3)を行い、第１溝１１で開口された部分から
リンを拡散することにより、貼り合わせた酸化膜１０ま
で到達する深いｎ+ 層２を形成した（同図（ｂ））。そ
の際、拡散の最終段で酸化することにより、前記溝は図
示されていない酸化膜で被覆される。同様にして、第１
溝１１から１５０μｍだけ平行移動した位置に第２溝１
２をダイサーで形成し、第２溝１２からボロンを拡散し
てｐ+ 層３を形成した（同図（ｃ））。尚、前述の第１
溝１１からのボロン拡散は、第１溝部に形成された酸化
膜が拡散マスクとなっているため、ｎ+ 層２にボロンが
拡散されることはない。つぎに、ＨＦ処理を行い第１溝
１１、第２溝１２に形成された図示されていない酸化膜
を除去した後、シリコンウエハ両面にＮｉ膜５を１５μ
ｍメッキした（同図（ｄ））。その後、第１溝１１、第
２溝１２およびその近傍（溝から片側２０μｍの範囲）
を除くＮｉ膜５を除去するために、レジストパターニン
グを行いエッチング除去し、ダイオードを直列接続する
配線とした（同図（ｅ））。尚、このときのエッチャン
トはＨ2 ＳＯ4 ：Ｈ3 ＰＯ4 ：Ｈ2 Ｏ2 ：Ｈ2Ｏ＝１：
２：３：４であった。その後、ｐ+ 層３、ｎ層１および
ｎ+ 層で構成されるダイオード部が３個直列になるよう
にチップ化（貼り合わせＳＯＩウエハをカットして半導
体片とすること）する。ここでは同図（ｄ）の貼り合わ
せＳＯＩウエハ１００の両側にカットする位置を点線で
示した。そのチップ化した半導体片の端部１３にはんだ
６でリード端子７を固着し、通常の機械加工歪み層除去
のための表面処理を行ってＪＣＲ８を被覆し、全体を樹
脂９でモールドして高耐圧ダイオードが完成する（同図
（ｅ））。
で、同図（ａ）ないし同図（ｅ）は工程順に示した製造
工程断面図である。図２において、ここで使用したシリ
コンウエハは４インチφの貼り合わせＳＯＩウエハ１０
０で、貼り合わせた酸化膜１０の厚みは２μｍであり、
その上下のシリコンウエハ厚は共に５２５μｍであっ
て、その価格ｂは標準の４インチφの通常のウエハ（Ｓ
ｉウエハ厚５２５μｍ）の１枚の価格をａとして、貼り
合わせＳＯＩウエハ１００の価格をｂとすると、ｂ＝
２．１ａであった。この貼り合わせＳＯＩウエハ１００
の表面および裏面には２μｍ厚の熱酸化膜４が形成され
ており、ＯＦ（オリエンテーションフラット）に平行に
２９０μｍピッチで表面および裏面からそれぞれ対応す
る位置に深さ３００μｍの第１溝１１がダイサーによっ
て形成された（同図（ａ））。尚、ダイサーによる削り
代（溝幅）は２５μｍであった。次に、リンの気相拡散
（ＰＯＣｌ3)を行い、第１溝１１で開口された部分から
リンを拡散することにより、貼り合わせた酸化膜１０ま
で到達する深いｎ+ 層２を形成した（同図（ｂ））。そ
の際、拡散の最終段で酸化することにより、前記溝は図
示されていない酸化膜で被覆される。同様にして、第１
溝１１から１５０μｍだけ平行移動した位置に第２溝１
２をダイサーで形成し、第２溝１２からボロンを拡散し
てｐ+ 層３を形成した（同図（ｃ））。尚、前述の第１
溝１１からのボロン拡散は、第１溝部に形成された酸化
膜が拡散マスクとなっているため、ｎ+ 層２にボロンが
拡散されることはない。つぎに、ＨＦ処理を行い第１溝
１１、第２溝１２に形成された図示されていない酸化膜
を除去した後、シリコンウエハ両面にＮｉ膜５を１５μ
ｍメッキした（同図（ｄ））。その後、第１溝１１、第
２溝１２およびその近傍（溝から片側２０μｍの範囲）
を除くＮｉ膜５を除去するために、レジストパターニン
グを行いエッチング除去し、ダイオードを直列接続する
配線とした（同図（ｅ））。尚、このときのエッチャン
トはＨ2 ＳＯ4 ：Ｈ3 ＰＯ4 ：Ｈ2 Ｏ2 ：Ｈ2Ｏ＝１：
２：３：４であった。その後、ｐ+ 層３、ｎ層１および
ｎ+ 層で構成されるダイオード部が３個直列になるよう
にチップ化（貼り合わせＳＯＩウエハをカットして半導
体片とすること）する。ここでは同図（ｄ）の貼り合わ
せＳＯＩウエハ１００の両側にカットする位置を点線で
示した。そのチップ化した半導体片の端部１３にはんだ
６でリード端子７を固着し、通常の機械加工歪み層除去
のための表面処理を行ってＪＣＲ８を被覆し、全体を樹
脂９でモールドして高耐圧ダイオードが完成する（同図
（ｅ））。
【００２０】このようにして形成された高耐圧ダイオー
ドは、少なくともダイオードの上下の端面は酸化膜で保
護された構造となっているため、信頼性の点でも優れて
いる。
ドは、少なくともダイオードの上下の端面は酸化膜で保
護された構造となっているため、信頼性の点でも優れて
いる。
【００２１】
【発明の効果】この発明によれば、従来の高耐圧化実現
のためにチップ積層していたところを、貼り合わせＳＯ
Ｉウエハを用いて多数の横型ダイオードユニットを形成
し、この横型ダイオードユニットを直列に接続して高耐
圧ダイオードを形成することで、ウエハ面内で任意に区
切るだけで、任意の積層数を得ることができるため、積
層工程が削減でき、低コスト化が図られる。また少なく
ともダイオードの上下の端面は酸化膜で保護された構造
となっているため信頼性の点でも優れている。
のためにチップ積層していたところを、貼り合わせＳＯ
Ｉウエハを用いて多数の横型ダイオードユニットを形成
し、この横型ダイオードユニットを直列に接続して高耐
圧ダイオードを形成することで、ウエハ面内で任意に区
切るだけで、任意の積層数を得ることができるため、積
層工程が削減でき、低コスト化が図られる。また少なく
ともダイオードの上下の端面は酸化膜で保護された構造
となっているため信頼性の点でも優れている。
【図１】この発明の一実施例の高耐圧ダイオードの要部
断面図であり、（ａ）はリード端子方向に平行な面で切
断した断面図で、（ｂ）は（ａ）のＹ−Ｙ線で切断した
断面図
断面図であり、（ａ）はリード端子方向に平行な面で切
断した断面図で、（ｂ）は（ａ）のＹ−Ｙ線で切断した
断面図
【図２】図１の高耐圧ダイオードの製造方法で、（ａ）
ないし（ｅ）は工程順に示した製造工程断面図
ないし（ｅ）は工程順に示した製造工程断面図
【図３】貼り合わせＳＯＩウエハの要部断面構造を示
し、（ａ）は接着前の断面図、（ｂ）は接着後の断面図
し、（ａ）は接着前の断面図、（ｂ）は接着後の断面図
【図４】従来ｐｎダイオードの要部断面図を示す。
（ａ）は機械加工後で表面処理前の断面図で、（ｂ）は
表面処理後の断面図である。
（ａ）は機械加工後で表面処理前の断面図で、（ｂ）は
表面処理後の断面図である。
１ ｎ層 １ａ シリコンウエハ １ｂ シリコンウエハ ２ ｎ+ 層 ３ ｐ+ 層 ４ 熱酸化膜 ５ Ｎｉ膜 ６ はんだ ７ リード線 ８ ＪＣＲ ９ 樹脂 １０ 貼り合わせ酸化膜 １１ 第１溝 １２ 第２溝 １３ 端部 １４ 接着面 ２１ ｎ層 ２２ ｎ+ 層 ２３ ｐ+ 層 ２４ 金属電極 ２５ 金属電極 ２６ はんだ ２７ リード端子 ２９ 機械的歪み層 ３０ ＪＣＲ ３１ 樹脂
Claims (5)
- 【請求項１】２枚の半導体ウエハが第１酸化膜を介して
貼り合わされた半導体基板（ＳＯＩウエハと称す）の、
それぞれの半導体ウエハに、多数の横型ダイオードユニ
ットを形成し、該横型ダイオードユニットが半導体ウエ
ハ毎に直列接続され、半導体基板から切り出して形成す
ることを特徴とする高耐圧ダイオード。 - 【請求項２】第１酸化膜を挟んで形成される多数の横型
ダイオードユニットを、表面側および裏面側のそれぞれ
で直列接続し、且つ直列接続したものを並列接続するこ
とを特徴とする請求項１記載の高耐圧ダイオード。 - 【請求項３】第１酸化膜を挟んで形成される多数の横型
ダイオードユニットを、表面側および裏面側のそれぞれ
で直列接続、且つ直列接続したものを直列接続すること
を特徴とする請求項１記載の高耐圧ダイオード。 - 【請求項４】絶縁膜を介して形成する、低濃度の第１導
電形の２つの半導体基板のそれぞれの表面から、選択的
に複数個前絶縁膜に達するように形成した第１導電形拡
散層と、前記二つの半導体基板のそれぞれの表面から、
複数の前記第１導電形拡散層の間に、選択的に複数個前
記絶縁膜に達するように形成した第２導電形拡散層と、
連続して配置した第１導電形拡散層、第１導電形の半導
体基板および第２導電形拡散層からなるダイオードが直
列接続となるように、隣接する第１導電形拡散層と第２
導電形拡散層とを電気的に接続する配線を有することを
特徴とする高耐圧ダイオード。 - 【請求項５】２枚の低濃度の第１導電形半導体基板を第
１酸化膜を介して貼り合わせたＳＯＩウエハの前記低濃
度の第１導電形半導体基板の表面にそれぞれ第２酸化膜
を形成する工程と、該表面から、第１酸化膜に到達しな
い第１溝を形成する工程と、第１溝の開口部分から選択
的に複数個の第１酸化膜まで到達する高濃度の第１導電
形拡散層を形成する工程と、該第１導電形拡散層の表面
に第３酸化膜を被覆する工程と、前記第１溝から所定の
距離を離して、且つ、第１酸化膜に到達しない第２溝を
形成する工程と、第２溝の開口部分から第１酸化膜まで
到達する高濃度の第２導電形拡散層を形成する工程と、
第３酸化膜と第２導電形拡散層形成時に第２溝に形成し
第４酸化膜を除去した後、２枚の前記第１導電形半導体
基板のそれぞれの表面に金属膜を被覆する工程と、前記
第１導電形拡散層と前記第１導電形半導体基板と前記第
２導電形拡散層とからなる横型ダイオードユニットの各
第１導電形半導体基板上で前記金属膜を分離する工程
と、前記横型ダイオードユニットを複数個直列接続した
一個の半導体素子片に切断する工程と、該半導体素子片
に外部端子を固着する工程と、該半導体素子片を表面処
理する工程と、該半導体素子片の側面に表面保護膜を被
覆する工程と、前記外部端子を露出させ、前記半導体素
子片を樹脂で被覆する工程とを含むことを特徴とする高
耐圧ダイオードの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35744497A JPH11186568A (ja) | 1997-12-25 | 1997-12-25 | 高耐圧ダイオードおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35744497A JPH11186568A (ja) | 1997-12-25 | 1997-12-25 | 高耐圧ダイオードおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11186568A true JPH11186568A (ja) | 1999-07-09 |
Family
ID=18454159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35744497A Pending JPH11186568A (ja) | 1997-12-25 | 1997-12-25 | 高耐圧ダイオードおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11186568A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001245479A (ja) * | 2000-02-29 | 2001-09-07 | Mitsubishi Electric Corp | 電力半導体モジュール |
| JP2012533192A (ja) * | 2009-07-13 | 2012-12-20 | シーゲイト テクノロジー エルエルシー | ショットキーダイオードスイッチおよびそれを含むメモリユニット |
-
1997
- 1997-12-25 JP JP35744497A patent/JPH11186568A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001245479A (ja) * | 2000-02-29 | 2001-09-07 | Mitsubishi Electric Corp | 電力半導体モジュール |
| JP4594477B2 (ja) * | 2000-02-29 | 2010-12-08 | 三菱電機株式会社 | 電力半導体モジュール |
| JP2012533192A (ja) * | 2009-07-13 | 2012-12-20 | シーゲイト テクノロジー エルエルシー | ショットキーダイオードスイッチおよびそれを含むメモリユニット |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3422527A (en) | Method of manufacture of high voltage solar cell | |
| EP0182032B1 (en) | SoI semiconductor device and method for producing it | |
| JP2660300B2 (ja) | 集積回路チップの製造方法 | |
| US3199002A (en) | Solid-state circuit with crossing leads and method for making the same | |
| US4971632A (en) | Miniature thermoelectric converters | |
| US3261081A (en) | Method of making miniaturized electronic circuits | |
| US3300832A (en) | Method of making composite insulatorsemiconductor wafer | |
| US3488835A (en) | Transistor fabrication method | |
| JP4372847B2 (ja) | シリコンオンインシュレータ（ｓｏｉ）集積回路を製造する際のゲッタリング手段を設ける方法 | |
| US3509433A (en) | Contacts for buried layer in a dielectrically isolated semiconductor pocket | |
| US3209214A (en) | Monolithic universal logic element | |
| US4197631A (en) | Method of manufacturing semiconductor components | |
| GB2060252A (en) | Mutually isolated complementary semiconductor elements | |
| EP0385450A2 (en) | Semiconductor device with MIS capacitor | |
| GB2082836A (en) | Corrugated semiconductor devices | |
| US3290760A (en) | Method of making a composite insulator semiconductor wafer | |
| JPH11186568A (ja) | 高耐圧ダイオードおよびその製造方法 | |
| JPH06232250A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR101016123B1 (ko) | 반도체 다이오드 및 그 제조 방법 | |
| JPS584815B2 (ja) | 半導体装置の製造方法 | |
| US6518101B1 (en) | Multi-layer diodes and method of producing same | |
| JPS6244430B2 (ja) | ||
| JPH0677237A (ja) | プレーナ型ダイオードの製造方法 | |
| JPS6158981B2 (ja) | ||
| KR100216736B1 (ko) | 캐소드 공통 및 애노드 공통 병렬 다이오드 및 다이오드 모듈 제조방법 |