TW201427026A - 薄膜電晶體 - Google Patents

薄膜電晶體 Download PDF

Info

Publication number
TW201427026A
TW201427026A TW101149892A TW101149892A TW201427026A TW 201427026 A TW201427026 A TW 201427026A TW 101149892 A TW101149892 A TW 101149892A TW 101149892 A TW101149892 A TW 101149892A TW 201427026 A TW201427026 A TW 201427026A
Authority
TW
Taiwan
Prior art keywords
thin film
film transistor
layer
transistor according
atomic
Prior art date
Application number
TW101149892A
Other languages
English (en)
Inventor
Jian-Shihn Tsang
Original Assignee
Hon Hai Prec Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hon Hai Prec Ind Co Ltd filed Critical Hon Hai Prec Ind Co Ltd
Priority to TW101149892A priority Critical patent/TW201427026A/zh
Priority to US14/014,406 priority patent/US20140175426A1/en
Publication of TW201427026A publication Critical patent/TW201427026A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種薄膜電晶體，包括閘極、溝道層、位於閘極和溝道層之間的柵絕緣層以及位於溝道層相對的兩側並分別與溝道層相接觸的源極和汲極，該溝道層和柵絕緣層之間夾設有一第一原子捕獲層。

Description

薄膜電晶體
本發明涉及一種薄膜電晶體。
隨著工藝技術的進步，薄膜電晶體已被大量應用在顯示器之中，以適應顯示器的薄型化和小型化等需求。薄膜電晶體一般包括閘極、汲極、源極以及溝道層等組成部分，其藉由控制閘極的電壓來改變溝道層的導電性，使源極和汲極之間形成導通或者截止的狀態。
薄膜電晶體通常採用透明氧化物半導體材料（Transparent oxide semiconductor），如氧化銦鎵鋅（InGaZnO）、氧化銦錫鋅（InSnZnO）、氧化銦鋅（IZO）等來製作溝道層，其主要的載流子是由摻雜或晶格缺陷（lattice defects），如氧空穴（oxygen vacancies）、金屬空穴（metal vacancies）、晶格間缺陷（interstitials）或與氧有關的缺陷（oxygen associated defects）所形成，特別是氧所形成的氧空穴所形成。因此，使得金屬氧化物半導體材料的載流子濃度容易與氧含量、水氣、光照和等離子（plasma damage）等外在環境因素有直接的關聯。
有鑒於此，有必要提供一種不易受外界環境影響、具有穩定電學性能的薄膜電晶體。
一種薄膜電晶體，包括閘極、溝道層、位於閘極和溝道層之間的柵絕緣層以及位於溝道層相對的兩側並分別與溝道層相接觸的源極和汲極，該溝道層和柵絕緣層之間夾設有一第一原子捕獲層。
在本發明提供的薄膜電晶體中，原子捕獲層能夠與氧原子形成原子鍵結，從而捕獲來自溝道層外的氧氣或水氣中的氧原子而使氧原子難以滲透，並且該原子捕獲層還能夠阻止由氧化物半導體製成的溝道層中的氧原子向外滲透，從而對氧化物半導體中鍵結力較弱的金屬-氧缺陷形成防護，以降低氧化物半導體中與氧相關的晶格缺陷產生變化，使得薄膜電晶體不易受外界環境影響而具有穩定的電學性能。
下面參照附圖，結合具體實施例對本發明作進一步的描述。
請參見圖1，本發明第一實施例提供的薄膜電晶體10為底柵結構薄膜電晶體。該薄膜電晶體10包括基板11、閘極12、柵絕緣層13、原子捕獲層14、溝道層15、源極16以及汲極17。
該基板11用於承載閘極12。該基板11的製作材料可為玻璃、石英、矽晶片、聚碳酸酯、聚甲基丙烯酸甲酯或金屬箔等。
該閘極12設置在基板11的上表面，並位於基板11的上表面中央。該閘極12的製作材料可選自銅、鋁、鎳、鎂、鉻、鉬、鎢及其合金。
該柵絕緣層13設置在基板11的上表面上，並覆蓋閘極12。該柵絕緣層13的製作材料包括矽的氧化物SiOx，矽的氮化物SiNx或者是矽的氮氧化物SiONx，或是其他高介電常數的絕緣材料，如Ta2O5或HfO2。
該原子捕獲層14設置在柵絕緣層13的上表面上，並位於柵絕緣層13的上表面中央。該原子捕獲層14的主要成分可包括碳（C）、矽（Si）、鍺（Ge）、錫（Sn）、鉛（Pb）、鎂（Mg）、鈣（Ca）、鍶（Sr）、鋇（Ba）、鈦（Ti）、鎳（Ni）、鋁（Al）、鈷（Co）、鉑（Pt）、鈀（Pd）及錳（Mn）中的至少一者。該原子捕獲層14的摻雜成分選自矽（Si）、鍺（Ge）、碳（C）、氮（N）、鋁（Al）、硼（B）、鎂（Mg）、鈣（Ca）、鍶（Sr）、鋇（Ba）、鈦（Ti）、鎳（Ni）及鈷（Co）中的一者。
原子捕獲層14可具有二維結構或者三維結構。當具有二維結構時，該原子捕獲層14可為石墨烯（graphene）層或矽原子層摻雜層（Si atomic layer doping layer）等。該原子捕獲層14的原子層摻雜成分也可以選自鍺（Ge）、碳（C）、氮（N）、鋁（Al）、硼（B）、鎂（Mg）、鈣（Ca）、鍶（Sr）、鋇（Ba）、鈦（Ti）、鎳（Ni）及鈷（Co）中的一者。當具有三維結構時，該原子捕獲層14可由多層石墨烯層堆疊而成，也可為多孔性半導體層或非晶性半導體層。為多孔性半導體層時，原子捕獲層14可為矽、鍺、鍺化矽或碳材質的多孔性半導體層，例如：多孔SixGe1-x半導體層，其中0≦x≦1。為非晶性半導體層時，原子捕獲層14可為矽、鍺、鍺化矽或碳材質的非晶性半導體層，例如：非晶性SixGe1-x半導體層，其中0≦x≦1。該原子捕獲層14也可為金屬層，其材質可以選自鋁（Al）、錫（Sn）、鉛（Pb）、鎂（Mg）、鈣（Ca）、鍶（Sr）、鋇（Ba）、鈦（Ti）、鎳（Ni）、鈷（Co）、鉑（Pt）、鈀（Pd）及錳（Mn）中的一者或其合金。
該溝道層15設置在原子捕獲層14的上表面上，並覆蓋該原子捕獲層14。該溝道層15可為非晶性、多晶性、結晶性結構或具有微結晶結構。該溝道層15可由氧化物半導體製成。優選的，該溝道層15為金屬氧化物半導體層，該金屬氧化物半導體層所含金屬選自銦、鎵、鋅、錫、鋁、鉛、鉬、錳、鎂、鍺及鎘中的至少一者。本實施中，該溝道層15是氧化銦鎵鋅層。
該源極16以及汲極17設置在溝道層15的上表面上。該源極16以及汲極17位於溝道層15上表面上的相對兩側，從而該源極16以及汲極17分別向遠離對方的方向延伸，以覆蓋溝道層15及原子捕獲層14的兩側邊緣、並延伸至與柵絕緣層13的上表面接觸。當溝道層15完全覆蓋該原子捕獲層14，或者原子捕獲層14不與源極16和汲極17同時電連接時，該原子捕獲層14也可以為金屬層，其材質可以選自鋁（Al）、錫（Sn）、鉛（Pb）、鎂（Mg）、鈣（Ca）、鍶（Sr）、鋇（Ba）、鈦（Ti）、鎳（Ni）、鈷（Co）、鉑（Pt）、鈀（Pd）及錳（Mn）中的一者或其合金。
上述薄膜電晶體10中，原子捕獲層14能夠與氧原子形成原子鍵結，從而捕獲來自溝道層15外的氧氣或水氣中的氧原子而使氧原子難以滲透，並且該原子捕獲層14還能夠阻止由氧化物半導體製成的溝道層15中的氧原子向外滲透，從而對氧化物半導體中鍵結力較弱的金屬-氧缺陷形成防護，以降低氧化物半導體中與氧相關的晶格缺陷產生變化，使得薄膜電晶體10不易受外界環境影響而具有穩定的電學性能。
參見圖2，本發明第二實施例提供的薄膜電晶體20為頂柵結構薄膜電晶體。該薄膜電晶體20同樣包括基板11、閘極12、柵絕緣層13、原子捕獲層14、溝道層15、源極16以及汲極17。
該源極16以及汲極17設置在基板11的上表面，並位於基板11上表面的兩側部。該溝道層15設置在基板11上表面的中央位置並局部覆蓋位於基板11上表面兩側的源極16以及汲極17。該原子捕獲層14設置在溝道層15的上表面並覆蓋該溝道層15。該柵絕緣層13設置在原子捕獲層14的上表面並覆蓋原子捕獲層14上表面的中央位置。該閘極12設置在柵絕緣層13上表面上，並位於柵絕緣層13上表面的中央位置。
上述薄膜電晶體20各層的材質選擇可與薄膜電晶體10相同，二者不同之處僅在於薄膜電晶體20為頂柵結構薄膜電晶體，而薄膜電晶體10為底柵結構薄膜電晶體。
參見圖3，本發明第三實施例提供的薄膜電晶體30為底柵結構薄膜電晶體。該薄膜電晶體30同樣包括基板11、閘極12、柵絕緣層13、原子捕獲層14、溝道層15、源極16以及汲極17。該薄膜電晶體30的結構配置與薄膜電晶體10大體相同，不同之處在於，該薄膜電晶體30比薄膜電晶體10多一個原子捕獲層18。該原子捕獲層18位於溝道層15遠離柵絕緣層13的一側。具體的，該原子捕獲層18位於源極16和汲極17之間，並且不與源極16和汲極17接觸。需要說明的是。該原子捕獲層18也可與源極16和汲極17中的一者連接。
另外，可以理解的，本發明薄膜電晶體的配置結構並不局限於上述三個實施例所介紹的內容，例如，該薄膜電晶體不僅可為頂柵結構或底柵結構薄膜電晶體，也可以是共面結構或反共面薄膜電晶體、交錯型或反交錯型薄膜電晶體。
綜上所述，本發明確已符合發明專利之要件，遂依法提出專利申請。惟，以上所述者僅為本發明之較佳實施方式，自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士爰依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
10、20、30．．．薄膜電晶體
11．．．基板
12．．．閘極
13．．．柵絕緣層
14、18．．．原子捕獲層
15．．．溝道層
16．．．源極
17．．．汲極
圖1為本發明第一實施例提供的薄膜電晶體的結構示意圖。
圖2為本發明第二實施例提供的薄膜電晶體的結構示意圖。
圖3為本發明第三實施例提供的薄膜電晶體的結構示意圖。
10．．．薄膜電晶體
11．．．基板
12．．．閘極
13．．．柵絕緣層
14．．．原子捕獲層
15．．．溝道層
16．．．源極
17．．．汲極

Claims (27)

  1. 一種薄膜電晶體，包括閘極、溝道層、位於閘極和溝道層之間的柵絕緣層以及位於溝道層相對的兩側並分別與溝道層相接觸的源極和汲極，其改進在於：該溝道層和柵絕緣層之間夾設有一第一原子捕獲層。
  2. 如申請專利範圍第1項所述的薄膜電晶體，其中，所述溝道層為非晶性、多晶性或結晶性結構。
  3. 如申請專利範圍第2項所述的薄膜電晶體，其中，所述溝道層具有微結晶結構。
  4. 如申請專利範圍第1項所述的薄膜電晶體，其中，所述溝道層為氧化物半導體層。
  5. 如申請專利範圍第4項所述的薄膜電晶體，其中，所述溝道層是金屬氧化物半導體層，該金屬氧化物半導體層所含金屬選自銦、鎵、鋅、錫、鋁、鉛、鉬、錳、鎂、鍺及鎘中的至少一者。
  6. 如申請專利範圍第5項所述的薄膜電晶體，其中，所述溝道層是氧化銦鎵鋅層。
  7. 如申請專利範圍第1項所述的薄膜電晶體，其中，該薄膜電晶體為頂柵結構或底柵結構薄膜電晶體。
  8. 如申請專利範圍第1項所述的薄膜電晶體，其中，該薄膜電晶體為共面結構或反共面薄膜電晶體。
  9. 如申請專利範圍第1項所述的薄膜電晶體，其中，該薄膜電晶體為交錯型或反交錯型薄膜電晶體。
  10. 如申請專利範圍第1項所述的薄膜電晶體，其中，所述第一原子捕獲層的成分包括碳、矽、鍺、錫、鉛、鎂、鈣、鍶、鋇、鈦、鎳、鋁、鈷、鉑、鈀及錳中的至少一者。
  11. 如申請專利範圍第1項所述的薄膜電晶體，其中，所述第一原子捕獲層具有二維結構。
  12. 如申請專利範圍第11項所述的薄膜電晶體，其中，所述第一原子捕獲層為石墨烯層。
  13. 如申請專利範圍第11項所述的薄膜電晶體，其中，所述第一原子捕獲層為矽原子層摻雜層。
  14. 如申請專利範圍第1項所述的薄膜電晶體，其中，所述第一原子捕獲層的摻雜成分選自矽、鍺、碳、氮、鋁、硼、鎂、鈣、鍶、鋇、鈦、鎳及鈷中的一者。
  15. 如申請專利範圍第1項所述的薄膜電晶體，其中，所述第一原子捕獲層具有三維結構。
  16. 如申請專利範圍第15項所述的薄膜電晶體，其中，所述第一原子捕獲層為多個石墨烯層的堆疊而成。
  17. 如申請專利範圍第15項所述的薄膜電晶體，其中，所述第一原子捕獲層為多孔性半導體層。
  18. 如申請專利範圍第17項所述的薄膜電晶體，其中，所述第一原子捕獲層為矽、鍺、鍺化矽或碳材質的多孔性半導體層。
  19. 如申請專利範圍第18項所述的薄膜電晶體，其中，所述第一原子捕獲層為多孔SixGe1-x半導體層，其中0≦x≦1。
  20. 如申請專利範圍第15項所述的薄膜電晶體，其中，所述第一原子捕獲層為非晶性半導體層。
  21. 如申請專利範圍第20項所述的薄膜電晶體，其中，所述第一原子捕獲層為矽、鍺、鍺化矽或碳材質的非晶性半導體層。
  22. 如申請專利範圍第21項所述的薄膜電晶體，其中，所述第一原子捕獲層為非晶性SixGe1-x半導體層，其中0≦x≦1。
  23. 如申請專利範圍第1項所述的薄膜電晶體，其中，所述第一原子捕獲層為金屬層，且不與源極和汲極同時電連接。
  24. 如申請專利範圍第23項所述的薄膜電晶體，其中，所述第一原子捕獲層的材質選自鋁、錫、鉛、鎂、鈣、鍶、鋇、鈦、鎳、鈷、鉑、鈀及錳中的一者或其合金。
  25. 如申請專利範圍第1項所述的薄膜電晶體，其中，該薄膜電晶體還包括第二原子捕獲層，該第二原子捕獲層位於溝道層遠離柵絕緣層的一側。
  26. 如申請專利範圍第1項或第25項所述的薄膜電晶體，其中，該薄膜電晶體還包括第二原子捕獲層，該第二原子捕獲層位於源極和汲極之間。
  27. 如申請專利範圍第26項所述的薄膜電晶體，其中，該第二原子捕獲層與源極和汲極中的一者連接。
TW101149892A 2012-12-25 2012-12-25 薄膜電晶體 TW201427026A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101149892A TW201427026A (zh) 2012-12-25 2012-12-25 薄膜電晶體
US14/014,406 US20140175426A1 (en) 2012-12-25 2013-08-30 Thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101149892A TW201427026A (zh) 2012-12-25 2012-12-25 薄膜電晶體

Publications (1)

Publication Number Publication Date
TW201427026A true TW201427026A (zh) 2014-07-01

Family

ID=50973629

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101149892A TW201427026A (zh) 2012-12-25 2012-12-25 薄膜電晶體

Country Status (2)

Country Link
US (1) US20140175426A1 (zh)
TW (1) TW201427026A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104299915B (zh) * 2014-10-21 2017-03-22 北京大学深圳研究生院 金属氧化物薄膜晶体管制备方法
TWI600901B (zh) * 2015-09-14 2017-10-01 友達光電股份有限公司 離子感測場效電晶體
CN106558593B (zh) * 2015-09-18 2019-12-17 鸿富锦精密工业（深圳）有限公司 阵列基板、显示面板、显示装置及阵列基板的制备方法
JP2020072191A (ja) 2018-10-31 2020-05-07 キオクシア株式会社 半導体記憶装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6465828B2 (en) * 1999-07-30 2002-10-15 Micron Technology, Inc. Semiconductor container structure with diffusion barrier

Also Published As

Publication number Publication date
US20140175426A1 (en) 2014-06-26

Similar Documents

Publication Publication Date Title
JP5951442B2 (ja) 半導体装置
JP6864059B2 (ja) トランジスタの作製方法
KR101945660B1 (ko) 트랜지스터
JP6411820B2 (ja) 半導体装置および半導体装置の作製方法
KR20190045659A (ko) 이차원 반도체를 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치
JP2012109516A5 (zh)
TW201630192A (zh) 半導體裝置及其製造方法
TW201427026A (zh) 薄膜電晶體
JP2023133301A (ja) 異常検知システム
JP2011216880A (ja) 半導体装置
JP6018873B2 (ja) 半導体装置
JP6189484B2 (ja) 半導体装置
CN103904125A (zh) 薄膜晶体管
JP7538804B2 (ja) 半導体装置、及びその動作方法
JP5612299B2 (ja) トランジスタの作製方法
WO2023184231A1 (zh) 金属氧化物薄膜晶体管、半导体器件及显示装置
TWI756977B (zh) 半導體元件
JP2024155930A (ja) 半導体装置
JP5940124B2 (ja) トランジスタの作製方法