JP2012099839A - 半導体デバイス製造装置 - Google Patents

半導体デバイス製造装置 Download PDF

Info

Publication number
JP2012099839A
JP2012099839A JP2011283992A JP2011283992A JP2012099839A JP 2012099839 A JP2012099839 A JP 2012099839A JP 2011283992 A JP2011283992 A JP 2011283992A JP 2011283992 A JP2011283992 A JP 2011283992A JP 2012099839 A JP2012099839 A JP 2012099839A
Authority
JP
Japan
Prior art keywords
module
wafers
wafer
adhesion
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011283992A
Other languages
English (en)
Other versions
JP5776538B2 (ja
Inventor
Blokart Marcel
ブローカート マルセル
Radu Ionut
ラドゥ イオヌット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Soytec Co Ltd
Original Assignee
Soitec SA
Soytec Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA, Soytec Co Ltd filed Critical Soitec SA
Publication of JP2012099839A publication Critical patent/JP2012099839A/ja
Application granted granted Critical
Publication of JP5776538B2 publication Critical patent/JP5776538B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/18—Handling of layers or the laminate
    • B32B38/1858—Handling of layers or the laminate using vacuum
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K51/00—Other details not peculiar to particular types of valves or cut-off apparatus
    • F16K51/02—Other details not peculiar to particular types of valves or cut-off apparatus specially adapted for high-vacuum installations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67201—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the load-lock chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2309/00—Parameters for the laminating or treatment process; Apparatus details
    • B32B2309/60—In a particular environment
    • B32B2309/64—Sterile
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2309/00—Parameters for the laminating or treatment process; Apparatus details
    • B32B2309/60—In a particular environment
    • B32B2309/65—Dust free, e.g. clean room
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2309/00—Parameters for the laminating or treatment process; Apparatus details
    • B32B2309/60—In a particular environment
    • B32B2309/68—Vacuum
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor

Abstract

【課題】ウエハの分子接着モジュールを備える製造装置でアライメント制度が十分で、層歪みが低減された製造装置を提供する。
【解決手段】この装置は、大気圧未満の圧力のもとでウェハの接着を行うための真空チャンバを備える接着モジュール１と、接着モジュール１に接続され、且つ接着モジュール１へのウェハ移送のために構成され、且つ第１の真空ポンプデバイス５に接続されている装填ロックモジュール２と、を具備し、第１の真空ポンプは、装填ロックモジュール２内の圧力を大気圧未満に低減するように構成されている。
【選択図】図１

Description

本発明は、ウェハの分子接着のための接着モジュールを備える半導体デバイス製造装置に関する。
例えばシリコンオンインシュレータ（ＳＯＩ）基板のように基板上に形成された複数の回路構造物が、一緒に接着され、高密度垂直接続により三次元（３Ｄ）回路に一体化される３Ｄ集積回路技術が、現代の半導体技術においてますます重要になっている（例えば、ＢｕｍｓらのＡ Ｗａｆｅｒ−Ｓｃａｌｅ ３Ｄ Ｃｉｒｃｕｉｔ Ｉｎｔｅｇｒａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙという名称の論文、ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ、ＶＯＬ．５３、ＮＯ．１０、２００６年１０月、２５０７〜２５１６頁を参照）。３Ｄ回路一体化技術の基本要素は、精密ウェハ−ウェハアライメント、低温ウェハ−ウェハ接着（分子接着又は酸化物溶解接着）、及び高密度垂直相互接続による回路構造物の電気的接続である。従来のバンプ接着技術と比較した場合、ウェハスケールの３Ｄ技術では、より高密度の垂直相互接続、及びシステム電力低減がもたらされる。
ウェハの分子接着では、ウェハの表面は十分に平滑で、微粒子又は汚染物がなく、また各表面は接触を開始できるように、一般に開始の時点で数ナノメートル未満の距離で互いに十分に近接していることが必要である。この場合、２つの表面間の引力は、この位置からの「接着波」の伝搬、及び分子付着（接着されるべきウェハの２つの表面の原子又は分子の間の電子相互作用のすべての引力（ファンデルワールス力）によって誘発される接着）を引き起こすのに十分な大きさである。「接着波」という用語は、開始点から広がり、且つ２つのウェハ間の密な接触の表面全体（接着境界面）にわたる開始点からの引力（ファンデルワールス力）の伝播に対応する、接着又は分子付着の最前部を意味する。
しかし分子接着では、縁部空隙、ウェハミスアライメント、及び受入れ基板とのアセンブリ時に転移層に発生するウェハ歪み欠陥のような、重大な接着境界面欠陥の問題に直面する。
このような歪みは、基板の不正確なアセンブリ（ミスアライメント）で生じうる、基本変換（並進、回転、又はこれらの組合せ）の結果ではない。これらの歪みは、層が最終基板とアセンブリされている間に層に発生する、同質でない変形の結果として生じる。実際、このような歪みは、層上又は層中に形成される微小構成要素の位置のばらつきにつながる可能性があり、このばらつきは数百ナノメートル、さらには数ミクロン程度にもなることがある。これらの歪みは同質でないので、これらの局所的ミスアライメントエラーを、後で実施されるフォトリソグラフィーステップ中に完全に補正することは不可能である。そのために、正常に機能しない半導体デバイスが生じることになりうる。
上記を考慮すると、最近の技術的進歩にもかかわらず、精度、特にアライメントの精度が十分であり、層歪みが低減され、接着境界面欠点が抑制されるとともに、スループットが高い３Ｄ集積回路技術のウェハ分子接着を実現する半導体デバイス製造装置が必要とされている。
本発明は、上述の必要性に対処し、それに応じて、請求項１による半導体デバイス製造装置を提供する。この装置は、
大気圧未満の圧力のもとでウェハの接着を行うための真空チャンバを備える接着モジュールと、
接着モジュールに接続され、且つ接着モジュールへのウェハ移送のために構成され、且つ第１の真空ポンプデバイスに接続されている装填ロックモジュールと、を具備し、この第１の真空ポンプデバイスは、装填ロックモジュール内の圧力を大気圧未満に低減するように構成されている。
本発明によれば、ウェハの分子接着は、排気された接着モジュールの真空チャンバ内で行われる。接着は（不完全な）真空のもとで行われるので、縁部空隙などの接着境界面欠陥を、接着強度に影響を及ぼすことなく著しく抑制できることが観察された。加えて、ウェハが、排気された装填ロックモジュールから接着モジュールの真空チャンバまで移送され、それによって、従来技術の真空接着モジュールと比較してスループットが著しく向上する。装填ロックモジュールが、接着モジュールの排気された真空チャンバの低圧に近い真空圧の接着モジュールにウェハを供給するので、２つの接着ステップ（接着ステップと、装填ロックモジュールから接着モジュールまで少なくとも１つのウェハを移送するステップ）の間で、接着モジュールの真空圧から大気圧への切り替えが回避され、逆も同様である。
装填ロックモジュールは、例えば、約１ミリバールから大気圧未満（１バール未満）まで、特に、１ミリバール〜１０ミリバール又は１００ミリバールの範囲内の圧力まで、第１のポンプデバイスによって排気することができる。接着モジュールの真空チャンバは、例えば、０．０１ミリバール〜１０ミリバール又は１００ミリバール、特に０．１ミリバール〜５ミリバールの範囲の圧力まで、第２のポンプデバイスによって排気することができる。真空チャンバ内の温度は、ウェハ半導体材料の熱膨張によるウェハの変形を回避するために、室温に保持されることにも留意されたい。第１及び／又は第２のポンプデバイスは、それぞれ装填ロックモジュールと接着モジュールの真空チャンバに、所望の真空度に制御するために設けられたそれぞれの制御弁によって接続することができる。第１及び第２のポンプデバイスの両方に、例えば、多段回転羽根ポンプを設けることができる。
接着モジュールは、位置合わせされたウェハの真空のもとでの接合工程に必要なすべての手段を取り囲み、そのように密閉して環境から閉ざされることに留意されたい。装填ロックモジュールは、同時に１つのウェハを受入れ接着モジュールまで移送するように構成することができ、あるいは複数のウェハを受け入れるように構成することができ、これら複数のウェハは、装填ロックモジュール内に設けられた複数ウェハ収納システム内に収納することができる。前者の場合、装填ロックモジュールのサイズを最小限にすることができ、その結果、接着モジュールの真空チャンバの真空度は、接着モジュールを装填ロックモジュールから分離しているゲートがウェハ移送時に開くことによる影響を大きくは受けないようになる。後者の場合、スループットを向上させることができる。
特に、装填ロックモジュールは、ウェハの受入れのために開閉できる第１のゲートと、装填ロックモジュールから接着モジュールへのウェハの移送のために開閉できる第２のゲートとを備えることができる。開かれた第１のゲートを通してウェハが装填ロックモジュールに受け入れられ、第１のゲートが再び閉じられた後に、第１のポンプデバイスは、装填ロックモジュールの排気を開始することができる。
本発明の装置の一実施形態によれば、接着モジュールに接続され、接着モジュール内で既に接着された１つ又は複数のウェハ（ウェハスタック）を受け入れるように構成されている少なくとも１つの追加装填ロックモジュールが、スループットをさらに向上させるために設けられる。
接着モジュールは、第１のウェハを保持するように構成された少なくとも第１の可動接着チャックと、第１のウェハとは別の第２のウェハを保持するように構成された、第１の接着チャックと異なる第２の可動接着チャックとを備えることができる。ウェハを装填ロックシステムから把持し、接着チャックに配置するように構成されているロボット手段を接着モジュールの内部に設けることができる。把持することは、機械的手段、静電的手段、又は真空（クランプする真空が接着モジュールの真空チャンバの動作真空レベルよりも十分に低い場合）によって実現することができる。
ウェハを支持しクランプするための、向かい合わせて配置された２つの可動接着チャックは、接着モジュールの真空チャンバの内側に設けることができる。チャックは、２つのウェハを互いの前に配置し位置合わせできるようにするために、並進及び回転の形で移動可能である。チャック湾曲が歪み欠陥の原因の１つであることが判明しているので、各接着チャックは、可能な限り良好な平坦度を備えなければならない。一実施形態によれば、チャックは、金属又はセラミックスで作られており、容易に変形することがなく、ウェハの平坦度を維持することができる。チャックの湾曲（中心面からの最大偏差）は、好ましくは１ミクロン未満、さらには０．１ミクロン未満にもすべきである。
第１及び第２の接着チャックは、それぞれ第１及び第２のウェハを垂直面に対して１０°未満、より具体的には最大でも約１°の角度で垂直位置に保持又はクランプするように構成する／向けることができる。各ウェハは２つの主面を有する。一例によれば、ウェハの主面は、接着モジュールが置かれている水平面に対して（ほとんど）垂直に向けられる。特に、ウェハの主面は、約１０°未満の角度で、より具体的には約１０°未満の角度で、さらに具体的には最大で約１°の角度で垂直面の方に傾斜して向けられる。このように向けることによって、ウェハ自体の重量によるウェハの変形（歪み欠陥になる）を回避することができ、直径が３００ｍｍを超えるより大きいウェハを確実に加工することができる。特に、第１及び第２の接着チャックは、垂直面に対して１０°未満で垂直に配置される。
この装置はまた、装置の異なるモジュールの動作、並びにロボット手段による１つのモジュールから別のモジュールへのウェハの移送を制御する制御ユニットを含むこともできる。
応用例により必要な場合には、接着モジュール内に光学位置決めシステムを設けることができ、このシステムは、ウェハ上のアライメントマークの正確な位置を特定するように動作し、次に、特定されたアライメントマークに従って、２つのチャックを並進及び回転で移動させてウェハを位置合わせする。
実際の分子接着工程は、例えば米国特許出願公開第２０１００１２２７６２号明細書に開示されている別の代替実施形態による上述の制御ユニットによって制御することができる。第１の手法によれば、クランプは解放されて２つのウェハがそのチャックから外れ、付加的な力が局所的に加えられてウェハの密な接触が生じ（作用する分子力に関して）、接着波伝搬が開始する。この付加的な力は、ウェハが変形することにならないよう最小限にしなければならない（例えば５Ｎ未満、さらには１Ｎ未満にも）。すなわち、本発明の装置は、制御ユニットをさらに備えることができ、この制御ユニットは、第１及び第２の接着チャックを互いに移動するように制御して、第１及び第２のウェハを互いに既定の距離のところに置き、第１及び第２のウェハを既定の距離のところで解放して、第１及び第２のウェハの少なくとも一方に適切な局所的力適用手段によって力を局所的に加えることを開始し、その結果、第１と第２のウェハが局所的に互いに近くなって接着が開始されることになるように構成されている。ここで、また以下で、接着は、互いに接近した接着されるべき各ウェハの主面の間に作用する分子力によって開始されることを理解されたい。
第２の手法によれば、密な接触がまず生じ、次に、ウェハのクランプ解除が段階的に行われる。密な接触（作用する分子力に関して）は、２つのウェハを互いに接触させながら、ウェハの少なくとも一方を局所的にわずかに変形させることによって生じさせることができる。変形は、ウェハをチャックに保持しておくクランプ力を局所的に低減することによって実現することができる。密な接触が生じた後、クランプ解除が段階的に行われて接着波の伝搬速度が制御される。第３の手法によれば、クランプ解除は段階的ではなく、接着波伝搬のどんな制御も用いずに非段階的に行われる。後者の手法は、実施するのがより容易である。
したがって、本発明による装置は、制御ユニットをさらに備えることができ、この制御ユニットは、第１及び第２の接着チャックを互いに移動するように制御して、第１及び第２のウェハを互いに既定の距離のところに置き、続いて、第１及び第２のウェハをそれぞれ保持するために第１及び／又は第２の接着チャックによって加えられたクランプ力を局所的に減少させ、その結果、第１と第２のウェハが局所的に互いに近くなって接着が開始されることになるように構成されている。
この制御ユニットは、第１と第２のウェハが局所的に互いに近くなって接着が開始されると、第１及び／又は第２のウェハの段階的又は非段階的な解放を制御するように構成することができる。
本発明は、さらに、上述の各例のうちの１つの装置を備える製造システムを提供し（下記の詳細な議論も参照）、このシステムは、
製造システムにウェハを（外部環境から）導入するように構成された装填ポートモジュールと、
製造システムに導入されたウェハの表面のプラズマ処理を実施するように構成されたプラズマモジュールと、
ウェハの表面を洗浄するように構成された洗浄モジュールと、
装填ポートモジュール、プラズマモジュール、洗浄モジュール及び装填ロックモジュールの１つから、これらのモジュールの別の１つまでウェハを搬送するように構成された可動ロボット手段と、をさらに備える。
１つ又は複数のプラズマモジュールは、ウェハの主面の一方又は両方を活性化するために設けることができる。洗浄モジュールでは、接着モジュール内で互いに接着されるべきウェハの表面を洗浄及び／又はブラッシングすることができる。ロボット手段は、ウェハを操作して装填ポートから任意の個別モジュールまで、さらに１つのモジュールから他のモジュールまでウェハを移送するように構成される。ロボットは特に、１つの場所から他の場所へのウェハの移送を可能にするために、ロボット移動領域に沿って移動している。このシステムはまた、個々のモジュールの動作と、ロボット手段によるウェハの移送とを制御する制御ユニットを含むこともできる。
上述の必要性はまた、本明細書に提示された半導体ウェハを接着する方法によっても対処され、この方法は、
接着モジュールの真空チャンバを排気するステップと、
接着モジュールに接続されている装填ロックモジュールまで少なくとも第１のウェハを移送するステップと、
少なくとも第１のウェハを装填ロックモジュールへ移送後に装填ロックモジュールを排気するステップと
少なくとも第１のウェハを、排気された装填ロックモジュールから接着モジュールの排気された真空チャンバまで移送するステップと、
少なくとも第１のウェハの移送後に真空チャンバの真空度を任意選択で調整するステップと（このステップが、接着されるウェハの品質の理由により所望される場合）、
第１のウェハ及び第２のウェハをそれぞれ第１及び第２の接着チャックに配置するステップと、
第１のウェハの主面と第２のウェハの主面が局所的に互いに近くに来て接着が開始されるように、第１及び／又は第２の接着チャックの動きによって第１及び第２のウェハを互いに移動させるステップと、を含む。
特に、第１及び第２のウェハは、それぞれ第１及び第２の接着チャックに、垂直面に対して１０°未満の垂直位置で配置し、互いに近いその垂直位置で移動して接着を開始することができる。
本発明は、
第１のウェハを保持するように構成された少なくとも第１の可動接着チャックと、
第１の接着チャックと異なる、第１のウェハとは別の第２のウェハを保持するように構成された第２の可動接着チャックとを備える接着モジュールをさらに提供し、
第１及び第２の接着チャックは、それぞれ第１及び第２のウェハを垂直面に対して１０°未満の垂直位置に保持するように構成されている。接着チャックは、第１及び第２のウェハを機械的手段、静電的手段、又は真空によって保持するように構成することができる。
この接着モジュールの第１及び第２の接着チャックは、垂直面に対して１０°未満で垂直に配置される。
さらに、接着モジュールは真空チャンバを備えることができ、第１及び第２の接着チャックは、この真空チャンバ内に設けられる。この接着モジュールは、半導体デバイス製造装置との関連で上述した装填ロックモジュールと組み合わせることができる。
結局は、別の半導体ウェハと接着されるべき半導体ウェハを、その半導体ウェハが垂直面に対して１０°未満の垂直位置に保持されるように保持する構成とした接着チャックが提供される。特に、ウェハの主面は、約１０°未満の角度で、より具体的には約１０°未満の角度で、さらに具体的には最大で約１°の角度で垂直面の方に傾斜して向けられる。特に、ウェハの主面と接触するチャックの主面は、垂直面に対して１０°未満で垂直に向けることができる。接着チャックは、ウェハを機械的手段、静電的手段、又は真空によって保持することができる。
接着モジュール、及び接着モジュールに接続された装填ロックモジュールを備える、本発明の半導体デバイス製造装置の一例を示す図である。 本発明による接着モジュールの一例を示す図である。 図１に示された装置を備える製造システムの一例を示す図である。
本発明の付加的な特徴及び利点は、図面を参照して説明する。説明では、本発明の好ましい諸実施形態を示すものである添付の図を参照する。このような諸実施形態は、本発明の全範囲を表していないことを理解されたい。
図１に示されるように、特定の一つの実施形態による本発明の装置は、接着モジュール１及び装填ロックモジュール２を備える。接着は、接着モジュール１の真空チャンバ内で行われる。接着モジュール１の真空チャンバ内の真空は、接着モジュール１の真空チャンバに制御弁４を介して接続されている真空ポンプ手段３によって確立される。同様に、真空は、装填ロックモジュール２の中に得ることが、装填ロックモジュール２に別の制御弁６で接続されている別の真空ポンプ手段５によって可能である。代替実施形態では、単一の真空ポンプ手段が、別々の制御バルブによって装填ロックモジュールと接着モジュールの両方に接続されている。さらに、装填ロックモジュール２は、ウェハが装填ロックモジュール２から接着モジュール１へ移送されるときに開かれる第１のゲート７と、ウェハがロボットによって装填ロックモジュール２へ移送されるときに開かれる第２のゲート８とを備える。
装填ロックモジュール２は、単一のウェハを同時に接着モジュール１に供給する一ウェハ移送モジュールとして構成することができ、あるいは、第２のゲート８を介して複数のウェハを受け取って収納し、次に、これら複数のウェハを同時に接着モジュール１に供給する複数ウェハ収納システムを含むことができる。
本発明によれば、１つ又は複数のウェハが装填ロックモジュール２の中に装填されて第２のゲート８が閉じられた後に（第１のゲート７は装填手順中、閉じておかれる）、装填ロックモジュール２は、ある既定の圧力まで排気される。排気は、ポンプデバイス５によって２．５〜１，０００ｍ３／時、特に５００ｍ３／時を超える速度で行うことができる。装填ロックモジュール２は、例えば、約１ミリバール〜数百ミリバールの圧力まで、又は大気圧より低くなるまで排気される。接着モジュール１の真空チャンバは、例えば、０．０１ミリバール〜１０ミリバール又は１００ミリバール、特に０．１ミリバール〜５ミリバールの範囲の圧力まで排気される。
排気後、１つ又は複数のウェハは、第１のゲート７が開くと、第１のポンプ手段３によって既に排気された接着モジュール１の真空チャンバまで移送される。装填ロックモジュール２から接着モジュール１までの、この１つ又は複数のウェハの移送中、接着モジュール１は大気圧にさらされないので、接着モジュール１の真空チャンバの比較的軽微な圧力調整だけが、ウェハ移送が完了して第１のゲート７が閉じた後に必要であるにすぎない（たとえ必要だったとしても）。したがって、スループットを著しく向上させることができる。
別の装填ロックモジュールが、例えば図１の接着モジュール１の左側に設けられ、且つ接着モジュール１に接続されて、既に接着されたウェハを受け入れる場合には、スループットをさらに向上できることに留意されたい。この場合には、この別の装填ロックモジュールもまた、接着されたウェハが接着モジュール１から移送される前に排気されなければならない。あるいは、装填ロックモジュール１を使用して、接着されたウェハを接着モジュール１から外部環境へ出すこともできる。
図２に、本発明による接着モジュール１の一例が示されている。この接着モジュールは真空チャンバを備え、図１を参照して説明したようにポンプデバイスに接続される。加えて、接着モジュールは光学システム９を備え、この光学システムにより、接着モジュール１内で接着されるべきウェハ表面のアライメントマークの正確な位置を決定することが可能になる。
光学システム９は、２つのウェハをマイクロメータ精度で完全に位置合わせする必要がある場合にだけ必要になる。これは、２つのウェハが微小構成要素を与える場合である。微小構成要素によって素子が指定され、これらの素子は、正確に配置されなければならない層の上又は中で実施される技術的ステップの結果として得られる。したがって、微小構成要素は、能動又は受動構成要素、表面銅接点及び相互接続部のような単なる接触点又は相互接続部でありうる。バージン支持基板の上に１つのウェハを微小構成要素と接着することだけからなる工程の場合には、アライメントステップはことがあり、したがって光学システム９の設置は不要である。
さらに、接着モジュール１には、第１のウェハ１２及び第２のウェハ１３それぞれをクランプする、第１の接着チャック１０及び第２の接着チャック１１が設けられる。接着チャック１０及び１１は、金属又はセラミックで作って、ウェハ１２及び１３の平坦度を維持することができる。図２で接着チャック１１及び１２は、ウェハ１２及び１３を水平に保持するように示されているが、接着チャック１１及び１２は、有利にはウェハ１２及び１３を垂直に保持するように構成することができる。この場合、ウェハ自体の重量によるウェハの変形を回避することができる。
図示の例では、光学システム９は、制御ユニット１４に電気的に結合されており、この制御ユニットは、２つのウェハ１２と１３を完全に位置合わせするために、接着チャック１０及び１１の（平面内及び回転の）変位を計算している。さらに、制御ユニット１４は、ウェハ１２と１３が分子接着するように接触するまで、接着チャック１０と１１の互いの動きを制御する。
図３は、図１に示された装置を備える製造システム２０の一例を示す。特に、製造システム２０は、例えば図２に示された接着モジュール１である接着モジュール１と、２つの装填ロックモジュール２及び２’とを備える。製造システム２０は、ウェハを製造システム２０の中に導入するための装填ポート２１を少なくとも含む。ロボット２２は、ウェハを操作して装填ポート２１から製造システム２０の任意の個別モジュールまで、また１つのモジュールから他のモジュールまでウェハを移送するように構成される。ロボットは、ロボット移動領域（破線で示す）に沿って移動していて、１つの場所から他の場所までウェハの移送を可能にする。
加えて、製造システム２０は、製造システム２０の中に導入されたウェハの１つ又は２つの主面を活性化するためのプラズマステーション２３を備える。接着されるべき両ウェハの主面を活性化することがウェハ処理で必要な場合に、表面準備時間を最小限にするために第２のプラズマステーションが追加されることもある。あるいは、同一のプラズマステーション２３を使用して、それぞれのウェハの接着されるべき表面を処理することができる。第１の洗浄ステーション２４は、第１のウェハの接着主面を洗浄するために設けられ、第２の洗浄ステーション２５は、第２のウェハの接着主面を洗浄するために設けられる。
製造システム２０は、製造システム２０内でウェハを搬送するロボット手段２２を制御するための制御ユニット（図３に示さず）をさらに備える。例えば、この制御ユニットは、
装填ポート２１から第１のウェハを捕捉し、それをプラズマステーション２３まで搬送し、
装填ポート２１から第２のウェハを捕捉し、それを洗浄ステーション２５まで搬送し、
プラズマステーション２３から第１のウェハを捕捉し、それを洗浄ステーション２４まで搬送し、
洗浄ステーション２５から第２のウェハを捕捉し、それを装填ロックモジュール２まで搬送し、
洗浄ステーション２４から第１のウェハを捕捉し、それを装填ロックモジュール２まで搬送し、
接着モジュール１で第１及び第２のウェハが処理された後で、接着された第１及び第２のウェハを装填ロックモジュール２から捕捉し、それを装填ポート２１まで搬送するように、ロボット手段２２を制御することができる。
上記で論じたすべての実施形態は、限定のためのものではなく、本発明の特徴及び利点を示す例としての役割を果たす。特に、本発明を半導体産業で使用されるウェハとの関連で説明したが、本発明は、半導体産業で使用されるウェハに典型的な特性とは異なる特性を（例えば、性質、サイズ又は形状の面で）提示できる様々な種類のウェハ又は基板に適用可能である。上述の特徴のいくつか又はすべては、様々に組み合わせることができることも理解されたい。
１ 接着モジュール
２ 装填ロックモジュール
２’ 装填ロックモジュール
３ 真空ポンプ手段、ポンプデバイス
４ 制御弁
５ 真空ポンプ手段、ポンプデバイス
９ 光学システム
１０ 接着チャック
１１ 接着チャック
１２ ウェハ
１３ ウェハ
１４ 制御ユニット
２０ 製造システム
２１ 装填ポート
２２ ロボット
２３ プラズマステーション
２４ 第１の洗浄ステーション
２５ 第２の洗浄ステーション

Claims (9)

  1. 半導体ウェハを接着するための接着モジュールであって、
    ポンプデバイスと、
    前記ポンプデバイスに接続された真空チャンバと、
    前記接着モジュール内で接着されるべき前記半導体ウェハの表面のアライメントマークの位置を決定するように構成された光学システムと、
    を備える接着モジュール。
  2. 少なくとも、第１のウェハを保持するように構成された第１の可動接着チャックと、前記第１のウェハとは別の第２のウェハを保持するように構成された、前記第１の接着チャックと異なる第２の可動接着チャックと、をさらに備える請求項１に記載の接着モジュール。
  3. 前記第１及び第２の接着チャックがそれぞれ、前記第１及び前記第２のウェハを垂直面に対して１０°未満の垂直位置に保持するように構成されている、請求項２に記載の接着モジュール。
  4. 前記第１の接着チャック及び／又は前記第２の接着チャックが、１ミクロン未満又は０．１ミクロン未満の湾曲を有する、請求項２又は３に記載の接着モジュール。
  5. 前記第１の接着チャック及び／又は前記第２の接着チャックが金属又はセラミックスで作られている、請求項２〜４のいずれか一項に記載の接着モジュール。
  6. 前記第１及び前記第２の接着チャックを互いに移動するように制御して、前記第１及び前記第２のウェハを互いに所定の距離のところに置き、前記第１及び前記第２のウェハを前記所定の距離のところで解放し、前記第１及び前記第２のウェハの少なくとも一方に力を局所的に加えることを開始し、その結果、前記第１と前記第２のウェハが局所的に互いに近くなって接着が開始されることになるように構成された制御ユニットをさらに備える、請求項２〜５のいずれか一項に記載の接着モジュール。
  7. 前記第１及び前記第２の接着チャックを互いに移動するように制御して、前記第１及び前記第２のウェハを互いに既定の距離のところに置き、続いて、前記第１及び第２のウェハをそれぞれ保持するために前記第１及び／又は前記第２の接着チャックによって加えられたクランプ力を局所的に減少させ、その結果、前記第１と前記第２のウェハが局所的に互いに近くなって接着が開始されることになるように構成された制御ユニットをさらに備える、請求項２〜５のいずれか一項に記載の接着モジュール。
  8. 前記制御ユニットが、前記第１と前記第２のウェハが局所的に互いに近くなって接着が開始されると、前記第１及び／又は第２のウェハの段階的又は非段階的な解放を制御するように構成されている、請求項７に記載の接着モジュール。
  9. 前記制御ユニットが、前記第１及び前記第２のウェハを位置合わせするために、前記第１及び前記第２の接着チャックの変位を計算するように構成されている、請求項６〜８のいずれか一項に記載の接着モジュール。
JP2011283992A 2010-06-22 2011-12-26 半導体デバイス製造装置 Expired - Fee Related JP5776538B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1002618A FR2961630B1 (fr) 2010-06-22 2010-06-22 Appareil de fabrication de dispositifs semi-conducteurs
FR1002618 2010-06-22

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011136614A Division JP5943408B2 (ja) 2010-06-22 2011-06-20 半導体デバイス製造装置

Publications (2)

Publication Number Publication Date
JP2012099839A true JP2012099839A (ja) 2012-05-24
JP5776538B2 JP5776538B2 (ja) 2015-09-09

Family

ID=42699871

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011136614A Expired - Fee Related JP5943408B2 (ja) 2010-06-22 2011-06-20 半導体デバイス製造装置
JP2011283992A Expired - Fee Related JP5776538B2 (ja) 2010-06-22 2011-12-26 半導体デバイス製造装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011136614A Expired - Fee Related JP5943408B2 (ja) 2010-06-22 2011-06-20 半導体デバイス製造装置

Country Status (8)

Country Link
US (4) US20110308721A1 (ja)
EP (2) EP2432007A3 (ja)
JP (2) JP5943408B2 (ja)
KR (2) KR101234001B1 (ja)
CN (3) CN102437073B (ja)
FR (1) FR2961630B1 (ja)
SG (1) SG177106A1 (ja)
TW (2) TWI443769B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2935536B1 (fr) * 2008-09-02 2010-09-24 Soitec Silicon On Insulator Procede de detourage progressif
FR2961630B1 (fr) 2010-06-22 2013-03-29 Soitec Silicon On Insulator Technologies Appareil de fabrication de dispositifs semi-conducteurs
US8338266B2 (en) 2010-08-11 2012-12-25 Soitec Method for molecular adhesion bonding at low pressure
FR2964193A1 (fr) 2010-08-24 2012-03-02 Soitec Silicon On Insulator Procede de mesure d'une energie d'adhesion, et substrats associes
DE102010048043A1 (de) * 2010-10-15 2012-04-19 Ev Group Gmbh Vorrichtung und Verfahren zur Prozessierung von Wafern
US8844793B2 (en) * 2010-11-05 2014-09-30 Raytheon Company Reducing formation of oxide on solder
JP6011034B2 (ja) * 2012-06-04 2016-10-19 株式会社村田製作所 ウエハ接合装置
CN103489805A (zh) * 2012-06-12 2014-01-01 苏州美图半导体技术有限公司 晶圆键合系统
JP5977592B2 (ja) * 2012-06-20 2016-08-24 東京応化工業株式会社 貼付装置
CN103626122B (zh) * 2013-04-28 2016-05-11 苏州迪纳精密设备有限公司 一种阳极键合批量化生产设备
US20170207191A1 (en) * 2016-01-15 2017-07-20 Taiwan Semiconductor Manufacturing Company Ltd. Bonding system and associated apparatus and method
KR102263285B1 (ko) 2016-02-16 2021-06-10 에베 그룹 에. 탈너 게엠베하 기판 결합 방법
CN105904824B (zh) * 2016-04-22 2017-09-29 哈尔滨工业大学 一种利用水蒸气辅助及紫外光活化的被键合物键合装置及方法
CN110120181A (zh) * 2019-04-16 2019-08-13 武汉华星光电技术有限公司 加压脱泡装置及加压脱泡方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04290215A (ja) * 1991-03-18 1992-10-14 Sony Corp ウエハ貼り合わせ装置
JPH10256107A (ja) * 1997-03-13 1998-09-25 Canon Inc 基板処理装置及びその方法並びに基板の製造方法
JP2005302858A (ja) * 2004-04-08 2005-10-27 Nikon Corp ウェハの接合装置
JP2007065521A (ja) * 2005-09-02 2007-03-15 Hitachi Plant Technologies Ltd 基板貼合装置
JP2007508690A (ja) * 2003-10-09 2007-04-05 エスエヌティー コーポレーション，リミティッド 無焼結窒化アルミニウム静電チャックおよびその製造方法
JP2009164252A (ja) * 2007-12-28 2009-07-23 Nikon Corp 半導体ウエハ貼り合わせ装置
JP2009208084A (ja) * 2008-02-29 2009-09-17 Mitsubishi Heavy Ind Ltd 常温接合装置
US20100122762A1 (en) * 2008-11-16 2010-05-20 Suss Microtec Inc Method and apparatus for wafer bonding with enhanced wafer mating

Family Cites Families (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10012A (en) * 1853-09-13 Safety-valve foe
IT1230026B (it) 1988-10-28 1991-09-24 Sgs Thomson Microelectronics Processo di saldatura di fette di silicio fra loro, per la fabbricazione di dispositivi a semiconduttore
JPH0389519A (ja) 1989-08-31 1991-04-15 Sony Corp 半導体基板の製法
JPH0719737B2 (ja) 1990-02-28 1995-03-06 信越半導体株式会社 Ｓ０１基板の製造方法
JPH0636413B2 (ja) 1990-03-29 1994-05-11 信越半導体株式会社 半導体素子形成用基板の製造方法
JPH04263425A (ja) 1991-02-18 1992-09-18 Toshiba Corp 半導体基板の研削装置及び研削方法
US5223001A (en) * 1991-11-21 1993-06-29 Tokyo Electron Kabushiki Kaisha Vacuum processing apparatus
KR0126455B1 (ko) 1992-05-18 1997-12-24 가나이 쯔또무 수지재료의 접착강도 측정방법
JP2701709B2 (ja) * 1993-02-16 1998-01-21 株式会社デンソー ２つの材料の直接接合方法及び材料直接接合装置
JP3321882B2 (ja) 1993-02-28 2002-09-09 ソニー株式会社 基板はり合わせ方法
JPH0799295A (ja) 1993-06-07 1995-04-11 Canon Inc 半導体基体の作成方法及び半導体基体
JP2662495B2 (ja) 1993-06-28 1997-10-15 住友シチックス株式会社 接着半導体基板の製造方法
US5696327A (en) 1994-11-23 1997-12-09 Regents Of The University Of Minnesota Method and apparatus for separating a thin film from a substrate
US5668045A (en) 1994-11-30 1997-09-16 Sibond, L.L.C. Process for stripping outer edge of BESOI wafers
US6113721A (en) 1995-01-03 2000-09-05 Motorola, Inc. Method of bonding a semiconductor wafer
US5937312A (en) 1995-03-23 1999-08-10 Sibond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator wafers
JPH0917984A (ja) 1995-06-29 1997-01-17 Sumitomo Sitix Corp 貼り合わせｓｏｉ基板の製造方法
JP3352896B2 (ja) 1997-01-17 2002-12-03 信越半導体株式会社 貼り合わせ基板の作製方法
JP3352902B2 (ja) 1997-02-21 2002-12-03 信越半導体株式会社 貼り合わせ基板の作製方法
JP3132425B2 (ja) 1997-06-20 2001-02-05 日本電気株式会社 衛星イントラネットサービスにおける通信時間短縮方式
GB2343550A (en) * 1997-07-29 2000-05-10 Silicon Genesis Corp Cluster tool method and apparatus using plasma immersion ion implantation
JP3216583B2 (ja) 1997-08-22 2001-10-09 住友金属工業株式会社 貼り合わせｓｏｉ基板の製造方法
US6180496B1 (en) 1997-08-29 2001-01-30 Silicon Genesis Corporation In situ plasma wafer bonding method
DE69917819T2 (de) 1998-02-04 2005-06-23 Canon K.K. SOI Substrat
US6221774B1 (en) 1998-04-10 2001-04-24 Silicon Genesis Corporation Method for surface treatment of substrates
US6117695A (en) 1998-05-08 2000-09-12 Lsi Logic Corporation Apparatus and method for testing a flip chip integrated circuit package adhesive layer
US6008113A (en) * 1998-05-19 1999-12-28 Kavlico Corporation Process for wafer bonding in a vacuum
JP3635200B2 (ja) 1998-06-04 2005-04-06 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JPH11354761A (ja) 1998-06-09 1999-12-24 Sumitomo Metal Ind Ltd Ｓｏｉ基板及びその製造方法
JP3321455B2 (ja) 1999-04-02 2002-09-03 株式会社アークテック 電極引張試験方法、その装置及び電極引張試験用の基板／プローブ支持装置並びに電極プローブ接合装置
US20020187595A1 (en) 1999-08-04 2002-12-12 Silicon Evolution, Inc. Methods for silicon-on-insulator (SOI) manufacturing with improved control and site thickness variations and improved bonding interface quality
JP3632531B2 (ja) 1999-11-17 2005-03-23 株式会社デンソー 半導体基板の製造方法
US6616332B1 (en) 1999-11-18 2003-09-09 Sensarray Corporation Optical techniques for measuring parameters such as temperature across a surface
KR100789205B1 (ko) 2000-03-29 2007-12-31 신에쯔 한도타이 가부시키가이샤 실리콘 웨이퍼 및 에스오아이 웨이퍼의 제조방법, 그리고그 에스오아이 웨이퍼
JP4822577B2 (ja) * 2000-08-18 2011-11-24 東レエンジニアリング株式会社 実装方法および装置
AU2001293125A1 (en) * 2000-09-27 2002-04-08 Strasbaugh, Inc. Tool for applying resilient tape to chuck used for grinding or polishing wafers
WO2003008938A2 (de) 2001-07-16 2003-01-30 Siemens Aktiengesellschaft Verfahren zum bestimmen der haftfestigkeit einer beschichtung auf einem bauteil
US6736017B2 (en) 2001-08-24 2004-05-18 Symyx Technologies, Inc. High throughput mechanical rapid serial property testing of materials libraries
JP2003115519A (ja) * 2001-10-04 2003-04-18 Mitsubishi Electric Corp 半導体装置の製造方法、半導体製造装置、ロードロック室、基板収納ケース、ストッカ
JP4093793B2 (ja) 2002-04-30 2008-06-04 信越半導体株式会社 半導体ウエーハの製造方法及びウエーハ
FR2874455B1 (fr) 2004-08-19 2008-02-08 Soitec Silicon On Insulator Traitement thermique avant collage de deux plaquettes
US6846380B2 (en) * 2002-06-13 2005-01-25 The Boc Group, Inc. Substrate processing apparatus and related systems and methods
US6958255B2 (en) 2002-08-08 2005-10-25 The Board Of Trustees Of The Leland Stanford Junior University Micromachined ultrasonic transducers and method of fabrication
JP4556158B2 (ja) 2002-10-22 2010-10-06 株式会社Ｓｕｍｃｏ 貼り合わせｓｏｉ基板の製造方法および半導体装置
US6790748B2 (en) 2002-12-19 2004-09-14 Intel Corporation Thinning techniques for wafer-to-wafer vertical stacks
US7176528B2 (en) 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US7399681B2 (en) 2003-02-18 2008-07-15 Corning Incorporated Glass-based SOI structures
JP4066889B2 (ja) 2003-06-09 2008-03-26 株式会社Ｓｕｍｃｏ 貼り合わせ基板およびその製造方法
JPWO2005022610A1 (ja) 2003-09-01 2007-11-01 株式会社Sumco 貼り合わせウェーハの製造方法
FR2860842B1 (fr) 2003-10-14 2007-11-02 Tracit Technologies Procede de preparation et d'assemblage de substrats
JP4744855B2 (ja) * 2003-12-26 2011-08-10 日本碍子株式会社 静電チャック
CN100554905C (zh) 2004-03-05 2009-10-28 加利福尼亚大学董事会 用于超薄膜分离和纳米电子器件制造的玻璃改性应力波
US7442992B2 (en) 2004-05-19 2008-10-28 Sumco Corporation Bonded SOI substrate, and method for manufacturing the same
WO2006038030A2 (en) * 2004-10-09 2006-04-13 Applied Microengineering Limited Equipment for wafer bonding
JP2006303087A (ja) 2005-04-19 2006-11-02 Sumco Corp シリコンウェーハの貼り合わせ方法および貼り合わせ装置
JP4918229B2 (ja) 2005-05-31 2012-04-18 信越半導体株式会社 貼り合わせウエーハの製造方法
JP5122731B2 (ja) 2005-06-01 2013-01-16 信越半導体株式会社 貼り合わせウェーハの製造方法
US7705342B2 (en) 2005-09-16 2010-04-27 University Of Cincinnati Porous semiconductor-based evaporator having porous and non-porous regions, the porous regions having through-holes
KR100755368B1 (ko) 2006-01-10 2007-09-04 삼성전자주식회사 3차원 구조를 갖는 반도체 소자의 제조 방법들 및 그에의해 제조된 반도체 소자들
JP4721435B2 (ja) 2006-04-06 2011-07-13 本田技研工業株式会社 接着部の剥離検査方法
US7921895B2 (en) * 2006-05-26 2011-04-12 Advanced Display Process Engineering Co., Ltd Adhesive chuck, and apparatus and method for assembling substrates using the same
CN101090082A (zh) * 2006-06-15 2007-12-19 中国科学院半导体研究所 多功能半导体晶片键合装置
US20080044984A1 (en) 2006-08-16 2008-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of avoiding wafer breakage during manufacture of backside illuminated image sensors
US7473909B2 (en) 2006-12-04 2009-01-06 Axcelis Technologies, Inc. Use of ion induced luminescence (IIL) as feedback control for ion implantation
WO2008069259A1 (en) * 2006-12-05 2008-06-12 Semiconductor Energy Laboratory Co., Ltd. Film formation apparatus, film formation method, manufacturing apparatus, and method for manufacturing light-emitting device
FR2912839B1 (fr) 2007-02-16 2009-05-15 Soitec Silicon On Insulator Amelioration de la qualite de l'interface de collage par nettoyage froid et collage a chaud
JP5143477B2 (ja) 2007-05-31 2013-02-13 信越化学工業株式会社 Ｓｏｉウエーハの製造方法
US8245751B2 (en) * 2007-11-07 2012-08-21 Advanced Display Process Engineering Co., Ltd. Substrate bonding apparatus
FR2935537B1 (fr) 2008-08-28 2010-10-22 Soitec Silicon On Insulator Procede d'initiation d'adhesion moleculaire
FR2935535B1 (fr) 2008-09-02 2010-12-10 S O I Tec Silicon On Insulator Tech Procede de detourage mixte.
FR2935536B1 (fr) 2008-09-02 2010-09-24 Soitec Silicon On Insulator Procede de detourage progressif
EP2200077B1 (en) 2008-12-22 2012-12-05 Soitec Method for bonding two substrates
FR2961630B1 (fr) 2010-06-22 2013-03-29 Soitec Silicon On Insulator Technologies Appareil de fabrication de dispositifs semi-conducteurs
US8338266B2 (en) 2010-08-11 2012-12-25 Soitec Method for molecular adhesion bonding at low pressure
FR2964193A1 (fr) 2010-08-24 2012-03-02 Soitec Silicon On Insulator Procede de mesure d'une energie d'adhesion, et substrats associes

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04290215A (ja) * 1991-03-18 1992-10-14 Sony Corp ウエハ貼り合わせ装置
JPH10256107A (ja) * 1997-03-13 1998-09-25 Canon Inc 基板処理装置及びその方法並びに基板の製造方法
JP2007508690A (ja) * 2003-10-09 2007-04-05 エスエヌティー コーポレーション，リミティッド 無焼結窒化アルミニウム静電チャックおよびその製造方法
JP2005302858A (ja) * 2004-04-08 2005-10-27 Nikon Corp ウェハの接合装置
JP2007065521A (ja) * 2005-09-02 2007-03-15 Hitachi Plant Technologies Ltd 基板貼合装置
JP2009164252A (ja) * 2007-12-28 2009-07-23 Nikon Corp 半導体ウエハ貼り合わせ装置
JP2009208084A (ja) * 2008-02-29 2009-09-17 Mitsubishi Heavy Ind Ltd 常温接合装置
US20100122762A1 (en) * 2008-11-16 2010-05-20 Suss Microtec Inc Method and apparatus for wafer bonding with enhanced wafer mating

Also Published As

Publication number Publication date
FR2961630B1 (fr) 2013-03-29
TW201203438A (en) 2012-01-16
CN102437073A (zh) 2012-05-02
EP2432007A3 (en) 2017-03-22
EP2432007A2 (en) 2012-03-21
EP2400526A2 (en) 2011-12-28
US20130032272A1 (en) 2013-02-07
CN102437073B (zh) 2015-07-22
CN105428285A (zh) 2016-03-23
JP5943408B2 (ja) 2016-07-05
KR20110139149A (ko) 2011-12-28
KR101234001B1 (ko) 2013-02-18
KR101363351B1 (ko) 2014-02-14
TWI443769B (zh) 2014-07-01
US20110308721A1 (en) 2011-12-22
US20120067524A1 (en) 2012-03-22
TWI449118B (zh) 2014-08-11
US20150279830A1 (en) 2015-10-01
JP5776538B2 (ja) 2015-09-09
EP2400526A3 (en) 2013-01-16
FR2961630A1 (fr) 2011-12-23
US9138980B2 (en) 2015-09-22
TW201225203A (en) 2012-06-16
JP2012039089A (ja) 2012-02-23
SG177106A1 (en) 2012-01-30
KR20120016299A (ko) 2012-02-23
CN102299048A (zh) 2011-12-28

Similar Documents

Publication Publication Date Title
JP5776538B2 (ja) 半導体デバイス製造装置
US20220230849A1 (en) Method for prefixing of substrates
JP6051523B2 (ja) 基板ホルダ対、基板接合装置およびデバイスの製造方法
US11328939B2 (en) Method for prefixing of substrates
WO2021131080A1 (ja) 接合方法、被接合物および接合装置
TW202013452A (zh) 共價接合之半導體界面
TWI663677B (zh) 搬運方法及黏貼裝置
JP2017034107A (ja) 接合装置、接合システム、接合方法、プログラム及びコンピュータ記憶媒体
JP2019204971A (ja) 基板を仮固定するための方法と装置
JP7147847B2 (ja) 接合方法および接合装置
Suga et al. A new wafer-bonder of ultra-high precision using surface activated bonding (SAB) concept
WO2023182255A1 (ja) 接合システムおよび接合方法
JP2011129777A (ja) 基板重ね合わせ装置及びデバイスの製造方法
JP2012033811A (ja) 基板搬送装置、基板貼り合せ装置、積層半導体装置製造方法及び積層半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150609

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150622

R150 Certificate of patent or registration of utility model

Ref document number: 5776538

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees