JP7147847B2 - 接合方法および接合装置 - Google Patents

接合方法および接合装置 Download PDF

Info

Publication number
JP7147847B2
JP7147847B2 JP2020532257A JP2020532257A JP7147847B2 JP 7147847 B2 JP7147847 B2 JP 7147847B2 JP 2020532257 A JP2020532257 A JP 2020532257A JP 2020532257 A JP2020532257 A JP 2020532257A JP 7147847 B2 JP7147847 B2 JP 7147847B2
Authority
JP
Japan
Prior art keywords
substrate
bonding
laminate
holding
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020532257A
Other languages
English (en)
Other versions
JPWO2020022015A1 (ja
Inventor
義弘 前原
敦 釜下
創 三ッ石
稔 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Publication of JPWO2020022015A1 publication Critical patent/JPWO2020022015A1/ja
Application granted granted Critical
Publication of JP7147847B2 publication Critical patent/JP7147847B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/10—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the pressing technique, e.g. using action of vacuum or fluid pressure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/12—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by using adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Mechanical Engineering (AREA)
  • Fluid Mechanics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Description

本発明は、接合方法および接合装置に関する。
電気回路等のパターンが形成された２つの基板を位置合わせして接合して積層体を形成する方法がある（例えば特許文献１参照）。
特許文献１ 特開２０１６－２１３４９１号公報
接合する２つの基板の一方が、既に複数の基板を接合してなる積層体である場合がある。この場合、この積層体を形成する段階で生じた歪みと、この積層体を更に他の基板に接合する場合に生じる歪みとが重畳されて、最終的に得られる積層体の歪みが増加するという不具合がある。
本発明の第１の態様においては、第１の基板の保持を解除することにより第１の基板と第２の基板とを接合して第１の積層体を形成する第１の接合段階と、接合した第１の基板および第２の基板のうち薄化された一方の基板と第３の基板とを接合することにより第２の積層体を形成する第２の接合段階と、を含む接合方法であって、第１の基板が薄化されている場合は、第２の接合段階において第３の基板の保持を解除し、第２の基板が薄化されている場合は、第２の接合段階において第１の積層体の保持を解除する。
本発明の第２の態様においては、第１の基板と第２の基板とを接合する第１の接合段階と、接合した第１の基板および第２の基板のうち一方の基板と第３の基板とを接合する第２の接合段階と、を含む接合方法であって、第２の接合段階において、第１の接合段階で歪みが生じた一方の基板の構造物と、第３の基板の構造物との位置ずれ量が所定の大きさ以下となるように、一方の基板と第３の基板とを接合する。
本発明の第３の態様においては、第１の基板と第２の基板とを接合して第１の積層体を形成する第１の接合段階と、接合した第１の基板および第２の基板のうち一方の基板と第３の基板とを接合することにより第２の積層体を形成する第２の接合段階と、第１の接合段階で歪みが生じた一方の基板の構造物と、第３の基板の構造物との位置ずれ量が所定の大きさ以下となるように、第２の接合段階において第１の積層体と第３の基板とのいずれの保持を解除するかを判断する判断段階と、を含む接合方法が提供される。
本発明の第４の態様においては、第１の基板と第２の基板とを接合する第１の接合段階と、接合した第１の基板および第２の基板のうち一方の基板と第３の基板とを接合する第２の接合段階と、を含む接合方法であって、第２の接合段階において、第２の接合段階で第３の基板に生じる応力の分布が、第１の接合段階で一方の基板に生じた応力の分布と同じになるように、一方の基板と第３の基板とを接合する。
本発明の第５の態様においては、接合された第１の基板および第２の基板を有する積層体であって第１の基板および第２の基板の一方が薄化された積層体と、第３の基板とを接合する接合部と、積層体および第３の基板のいずれの保持を接合時に解除するかを示す指示を受け付ける受付部と、を備える接合装置であって、接合部は、受付部が受け付けた指示に基づいて、積層体および第３の基板のいずれかの保持を解除することにより、積層体および第３の基板を接合する。
本発明の第６の態様においては、第１の基板の保持を解除することにより接合された第１の基板および第２の基板の一方を薄化してなる第１の積層体に、第３の基板を積層して第２の積層体を形成する場合に、第１の基板および第２の基板のどちらが薄化されているかを特定する情報を取得する取得部と、取得部が取得した情報に基づいて、第１の基板が薄化されている場合は第３の基板を特定し、第２の基板が薄化されている場合は第１の積層体を特定する特定部と、特定部が特定した第１の積層体または第３の基板の保持を解除して、第１の積層体および第３の基板を積層する接合部と、を備える接合装置が提供される。
本発明の第７の態様においては、接合された第１の基板および第２の基板を有する積層体であって第１の基板および第２の基板の一方が薄化された積層体と、第３の基板とを接合する接合部を備える接合装置であって、接合部は、積層体および第３の基板のうち、第１の基板および第２の基板のどちらが薄化されているかに基づいて接合時に保持を解除すると決定された方の保持を解除することにより、積層体および第３の基板を接合する。
本発明の第８の態様においては、第１の基板と第２の基板とを接合し、接合した第１の基板および第２の基板のうち一方の基板と第３の基板とを接合する接合部を備える接合装置であって、接合部は、第１の基板と第２の基板との接合段階で歪みが生じた一方の基板の構造物と、第３の基板の構造物との位置ずれ量が所定の大きさ以下となるように、一方の基板と第３の基板とを接合する。
本発明の第９の態様においては、第１の基板と第２の基板とを接合して第１の積層体を形成し、接合した第１の基板および第２の基板のうち一方の基板と第３の基板とを接合することにより第２の積層体を形成する接合部と、接合部での接合により歪みが生じた一方の基板の構造物と第３の基板の構造物との位置ずれ量が所定の大きさ以下となるように、一方の基板と第３の基板とを接合するときに、第１の積層体と第３の基板のいずれの保持を解除するかを判断する判断部と、を備える接合装置が提供される。
本発明の第１０の態様においては、第１の基板と第２の基板とを接合し、接合した第１の基板および第２の基板のうち一方の基板と第３の基板とを接合する接合部を備える接合装置であって、接合部は、一方の基板との接合により第３の基板に生じる応力の分布が、一方の基板に生じた応力の分布と同じになるように、一方の基板と第３の基板とを接合する。
上記の発明の概要は、本発明の特徴の全てを列挙したものではない。これらの特徴群のサブコンビネーションも発明となり得る。
基板積層装置１００の模式図である。 基板２１０の模式的平面図である。 接合部３００の模式的断面図である。 接合部３００の動作手順を示す流れ図である。 接合部３００の動作を示す模式的断面図である。 接合部３００の動作を示す模式的断面図である。 接合部３００の動作を示す模式的断面図である。 完成積層体２４０の断面図である。 完成積層体２４０の製造手順を示す流れ図である。 中間積層体２３０と基板を接合する場合に先に保持を解除する基板２１０を特定する手順を示す流れ図である。 完成積層体２４０の製造手順の選択肢を示す表である。 選択肢に従って基板を接合した場合に基板毎に生じる歪みを示す表である。 選択肢に従って基板を接合した場合に、完成積層体２４０に生じる層間の歪みを示す表である。 ＣＩＳ基板２１１およびＬＯＧＩＣ基板２１２の接合過程を示す図である。 ＣＩＳ基板２１１およびＬＯＧＩＣ基板２１２の接合過程を示す図である。 ＣＩＳ基板２１１およびＬＯＧＩＣ基板２１２の接合過程を示す図である。 ＣＩＳ基板２１１およびＬＯＧＩＣ基板２１２の接合過程を示す図である。 中間積層体２３０の断面図である。 中間積層体２３０の製造過程における歪みの分布を示す模式図である。 中間積層体２３０における歪みの分布を示す模式図である。 中間積層体２３０およびＤＲＡＭ基板２１３の接合過程を示す図である。 中間積層体２３０およびＤＲＡＭ基板２１３の接合過程を示す図である。 中間積層体２３０およびＤＲＡＭ基板２１３の接合過程を示す図である。 中間積層体２３０およびＤＲＡＭ基板２１３の接合過程を示す図である。 完成積層体２４０の断面図である。 完成積層体２４０の製造過程における非線形歪みの分布を示す模式図である。 完成積層体２４０における非線形歪みの分布を示す模式図である。 実施例１の接合過程で生じる倍率歪みを示す図である。 実施例１の接合過程で生じる倍率歪みを示す図である。 実施例１の接合過程で生じる倍率歪みを示す図である。 実施例１の接合過程で生じる倍率歪みを示す図である。 ＣＩＳ基板２１１およびＬＯＧＩＣ基板２１２の接合過程を示す図である。 ＣＩＳ基板２１１およびＬＯＧＩＣ基板２１２の接合過程を示す図である。 ＣＩＳ基板２１１およびＬＯＧＩＣ基板２１２の接合過程を示す図である。 ＣＩＳ基板２１１およびＬＯＧＩＣ基板２１２の接合過程を示す図である。 中間積層体２３０の断面図である。 中間積層体２３０の製造過程における歪みの分布を示す模式図である。 中間積層体２３０における歪みの分布を示す模式図である。 中間積層体２３０およびＤＲＡＭ基板２１３の接合過程を示す図である。 中間積層体２３０およびＤＲＡＭ基板２１３の接合過程を示す図である。 中間積層体２３０およびＤＲＡＭ基板２１３の接合過程を示す図である。 中間積層体２３０およびＤＲＡＭ基板２１３の接合過程を示す図である。 完成積層体２４０の断面図である。 完成積層体２４０の製造過程における非線形歪みの分布を示す模式図である。 完成積層体２４０における非線形歪みの分布を示す模式図である。 実施例２の接合過程で生じる倍率歪みを示す図である。 実施例２の接合過程で生じる倍率歪みを示す図である。 実施例２の接合過程で生じる倍率歪みを示す図である。 実施例２の接合過程で生じる倍率歪みを示す図である。 中間積層体２３０およびＤＲＡＭ基板２１３の接合過程を示す図である。 中間積層体２３０およびＤＲＡＭ基板２１３の接合過程を示す図である。 中間積層体２３０およびＤＲＡＭ基板２１３の接合過程を示す図である。 中間積層体２３０およびＤＲＡＭ基板２１３の接合過程を示す図である。 完成積層体２４０の断面図である。 完成積層体２４０の製造過程における非線形歪みの分布を示す模式図である。 完成積層体２４０における非線形歪みの分布を示す模式図である。 比較例１の接合過程で生じる倍率歪みを示す図である。 比較例１の接合過程で生じる倍率歪みを示す図である。 比較例１の接合過程で生じる倍率歪みを示す図である。 比較例１の接合過程で生じる倍率歪みを示す図である。 中間積層体２３０およびＤＲＡＭ基板２１３の接合過程を示す図である。 中間積層体２３０およびＤＲＡＭ基板２１３の接合過程を示す図である。 中間積層体２３０およびＤＲＡＭ基板２１３の接合過程を示す図である。 中間積層体２３０およびＤＲＡＭ基板２１３の接合過程を示す図である。 完成積層体２４０の断面図である。 完成積層体２４０の製造過程における非線形歪みの分布を示す模式図である。 完成積層体２４０における非線形歪みの分布を示す模式図である。 比較例２の接合過程で生じる倍率歪みを示す図である。 比較例２の接合過程で生じる倍率歪みを示す図である。 比較例２の接合過程で生じる倍率歪みを示す図である。 比較例２の接合過程で生じる倍率歪みを示す図である。
以下、発明の実施の形態を通じて本発明を説明する。下記の実施形態は請求の範囲に係る発明を限定するものではない。実施形態の中で説明されている特徴の組み合わせの全てが発明に必須であるとは限らない。
図１は、基板積層装置１００の模式的平面図である。基板積層装置１００は、筐体１１０と、筐体１１０の外側に配された基板カセット１２０、１３０、および制御部１５０と、筐体１１０の内部に配された搬送部１４０、接合部３００、ホルダストッカ４００、およびプリアライナ５００を備える。
基板カセット１２０、１３０は、筐体１１０に対して個別に着脱できる。一方の基板カセット１２０は、これから接合する基板２１０、または、複数の基板２１０を接合することにより形成された第１の積層体である中間積層体２３０を収容する。他方の基板カセット１３０は、中間積層体２３０、または、基板２１０と中間積層体２３０とを接合して形成された第２の積層体である完成積層体２４０を収容する。
ここで、基板２１０とは、シリコン単結晶ウェハ、化合物半導体ウェハ等の半導体ウェハを含み、更に、半導体ウェハ以外の、ガラス基板、サファイア基板等を含む場合もある。また、中間積層体２３０は、他の基板２１０または他の中間積層体２３０に積層される。完成積層体２４０は、積層工程において完成品ではあるものの、更に、表面に位置する中間積層体２３０および基板２１０のいずれかが薄化される。また更に、完成積層体２４０は、ダイシング、テスト、パーケージング等の下流工程に供される場合もある。
また、基板２１０の接合とは、複数の基板２１０の主面を互いに平行にして重ね、互いの相対位置を水素結合、ファンデルワールス結合、および、共有結合等で固定することをいう。一方、基板２１０を重ねるとは、複数の基板２１０の主面を互いに接する状態にすることをいうが、互いの相対位置が固定された状態を指すとは限らない。また、「積層」を「重ねる」と同義で用いることがある。
また、基板２１０を接合する場合は、接合に先立って二つの基板２１０を相互に位置合わせする。特に、電子回路等を形成された基板２１０は、接合された他の基板２１０の回路との電気的な接続が形成されるように、高精度に位置合わせされる。
搬送部１４０は、筐体１１０の内部で、単独の基板２１０、単独の基板ホルダ２２１、２２２、中間積層体２３０、および完成積層体２４０を移動させる。また、搬送部１４０は、基板２１０、中間積層体２３０、完成積層体２４０等を保持した基板ホルダ２２１、２２２を搬送する場合もある。
制御部１５０は、基板積層装置１００の各部の動作を個々に制御すると共に、各部相互の連携を統括的に制御する。また、制御部１５０は、外部からのユーザの指示を受け付けて、基板２１０等を積層する場合の手順等を接合部３００に指示する場合もある。更に、制御部１５０は、基板積層装置１００の動作状態を外部に向かって表示する表示部等のユーザインターフェイスを備えてもよい。
接合部３００は、互いに対向する一対のステージを有し、ステージのそれぞれに保持した基板２１０、中間積層体２３０等を相互に位置合わせする。ここで保持とは、基板２１０等に対して力を作用させて、基板２１０の移動を規制した状態をいう。保持は、基板２１０の移動のみならず、変形も規制する場合がある。また、保持の解除とは、基板２１０を保持する目的で基板２１０に作用させている力を除くことを意味する。
また、接合部３００は、位置合わせした基板２１０を互いに接触させることにより接合して中間積層体２３０を形成する。更に、接合部３００は、中間積層体２３０に他の基板２１０を接合して完成積層体２４０を形成する。接合部３００の詳細については、図３から７を参照して後述する。
なお、基板積層装置１００は、内部で基板２１０、中間積層体２３０、および完成積層体２４０をハンドリングする場合に、ホルダストッカ４００に収容した基板ホルダ２２１、２２２を使用する。基板ホルダ２２１、２２２は、アルミナセラミックス等の硬質材料により形成され、真空チャック、静電チャック等の保持機構を有する。基板ホルダ２２１、２２２は、保持機構を使用して基板２１０等を吸着することにより、薄くて脆い基板２１０、中間積層体２３０、および完成積層体２４０を外部からの衝撃等に対して保護する。
また、基板ホルダ２２１、２２２は、基板２１０および中間積層体２３０等を吸着することにより、基板ホルダ２２１、２２２の保持面の形状に倣わせて基板２１０の形状を維持する。これにより、基板２１０、中間積層体２３０等の平坦な状態を維持し、あるいは、保持面の形状に応じて変形した状態を維持できる。使用していない基板ホルダ２２１、２２２は、基板積層装置１００内のホルダストッカ４００に再び収容され、保守および交換の場合を除いて、基板積層装置１００の外部には持ち出されない。
プリアライナ５００は、搬送部１４０と協働して、搬入された基板２１０を基板ホルダ２２１、２２２に保持させる。また、プリアライナ５００は、接合部３００から搬出された中間積層体２３０を基板ホルダ２２１、２２２から分離する場合にも使用される。
図２は、基板２１０の一例を示す模式的な平面図である。基板２１０は、スクライブライン２１７、マーク２１８、および回路領域２１９を有する。マーク２１８および回路領域２１９は、基板２１０の表面にそれぞれ複数設けられている。
マーク２１８は、基板２１０の表面に形成された構造物の一例であり、図示の例では、マーク２１８は回路領域２１９相互の間に配されたスクライブライン２１７に重ねて配される。マーク２１８は、基板２１０を他の基板２１０と接合する場合に、位置合わせの基準として、少なくとも一部が使用される。
回路領域２１９のそれぞれは、フォトリソグラフィ技術等より形成された素子、配線、保護膜等の構造物を含む。また、回路領域２１９は、基板２１０を他の基板２１０、リードフレーム等に電気的に接続する場合に接続端子となるパッド、バンプ等の接続部も設けられる。
図３は、接合部３００の構造を示す模式的な断面図であり、接合部３００に２枚の基板２１０が搬入された直後の状態を示す。接合部３００は、枠体３１０、固定ステージ３２１、および移動ステージ３４１を備える。
枠体３１０は、それぞれが水平な天板３１１および底板３１３を有する。固定ステージ３２１は、天板３１１の図中下面に下向きに固定され、基板２１０を保持した基板ホルダ２２２を保持できる保持機構を有する。固定ステージ３２１に保持される基板ホルダ２２２は、基板２１０の接合面が図中下向きになるように接合部３００に搬入され、固定ステージ３２１にも下向きに保持される。
なお、図示の例では、固定ステージ３２１に保持された基板ホルダ２２２は、基板２１０を吸着する吸着面の中央が隆起した形状を有する。これにより、基板ホルダ２２２に吸着して保持された基板２１０も、基板ホルダ２２２の形状に倣って、中央が図中下方に向かって隆起した状態で保持される。
天板３１１の図中下面には、図中下向きに固定された顕微鏡３２２および活性化装置３２３が、固定ステージ３２１の側方に配される。顕微鏡３２２は、固定ステージ３２１に対向して配置された移動ステージ３４１に搭載された他の基板２１０の上面を観察できる。活性化装置３２３は、例えばプラズマを発生して、移動ステージ３４１に搭載された基板２１０の上面を清浄化または活性化する。
枠体３１０の底板３１３の図中上面には、Ｘ方向駆動部３３１、Ｙ方向駆動部３３２、および移動ステージ３４１が積み重ねて配される。移動ステージ３４１の図中上面には、基板２１０を保持した基板ホルダ２２１が保持される。図示の例では、基板ホルダ２２１は平坦な吸着面を有し、基板ホルダ２２１に保持された基板２１０は平坦な状態で保持される。
Ｘ方向駆動部３３１は、底板３１３と平行に、図中に矢印Ｘで示す方向に移動する。Ｙ方向駆動部３３２は、Ｘ方向駆動部３３１上で、底板３１３と平行に、図中に矢印Ｙで示す方向に移動する。Ｘ方向駆動部３３１およびＹ方向駆動部３３２の動作を組み合わせることにより、移動ステージ３４１は、底板３１３と平行に二次元的に移動する。
Ｙ方向駆動部３３２と移動ステージ３４１との間には、更にＺ方向駆動部３３３が配される。Ｚ方向駆動部３３３は、矢印Ｚで示す底板３１３に対して垂直な方向に、Ｙ方向駆動部３３２に対して移動ステージ３４１を移動させる。これにより、移動ステージ３４１を昇降させる。Ｘ方向駆動部３３１、Ｙ方向駆動部３３２およびＺ方向駆動部３３３による移動ステージ３４１の移動量は、干渉計等を用いて高精度に制御される。
Ｙ方向駆動部３３２の図中上面には、移動ステージ３４１の側方に、顕微鏡３４２および活性化装置３４３が搭載される。顕微鏡３４２は、Ｙ方向駆動部３３２と共に移動して、固定ステージ３２１に保持された下向きの基板２１０の下面を観察する。活性化装置３４３は、Ｙ方向駆動部３３２と共に移動しつつ、先に説明した活性化装置３２３と同様に、基板２１０に照射する例えばプラズマを発生して、固定ステージ３２１に保持された基板２１０の図中下面を清浄化または活性化する。
なお、基板２１０の活性化とは、基板２１０の接合面が他の基板２１０の接合面と接触した場合に、水素結合、ファンデルワールス結合、共有結合等を生じて、溶融することなく固相で接合される状態にすべく、少なくとも一方の基板の接合面を処理する場合を含む。すなわち、活性化とは、基板２１０の表面にダングリングボンド（未結合手）を生じさせることによって、結合を形成しやすくすることを含む。
より具体的には、活性化装置３２３および活性化装置３４３では、例えば減圧雰囲気下において処理ガスである酸素ガスを励起してプラズマ化し、酸素イオンを二つの基板のそれぞれの接合面となる表面に照射する。例えば、基板がＳｉ上にＳｉＯ膜を形成した基板である場合には、この酸素イオンの照射によって、積層時に接合面となる基板表面におけるＳｉＯの結合が切断され、ＳｉおよびＯのダングリングボンドが形成される。基板２１０の表面にこのようなダングリングボンドを形成することを活性化という場合がある。
ダングリングボンドが形成された状態の基板を、例えば大気に晒した場合、空気中の水分がダングリングボンドに結合して、基板表面が水酸基（ＯＨ基）で覆われる。基板の表面は、水分子と結合しやすい状態、すなわち親水化されやすい状態となる。つまり、活性化により、結果として基板の表面が親水化しやすい状態になる。また、固相の接合では、接合界面における、酸化物等の不純物の存在、接合界面の欠陥等が接合強度に影響する。よって、接合面の清浄化を活性化の一部と見做してもよい。
基板２１０を活性化する方法としては、ＤＣプラズマ、ＲＦプラズマ、ＭＷ励起プラズマによるラジカル照射の他、不活性ガスを用いたスパッタエッチング、イオンビーム、高速原子ビーム等の照射も例示できる。また、紫外線照射、オゾンアッシャー等による活性化も例示できる。更に、液体または気体のエッチャントを用いた化学的な清浄化処理も例示できる。
更に、図示しない親水化装置を用いて、基板２１０の接合面となる表面に純水等を塗布することによって基板２１０の表面を親水化してもよい。この親水化により、基板２１０の表面は、ＯＨ基が付着した状態、すなわちＯＨ基で終端された状態となる。なお、活性化装置３２３、３４３に代わる他の活性化装置を、接合部３００とは別の場所に設けて、予め活性化した基板２１０を接合部３００に搬入してもよい。
接合部３００は、更に制御部１５０を備える。制御部１５０は、Ｘ方向駆動部３３１、Ｙ方向駆動部３３２、Ｚ方向駆動部３３３、活性化装置３２３、および活性化装置３４３の動作を制御する。
なお、基板２１０の接合に先立って、制御部１５０は、顕微鏡３２２および顕微鏡３４２の相対位置を予め較正する。顕微鏡３２２および顕微鏡３４２の較正は、例えば、顕微鏡３２２および顕微鏡３４２を共通の焦点Ｆに合焦させて、相互に観察させることにより実行できる。また、共通の標準指標を顕微鏡３２２および顕微鏡３４２で観察してもよい。
図４は、接合部３００を使用して１回の接合を実行する場合の手順を示す流れ図である。また、図５から７は、各段階における接合部３００の動作を示す模式的断面図である。２枚の基板２１０を接合の対象とする例について説明するが、接合の対象は、基板２１０と中間積層体２３０であってもよい。また、基板２１０同士を接合する場合に、互いに同じ構造の基板２１０を接合してもよいし、互いに異なる構造の基板を接合してもよい。
まず、制御部１５０は、搬送部１４０に指示して、接合の対象となる２枚の基板２１０を接合部３００に搬入させる（ステップＳ１０１）。次に、制御部１５０は、図５に示すように、顕微鏡３２２、３４２と移動ステージ３４１とを用いて、基板２１０上のマーク２１８の位置を測定する（ステップＳ１０２）。すなわち、移動ステージ３４１の移動により顕微鏡３２２、３４２の視野の特定の位置をマーク２１８に合わせる。顕微鏡３２２の位置と、顕微鏡３４２の初期位置は既知なので、制御部１５０は、マーク２１８の絶対的な位置を測定できる。
次に、制御部１５０は、ステップＳ１０２で取得したマーク２１８の位置に基づいて、基板２１０の相対位置を算出する（ステップＳ１０３）。更に、制御部１５０は、算出した基板２１０の相対位置に基づいて、基板２１０を位置合わせする場合に必要な移動ステージ３４１の移動量を算出する。位置合わせに必要な移動量は、例えば、ＥＧＡ（エンハンスト・グローバル・アライメント法）等、既知の方法で、移動ステージ３４１のｘ方向、ｙ方向の移動量および回転角度θとして算出する。こうして、制御部１５０は、特定されたマーク２１８を基準にして基板２１０を位置合わせできる状態になる。
次に、制御部１５０は、位置合わせのために算出した基板２１０の移動量の情報を保持したまま、活性化装置３２３および活性化装置３４３を動作させながら移動ステージ３４１を移動させることにより、基板２１０の表面をプラズマで走査して、基板２１０の接合面を活性化する（ステップＳ１０４）。活性化された基板２１０の表面は、接着剤等の介在物、溶接、圧着等の加工なしに、接触によって接合する状態になる。
次に、制御部１５０は、先にステップＳ１０３で算出した相対位置に基づいて移動ステージ３４１を移動させて、図６に示すように、基板２１０を相互に位置合わせする（ステップＳ１０５）。更に、制御部１５０は、図７に示すように、Ｚ方向駆動部３３３を動作させて、移動ステージ３４１を上昇させる。
これにより、基板２１０が上昇し、やがて、固定ステージ３２１に保持された基板２１０が下向きに突出した一部の領域で、移動ステージ３４１に保持された基板２１０の一部に接触する。ステップＳ１０６において表面を活性化された基板２１０は、接触した一部の領域で、水素結合、ファンデルワールス結合、および、共有結合等により接合する。更に、基板２１０全体の保持を解除して基板２１０自体の吸着力により接合した領域を拡大し、やがて基板２１０の略全面で接合して、２枚の基板２１０を積層して接合した中間積層体２３０が形成される（ステップＳ１０６）。
こうして形成された中間積層体２３０は、接合部３００から搬出される（ステップＳ１０７）。更に、中間積層体２３０は、基板ホルダ２２１から分離された上で、基板カセット１３０に収容される。
なお、二つの基板２１０が相互の接触により水素結合をしている場合は、中間積層体２３０を形成した後、アニール炉のような加熱装置に中間積層体２３０を搬入して加熱することにより、基板２１０間に共有結合を生じさせてもよい。これにより、基板２１０間の接合強度を向上させることができる。
次に、制御部１５０は、基板カセット１２０から、接合すべき基板２１０がなくなったかどうかを調べる（ステップＳ１０８）。接合すべき基板２１０が残っている場合（ステップＳ１０８：ＮＯ）、制御部１５０は、手順をステップＳ１０１に戻し、ステップＳ１０２から１０８までの一連の接合手順を繰り返す。ステップＳ１０８において、接合すべき基板２１０がなくなったことが判った場合（ステップＳ１０８：ＹＥＳ）、制御部１５０は、基板積層装置１００の制御を終了する。
なお、上記の例では、固定ステージ３２１に、中央が隆起した吸着面を有する基板ホルダ２２２を保持させた。しかしながら、基板ホルダ２２２を移動ステージ３４１に保持させてもよい。また、基板２１０の接合面の一部領域を接触させる目的で使用する基板ホルダ２２２の吸着面は、全体が曲面をなす形状の他、局部的な突起を有するものであってもよい。また、基板ホルダ２２２を貫通する他の部材により基板２１０を押して、対向する基板２１０に部分的に接触させてもよい。
また、上記の例では、２枚の基板２１０を接合して中間積層体２３０を形成した。しかしながら、接合部３００を用いて、更に、中間積層体２３０と他の第３の基板２１０を接合して完成積層体２４０を形成する。
図８は、完成積層体２４０の最終的な形態の具体例を示す断面図である。完成積層体２４０は、順次接合されたＣＩＳ（ＣＭＯＳ Ｉｍａｇｅ Ｓｅｎｓｏｒ）基板２１１、ＬＯＧＩＣ基板２１２、およびＤＲＡＭ基板２１３を有する積層型イメージセンサである。ここで、ＣＩＳ基板２１１、ＬＯＧＩＣ基板２１２、およびＤＲＡＭ基板２１３は、それぞれ、積層される単独の基板２１０の一例である。
ＣＩＳ基板２１１は、二次元状に高密度に配置された多数の受光素子を有し、外部から入射した像光を電気信号に変換して出力する受光素子基板である。ＬＯＧＩＣ基板２１２は、ＣＩＳ基板２１１が出力した電気信号を、デジタル変換する等して画像信号に変換する処理基板である。更に、ＤＲＡＭ基板２１３は、多くのメモリセルを有し、ＬＯＧＩＣ基板２１２が生成した画像信号を一時的に格納して、ＣＩＳ基板２１１およびＬＯＧＩＣ基板２１２の処理速度と、画像信号を記録する二次記憶媒体との速度差を緩和するバッファとなるメモリ基板である。
この完成積層体２４０は、まず、ＣＩＳ基板２１１およびＬＯＧＩＣ基板２１２により中間積層体２３０を形成した後、その中間積層体２３０とＤＲＡＭ基板２１３とを積層して形成される。また、図示の完成積層体２４０において、ＣＩＳ基板２１１およびＬＯＧＩＣ基板２１２は薄化されて、接合された時点よりも薄くなっている。
図９は、上記完成積層体２４０の作製手順を示す流れ図である。まず、制御部１５０は、まず製造する完成積層体２４０に関する情報を取得する（ステップＳ２０１）。
ここで取得する情報は、完成積層体２４０を製造する過程でＣＩＳ基板２１１、ＬＯＧＩＣ基板２１２、およびＤＲＡＭ基板２１３により形成された層のどれを薄化するかを特定するための情報を含む。よって制御部１５０は、ＣＩＳ基板２１１、ＬＯＧＩＣ基板２１２、およびＤＲＡＭ基板２１３により形成された層のどれを薄化するかを特定するための情報を取得する取得部として機能しているといえる。また、制御部１５０が取得する情報は、ＣＩＳ基板２１１およびＬＯＧＩＣ基板２１２を接合して中間積層体２３０を形成する場合に、どちらの保持を解除して接合させるかを特定するための情報を含んでもよい。
次に、制御部１５０は、ステップＳ２０１で取得した情報に基づいて、中間積層体２３０およびＤＲＡＭ基板２１３を接合する場合に、どちらの保持を解除するかを特定する（ステップＳ２０２）。特定方法については、図１０を参照して後述する。
次に、制御部１５０は、接合部３００においてＣＩＳ基板２１１およびＬＯＧＩＣ基板２１２を図４の手順で接合し（ステップＳ２０３）、次いで、基板積層装置１００の外部に配置した機械化学研磨装置等の薄化装置に指示して、ＬＯＧＩＣ基板２１２を薄化する（ステップＳ２０４）。こうして、完成積層体２４０の製造における第１の接合段階が完了し、中間積層体２３０が形成される（ステップＳ２０５）。
ここで、制御部１５０は、基板カセット１２０から、ＣＩＳ基板２１１およびＬＯＧＩＣ基板２１２のいずれかが無くなっていないかを調べる（ステップＳ２０６）。ＣＩＳ基板２１１およびＬＯＧＩＣ基板２１２の両方が残っている場合（ステップＳ２０６：ＮＯ）、制御部１５０は、手順をステップＳ２０３に戻し、ステップＳ２０３から２０５までの一連の接合手順を繰り返す。ステップＳ２０６において、接合すべき基板２１０がなくなったことが判った場合（ステップＳ２０６：ＹＥＳ）、制御部１５０は、接合部３００における第１の接合を終了して、次に説明する第２の接合を開始する。
第２の接合において、制御部１５０は、形成された中間積層体２３０とＤＲＡＭ基板２１３とを図４の手順で接合する。まず、制御部１５０は、接合部３００において、ＣＩＳ基板２１１およびＬＯＧＩＣ基板２１２により形成された中間積層体２３０の薄化された面、すなわち、ＬＯＧＩＣ基板に対してＤＲＡＭ基板２１３を接合する（ステップＳ２０７）。この接合において、制御部は、ステップＳ２０２で特定された中間積層体２３０およびＤＲＡＭ基板２１３のいずれかの保持を解除して接合を進行させる。
次に、制御部１５０は、基板積層装置１００の外部に配置した薄化装置に指示して、ＣＩＳ基板２１１を薄化する（ステップＳ２０８）。こうして、完成積層体２４０の製造における第２の接合段階が完了し、積層型イメージセンサである完成積層体２４０が形成される（ステップＳ２０９）。
次いで、制御部１５０は、基板カセット１２０から、中間積層体２３０およびＤＲＡＭ基板２１３のいずれかが無くなっていないかを調べる（ステップＳ２１０）。中間積層体２３０およびＤＲＡＭ基板２１３の両方が残っている場合（ステップＳ２１０：ＮＯ）、制御部１５０は、手順をステップＳ２０７に戻し、ステップＳ２０７から２０９までの一連の接合手順を繰り返す。ステップＳ２１０において、接合すべき基板２１０がなくなったことが判った場合（ステップＳ２１０：ＹＥＳ）、制御部１５０は、接合部３００における第２の接合を終了する。
図１０は、上記のステップＳ２０２において、保持を解除する基板を特定する場合の制御手順を示す流れ図である。まず、制御部１５０は、ステップＳ２０１において取得した情報に基づいて、第１の接合に関して設定された手順が、ＣＩＳ基板２１１およびＬＯＧＩＣ基板２１２のうち、ステップＳ２０３で保持が解除される基板が、ステップＳ２０４で薄化される基板であるという手順であるか否かを調べる（ステップＳ２１１）。
ステップＳ２１１において、ＬＯＧＩＣ基板２１２の保持が解除されることが判った場合（ステップＳ２１１：ＹＥＳ）、制御部１５０は、第２の接合において保持を解除する基板として、中間積層体２３０ではない方、すなわち、ＤＲＡＭ基板２１３を特定する（ステップＳ２１２）。また、ステップＳ２１１において、ＬＯＧＩＣ基板２１２の保持が解除されないことが判った場合（ステップＳ２１１：ＮＯ）、制御部１５０は、第２の接合において保持を解除する基板として中間積層体２３０を特定する（ステップＳ２１３）。この場合、制御部１５０は、第１の接合で保持を解除した方の基板が薄化される場合にはＤＲＡＭ基板２１３を特定し、保持を解除しない方の基板が薄化される場合には中間積層体２３０を特定する特定部として機能しているといえる。このような手順で、第２の接合において保持を先に解除する基板を特定する理由を次に説明する。
なお、上記の例では、図１０に示した手順に従って、制御部１５０が、第２の接合において先に保持を解除する基板を特定した。しかしながら、制御部１５０は、接合する場合に保持を先に解除する側の指定そのものを外部から受け付けてもよい。換言すれば、接合する場合に先に解除する側を指定できる接合部３００であれば、専用の装置でなくても、下記の方法を実行できる。この場合、制御部１５０は、中間積層体２３０およびＤＲＡＭ基板２１３のいずれの保持を接合時に解除するかの指示を受け付ける受付部として機能しているといえる。
図１１は、完成積層体２４０の製造手順の選択肢を示す表である。制御部１５０の制御の下に接合部３００を用いて完成積層体２４０を製造する場合には、図１１に示すように、第１の接合および第２の接合において保持を先に解除する基板の特定の組合せは４通りある。
なお、図８に示した完成積層体２４０を製造する過程において、ＣＩＳ基板２１１は、中間積層体２３０にＤＲＡＭ基板２１３が積層された後に薄化される。このような手順により、中間積層体２３０にＤＲＡＭ基板２１３を積層する前の段階では、ＣＩＳ基板２１１を支持体としてＬＯＧＩＣ基板２１２を薄化できる。このため、ＬＯＧＩＣ基板２１２を薄化するために付加的な支持体を貼り付ける手順を省くことができる。よって、図１１に示す組み合わせおいても、図９に示した手順のステップＳ２０４においてはＬＯＧＩＣ基板２１２が薄化され、第２の接合のステップＳ２０８においてＣＩＳ基板２１１が薄化されることが前提となる。
図１２は、図１１に示した組合せの手順で完成積層体２４０を形成した場合に、完成積層体２４０を形成するＣＩＳ基板２１１、ＬＯＧＩＣ基板２１２、およびＤＲＡＭ基板２１３の各層に現れる歪みを示す。ここで、歪み１とは、第１の接合において接合されたＣＩＳ基板２１１およびＬＯＧＩＣ基板２１２のそれぞれに接合の過程で生じた歪みの相対差を意味する。また、歪み２とは、第２の接合において接合された中間積層体２３０およびＤＲＡＭ基板２１３のそれぞれに接合の過程で生じた歪みの相対差を意味する。歪み１'は、第２の接合時に、ＬＯＧＩＣ基板２１２を第1の接合時と反転させて接合したことにより、歪みの分布が、基板面のＹ軸について歪み１とは反転していることを意味する。
尚、上記の歪み１および歪み２はいずれも、保持が解除された基板の歪みを、符号が正の歪みとする。歪み１および歪み２は、ＣＩＳ基板２１１およびＬＯＧＩＣ基板２１２、あるいは、ＬＯＧＩＣ基板２１２およびＤＲＡＭ基板２１３の接合時に、保持が解除されず維持された側の基板に生じる歪みが無視できる程度に小さい場合は、保持が解除された基板に生じた歪みとほぼ等しくなる。別の言い方をすると、歪み１および歪み２は、第１の接合または第２の接合において、基板を接合した後に薄化した結果、薄化された基板に残った歪みである。
更に、図１３は、図１１に示した組合せで接合を実行した場合に、完成積層体２４０に生じる層間の歪み違いを示す表である。ここで、層とは、完成積層体２４０を形成するＣＩＳ基板２１１、ＬＯＧＩＣ基板２１２、およびＤＲＡＭ基板２１３に対応する。完成積層体２４０として接合されたＣＩＳ基板２１１、ＬＯＧＩＣ基板２１２、およびＤＲＡＭ基板２１３において生じた歪みは、それぞれの基板の剛性に応じて分配される。
なお、上記の歪みは、ＣＩＳ基板２１１、ＬＯＧＩＣ基板２１２、およびＤＲＡＭ基板２１３の各々における応力の分布に対応している。ＣＩＳ基板２１１、ＬＯＧＩＣ基板２１２、およびＤＲＡＭ基板２１３に生じた応力は、基板ホルダ２２１等による基板の拘束が解除された場合、ＣＩＳ基板２１１、ＬＯＧＩＣ基板２１２、およびＤＲＡＭ基板２１３を変形させ、それぞれの基板に設けられた構造物を、設計座標すなわち設計位置から変位させる。
本実施形態においてＣＩＳ基板２１１、ＬＯＧＩＣ基板２１２、およびＤＲＡＭ基板２１３を含む基板２１０の各々に生じ得る歪みは、平面歪みと立体歪みとを含む。更に、基板２１０における平面歪みは、倍率歪みと直交歪みとを含み得る。
倍率歪みは、基板２１０上の構造物の基板２１０の中心からの変位量が、ある径の方向について一定の増加率で線形的に増加する歪みである。二つの基板２１０を積層する場合には、二つの基板２１０のそれぞれに生じた倍率歪みが基板２１０相互の位置ずれに反映される。倍率歪みの値は、基板２１０の中心からの距離ｒにおける設計位置からのずれ量を距離ｒで除することにより得られ、単位はｐｐｍとなる。
また、倍率歪みは、等方倍率歪みとして生じる場合と、非等方倍率歪みとして生じる場合とがある。倍率歪みが等方倍率歪みとして生じた場合は、歪みによる構造物の変位ベクトルが有するＸ成分とＹ成分とが等しい。従って、等方倍率歪みが生じている場合、基板２１０のＸ方向の倍率の変化とＹ方向の倍率の変化とは等しい。倍率歪みが非等方倍率歪みとして生じている場合は、構造物の設計位置からの変位ベクトルが有するＸ成分とＹ成分とが異なり、基板２１０のＸ方向の倍率とＹ方向の倍率とが異なる。
なお、平面歪みは、線形歪みと非線形歪みとに分類できる。線形歪みは、基板２１０上の構造物が歪みにより設計位置から変位した位置を線形変換により表すことができる歪みである。非線形歪みは、線形変換により表すことができない歪みである。上記の倍率歪みに関していえば、非等方倍率歪みが非線形歪みに分類される。非線形歪みは、例えば、基板２１０の結晶異方性および基板２１０の製造プロセスにおける加工により生じる。また、非線形歪みは、基板２１０に形成された構造物の配置による剛性分布に応じて生じる場合もある。
基板２１０に平面歪みとして生じる直交歪みは、基板の中心を原点とする直交座標Ｘ－Ｙを設定した場合に、構造物が設計位置からＸ軸と平行な方向に変位する歪みであり、構造物が原点からＹ軸方向に遠くなるほど大きくなる。また、直交歪みによる構造物の変位量は、Ｘ軸と平行にＹ軸を横切る複数の領域のそれぞれにおいて等しく、変位量の絶対値は、Ｘ軸から離れるに従って大きくなる。また、直交歪みによる変位量は、Ｙ軸に対して正側の変位の方向とＹ軸に対して負側の変位の方向とが互いに反対になる。
上記の平面歪みに対して、基板２１０に生じる立体歪みは、基板２１０の面と交差する方向への構造物の変位を生じる歪みであり、基板２１０の湾曲として顕在化する。ここで、湾曲は、基板２１０全体にまたは部分的に曲げが生じることを意味する。曲げは、基板２１０の表面上の３点により特定された平面上に存在しない点を基板２１０の表面が含む形状に変化した状態をいう。
また、湾曲は、基板２１０の表面が曲面をなす歪みであり、反りを含む。反りは、基板２１０の歪みに対する重力の影響を排除した状態で基板２１０に残る歪みをいう。反りに重力の影響が及んでいる場合に基板２１０に曲げを生じる歪みは、本実施形態では撓みと呼ぶ。反りは、基板２１０全体が概ね一様な曲率で屈曲するグローバル反りと、基板２１０の一部で曲率が変化して屈曲するローカル反りとを含む。
上記の倍率歪みは、その発生原因によって、初期倍率歪み、吸着倍率歪み、および貼り合わせ過程倍率歪みに分類できる。
初期倍率歪みは、積層する前の段階から個々の基板２１０に既に生じている歪みであり、基板２１０にマーク２１８、回路領域２１９等を形成するプロセスで生じた応力、スクライブライン２１７、回路領域２１９等の配置に起因する周期的な剛性の変化等により発生する。初期倍率歪みは、基板２１０上の構造物の位置が、基板２１０における設計位置に対して乖離している状態として顕在化する。初期倍率歪みは、基板２１０の積層を開始する前から知ることができる。初期倍率歪みに関する情報は、積層の直前に基板２１０を計測して取得してもよいし、基板２１０の製造段階で測定した情報を積層段階で取得してもよい。
吸着倍率歪みは、基板２１０の形状と、基板２１０を保持する基板ホルダ２２１、２２３等の保持部材の吸着面の形状とが異なる場合に生じる歪みである。保持部材が、静電チャック、真空チャック等の保持機構により基板２１０を吸着すると、基板２１０は、保持部材の吸着面に倣った形状になる。このため、基板２１０の形状と保持部材の吸着面の形状とが異なっている場合は、基板２１０を保持部材に吸着することにより基板２１０が変形して、その歪みの状態が変化する。
なお、吸着倍率歪みの大きさは、基板２１０に反り等の歪みが生じている場合に、その歪みと吸着倍率歪みとの相関を予め調べておくことにより、基板２１０の反り量および反り形状等を含む歪みの状態から算出できる。よって、吸着面の形状が異なる複数の保持部材を用意するなどして吸着面の形状を調整することにより、基板２１０の歪みの補正に、吸着倍率歪みを積極的に利用してもよい。
貼り合わせ過程倍率歪みは、基板２１０を重ねて接合することで貼り合わせる過程で新たに生じる倍率歪みである。基板２１０を貼り合わせる場合、基板２１０の接合は、基板２１０の接合面の一部から始まって拡大し、最終的に基板２１０の略全体に及ぶ。このため、接合過程の基板２１０においては、既に接合されて他方の基板に密着した領域と、他方の基板に接触せずにこれから接合される領域との境界付近で基板２１０の少なくとも一方に変形が生じる。生じた変形の一部は、基板２１０が相互に貼り合わされることにより固定されて貼り合わせ過程倍率歪みとなる。
上記のような基板２１０の種々の歪みには、接合のために基板２１０を反転させた場合も、接合される面に現れる歪みの分布が変化しないものがある。また、貼り合わせ過程倍率歪みのように、貼り合わせる手順に応じて、分布のパターンが同じでありながら、正の歪みと負の歪みとのいずれが生じるかを制御できるものがある。
図１４から図１８は、図１１の表に示した実施例１の手順を実行した場合に、第１の接合過程でＣＩＳ基板２１１およびＬＯＧＩＣ基板２１２に生じる非線形歪みを示す図である。図１１に示した通り、実施例１では、第１の接合において、ＬＯＧＩＣ基板２１２の保持が先に解除される。実施例１では、ＬＯＧＩＣ基板２１２が第１の基板であり、ＣＩＳ基板２１１が第２の基板である。
図１４に示すように、ＬＯＧＩＣ基板２１２の保持が解除されて接合する時点で、ＣＩＳ基板２１１は、吸着面が平坦な基板ホルダ２２１に吸着されて、平坦な状態で固定されている。
このため、図１５に示すように、ＣＩＳ基板２１１およびＬＯＧＩＣ基板２１２が接合された段階では、接合により生じた歪みは、ＣＩＳ基板２１１よりも先に保持が解除されたＬＯＧＩＣ基板２１２に生じている。次に、図１６に示すように、基板ホルダ２２１によるＣＩＳ基板２１１の保持が解除された場合、ＬＯＧＩＣ基板２１２の層に生じた応力により、接合されたＣＩＳ基板２１１およびＬＯＧＩＣ基板２１２は反りを伴う変形を生じて、ＣＩＳ基板２１１およびＬＯＧＩＣ基板２１２の両方に、互いに逆向きの歪みが生じる。
その後、図１７に示すように、薄化の治具としての平坦な基板ホルダ２２３にＣＩＳ基板２１１を吸着させて、ＣＩＳ基板２１１およびＬＯＧＩＣ基板２１２を強制的に平坦化する。これにより、接合されたＣＩＳ基板２１１およびＬＯＧＩＣ基板２１２のそれぞれに、剛性に応じて歪みが分配される。更に、図１８に示すように、ＬＯＧＩＣ基板２１２を薄化して形成された中間積層体２３０に対する基板ホルダ２２３による保持が解除されると、中間積層体２３０全体の歪みは、薄化により剛性が低下したＬＯＧＩＣ基板２１２の層に偏り、ＣＩＳ基板２１１の歪みは著しく小さくなる。
図１９は、図１５に示したように、接合したＣＩＳ基板２１１およびＬＯＧＩＣ基板２１２が基板ホルダ２２１に保持された状態について、非線形歪みの分布を示す模式的な平面図である。また、図２０は、図１８に示した中間積層体２３０における非線形歪みの分布を模式的に示す平面図である。図１９と図２０を比較するとわかるように、第１の接合によりＬＯＧＩＣ基板２１２に生じた歪みは、中間積層体２３０においてもＬＯＧＩＣ基板２１２に多くが移る。
図２１から図２５は、図１１の表に示した実施例１の手順を実行した場合に、第２の接合過程で、中間積層体２３０におけるＣＩＳ基板２１１およびＬＯＧＩＣ基板２１２の各層と、ＤＲＡＭ基板２１３とに生じる非線形歪みを示す図である。図１１に示した通り、実施例１では、第２の接合において、ＤＲＡＭ基板２１３の保持が先に解除される。実施例１では、ＤＲＡＭ基板２１３は第３の基板である。
図２１に示すように、ＤＲＡＭ基板２１３の保持が解除されて接合が開始された時点で、中間積層体２３０は、吸着面が平坦な基板ホルダ２２１に吸着されて、平坦な状態で固定されている。このため、図２２に示すように、中間積層体２３０およびＤＲＡＭ基板２１３が接合された段階では、接合による歪みはＤＲＡＭ基板２１３の側に生じるが、この歪みの少なくとも一部は、図１８に示したように、中間積層体２３０のＬＯＧＩＣ基板２１２の層に生じている歪みと同形状の歪みである。これにより、ＬＯＧＩＣ基板２１２に生じた歪みとＤＲＡＭ基板２１３に生じた歪みとの差による位置ずれを低減することができる。
このとき、ＤＲＡＭ基板２１３に生じる歪みと、中間積層体２３０のＬＯＧＩＣ基板２１２の層に生じる歪みとが、互いに同形状の歪みになるように、第２の接合において中間積層体２３０とＤＲＡＭ基板２１３とを接合した場合にＤＲＡＭ基板２１３に生じると推定される歪みに関する情報に基づいて、第１の接合においてＣＩＳ基板２１１およびＬＯＧＩＣ基板２１２を接合する接合条件を決定してもよい。または、第１の接合においてＣＩＳ基板２１１およびＬＯＧＩＣ基板２１２を接合したときの歪みに関する情報に基づいて、第２の接合において中間積層体２３０とＤＲＡＭ基板２１３とを接合する接合条件を決定してもよい。
中間積層体２３０を形成した段階でＬＯＧＩＣ基板２１２に発生した歪みと、中間積層体２３０とＤＲＡＭ基板２１３とを接合する段階でＤＲＡＭ基板２１３に発生した歪みとが、同じ種類の原因により発生した歪みであり、且つ、歪みの方向が同一であれば、中間積層体２３０のＬＯＧＩＣ基板２１２の歪みとＤＲＡＭ基板２１３の歪みとの差による位置ずれが低減される。
上記の例では、少なくとも、中間積層体２３０を形成するＣＩＳ基板２１１およびＬＯＧＩＣ基板２１２の接合の段階で生じた貼り合わせ過程倍率歪みと、中間積層体２３０およびＤＲＡＭ基板２１３を接合する段階で生じた貼り合わせ過程倍率歪みとが、そのような互いに同形状の歪みに相当する。なお、同じ原因による歪みであっても、互いに符号が同じ歪みすなわち方向が異なる歪みが生じた場合は、ＤＲＡＭ基板２１３に対するＬＯＧＩＣ基板２１２の歪みの差が、ＤＲＡＭ基板２１３に歪みが生じていない場合に比べて倍増する。これにより、完成積層体２４０において、ＤＲＡＭ基板２１３およびＬＯＧＩＣ基板２１２間の位置ずれが増加することになる。
次に、図２３に示すように、基板ホルダ２２１による保持が解除された場合、ＤＲＡＭ基板２１３に生じた応力により、接合された中間積層体２３０と共に、全体が応力の作用により反りを伴う変形を生じる。このため、中間積層体２３０も、ＤＲＡＭ基板２１３に従って反りを生じる。このとき、中間積層体２３０を形成するＣＩＳ基板２１１およびＬＯＧＩＣ基板２１２には、ＤＲＡＭ基板２１３とは逆の歪みが生じる。
その後、図２４に示すように、薄化の治具としての基板ホルダ２２３に、ＤＲＡＭ基板２１３側の表面を吸着させて中間積層体２３０を強制的に平坦化した場合、接合された中間積層体２３０およびＤＲＡＭ基板２１３のそれぞれに、剛性に応じた歪みが分配される。更に、図２５に示すように、薄化されたＣＩＳ基板２１１の剛性が低下する。よって、完成積層体２４０に対する基板ホルダ２２３の保持が解除されるとＬＯＧＩＣ基板２１２およびＣＩＳ基板２１１への歪みの分配が増加し、ＤＲＡＭ基板２１３の歪みが減少する。図示の例では、ＬＯＧＩＣ基板２１２とＤＲＡＭ基板２１３とに生じている非線形歪みは同形状であるため、ＤＲＡＭ基板２１３が解放により縮小変形または拡大変形した部分に対応するＬＯＧＩＣ基板２１２の部分に同じ量の縮小変形または拡大変形が生じ、ＬＯＧＩＣ基板２１２の非線形歪みも解消される。一方、ＣＩＳ基板２１１にはＤＲＡＭ基板２１３に生じていた非線形歪みと異なる形状の非線形歪みが生じているため、ＤＲＡＭ基板２１３が解放により縮小変形または拡大変形した方向にＣＩＳ基板２１１が更に変形する。
図２６は、図２２に示すように、接合した中間積層体２３０およびＤＲＡＭ基板２１３が基板ホルダ２２１に保持された状態について、非線形歪みの分布を示す模式的な平面図である。図２６に示した状態では、第１の接合により生じた歪みがＬＯＧＩＣ基板２１２に、第２の接合により生じた歪みがＤＲＡＭ基板２１３にそれぞれ生じている。
図２７は、図２５に示した完成積層体２４０における非線形歪みの分布を模式的に示す平面図であり、ＣＩＳ基板２１１を薄化したことにより、ＤＲＡＭ基板２１３の歪みが、ＣＩＳ基板２１１とＤＲＡＭ基板２１３とに分配された状態を示す。このとき、ＣＩＳ基板２１１には、ＤＲＡＭ基板２１３と逆向きの歪みが分配される。このため、ＬＯＧＩＣ基板２１２においては第１の接合で生じた歪みが打ち消され、ＣＩＳ基板２１１に、ＤＲＡＭ基板２１３と逆の歪みが生じる。
図２８から図３１は、実施例１の接合過程で生じる倍率歪みを示す図である。図２８から図３１に示す白抜きの鏃を有する矢印は、１本の直線の両端に外向きの鏃が示されている場合は、基板上の構造物の間隔が拡がり、倍率が増大すなわち基板の径方向に沿って基板の外方に向けて基板が拡大変形する倍率歪みが生じていることを表す。また、向かい合わせの鏃を有する一対の矢印が示されている場合は、基板上の構造物の間隔が狭まり、基板の倍率が減少すなわち基板の径方向に沿って基板の中心に向けて基板が縮小変形する倍率歪みが生じていることを表す。
基板ホルダ２２１に保持したＣＩＳ基板２１１に対して、保持を先に解除したＬＯＧＩＣ基板２１２を接合した場合、ＬＯＧＩＣ基板２１２には、接合の過程で生じた変形が固定されたことによる貼り合わせ過程倍率歪みが生じる。ＬＯＧＩＣ基板２１２の貼り合わせ過程倍率歪みは、等方的に表れる線形歪みであり、図２８に示すように、ＬＯＧＩＣ基板２１２の径方向外方に変形量が線形的に増加する歪みである。
続いて、接合したＣＩＳ基板２１１およびＬＯＧＩＣ基板２１２のうちのＬＯＧＩＣ基板２１２を薄化した場合、薄化により剛性が低下したＬＯＧＩＣ基板２１２の倍率歪みは、ＣＩＳ基板２１１に殆ど影響を与えない。このため、ＣＩＳ基板２１１およびＬＯＧＩＣ基板２１２を接合して形成された中間積層体２３０において、ＬＯＧＩＣ基板２１２に生じた倍率歪みは、図２９に示すように、そのままＬＯＧＩＣ基板２１２に残る。
次に、基板ホルダ２２１に保持された中間積層体２３０に対してＤＲＡＭ基板２１３を接合した場合、先に保持を解除したＤＲＡＭ基板２１３に貼り合わせ過程倍率歪みが生じる。ＤＲＡＭ基板２１３の倍率歪みは、ＬＯＧＩＣ基板２１２に生じた倍率歪みと同様に、ＤＲＡＭ基板２１３の径方向外方に変形量が線形的に増加する歪みである。中間積層体２３０においてＤＲＡＭ基板２１３に接するＬＯＧＩＣ基板２１２には、図３０に示すように、貼り合わせ過程倍率歪みが既に生じている。このため、接合されたＤＲＡＭ基板２１３とＬＯＧＩＣ基板２１２との間に、貼り合わせ過程倍率歪みに起因する位置ずれは生じない。
続いて、ＣＩＳ基板２１１を薄化した場合、図３１に示すように、ＬＯＧＩＣ基板２１２およびＤＲＡＭ基板２１３の倍率歪みは、薄化されたＣＩＳ基板２１１に集中し、ＬＯＧＩＣ基板２１２およびＤＲＡＭ基板２１３の倍率歪みは略解消される。ただし、ＤＲＡＭ基板２１３に生じていた倍率歪みと反対方向の倍率歪みがＣＩＳ基板２１１に生じるものの、既に接合されているＣＩＳ基板２１１、ＬＯＧＩＣ基板２１２、およびＤＲＡＭ基板２１３相互の間に位置ずれが生じることはない。
図３２から図３６は、図１１の表に示した実施例２の手順を実行した場合に、第１の接合過程でＣＩＳ基板２１１およびＬＯＧＩＣ基板２１２に生じる非線形歪みを示す図である。図１１に示した通り、実施例２では、第１の接合において、ＣＩＳ基板２１１の保持が先に解除される。実施例２では、ＣＩＳ基板２１１が第１の基板であり、ＬＯＧＩＣ基板２１２が第２の基板である。
図３２に示すように、ＣＩＳ基板２１１の保持が解除されて接合を開始した時点で、ＬＯＧＩＣ基板２１２は、平坦な吸着面を有する基板ホルダ２２１に吸着されて、平坦な状態で固定されている。
このため、図３３に示すように、ＣＩＳ基板２１１およびＬＯＧＩＣ基板２１２が接合された段階では、接合により生じた歪みはＣＩＳ基板２１１に生じている。次に、図３４に示すように、基板ホルダ２２１による保持が解除された場合、ＣＩＳ基板２１１の層に生じた応力により、接合されたＣＩＳ基板２１１およびＬＯＧＩＣ基板２１２は反りを伴う変形を生じて、ＣＩＳ基板２１１およびＬＯＧＩＣ基板２１２の両方に、互いに逆向きの歪みが生じる。
その後、図３５に示すように、薄化の治具としての基板ホルダ２２３にＣＩＳ基板２１１を吸着させて、ＣＩＳ基板２１１およびＬＯＧＩＣ基板２１２を強制的に平坦化させる。これにより、接合されたＣＩＳ基板２１１およびＬＯＧＩＣ基板２１２のそれぞれに、剛性に応じて歪みが分配される。更に、図３６に示すように、ＬＯＧＩＣ基板２１２を薄化して形成された中間積層体２３０に対する基板ホルダ２２３による保持を解除すると、中間積層体２３０全体の歪みは、薄化により剛性が低下したＬＯＧＩＣ基板２１２の層に偏り、ＣＩＳ基板２１１の歪みは小さくなる。
図３７は、図３３に示したように、接合したＣＩＳ基板２１１およびＬＯＧＩＣ基板２１２が基板ホルダ２２１に保持された状態について、非線形歪みの分布を示す模式的な平面図である。また、図３８は、図３６に示した中間積層体２３０における非線形歪みの分布を模式的に示す平面図である。図３７と図３８を比較するとわかるように、第１の接合によりＣＩＳ基板２１１で生じた歪みは、中間積層体２３０では殆どがＬＯＧＩＣ基板２１２に移る。
図３９から図４３は、図１１の表に示した実施例２の手順を実行した場合に、第２の接合過程で、中間積層体２３０におけるＣＩＳ基板２１１およびＬＯＧＩＣ基板２１２の各層と、ＤＲＡＭ基板２１３とに生じる非線形歪みを示す図である。図１１に示した通り、実施例２では、第２の接合において中間積層体２３０の保持が先に解除される。
図３９に示すように、中間積層体２３０の保持が解除されて接合が開始された時点で、ＤＲＡＭ基板２１３は、吸着面が平坦な基板ホルダ２２１に吸着されて、平坦な状態で固定されている。実施例２では、ＤＲＡＭ基板２１３は第３の基板である。
このため、図４０に示すように、中間積層体２３０およびＤＲＡＭ基板２１３が接合された段階では、接合により生じた歪みは中間積層体２３０の各層に生じている。更に、図４１に示すように、基板ホルダ２２１による保持が解除された場合、中間積層体２３０の応力により、接合されたＤＲＡＭ基板２１３にも逆の歪みが生じ、全体に反りを伴う変形を生じる。
その後、図４２に示すように、薄化の治具としての基板ホルダ２２３にＤＲＡＭ基板２１３を吸着させて中間積層体２３０を強制的に平坦化した場合、接合された中間積層体２３０およびＤＲＡＭ基板２１３のそれぞれに、剛性に応じて歪みが分配される。更に、図４３に示すように、ＣＩＳ基板２１１を薄化して形成された完成積層体２４０が基板ホルダ２２３による保持から解放されると、ＬＯＧＩＣ基板２１２およびＣＩＳ基板２１１への歪みの分配が増加し、ＤＲＡＭ基板２１３の歪みが減少する。
図４４は、図４０に示すように、接合した中間積層体２３０およびＤＲＡＭ基板２１３が基板ホルダ２２１に保持された状態について、非線形歪みの分布を示す模式的な平面図である。また、図４５は、図４３に示した完成積層体２４０における非線形歪みの分布を模式的に示す平面図である。
図４４と図４５とを比較するとわかるように、第２の接合により生じた歪みは、中間積層体２３０のＬＯＧＩＣ基板２１２の層に残った歪みと相殺され、歪みはＣＩＳ基板２１１の層にのみ生じている。よって、最終的な完成積層体２４０においても、歪みはＣＩＳ基板２１１の層にだけ残っている。
図４６から図４９は、実施例２の接合過程で生じる倍率歪みを示す図である。図２８から図３１に示す白抜きの鏃を有する矢印は、１本の直線の両端に外向きの鏃が示されている場合は、基板上の構造物の間隔が拡がり、倍率が増大する倍率歪みが生じていることを表す。また、向かい合わせの鏃を有する一対の矢印が示されている場合は、基板上の構造物の間隔が狭まり、基板の倍率が減少する倍率歪みが生じていることを表す。
基板ホルダ２２１に保持したＬＯＧＩＣ基板２１２に対して、保持を解除したＣＩＳ基板２１１を接合した場合、図４６に矢印で示すように、貼り合わせ過程倍率歪みがＣＩＳ基板２１１に生じて、ＣＩＳ基板２１１の倍率が増大する。続いて、ＬＯＧＩＣ基板２１２を薄化すると、図４７に示すように、ＣＩＳ基板２１１に生じた倍率歪みが、倍率を減少させる倍率歪みとして、薄化されたＬＯＧＩＣ基板２１２に移る。これにより、ＣＩＳ基板２１１の倍率歪みは解消される。
次に、基板ホルダ２２１に保持されたＤＲＡＭ基板２１３に対して、中間積層体２３０の保持を解除して接合した場合、中間積層体２３０には、その倍率を増加させる貼り合わせ過程倍率歪みが生じる。ただし、中間積層体２３０のＬＯＧＩＣ基板２１２は、最初の接合過程でＣＩＳ基板２１１から移った、倍率が減少する倍率歪みを含んでいる。
よって、図４８に示すように、ＬＯＧＩＣ基板２１２の倍率歪みは、ＤＲＡＭ基板２１３との接合過程でＬＯＧＩＣ基板２１２に生じた貼り合わせ過程倍率歪みと相殺される。これにより、固定された状態で倍率歪みが発生していないＤＲＡＭ基板２１３とＬＯＧＩＣ基板２１２との間には倍率歪みに起因する位置ずれが生じない。
なお、一旦は倍率歪みが解消されたＣＩＳ基板２１１には、新たに生じた貼り合わせ過程倍率歪みがそのまま残る。続いて、ＣＩＳ基板２１１を薄化した場合も、図４９に矢印で示すように、ＣＩＳ基板２１１の倍率歪みはそのまま残るが、ＣＩＳ基板２１１およびＬＯＧＩＣ基板２１２の間に位置ずれは生じない。
図５０から図５４は、図１１の表に示した比較例１の手順を実行した場合に、第２の接合過程で、中間積層体２３０におけるＣＩＳ基板２１１およびＬＯＧＩＣ基板２１２の各層と、ＤＲＡＭ基板２１３とに生じる非線形歪みを示す図である。図１１に示した通り、比較例１では、第２の接合において中間積層体２３０の保持が解除される。
なお、比較例１では、第１の接合は、実施例１と同じ手順で実行される。すなわち、比較例１では、ＬＯＧＩＣ基板２１２が第１の基板であり、ＣＩＳ基板２１１が第２の基板であり、ＤＲＡＭ基板２１３が第３の基板である。よって、第１の接合により形成された中間積層体２３０における歪みの状態は、図１８および図２０に示した状態と同じである。よって、第１の接合により生じた歪みは、ＬＯＧＩＣ基板２１２に専ら生じている。
図５０に示すように、中間積層体２３０の保持が解除されて接合が開始された時点で、ＤＲＡＭ基板２１３は、吸着面が平坦な基板ホルダ２２１に吸着されて、平坦な状態で固定されている。このため、図５１に示すように、中間積層体２３０およびＤＲＡＭ基板２１３が接合された段階では、接合により生じた歪みは中間積層体２３０の各層に生じる。結果として、図１２に示すように、比較例１では、固定されたＤＲＡＭ基板２１３に対して中間積層体２３０を接合した段階で、第１の接合によりＬＯＧＩＣ基板２１２に生じた歪みと、第２の接合により中間積層体２３０全体に生じた歪みとが重畳され、中間積層体２３０のＬＯＧＩＣ基板２１２の層に生じる歪みが倍増する。
図５２に示すように、基板ホルダ２２１による保持を解除した場合、ＤＲＡＭ基板２１３にも歪みが配分される。図５３に示すように、薄化の治具としての基板ホルダ２２３に吸着されて強制的に平坦化された後、図５４に示すように、ＣＩＳ基板２１１を薄化される。完成積層体２４０が基板ホルダ２２３による保持から解放されると、再び、ＬＯＧＩＣ基板２１２の層の歪みが倍増した状態に戻る。このように、第２の接合において保持を解除する基板の特定を誤った場合は、完成積層体２４０に大きな歪みが残る。
図５５は、図５１に示すように、ＤＲＡＭ基板２１３を基板ホルダ２２１に固定した状態で、中間積層体２３０の保持を先に解除して、ＤＲＡＭ基板２１３と中間積層体２３０とを積層した状態について、非線形歪みの分布を示す模式的な平面図である。また、図５６は、図５４に示した完成積層体２４０における非線形歪みの分布を模式的に示す平面図である。図５５と図５６とからわかるように、比較例１の手順で第２の接合を実行した場合、第２の接合により歪みを打ち消して低減することはできない。
図５７から図６０は、比較例１の接合過程で生じる倍率歪みを示す図である。図５７から図６０に示す白抜きの鏃を有する矢印は、１本の直線の両端に外向きの鏃が示されている場合は、基板上の構造物の間隔が拡がり、倍率が増大する倍率歪みが生じていることを表す。また、向かい合わせの鏃を有する一対の矢印が示されている場合は、基板上の構造物の間隔が狭まり、基板の倍率が減少する倍率歪みが生じていることを表す。
基板ホルダ２２１に保持したＣＩＳ基板２１１に対して、保持を解除したＬＯＧＩＣ基板２１２を接合した場合、図５７に矢印で示すように、貼り合わせ過程倍率歪みがＬＯＧＩＣ基板２１２に生じて、ＬＯＧＩＣ基板２１２の倍率が増大する。ＬＯＧＩＣ基板２１２を薄化した場合、図５８に示すように、ＬＯＧＩＣ基板２１２に生じた倍率歪みは、ＣＩＳ基板２１１に影響しないので、ＬＯＧＩＣ基板２１２の倍率歪みはそのまま維持される。
次に、基板ホルダ２２１に保持されたＤＲＡＭ基板２１３に対して、中間積層体２３０の保持を解除して接合した場合、中間積層体２３０には、倍率が増加する貼り合わせ過程倍率歪みが生じる。ここで、中間積層体２３０のうちのＬＯＧＩＣ基板２１２は、最初の接合により生じた倍率が増加する倍率歪みを既に含んでいる。このため、貼り合わせ過程倍率歪みが重なって、図５９に示すように、ＬＯＧＩＣ基板２１２には、径方向外方に向けて更に倍率を増大させる変形が生じ、ＣＩＳ基板２１１よりも大きな倍率歪みが生じる。
上記のように、ＬＯＧＩＣ基板２１２には大きな倍率歪みが生じているので、完成積層体２４０においては、ＬＯＧＩＣ基板２１２とＤＲＡＭ基板２１３との間に、倍率歪みに起因する位置ずれが生じる。ＣＩＳ基板２１１およびＬＯＧＩＣ基板２１２に生じている倍率歪みは、図６０に示すように、ＣＩＳ基板２１１を薄化した後もそのまま残り、ＣＩＳ基板２１１およびＬＯＧＩＣ基板２１２の間の位置ずれも解消されない。
図６１から図６５は、図１１の表に示した比較例２の手順を実行した場合に、第２の接合過程で、中間積層体２３０におけるＣＩＳ基板２１１およびＬＯＧＩＣ基板２１２の各層と、ＤＲＡＭ基板２１３とに生じる非線形歪みを示す図である。図１１に示した通り、比較例２では、第２の接合において、ＤＲＡＭ基板２１３の保持が解除される。すなわち、比較例２では、ＣＩＳ基板２１１が第１の基板であり、ＬＯＧＩＣ基板２１２が第２の基板であり、ＤＲＡＭ基板２１３が第３の基板である。
図６１に示すように、ＤＲＡＭ基板２１３の保持が解除されて接合が開始された時点で、中間積層体２３０は、吸着面が平坦な基板ホルダ２２１に吸着されて、平坦な状態で固定されている。図６２に示すように、中間積層体２３０およびＤＲＡＭ基板２１３が接合された段階では、中間積層体２３０のＬＯＧＩＣ基板２１２に生じている歪みとは逆方向の歪みがＤＲＡＭ基板２１３に生じる。これにより、ＬＯＧＩＣ基板２１２に生じた歪とＤＲＡＭ基板２１３に生じた歪との差により位置ずれが増大する。更に、図６３に示すように、基板ホルダ２２１による保持が解除された場合、ＤＲＡＭ基板２１３に生じた、ＣＩＳ基板２１１と逆向きの歪みにより、接合された中間積層体２３０およびＤＲＡＭ基板２１３全体に、反りを伴う変形を生じる。
図６４に示すように、接合された中間積層体２３０およびＤＲＡＭ基板２１３が薄化の治具としての基板ホルダ２２３に吸着されて強制的に平坦化された場合、接合された中間積層体２３０およびＤＲＡＭ基板２１３のそれぞれに、剛性に応じて歪みが分配される。しかしながら、図６５に示すように、ＣＩＳ基板２１１を薄化して形成された完成積層体２４０が基板ホルダ２２３による保持から解放されると、完成積層体２４０全体の歪みが、ＬＯＧＩＣ基板２１２およびＤＲＡＭ基板２１３で重なり合う。このため、完成積層体２４０の各層の歪みも大きくなる。
図６６は、図６２に示すように、接合した中間積層体２３０およびＤＲＡＭ基板２１３が、基板ホルダ２２１に保持された状態について、歪みの分布を示す模式的な平面図である。また、図６７は、図６５に示した完成積層体２４０における歪みの分布を模式的に示す平面図である。
図６６と図６７とを比較するとわかるように、第２の接合により生じた歪みは、接合の当初は、ＤＲＡＭ基板２１３に生じている。しかしながら，最終的な完成積層体２４０においては、ＣＩＳ基板２１１を薄化したことにより、ＬＯＧＩＣ基板２１２の歪みが倍増すると共に、ＣＩＳ基板２１１にも歪みが生じる。
図６８から図７１は、比較例２の接合過程で生じる倍率歪みを示す図である。図６８から図７１に示す白抜きの鏃を有する矢印は、１本の直線の両端に外向きの鏃が示されている場合は、基板上の構造物の間隔が拡がり、倍率が増大する倍率歪みが生じていることを表す。また、向かい合わせの鏃を有する一対の矢印が示されている場合は、基板上の構造物の間隔が狭まり、基板の倍率が減少する倍率歪みが生じていることを表す。
基板ホルダ２２１に保持したＬＯＧＩＣ基板２１２に対して、保持を解除したＣＩＳ基板２１１を接合した場合、図６８に矢印で示すように、貼り合わせ過程倍率歪みがＣＩＳ基板２１１に生じて、ＣＩＳ基板２１１の倍率歪みが増加する。続いて、ＬＯＧＩＣ基板２１２を薄化すると、図６９に示すように、ＣＩＳ基板２１１に生じた倍率歪みが、薄化されたＬＯＧＩＣ基板２１２に、倍率を減少させる倍率歪みとして移る。これにより、ＣＩＳ基板２１１の倍率歪みは解消される。
次に、上記のＣＩＳ基板２１１およびＬＯＧＩＣ基板２１２を有する中間積層体２３０を基板ホルダ２２１に保持させた状態で、ＤＲＡＭ基板２１３の保持を解除して接合すると、ＤＲＡＭ基板２１３には、倍率を増加させる貼り合わせ過程倍率歪みが生じる。これに対して、ＤＲＡＭ基板２１３に直接に接するＬＯＧＩＣ基板２１２は、上記のように、倍率を減少させる倍率歪みが生じている。このため、図７０に示すように、ＬＯＧＩＣ基板２１２とＤＲＡＭ基板２１３との間には、倍率歪みの相違に起因する位置ずれが生じる。
続いて、ＣＩＳ基板２１１を薄化すると、ＤＲＡＭ基板２１３に生じていた倍率歪みは、薄化されたＣＩＳ基板２１１およびＬＯＧＩＣ基板２１２に分配される。このため、図７１に示すように、ＬＯＧＩＣ基板２１２には、２回の接合で生じた貼り合わせ過程倍率歪みが重畳され、ＤＲＡＭ基板２１３に生じていた倍率歪みと反対方向すなわち径方向に沿って中心に向けた倍率歪みが更に大きくなる。また、一旦は倍率歪みが解消されていたＣＩＳ基板２１１にも、径方向に沿って中心に向けた倍率歪みが生じる。
上記のように、完成積層体２４０を製造する場合の第２の接合において、図１０に示した手順に従って特定した中間積層体２３０またはＤＲＡＭ基板２１３の保持を先に解除することにより、少なくともＬＯＧＩＣ基板２１２の層、および、ＤＲＡＭ基板２１３の層の歪みを低減した完成積層体２４０を形成できる。なお、いずれの場合も、ＣＩＳ基板２１１の層の歪みは残るが、次に記載する方法により、ＣＩＳ基板２１１の層の歪みも低減できる。
第１の方法として、上記の実施例１および実施例２の方法の第２の接合において、接合面における当該接合面に平行な方向の結晶方位が、中間積層体２３０において薄化されていないＣＩＳ基板２１１の接合面における当該接合面に平行な方向の結晶方位に対して例えば４５°の角度で傾いた状態で構造物が形成されたＤＲＡＭ基板２１３を接合する。これにより、中間積層体２３０およびＤＲＡＭ基板２１３の剛性分布に起因する歪みを相殺させて、第２の接合により生じる歪みを低減し、最終的にＣＩＳ基板２１１に残る歪みを低減できる。
ここで、面方位の角度がずれた状態とは、例えば、中間積層体２３０の結晶面方位とＤＲＡＭ基板２１３の結晶方位とが一致した状態を０°として、中間積層体２３０の中心とＤＲＡＭ基板２１３中心とを一致させた状態を保ちつつ、中間積層体２３０に対してＤＲＡＭ基板２１３を中心軸の周りに回転した状態を意味し、角度により表される。また、各基板の結晶方位は、基板２１０のノッチ、オリエンテーションフラット、仕様書等に基づいて知ることができる。更に、基板２１０または中間積層体２３０の接合面の中心に対するノッチ等の位置により、接合する場合の基板２１０または中間積層体２３０の結晶方位を知ることができる。回転角度は、４５°に限らず、２２．５°以上６７．５°以下の範囲であれば、結晶方位を一致させた場合に比較して第２の接合により生じる歪みを低減することができる。こうして作製したＤＲＡＭ基板２１３を、中間積層体２３０に接合することにより、結晶方位の異方性による剛性の分布に起因する歪みを相殺して、接合により生じる歪みを抑制できる。
また、ＣＩＳ基板２１１に残る歪みを低減する第２の方法として、第２の接合においてＤＲＡＭ基板２１３を接合した後、更に、他の基板を支持基板としてＤＲＡＭ基板２１３に接合し、その後にＣＩＳ基板２１１を薄化してもよい。これにより、第２の接合においてＤＲＡＭ基板２１３に生じた歪みがＣＩＳ基板２１１に移ることが支持基板により抑制され、ＣＩＳ基板２１１に分配される歪みを低減させることができる。
更に第３の方法として、第２の接合においてＤＲＡＭ基板２１３を接合した後、ＣＩＳ基板２１１の薄化よりも前にＤＲＡＭ基板２１３を薄化し、更に、薄化したＤＲＡＭ基板２１３に他の支持基板を接合してからＣＩＳ基板２１１を薄化してもよい。これにより、歪みの多くがＤＲＡＭ基板２１３に移って、ＣＩＳ基板２１１の歪みを低減できる。
なお、上記の第２の方法および第３の方法において、歪みが生じ難い支持基板を使用することが好ましい。具体的には、上記した第２の方法では、ＤＲＡＭ基板２１３の接合面における結晶方位に対して、例えば４５°回転した結晶方位を接合面に有するものを用いてもよく、上記した第３の方法では、ＣＩＳ基板２１１の接合面における結晶方位に対して、例えば４５°回転した結晶方位を接合面に有するものを用いてもよい。また、積層体の更に他の層となる回路基板、例えば、上記のＤＲＡＭ基板２１３に接続して処理を実行する回路を有する基板を、上記の支持基板として用いてもよい。更に、ＣＩＳ基板２１１およびＬＯＧＩＣ基板２１２のいずれか一方に、上記した結晶方位が他方の結晶方位に対して例えば４５°傾いた基板を用いて、ＣＩＳ基板２１１およびＬＯＧＩＣ基板２１２を接合して積層体を形成し、ＤＲＡＭ基板２１３および支持基板のいずれか一方に、上記した結晶方位が他方の結晶方位に対して例えば４５°傾いた基板を用いて、ＤＲＡＭ基板２１３および支持基板を接合して積層体を形成し、ＬＯＧＩＣ基板２１２およびＤＲＡＭ基板２１３を対向させて積層体同士を接合してもよい。
また、本実施例では、第１の接合において接合される二つの基板のそれぞれに構造物が形成されている例を示したが、これに代えて、第１の接合において接合される二つの基板のうち、接合時に保持が解除されない一方の基板に、ベアリシリコンウエハのように構造物が形成されていない基板を用いてもよい。この場合、保持が解除される他方の基板に接合過程で生じる歪みにより一方の基板との間に位置ずれが生じても問題にはならないため、他方の基板に生じる歪みに対応して当該一方の基板を予め変形させておかなくてもよい。この場合、第１の接合によって当該他方の基板に生じる歪みと、当該他方の基板を含む中間積層体に接合される第３の基板に生じる歪みとが、互いに同形状の歪みになるように、第２の接合において第３の基板に生じると推定される歪みに関する情報に基づいて、第１の接合における接合条件を決定してもよいし、第１の接合において当該一方の基板に生じる歪みに関する情報に基づいて、第２の接合における接合条件を決定してもよい。
また、本実施例では、ＣＩＳ基板２１１、ＬＯＧＩＣ基板２１２およびＤＲＡＭ基板２１３をその順に積層した例を示したが、これに代えて、ＣＩＳ基板２１１、ＤＲＡＭ基板２１３、ＬＯＧＩＣ基板２１２の順に積層してもよい。また、積層される３つ以上の基板のうち少なくとも二つが同じ種類の基板であってもよい。この場合、例えば、二つのＤＲＡＭ基板を互いに接合して中間積層体を形成し、この中間積層体にＬＯＧＩＣ基板を積層してもよい。この場合、二つのＤＲＡＭ基板のうち、接合時に保持が解除される一方が第1の基板であり、他方が第２の基板となり、いずれか一方のＤＲＡＭ基板が薄化される。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加え得ることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１００ 基板積層装置、１１０ 筐体、１２０、１３０ 基板カセット、１４０ 搬送部、１５０ 制御部、２１０ 基板、２１１ ＣＩＳ基板、２１２ ＬＯＧＩＣ基板、２１３ ＤＲＡＭ基板、２１７ スクライブライン、２１８ マーク、２１９ 回路領域、２２１、２２２、２２３ 基板ホルダ、２３０ 中間積層体、２４０ 完成積層体、３００ 接合部、３１０ 枠体、３１１ 天板、３１３ 底板、３２１ 固定ステージ、３２２、３４２ 顕微鏡、３２３、３４３ 活性化装置、３３１ Ｘ方向駆動部、３３２ Ｙ方向駆動部、３３３ Ｚ方向駆動部、３４１ 移動ステージ、４００ ホルダストッカ、５００ プリアライナ

Claims (23)

  1. 第１の基板の保持を解除することにより前記第１の基板と第２の基板とを接合して第１の積層体を形成する第１の接合段階と、
    接合した前記第１の基板を薄化する段階と、
    前記薄化する段階で薄化された前記第１の基板と第３の基板とを接合することにより第２の積層体を形成する第２の接合段階と、
    を含み、
    前記第２の接合段階において前記第３の基板の保持を解除する接合方法。
  2. 第１の基板の保持を解除することにより前記第１の基板と第２の基板とを接合して第１の積層体を形成する第１の接合段階と、
    接合した前記第２の基板を薄化する段階と、
    前記薄化する段階で薄化された前記第２の基板と第３の基板とを接合することにより第２の積層体を形成する第２の接合段階と、
    を含み、
    前記第２の接合段階において前記第１の積層体の保持を解除する接合方法。
  3. 第１の基板の保持を解除することにより前記第１の基板と第２の基板とを接合して第１の積層体を形成する第１の接合段階と、
    接合した前記第１の基板および前記第２の基板のうちの一方を薄化する段階と、
    前記薄化する段階で薄化された前記一方の基板と第３の基板とを接合することにより第２の積層体を形成する第２の接合段階と、
    を含み、
    前記薄化する段階で前記第１の基板が薄化されている場合は、前記第２の接合段階において前記第３の基板の保持を解除し、
    前記薄化する段階で前記第２の基板が薄化されている場合は、前記第２の接合段階において前記第１の積層体の保持を解除する
    接合方法。
  4. 前記第１の積層体は、複数の受光素子を有する受光素子基板と、前記受光素子基板が発生した信号を処理する処理基板とを含む請求項１から３のいずれか１項に記載の接合方法。
  5. 前記第３の基板は、複数のメモリセルを有するメモリ基板である請求項４に記載の接合方法。
  6. 前記第１の基板の前記第２の基板に対して接合する面における当該面に平行な方向の結晶方位が、前記第２の基板の前記第１の基板に対して接合する面における当該面に平行な方向の結晶方位に対して２２．５°以上６７．５°以下の角度で回転している請求項５に記載の接合方法。
  7. 前記第２の積層体の前記メモリ基板を薄化するメモリ薄化段階と、
    前記メモリ薄化段階で薄化された前記メモリ基板に支持基板を接合する第３の接合段階と、
    前記第３の接合段階の後に前記受光素子基板を薄化する段階と
    を更に含む請求項５に記載の接合方法。
  8. 前記第２の積層体の前記メモリ基板に支持基板を接合する第３の接合段階と、
    第３の接合段階の後に前記受光素子基板を薄化する段階と
    を更に含む請求項５に記載の接合方法。
  9. 前記支持基板を接合する場合に、前記メモリ基板の一部および前記支持基板の一部が接合した第３の領域を形成した後に、前記支持基板の保持を解除して前記第３の領域を拡大させる請求項７または８に記載の接合方法。
  10. 前記第２の積層体の前記メモリ基板を薄化するメモリ薄化段階と、
    前記メモリ薄化段階の後に、薄化した前記メモリ基板に支持基板を接合する第３の接合段階と、
    を更に含み、
    薄化された前記メモリ基板および前記支持基板が接合する面において、前記メモリ基板および前記支持基板の当該面に対して平行な結晶方位の方向が互いに４５°回転している請求項５に記載の接合方法。
  11. 前記支持基板は、前記メモリ基板に接続される回路を有する請求項１０に記載の接合方法。
  12. 前記第１の接合段階は、前記第１の基板の一部および前記第２の基板の一部を接合することにより第１の接合領域を形成した後、前記第１の基板の保持を解除することにより前記第１の接合領域を拡大させて、前記第１の積層体を形成し、
    前記第２の接合段階は、前記薄化する段階で薄化した基板の一部に前記第３の基板の一部を接合することにより第２の接合領域を形成した後、前記第１の積層体および前記第３の基板のいずれか一方の保持を解除することにより前記第２の接合領域を拡大させて前記第２の積層体を形成する請求項１から１１のいずれか一項に記載の接合方法。
  13. 第１の基板と第２の基板とを接合して積層体を形成する第１の接合段階と、
    接合した前記第１の基板および前記第２の基板のうちの一方を薄化する段階と、
    前記薄化する段階で薄化された前記一方の基板と第３の基板とを接合する第２の接合段階と、
    を含み、
    前記積層体の薄化された前記一方の基板に生じた歪と、前記第２の接合段階で前記積層体および前記第３の基板のうち保持を解除した方の基板に生じる歪みとの差によって生じる位置ずれ量が所定の大きさ以下となるように、前記一方の基板と前記第３の基板とを接合する接合方法。
  14. 第１の基板と第２の基板とを接合して第１の積層体を形成する第１の接合段階と、
    接合した前記第１の基板および前記第２の基板のうちの一方を薄化する段階と、
    前記薄化する段階で薄化された前記一方の基板と第３の基板とを接合することにより第２の積層体を形成する第２の接合段階と、
    前記第１の積層体の薄化された前記一方の基板に生じた歪と、前記第２の接合段階で前記第１の積層体および前記第３の基板のうち保持を解除した方の基板に生じる歪みとの差によって生じる位置ずれ量が所定の大きさ以下となるように、前記第２の接合段階において前記第１の積層体と前記第３の基板とのいずれの保持を解除するかを判断する判断段階と、
    を含む接合方法。
  15. 第１の基板と第２の基板とを接合して積層体を形成する第１の接合段階と、
    接合した前記第１の基板および前記第２の基板のうちの一方を薄化する段階と、
    前記薄化する段階で薄化された前記一方の基板と第３の基板とを接合する第２の接合段階と、
    を含み、
    前記第２の接合段階において、前記積層体の薄化された前記一方の基板に生じた応力の分布と、前記第２の接合段階で前記積層体および前記第３の基板のうち保持を解除した方の基板に生じる応力の分布との差によって生じる位置ずれ量が所定の大きさ以下となるように、前記一方の基板と前記第３の基板とを接合する接合方法。
  16. 接合された第１の基板および第２の基板を有する積層体であって前記第１の基板および前記第２の基板の一方が接合後に薄化された積層体と、第３の基板とを接合する接合部と、
    前記積層体および前記第３の基板のいずれの保持を接合時に解除するかを示す指示を受け付ける受付部と、
    を備え、
    前記接合部は、前記受付部が受け付けた前記指示に基づいて、前記積層体および前記第３の基板のいずれかの保持を解除することにより、前記積層体および前記第３の基板を接合する接合装置。
  17. 第１の基板の保持を解除することにより接合された前記第１の基板および第２の基板のうち前記第１の基板を接合後に薄化してなる積層体を保持する第１の保持部と、
    前記積層体の前記第１の基板に接合する第３の基板を保持する第２の保持部と、
    を備え、
    前記積層体に前記第３の基板を接合するとき、前記第２の保持部による前記第３の基板の保持を解除する接合装置。
  18. 第１の基板の保持を解除することにより接合された前記第１の基板および第２の基板のうち前記第２の基板を接合後に薄化してなる積層体を保持する第１の保持部と、
    前記積層体の前記第２の基板に接合する第３の基板を保持する第２の保持部と、
    を備え、
    前記積層体に前記第３の基板を接合するとき、前記第１の保持部による前記積層体の保持を解除する接合装置。
  19. 第１の基板の保持を解除することにより接合された前記第１の基板および第２の基板の一方を接合後に薄化してなる第１の積層体に、第３の基板を接合して第２の積層体を形成する場合に、前記第１の基板および前記第２の基板のどちらが薄化されているかを特定する情報を取得する取得部と、
    前記取得部が取得した情報に基づいて、前記第１の基板が薄化されている場合は前記第３の基板を特定し、前記第２の基板が薄化されている場合は前記第１の積層体を特定する特定部と、
    前記特定部が特定した前記第１の積層体または前記第３の基板の保持を解除して、前記第１の基板および第２の基板の前記一方および前記第３の基板を接合する接合部と、
    を備える接合装置。
  20. 接合された第１の基板および第２の基板を有する積層体であって前記第１の基板および前記第２の基板の一方が接合後に薄化された積層体と、前記第１の基板および第２の基板の前記一方と第３の基板とを接合する接合部を備え、
    前記接合部は、前記積層体および前記第３の基板のうち、前記第１の基板および前記第２の基板のどちらが薄化されているかに基づいて接合時に保持を解除すると決定された方の保持を解除することにより、前記積層体および前記第３の基板を接合する接合装置。
  21. 第１の基板と第２の基板とを接合して積層体を形成し、接合後に前記積層体の薄化された一方の基板と第３の基板とを接合する接合部を備え、
    前記接合部は、前記積層体の薄化された前記一方の基板に生じた歪と、前記積層体と前記第３の基板との接合において前記積層体および前記第３の基板のうち保持を解除した方の基板に生じる歪みとの差によって生じる位置ずれ量が所定の大きさ以下となるように、前記一方の基板と前記第３の基板とを接合する接合装置。
  22. 第１の基板と第２の基板とを接合して第１の積層体を形成し、接合した前記第１の基板および前記第２の基板のうち接合後に薄化された一方の基板と第３の基板とを接合することにより第２の積層体を形成する接合部と、
    前記第１の積層体の薄化された前記一方の基板に生じた歪と、前記第１の積層体と前記第３の基板との接合において前記第１の積層体および前記第３の基板のうち保持を解除した方の基板に生じる歪みとの差によって生じる位置ずれ量が所定の大きさ以下となるように、前記一方の基板と前記第３の基板とを接合するときに、前記第１の積層体と前記第３の基板のいずれの保持を解除するかを判断する判断部と、
    を備える接合装置。
  23. 第１の基板と第２の基板とを接合して積層体を形成し、接合した前記第１の基板および前記第２の基板のうち接合後に薄化された一方の基板と第３の基板とを接合する接合部を備え、
    前記接合部は、前記積層体の薄化された前記一方の基板に生じた応力の分布と、前記積層体と前記第３の基板とを接合する段階で前記積層体および前記第３の基板のうち保持を解除した方の基板に生じる応力の分布との差によって生じる位置ずれ量が所定の大きさ以下となるように、前記一方の基板と前記第３の基板とを接合する接合装置。
JP2020532257A 2018-07-25 2019-07-03 接合方法および接合装置 Active JP7147847B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018139686 2018-07-25
JP2018139686 2018-07-25
PCT/JP2019/026511 WO2020022015A1 (ja) 2018-07-25 2019-07-03 接合方法および接合装置

Publications (2)

Publication Number Publication Date
JPWO2020022015A1 JPWO2020022015A1 (ja) 2021-06-10
JP7147847B2 true JP7147847B2 (ja) 2022-10-05

Family

ID=69181665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020532257A Active JP7147847B2 (ja) 2018-07-25 2019-07-03 接合方法および接合装置

Country Status (6)

Country Link
US (1) US20210138778A1 (ja)
JP (1) JP7147847B2 (ja)
KR (1) KR102478503B1 (ja)
CN (1) CN112424908A (ja)
TW (1) TW202022921A (ja)
WO (1) WO2020022015A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11737813B2 (en) 2019-04-25 2023-08-29 M. I. Advanced Thermosurgery, Inc. Anastomosis device and method
JP7512641B2 (ja) * 2020-03-27 2024-07-09 住友金属鉱山株式会社 接合基板の製造方法
JP7476720B2 (ja) 2020-08-19 2024-05-01 住友金属鉱山株式会社 基板接合装置および接合基板の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014107448A (ja) 2012-11-28 2014-06-09 Nikon Corp 積層半導体装置の製造方法および積層半導体製造装置
WO2017168531A1 (ja) 2016-03-28 2017-10-05 株式会社ニコン 基板貼り合わせ装置および基板貼り合わせ方法
WO2017168534A1 (ja) 2016-03-28 2017-10-05 株式会社ニコン 基板貼り合わせ装置および基板貼り合わせ方法
WO2017187738A1 (ja) 2016-04-25 2017-11-02 オリンパス株式会社 撮像素子、内視鏡および内視鏡システム
WO2017217431A1 (ja) 2016-06-16 2017-12-21 株式会社ニコン 積層装置および積層方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7166520B1 (en) * 2005-08-08 2007-01-23 Silicon Genesis Corporation Thin handle substrate method and structure for fabricating devices using one or more films provided by a layer transfer process
JP2010153645A (ja) * 2008-12-25 2010-07-08 Nikon Corp 積層半導体装置の製造方法
US8546188B2 (en) * 2010-04-09 2013-10-01 International Business Machines Corporation Bow-balanced 3D chip stacking
KR20230106735A (ko) 2011-08-12 2023-07-13 에베 그룹 에. 탈너 게엠베하 기판의 접합을 위한 장치 및 방법
US9396947B2 (en) * 2011-08-25 2016-07-19 Aeroflex Colorado Springs Inc. Wafer structure for electronic integrated circuit manufacturing
TWI783910B (zh) * 2016-01-15 2022-11-21 荷蘭商庫力克及索發荷蘭公司 放置超小或超薄之離散組件
JP2017204510A (ja) * 2016-05-09 2017-11-16 キヤノン株式会社 光電変換装置の製造方法
JP6731805B2 (ja) * 2016-07-12 2020-07-29 東京エレクトロン株式会社 接合システム
US9735077B1 (en) * 2016-10-25 2017-08-15 International Business Machines Corporation Heterogeneous miniaturization platform
US11024501B2 (en) * 2018-12-29 2021-06-01 Cree, Inc. Carrier-assisted method for parting crystalline material along laser damage region
TWI816968B (zh) * 2019-01-23 2023-10-01 日商東京威力科創股份有限公司 基板處理裝置及基板處理方法
WO2020235373A1 (ja) * 2019-05-23 2020-11-26 東京エレクトロン株式会社 基板処理方法及び基板処理システム
TWI840590B (zh) * 2019-08-02 2024-05-01 日商東京威力科創股份有限公司 基板處理方法及基板處理裝置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014107448A (ja) 2012-11-28 2014-06-09 Nikon Corp 積層半導体装置の製造方法および積層半導体製造装置
WO2017168531A1 (ja) 2016-03-28 2017-10-05 株式会社ニコン 基板貼り合わせ装置および基板貼り合わせ方法
WO2017168534A1 (ja) 2016-03-28 2017-10-05 株式会社ニコン 基板貼り合わせ装置および基板貼り合わせ方法
WO2017187738A1 (ja) 2016-04-25 2017-11-02 オリンパス株式会社 撮像素子、内視鏡および内視鏡システム
WO2017217431A1 (ja) 2016-06-16 2017-12-21 株式会社ニコン 積層装置および積層方法

Also Published As

Publication number Publication date
US20210138778A1 (en) 2021-05-13
JPWO2020022015A1 (ja) 2021-06-10
WO2020022015A1 (ja) 2020-01-30
KR102478503B1 (ko) 2022-12-19
KR20210024078A (ko) 2021-03-04
CN112424908A (zh) 2021-02-26
TW202022921A (zh) 2020-06-16

Similar Documents

Publication Publication Date Title
JP7147847B2 (ja) 接合方法および接合装置
JP4626160B2 (ja) ウェハ重ね合わせ方法及びウェハ重ね合わせ装置
US20240014079A1 (en) Substrate bonding apparatus and substrate bonding method
JP5776538B2 (ja) 半導体デバイス製造装置
WO2018012300A1 (ja) 積層基板製造方法、積層基板製造装置、積層基板製造システム、および基板処理装置
WO2017217431A1 (ja) 積層装置および積層方法
JP2013258377A (ja) 半導体装置の製造装置および半導体装置の製造方法
TWI801437B (zh) 積層基板之製造方法、積層基板之製造裝置、及記錄有積層基板之製造程序之電腦可讀取媒介
WO2018221391A1 (ja) 基板貼り合わせ方法、積層基板製造装置及び積層基板製造システム
WO2021131081A1 (ja) 接合方法、被接合物および接合装置
JP5672715B2 (ja) 重ね合わせ方法
JP7234494B2 (ja) 接合装置および接合方法
JP2006100656A (ja) ウェハ積層時の重ね合わせ方法
KR102511929B1 (ko) 위치 맞춤 방법 및 위치 맞춤 장치
TW202044334A (zh) 疊層體形成裝置及疊層體形成方法
JP5798721B2 (ja) 基板位置合せ装置、基板貼り合せ装置、基板位置合せ方法および積層半導体の製造方法
TWI850225B (zh) 位置對準方法及位置對準裝置
WO2023153317A1 (ja) 基板補正装置、基板積層装置、基板処理システム、基板補正方法、基板処理方法、および半導体装置の製造方法
JP5454239B2 (ja) 基板貼り合せ装置、基板貼り合せ方法、積層半導体装置製造方法及び積層半導体装置
WO2020149127A1 (ja) 積層体製造方法および積層体製造装置
JP2011192828A (ja) 基板貼り合せ装置、基板貼り合せ方法、積層半導体装置製造方法及び積層半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201116

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220905

R150 Certificate of patent or registration of utility model

Ref document number: 7147847

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150