TW202022921A - 接合方法及接合裝置 - Google Patents

接合方法及接合裝置 Download PDF

Info

Publication number
TW202022921A
TW202022921A TW108125356A TW108125356A TW202022921A TW 202022921 A TW202022921 A TW 202022921A TW 108125356 A TW108125356 A TW 108125356A TW 108125356 A TW108125356 A TW 108125356A TW 202022921 A TW202022921 A TW 202022921A
Authority
TW
Taiwan
Prior art keywords
substrate
bonding
laminate
strain
bonded
Prior art date
Application number
TW108125356A
Other languages
English (en)
Inventor
前原義弘
釜下敦
三石創
福田稔
Original Assignee
日商尼康股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商尼康股份有限公司 filed Critical 日商尼康股份有限公司
Publication of TW202022921A publication Critical patent/TW202022921A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/10—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the pressing technique, e.g. using action of vacuum or fluid pressure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/12—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by using adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Mechanical Engineering (AREA)
  • Fluid Mechanics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

本發明之接合方法包含：第一接合階段，其係藉由解除第一基板之保持，接合第一基板與第二基板而形成第一積層體；及第二接合階段，其係藉由接合已接合之第一基板及第二基板中薄化的一方基板與第三基板而形成第二積層體；薄化了第一基板時，係在第二接合階段解除第三基板之保持，薄化了第二基板時，係在第二接合階段解除第一積層體之保持。

Description

接合方法及接合裝置
本發明係關於一種接合方法及接合裝置。
已知有對準並接合形成有電路等圖案的2個基板而形成積層體之方法（例如參照專利文獻1）。 專利文獻1  日本特開2016-213491號公報
（發明所欲解決之問題）
有時接合之2個基板的一方係已經接合複數片基板而構成的積層體。此時，會重疊形成該積層體之階段產生的應變、與將該積層體進一步與其他基板接合時產生的應變，而發生最後獲得之積層體的應變增加之問題。 （解決問題之手段）
本發明第一樣態之接合方法係包含：第一接合階段，其係藉由解除第一基板之保持，接合第一基板與第二基板而形成第一積層體；及第二接合階段，其係藉由接合已接合之第一基板及第二基板中薄化的一方基板與第三基板而形成第二積層體；第一基板薄化了時，係在第二接合階段解除第三基板之保持，第二基板薄化了時，係在第二接合階段解除第一積層體之保持。
本發明第二樣態之接合方法係包含：第一接合階段，其係接合第一基板與第二基板；及第二接合階段，其係接合已接合之第一基板及第二基板中的一方基板與第三基板；在第二接合階段，係以在第一接合階段產生了應變之一方基板的構造物、與第三基板之構造物的位置偏差量小於等於指定大小之方式，接合一方基板與第三基板。
本發明第三樣態提供一種接合方法，係包含：第一接合階段，其係接合第一基板與第二基板而形成第一積層體；第二接合階段，其係藉由接合已接合之第一基板及第二基板中的一方基板與第三基板而形成第二積層體；及判斷階段，其係以在第一接合階段產生了應變之一方基板的構造物、與第三基板之構造物的位置偏差量小於等於指定大小之方式，在第二接合階段判斷是否解除第一積層體與第三基板之其中一個的保持。
本發明第四樣態之接合方法係包含：第一接合階段，其係接合第一基板與第二基板；及第二接合階段，其係接合已接合之第一基板及第二基板中的一方基板與第三基板；在第二接合階段，係以在第二接合階段產生於第三基板之應力的分布，與在第一接合階段產生於一方基板之應力的分布相同之方式接合一方基板與第三基板。
本發明第五樣態之接合裝置係具備：接合部，其係接合：具有接合之第一基板及第二基板的積層體，且係第一基板及第二基板之一方薄化了的積層體；與第三基板；及受理部，其係受理顯示是否在接合時解除積層體及第三基板其中一方之保持的指示；接合部依據受理部所受理之指示，解除積層體及第三基板其中一方之保持，藉以接合積層體及第三基板。
本發明第六樣態提供一種接合裝置，係具備：取得部，其係在薄化藉由解除第一基板之保持而接合了的第一基板及第二基板的一方而構成之第一積層體上，積層第三基板而形成第二積層體時，取得指認第一基板及第二基板的哪一個薄化了之資訊；指認部，其係依據取得部所取得之資訊，在第一基板薄化了時指認第三基板，在第二基板薄化了時指認第一積層體；及接合部，其係解除指認部所指認出之第一積層體或第三基板的保持，而積層第一積層體及第三基板。
本發明第七樣態之接合裝置，係具備接合部，其係接合：具有接合之第一基板及第二基板的積層體，且係第一基板及第二基板之一方薄化了的積層體；及第三基板；且接合部對於依據積層體及第三基板中，第一基板及第二基板的哪一個薄化了，而決定在接合時解除保持之一方，進行解除保持，藉以接合積層體及第三基板。
本發明第八樣態之接合裝置具備接合部，其係接合第一基板與第二基板，並接合已接合之第一基板及第二基板中的一方基板與第三基板，接合部係以在第一基板與第二基板之接合階段產生應變的一方基板之構造物、與第三基板之構造物的位置偏差量小於等於指定大小之方式接合一方基板與第三基板。
本發明第九樣態提供一種接合裝置，係具備：接合部，其係接合第一基板與第二基板而形成第一積層體，並接合已接合之第一基板及第二基板中的一方基板與第三基板，藉以形成第二積層體；及判斷部，其係以藉由接合部進行之接合而產生應變的一方基板之構造物與第三基板的構造物之位置偏差量小於等於指定大小的方式接合一方基板與第三基板時，判斷是否解除第一積層體及第三基板其中一方之保持。
本發明第十樣態之接合裝置，具備接合部，其係接合第一基板與第二基板，並接合已接合之第一基板及第二基板中的一方基板與第三基板，接合部係以藉由與一方基板之接合而產生於第三基板的應力分布與產生於一方基板之應力分布相同的方式，接合一方基板與第三基板。
上述發明之概要並非列舉本發明之全部特徵者。此等特徵群之子組合亦可成為發明。
以下，通過發明之實施形態說明本發明。下述實施形態並非限定關於申請專利範圍之發明者。實施形態中說明之特徵的全部組合在發明中並非必須。
第一圖係基板積層裝置100之示意俯視圖。基板積層裝置100具備：框體110、以及配置於框體110外側之基板匣盒120、130、及控制部150、以及配置於框體110內部之搬送部140、接合部300、固持器儲存櫃(holder stocker)400、及預對準器500。
基板匣盒120、130可對框體110個別地裝卸。一方之基板匣盒120收容以後接合之基板210、或是藉由接合複數片基板210所形成之第一積層體亦即中間積層體230。另一方基板匣盒130收容中間積層體230、或是接合基板210與中間積層體230所形成之第二積層體亦即完成積層體240。
此處，所謂基板210包含單晶矽晶圓、化合物半導體晶圓等半導體晶圓，再者，還包含除了半導體晶圓之外的玻璃基板、藍寶石基板等的情況。此外，中間積層體230積層於其他之基板210或是其他之中間積層體230。完成積層體240雖是在積層工序中的成品，不過進一步薄化位於表面之中間積層體230或基板210。此外，完成積層體240有時也供給至切割、測試、包裝等之下游工序。
此外，所謂基板210之接合係指彼此平行地重疊複數片基板210的主面，並以氫鍵、凡得瓦鍵、及共價鍵等而固定彼此的相對位置。另外，所謂重疊基板210係指將複數片基板210之主面彼此接觸的狀態，不過不限於是指固定彼此之相對位置的狀態。此外，有時會使用「積層」係與「重疊」同義。
此外，接合基板210時，係在接合之前先使二片基板210相互對準。特別是形成了電子電路等之基板210係以形成與接合之其他基板210的電路電性連接之方式而精確對準。
搬送部140使單獨之基板210、單獨之基板固持器221、222、中間積層體230、及完成積層體240在框體110內部移動。此外，搬送部140亦有時將保持著基板210、中間積層體230、完成積層體240等之基板固持器221、222搬送。
控制部150分別控制基板積層裝置100之各部動作，並且統籌控制各部相互的合作。此外，控制部150亦有時受理來自外部之使用者的指示，對接合部300指示積層基板210等物件時的程序等。再者，控制部150亦可具備將基板積層裝置100之動作狀態向外部顯示的顯示部等使用者介面。
接合部300具有彼此相對之一對載台(stage)，並使保持於各個載台之基板210、中間積層體230等相互對準。此處所謂保持，係指使力作用於基板210等，而限制基板210之移動的狀態。保持不僅限制基板210之移動，有時亦限制變形。此外，所謂保持之解除，係指消除基於保持基板210之目的而作用於基板210的力。
此外，接合部300藉由使對準之基板210彼此接觸並接合而形成中間積層體230。進一步，接合部300在中間積層體230上接合其他基板210而形成完成積層體240。關於接合部300之詳情參照第三圖至第七圖後述之。
另外，基板積層裝置100在內部處理(handling)基板210、中間積層體230、及完成積層體240時，係使用收容於固持器儲存櫃400之基板固持器221、222。基板固持器221、222係藉由氧化鋁陶瓷等硬質材料形成，並具有真空吸盤、靜電吸盤等保持機構。基板固持器221、222藉由使用保持機構吸附基板210等，而保護薄且脆之基板210、中間積層體230、及完成積層體240避免受到來自外部的撞擊等。
此外，基板固持器221、222藉由吸附基板210及中間積層體230等，來使基板210的形狀維持仿照基板固持器221、222之保持面的形狀。藉此，可維持基板210、中間積層體230等之平坦狀態，或是可維持依保持面之形狀而變形的狀態。未使用之基板固持器221、222再度收容於基板積層裝置100內之固持器儲存櫃400中，除了維修及更換時之外，不攜出到基板積層裝置100外部。
預對準器500與搬送部140合作，使搬入之基板210保持於基板固持器221、222。此外，預對準器500亦可使用於從基板固持器221、222分離從接合部300搬出之中間積層體230時。
第二圖係顯示基板210之一例的示意俯視圖。基板210具有：基板切割線(scribe line)217、標記218、及電路區域219。複數個標記218及複數個電路區域219設於基板210的表面。
標記218係形成於基板210之表面的構造物之一例，且圖示之例係將標記218重疊配置於配置在電路區域219相互之間的基板切割線217上。標記218在將基板210與其他基板210接合時，至少使用一部分作為對準的基準。
各個電路區域219包含藉由光微影技術等所形成之元件、配線、保護膜等構造物。此外，電路區域219亦設置將基板210與其他基板210、引線框架等電性連接時成為連接端子的墊、凸塊等連接部。
第三圖係顯示接合部300之構造的示意剖面圖。接合部300中顯示搬入2片基板210之後的狀態。接合部300具備：框體310、固定載台321、及移動載台341。
框體310分別具有水平之頂板311及底板313。固定載台321向下固定於頂板311之圖中下面，具有可保持已保持了基板210之基板固持器222的保持機構。保持於固定載台321之基板固持器222係以基板210之接合面在圖中向下的方式搬入接合部300，亦向下保持於固定載台321。
另外，圖示之例係保持於固定載台321之基板固持器222具有吸附基板210之吸附面中央隆起的形狀。藉此，被基板固持器222吸附而保持之基板210亦仿照基板固持器222之形狀，以中央朝向圖中下方而隆起的狀態保持。
在頂板311之圖中下面，圖中向下固定之顯微鏡322及活化裝置323配置於固定載台321的側方。顯微鏡322可觀察搭載於與固定載台321相對配置之移動載台341上的其他基板210之上面。活化裝置323例如發生電漿，來淨化或活化搭載於移動載台341之基板210的上面。
在框體310之底板313的圖中上面堆積配置X方向驅動部331、Y方向驅動部332、及移動載台341。在移動載台341之圖中上面保持基板固持器221，其保持了基板210。圖示之例係基板固持器221具有平坦之吸附面，且保持於基板固持器221之基板210係在平坦的狀態下保持。
X方向驅動部331與底板313平行地在圖中箭頭X指示的方向移動。Y方向驅動部332在X方向驅動部331上，與底板313平行地在圖中箭頭Y指示的方向移動。藉由組合X方向驅動部331及Y方向驅動部332之動作，移動載台341與底板313平行地平面（二次元）移動。
在Y方向驅動部332與移動載台341之間進一步配置Z方向驅動部333。Z方向驅動部333在箭頭Z指示之對底板313垂直的方向，使移動載台341對Y方向驅動部332移動。藉此，使移動載台341升降。移動載台341藉由X方向驅動部331、Y方向驅動部332及Z方向驅動部333之移動量使用干涉計等精確控制。
在Y方向驅動部332之圖中上面，且在移動載台341的側方搭載顯微鏡342及活化裝置343。顯微鏡342與Y方向驅動部332一起移動，觀察保持於固定載台321之向下的基板210之下面。活化裝置343與Y方向驅動部332一起移動，並且與之前說明的活化裝置323同樣地發生照射於基板210之例如電漿，來淨化或活化保持於固定載台321之基板210的圖中下面。
另外，所謂基板210之活化，包含以下情形：為了形成在基板210之接合面與其他基板210的接合面接觸時，產生氫鍵、凡得瓦鍵、及共價鍵等，不熔化而以固態接合的狀態，而處理至少一方基板之接合面。亦即，所謂活化，包含藉由使懸空鍵（Dangling bonds）產生於基板210之表面，而容易形成結合。
更具體而言，活化裝置323及活化裝置343例如係在減壓環境氣體下激發當作處理氣體之氧氣而電漿化，並將氧離子照射於二片基板各個當作接合面的表面。例如基板係在矽（Si）上形成氧化矽（SiO）膜之基板情況下，藉由照射該氧離子，切斷積層時成為接合面之基板表面上的氧化矽之結合，而形成矽（Si）及氧（O）的懸空鍵。有時將在基板210表面形成此種懸空鍵稱為活化。
將形成懸空鍵之狀態的基板例如暴露於大氣時，空氣中之水分與懸空鍵結合，基板表面被氫氧基（OH基）覆蓋。基板表面成為容易與水分子結合的狀態，亦即成為容易親水化的狀態。換言之，藉由活化結果使基板表面變成容易親水化的狀態。此外，固態接合時，在接合界面存在氧化物等雜質、及接合界面之瑕疵等會影響接合強度。因而，亦可將接合面之淨化看做活化的一部分。
活化基板210之方法除了有以DC電漿、RF電漿、MW激發電漿進行的自由基照射之外，亦可例示有使用不活潑氣體之濺鍍蝕刻、離子束、高速原子束等之照射。此外，亦可例示有以紫外線照射、臭氧灰化機等進行之活化。再者，亦可例示有使用液體或氣體之蝕刻劑進行的化學淨化處理。
再者，亦可使用無圖示之親水化裝置，藉由在基板210之成為接合面的表面塗布純水等而將基板210表面親水化。基板210表面藉由該親水化而成為OH基附著的狀態，亦即成為OH基作終端的狀態。另外，亦可將取代活化裝置323、343之其他活化裝置設於與接合部300不同的位置，並將預先活化之基板210搬入接合部300。
接合部300進一步具備控制部150。控制部150控制X方向驅動部331、Y方向驅動部332、Z方向驅動部333、活化裝置323、及活化裝置343之動作。
另外，在接合基板210之前，控制部150預先校正顯微鏡322及顯微鏡342的相對位置。顯微鏡322及顯微鏡342之校正，例如可使顯微鏡322及顯微鏡342對焦於共同的焦點F，並藉由相互觀察來執行。此外，亦可以顯微鏡322及顯微鏡342觀察共同之標準指標。
第四圖係顯示使用接合部300執行1次接合時之程序的流程圖。此外，第五圖至第七圖係顯示接合部300在各階段之動作的示意剖面圖。其係就接合對象為2片基板210之例作說明，不過接合對象亦可係基板210與中間積層體230。此外，接合各基板210時，亦可接合彼此相同構造之基板210，亦可接合彼此不同構造之基板。
首先，控制部150指示搬送部140將成為接合對象之2片基板210搬入接合部300（步驟S101）。其次，控制部150如第五圖所示，使用顯微鏡322、342與移動載台341量測基板210上之標記218的位置（步驟S102）。亦即，藉由移動載台341之移動而使顯微鏡322、342之視野的特定位置對準標記218。由於顯微鏡322之位置與顯微鏡342的初期位置已知，因此控制部150可量測標記218之絕對位置。
其次，控制部150依據在步驟S102所取得之標記218的位置算出基板210之相對位置（步驟S103）。進一步，控制部150依據算出之基板210的相對位置算出對準基板210時移動載台341需要的移動量。對準時需要之移動量，例如以EGA（增強型全晶圓調準 (Enhanced Global Alignment) 法）等已知的方法，算出移動載台341在x方向、y方向之移動量及旋轉角度θ。如此，控制部150是可將指認出之標記218作為基準來對準基板210的狀態。
其次，控制部150在保持為了對準而算出基板210之移動量資訊的狀態下，藉由使活化裝置323及活化裝置343動作同時使移動載台341移動，而以電漿掃描基板210表面而活化基板210的接合面（步驟S104）。活化後之基板210表面是在並無黏合劑等夾雜物、亦無焊接、壓接等加工下藉由接觸而接合的狀態。
其次，控制部150依據之前在步驟S103算出的相對位置使移動載台341移動，並如第六圖所示，使基板210相互對準（步驟S105）。進一步，控制部150如第七圖所示，使Z方向驅動部333動作而使移動載台341上升。
藉此，基板210上升不久，在保持於固定載台321之基板210向下突出之一部分區域，與保持於移動載台341之基板210的一部分接觸。在步驟S106中活化了表面之基板210在接觸之一部分區域藉由氫鍵、凡得瓦鍵、及共價鍵等而接合。再者，解除整個基板210之保持，藉由基板210本身之吸附力擴大接合的區域不久，在基板210之概略全面接合，而形成積層2片基板210而接合之中間積層體230（步驟S106）。
如此形成之中間積層體230從接合部300搬出（步驟S107）。再者，中間積層體230從基板固持器221分離後，收容於基板匣盒130中。
另外，二個基板210藉由相互接觸進行氫鍵結合時，亦可在形成中間積層體230後，藉由將中間積層體230搬入如退火爐之加熱裝置進行加熱，而在基板210間產生共價鍵。藉此，可使基板210間之接合強度提高。
其次，控制部150從基板匣盒120檢查是否已無需要接合之基板210（步驟S108）。還剩餘需要接合之基板210時（步驟S108：否（NO））控制部150將程序返回到步驟S101，反覆進行從步驟S102至108的一連串接合程序。在步驟S108中判斷出並無需要接合之基板210時（步驟S108：是（YES）），控制部150結束基板積層裝置100之控制。
另外，上述之例係使具有中央隆起之吸附面的基板固持器222保持於固定載台321上。但是，亦可使基板固持器222保持於移動載台341。此外，基於使基板210之接合面的一部分區域接觸之目的而使用的基板固持器222之吸附面，除了整體形成曲面的形狀之外，還可以具有局部之突起者。此外，亦可藉由貫穿基板固持器222之其他構件推動基板210，而去局部接觸於相對的基板210。
此外，上述之例係接合2片基板210而形成中間積層體230。但是，係使用接合部300進一步接合中間積層體230與其他基板210而形成完成積層體240。
第八圖係顯示完成積層體240之最後形態具體例的剖面圖。完成積層體240係具有依序接合之CIS（CMOS影像感測器，CMOS：互補式金屬氧化物半導體）基板211、LOGIC基板212、及DRAM基板213的積層型影像感測器。此處，CIS基板211、LOGIC基板212、及DRAM基板213分別係要積層的單獨基板210之一例。
CIS基板211具有平面狀高密度配置之多數個受光元件，係將從外部入射之影像光轉換成電信號而輸出的受光元件基板。LOGIC基板212係將CIS基板211所輸出之電信號進行數位轉換等而轉換成影像信號的處理基板。再者，DRAM基板213係一種成為緩衝器之記憶體基板，該緩衝器係具有許多記憶體單元(memory cell)，暫時儲存LOGIC基板212所生成的影像信號，以緩和CIS基板211及LOGIC基板212之處理速度、與記錄影像信號之二次記憶媒介的速度差。
該完成積層體240係首先藉由CIS基板211及LOGIC基板212形成中間積層體230後，再積層該中間積層體230與DRAM基板213而形成。此外，圖示之完成積層體240中，將CIS基板211及LOGIC基板212薄化，且比接合時薄。
第九圖係顯示上述完成積層體240之製作程序的流程圖。首先，控制部150取得關於首先製造之完成積層體240的資訊（步驟S201）。
此處取得之資訊包含用於指認將在製造完成積層體240過程，藉由CIS基板211、LOGIC基板212、及DRAM基板213所形成的哪個層薄化之資訊。因而，控制部150可以說發揮作為取得用於指認將藉由CIS基板211、LOGIC基板212、及DRAM基板213所形成的哪個層薄化之資訊的取得部之功能。此外，控制部150取得之資訊，在接合CIS基板211及LOGIC基板212而形成中間積層體230時，亦可包含用於指認解除哪一個的保持而接合之資訊。
其次，控制部150依據在步驟S201所取得之資訊，接合中間積層體230及DRAM基板213時，指認解除哪一個的保持（步驟S202）。關於指認方法參照第十圖後述之。
其次，控制部150在接合部300中，按照第四圖之程序接合CIS基板211及LOGIC基板212（步驟S203），其次，指示配置於基板積層裝置100外部之機械化學研磨裝置等的薄化裝置將LOGIC基板212薄化（步驟S204）。如此，在完成積層體240之製造中的第一接合階段完成，並形成中間積層體230（步驟S205）。
此處，控制部150從基板匣盒120檢查是否已無CIS基板211或LOGIC基板212（步驟S206）。CIS基板211及LOGIC基板212兩者都有保留時（步驟S206：否）控制部150將程序返回到步驟S203，反覆進行從步驟S203至205的一連串接合程序。在步驟S206中，判斷並無需要接合之基板210時（步驟S206：是），控制部150結束接合部300中的第一接合，並開始其次說明之第二接合。
第二接合中，控制部150按照第四圖之程序接合所形成之中間積層體230與DRAM基板213。首先，控制部150在接合部300中將藉由CIS基板211及LOGIC基板212所形成之中間積層體230薄化，亦即，對LOGIC基板接合DRAM基板213（步驟S207）。該接合中，控制部解除在步驟S202所指認出之中間積層體230或DRAM基板213的保持，使其進行接合。
其次，控制部150指示配置於基板積層裝置100外部之薄化裝置將CIS基板211薄化（步驟S208）。如此，在完成積層體240製造中之第二接合階段完成，而形成積層型影像感測器之完成積層體240（步驟S209）。
接著，控制部150從基板匣盒120檢查是否已無中間積層體230或DRAM基板213（步驟S210）。中間積層體230及DRAM基板213兩者都有保留時（步驟S210：否），控制部150將程序返回到步驟S207，反覆進行從步驟S207至209的一連串接合程序。在步驟S210中，判斷並無需接合之基板210時，（步驟S210：是），控制部150結束接合部300中之第二接合。
第十圖係顯示在上述步驟S202中，指認解除保持之基板時的控制程序之流程圖。首先，控制部150依據在步驟S201中取得之資訊，檢查關於第一接合所設定之程序，是否為CIS基板211及LOGIC基板212中，以步驟S203解除保持之基板係以步驟S204薄化的基板之程序（步驟S211）。
在步驟S211中，判斷解除LOGIC基板212之保持時（步驟S211：是），控制部150指認在第二接合中解除保持之基板並非中間積層體230者，亦即為DRAM基板213（步驟S212）。此外，在步驟S211中，判斷不解除LOGIC基板212之保持時（步驟S211：否），控制部150指認在第二接合中解除保持之基板為中間積層體230（步驟S213）。此時，控制部150可以說發揮將在第一接合解除保持者之基板薄化情況下係指認DRAM基板213，將不解除保持者之基板薄化情況下指認中間積層體230之指認部的功能。以此種程序指認在第二接合中先解除保持之基板的理由說明於下。
另外，上述之例係控制部150按照第十圖所示之程序已指認在第二接合中先解除保持之基板。但是，控制部150亦可從外部受理接合時先解除保持之側的指定。換言之，只要是接合時可指定先解除之側的接合部300，即使並非專用裝置仍可執行下述的方法。此時，控制部150可以說發揮作為受理是否在接合時解除中間積層體230或DRAM基板213之保持的指示之受理部的功能。
第十一圖係顯示完成積層體240之製造程序的選項表。在控制部150控制下使用接合部300製造完成積層體240情況下，如第十一圖所示，在第一接合及第二接合中，先解除保持之基板的特定組合有4個組合。
另外，在製造第八圖所示之完成積層體240的過程中，CIS基板211在中間積層體230上積層DRAM基板213後被薄化。藉由此種程序，在中間積層體230上積層DRAM基板213之前的階段，可將CIS基板211作為支撐體而薄化LOGIC基板212。因而，可省略為了薄化LOGIC基板212而貼合附加支撐體的程序。因而，即使在第十一圖所示之組合中，仍以在第九圖所示之程序的步驟S204中薄化LOGIC基板212，在第二接合之步驟S208中薄化CIS基板211為前提。
第十二圖顯示以第十一圖所示之組合程序形成完成積層體240時，形成完成積層體240之CIS基板211、LOGIC基板212、及DRAM基板213的各層出現之應變。此處，所謂應變1，係指在第一接合中接合之CIS基板211及LOGIC基板212分別在接合過程產生之應變的相對差。此外，所謂應變2，係指在第二接合中接合之中間積層體230及DRAM基板213分別在接合過程產生之應變的相對差。應變1’係指在第二接合時，藉由與第一接合時反轉而接合LOGIC基板212，應變之分布就基板面之Y軸而與應變1反轉。
另外，上述應變1及應變2皆為將解除保持之基板的應變作為符號為正的應變。應變1及應變2在CIS基板211及LOGIC基板212、或是LOGIC基板212及DRAM基板213接合時，不解除保持而維持之側的基板上產生之應變小達可忽視的程度時，則與解除保持之基板上產生的應變大致相等。換言之，應變1及應變2在第一接合或第二接合中，接合基板後薄化的結果，係保留於薄化之基板的應變。
再者，第十三圖係顯示以第十一圖所示之組合執行接合時，完成積層體240上產生之層間應變差異的表。此處所謂層，對應於形成完成積層體240之CIS基板211、LOGIC基板212、及DRAM基板213。作為完成積層體240而接合之CIS基板211、LOGIC基板212、及DRAM基板213中產生的應變，依各個基板的剛性而分配。
另外，上述之應變對應於各個CIS基板211、LOGIC基板212、及DRAM基板213中的應力分布。CIS基板211、LOGIC基板212、及DRAM基板213中產生的應力在解除基板固持器221等對基板的拘束時，使CIS基板211、LOGIC基板212、及DRAM基板213變形，並使設於各個基板之構造物從設計座標亦即從設計位置改變位置。
本實施形態中，包含CIS基板211、LOGIC基板212、及DRAM基板213在內之各個基板210會產生的應變包含：平面應變與立體應變。再者，在基板210上之平面應變可包含：倍率應變與正交應變。
倍率應變係基板210上之構造物從基板210中心起算的位移量，在某個直徑的方向以一定增加率而線形增加的應變。積層二個基板210時，二個基板210分別產生之倍率應變反映到基板210相互之位置偏差。倍率應變之值係藉由從距離基板210中心距離r之設計位置上起算的偏差量除以距離r而獲得，單位為ppm。
此外，倍率應變包括：作為各向同性倍率應變而產生的情況，與作為各向異性倍率應變而產生的情況。倍率應變作為各向同性倍率應變而產生時，因應變造成構造物之位移向量具有的X分量與Y分量相等。因此，產生各向同性倍率應變時，基板210之X方向的倍率變化與Y方向的倍率變化相等。倍率應變作為各向異性倍率應變而產生時，從構造物之設計位置的位移向量具有之X分量與Y分量不同，基板210之X方向的倍率與Y方向的倍率不同。
另外，平面應變可分類成線形應變與非線形應變。線形應變係可藉由線形轉換表示基板210上之構造物藉由應變而從設計位置改變位置後的位置之應變。非線形應變係無法藉由線形轉換來表示的應變。關於上述倍率應變而言，各向異性倍率應變分類為非線形應變。非線形應變例如藉由在基板210之結晶各向異性及基板210之製造程序中的加工而產生。此外，非線形應變亦有時依形成於基板210之構造物的配置之剛性分布而產生。
基板210上作為平面應變而產生之正交應變，係在設定將基板中心作為原點之正交座標X－Y時，構造物從設計位置在與X軸平行之方向改變位置的應變，且構造物從原點起在Y軸方向愈遠應變愈大。此外，構造物因正交應變引起之位移量，分別在與X軸平行地橫跨Y軸的複數個區域中相等，位移量之絕對值離X軸越遠而變大。此外，正交應變引起之位移量，對Y軸在正側之位移方向與對Y軸在負側的位移方向彼此相反。
對上述之平面應變，產生於基板210之立體應變係朝向與基板210之面交叉的方向產生構造物位移的應變，且表現出基板210的彎曲。此處，所謂彎曲，係指整個基板210或是局部產生歪曲。所謂歪曲係指變化成基板210表面包含不存在於藉由基板210表面上之3點所定義出的平面上之點的形狀之狀態。
此外，彎曲係基板210表面形成曲面之應變，且包含翹曲。所謂翹曲係指在排除重力對基板210之應變的影響狀態下殘留於基板210的應變。重力之影響及於翹曲時，基板210上產生歪曲之應變在本實施形態稱為撓曲。翹曲包含整個基板210大致以同樣曲率而屈曲之全面翹曲、及基板210之一部分的曲率變化而屈曲的局部翹曲。
上述之倍率應變依其發生原因可分類成初期倍率應變、吸附倍率應變、及貼合過程倍率應變。
初期倍率應變係從積層之前的階段在各個基板210中已經產生的應變，且藉由配置基板切割線217、電路區域219等造成週期性剛性變化等而發生。初期倍率應變表現出基板210上之構造物的位置對基板210中之設計位置偏離的狀態。初期倍率應變可從開始積層基板210之前即知。關於初期倍率應變之資訊亦可在即將積層時計測基板210而取得，亦可在積層階段取得在基板210之製造階段所量測的資訊。
吸附倍率應變係當基板210之形狀、與保持基板210之基板固持器221、222等保持構件之吸附面的形狀不同時產生的應變。保持構件為藉由靜電吸盤、真空吸盤等保持機構吸附基板210時，基板210變成仿照保持構件之吸附面的形狀。因而，當基板210之形狀與保持構件之吸附面的形狀不同時，因將基板210吸附於保持構件導致基板210變形，其應變狀態變化。
另外，吸附倍率應變之大小在基板210上產生翹曲等之應變時，藉由預先檢查其應變與吸附倍率應變的關係，可從包含基板210之翹曲量及翹曲形狀等應變的狀態算出。因而，準備吸附面之形狀不同的複數個保持構件等，藉由調整吸附面之形狀，在修正基板210之應變時可積極利用吸附倍率應變。
貼合過程倍率應變係在貼合過程藉由重疊接合基板210而新產生的倍率應變。貼合基板210時，基板210之接合從基板210之接合面的一部分開始擴大，最後及於大致整個基板210。因而，在接合過程之基板210中，在已經接合並與另一方基板密合的區域、與不與另一方基板接觸而之後接合的區域之邊界附近，基板210之至少一方產生變形。產生變形之一部分藉由相互貼合基板210並固定而成為貼合過程倍率應變。
上述基板210之各種應變中，即使為了接合而使基板210反轉時，仍有接合之面所呈現的應變分布不變化者。此外，如貼合過程倍率應變，也有依貼合程序分布之圖案相同，而且可控制係產生正應變或負應變者。
第十四圖至第十八圖係顯示執行第十一圖之表所示的實施例1之程序時，在第一接合過程產生於CIS基板211、及LOGIC基板212之非線形應變圖。如第十一圖所示，實施例1係在第一接合中先解除LOGIC基板212之保持。實施例1中，LOGIC基板212係第一基板，而CIS基板211係第二基板。
如第十四圖所示，在解除LOGIC基板212之保持而接合的時間，CIS基板211被吸附面平坦之基板固持器221吸附，並在平坦狀態下固定。
因而，如第十五圖所示，在接合CIS基板211及LOGIC基板212之階段，藉由接合而產生之應變係產生於比CIS基板211先解除保持之LOGIC基板212。其次，如第十六圖所示，解除基板固持器221保持之CIS基板211時，藉由產生於LOGIC基板212之層的應力，接合之CIS基板211及LOGIC基板212產生伴隨翹曲的變形，CIS基板211及LOGIC基板212兩者彼此產生反方向的應變。
然後，如第十七圖所示，使CIS基板211吸附於作為薄化夾具之平坦的基板固持器223，強制性將CIS基板211及LOGIC基板212平坦化。藉此，接合之CIS基板211及LOGIC基板212分別依剛性而分配應變。再者，如第十八圖所示，解除基板固持器223對將LOGIC基板212薄化所形成之中間積層體230的保持時，中間積層體230整體之應變偏於因薄化而剛性降低的LOGIC基板212之層，CIS基板211之應變顯著變小。
第十九圖就如第十五圖所示，將接合之CIS基板211及LOGIC基板212保持於基板固持器221的狀態顯示非線形應變之分布的示意俯視圖。此外，第二十圖係示意顯示第十八圖所示之中間積層體230中的非線形應變分布的俯視圖。比較第十九圖與第二十圖時瞭解，藉由第一接合而產生於LOGIC基板212之應變，在中間積層體230中許多轉移至LOGIC基板212。
第二十一圖至第二十五圖係顯示執行第十一圖之表所示的實施例1之程序時，在第二接合過程，中間積層體230中之CIS基板211及LOGIC基板212的各層、與DRAM基板213中產生的非線形應變圖。如第十一圖所示，實施例1係在第二接合中，先解除DRAM基板213之保持。實施例1之DRAM基板213係第三基板。
如第二十一圖所示，在解除DRAM基板213之保持而開始接合時，中間積層體230之吸附面吸附於平坦的基板固持器221，並以平坦之狀態固定。因而，如第二十二圖所示，接合中間積層體230及DRAM基板213之階段，接合造成之應變產生於DRAM基板213之側，不過該應變之至少一部分如第十八圖所示，係與產生於中間積層體230的LOGIC基板212之層的應變相同形狀的應變。藉此，可減少產生於LOGIC基板212之應變與產生於DRAM基板213的應變之差造成的位置偏差。
此時，亦可以產生於DRAM基板213之應變、與產生於中間積層體230的LOGIC基板212之層的應變為彼此相同形狀應變之方式，依據在第二接合中，接合中間積層體230與DRAM基板213時，估計為產生於DRAM基板213之應變的相關資訊，決定在第一接合中接合CIS基板211及LOGIC基板212的接合條件。此外，亦可依據在第一接合中接合CIS基板211及LOGIC基板212時之應變的相關資訊，決定在第二接合中接合中間積層體230與DRAM基板213之接合條件。
在形成中間積層體230之階段發生於LOGIC基板212之應變、與在接合中間積層體230與DRAM基板213之階段發生於DRAM基板213的應變，係藉由相同種類原因而發生的應變，且應變之方向相同時，減少中間積層體230的LOGIC基板212之應變與DRAM基板213的應變之差造成的位置偏差。
上述之例，至少在形成中間積層體230之CIS基板211及LOGIC基板212的接合階段所產生的貼合過程倍率應變、與在接合中間積層體230及DRAM基板213之階段產生的貼合過程倍率應變，相當於此種彼此相同形狀的應變。另外，即使是相同原因產生的應變，而產生彼此符號相同之應變亦即方向不同之應變時，LOGIC基板212對DRAM基板213的應變之差，比DRAM基板213並未產生應變時倍增。藉此，在完成積層體240中，DRAM基板213及LOGIC基板212間之位置偏差增加。
其次，如第二十三圖所示，解除藉由基板固持器221之保持時，藉由產生於DRAM基板213之應力，而與中間積層體230一起整個藉由應力之作用而產生隨伴翹曲的變形。因而，中間積層體230亦隨著DRAM基板213產生翹曲。此時，形成中間積層體230之CIS基板211及LOGIC基板212中產生與DRAM基板213相反的應變。
然後，如第二十四圖所示，使DRAM基板213側之表面吸附於作為薄化夾具之基板固持器223，強制將中間積層體230平坦化時，接合之中間積層體230及DRAM基板213分別依剛性分配應變。再者，如第二十五圖所示，薄化之CIS基板211的剛性降低。因而，解除基板固持器223對完成積層體240之保持時，對LOGIC基板212及DRAM基板213分配之應變增加，而DRAM基板213之應變減少。圖示之例係因為產生於LOGIC基板212與DRAM基板213之非線形應變係相同形狀，所以對應於DRAM基板213因釋放而縮小變形或放大變形之部分的LOGIC基板212之部分產生等量的縮小變形或放大變形，亦解除LOGIC基板212之非線形應變。另外，因為CIS基板211中產生與產生於DRAM基板213之非線形應變不同形狀的非線形應變，所以CIS基板211在DRAM基板213因釋放而縮小變形或放大變形之方向進一步變形。
第二十六圖係如第二十二圖所示，就將接合之中間積層體230及DRAM基板213保持於基板固持器221的狀態，顯示非線形應變之分布的示意俯視圖。第二十六圖所示之狀態係藉由第一接合所產生之應變係產生於LOGIC基板212，藉由第二接合所產生之應變係產生於DRAM基板213。
第二十七圖係示意顯示第二十五圖所示之完成積層體240中的非線形應變之分布的俯視圖，且顯示藉由薄化CIS基板211，而DRAM基板213之應變分配於CIS基板211與DRAM基板213的狀態。此時，CIS基板211中分配與DRAM基板213反方向的應變。因而在LOGIC基板212中抵銷第一接合時產生的應變，CIS基板211中產生與DRAM基板213相反的應變。
第二十八圖至第三十一圖係顯示實施例1之接合過程產生的倍率應變。第二十八圖至第三十一圖所示之具有空心箭頭的箭符號係在一條直線的兩端顯示向外的箭頭時，表示基板上之構造物的間隔擴大，倍率增大亦即沿著基板之徑方向朝向基板外方產生基板擴大變形的倍率應變。此外，顯示具有相向之箭頭的一對箭符號時，表示基板上之構造物的間隔變窄，基板之倍率減少亦即沿著基板之徑方向而朝向基板中心，產生基板縮小變形之倍率應變。
對保持於基板固持器221之CIS基板211接合先解除保持的LOGIC基板212時，在LOGIC基板212上產生因固定在接合過程產生之變形造成的貼合過程倍率應變。LOGIC基板212之貼合過程倍率應變係各向同性地表示的線形應變，且如第二十八圖所示，係在LOGIC基板212之徑方向外方變形量線形增加的應變。
繼續，薄化接合之CIS基板211及LOGIC基板212中的LOGIC基板212時，因薄化而剛性降低之LOGIC基板212的倍率應變幾乎不影響CIS基板211。因而，在接合CIS基板211及LOGIC基板212所形成的中間積層體230中，產生於LOGIC基板212之倍率應變如第二十九圖所示地照樣保留於LOGIC基板212。
其次，對保持於基板固持器221之中間積層體230接合DRAM基板213時，在先解除保持之DRAM基板213上產生貼合過程倍率應變。DRAM基板213之倍率應變與產生於LOGIC基板212之倍率應變同樣地，係在DRAM基板213之徑方向外方變形量線形增加的應變。在中間積層體230中與DRAM基板213接觸的LOGIC基板212上，如第三十圖所示已經產生貼合過程倍率應變。因而，在接合的DRAM基板213與LOGIC基板212之間產生因貼合過程倍率應變引起的位置偏差。
繼續，薄化CIS基板211時，如第三十一圖所示，LOGIC基板212及DRAM基板213之倍率應變集中於CIS基板211，概略消除LOGIC基板212及DRAM基板213的倍率應變。但是，雖然與產生於DRAM基板213之倍率應變相反方向的倍率應變係產生於CIS基板211者，但是已經接合的CIS基板211、LOGIC基板212、及DRAM基板213相互之間不致產生位置偏差。
第三十二圖至第三十六圖係顯示在執行第十一圖之表所示的實施例2之程序時，在第一接合過程產生於CIS基板211及LOGIC基板212之非線形應變的圖。如第十一圖所示，實施例2係在第一接合中先解除CIS基板211之保持。實施例2之CIS基板211係第一基板，且LOGIC基板212係第二基板。
如第三十二圖所示，在解除CIS基板211之保持並開始接合時，LOGIC基板212被吸附於具有平坦吸附面之基板固持器221，並在平坦狀態下固定。
因而，如第三十三圖所示，在接合CIS基板211及LOGIC基板212之階段，藉由接合所產生之應變係產生於CIS基板211。其次如第三十四圖所示，解除基板固持器221之保持時，藉由產生於CIS基板211之層的應力，接合之CIS基板211及LOGIC基板212產生伴隨翹曲之變形，CIS基板211及LOGIC基板212兩者產生彼此反方向之應變。
然後，如第三十五圖所示，使CIS基板211吸附於作為薄化夾具之基板固持器223，強制使CIS基板211及LOGIC基板212平坦化。藉此，接合之CIS基板211及LOGIC基板212分別依剛性分配應變。再者，如第三十六圖所示，解除基板固持器223對薄化LOGIC基板212所形成之中間積層體230的保持時，整個中間積層體230之應變偏於因薄化而剛性降低的LOGIC基板212之層，CIS基板211的應變變小。
第三十七圖係如第三十三圖所示，就將接合之CIS基板211及LOGIC基板212保持於基板固持器221的狀態，顯示非線形應變之分布的示意俯視圖。此外，第三十八圖係示意顯示第三十六圖所示之中間積層體230中的非線形應變之分布的俯視圖。比較第三十七圖與第三十八圖時瞭解，藉由第一接合而CIS基板211所產生的應變在中間積層體230中幾乎都轉移至LOGIC基板212。
第三十九圖至第四十三圖係顯示在執行第十一圖之表所示的實施例2之程序時，在第二接合過程，產生於中間積層體230中之CIS基板211及LOGIC基板212的各層、與DRAM基板213的非線形應變之圖。如第十一圖所示，實施例2係在第二接合中先解除中間積層體230之保持。
如第三十九圖所示，在解除中間積層體230之保持並開始接合時，DRAM基板213之吸附面吸附於基板固持器221，並在平坦之狀態下固定。實施例2之DRAM基板213係第三基板。
因而，如第四十圖所示，在接合中間積層體230及DRAM基板213之階段，藉由接合所產生之應變係產生於中間積層體230的各層。再者，如第四十一圖所示，解除基板固持器221之保持時，藉由中間積層體230之應力，接合之DRAM基板213上亦產生相反的應力，且整體產生伴隨翹曲之變形。
然後，如第四十二圖所示，使DRAM基板213吸附於作為薄化夾具的基板固持器223而強制將中間積層體230平坦化時，接合之中間積層體230及DRAM基板213分別依剛性分配應變。再者，如第四十三圖所示，從基板固持器223之保持釋放薄化CIS基板211所形成之完成積層體240時，對LOGIC基板212及CIS基板211之應變的分配增加，而DRAM基板213的應變減少。
第四十四圖係如第四十圖所示，就接合之中間積層體230及DRAM基板213保持於基板固持器221的狀態，顯示非線形應變之分布的示意俯視圖。此外，第四十五圖係示意顯示第四十三圖所示之完成積層體240中的非線形應變分布之俯視圖。
比較第四十四圖與第四十五圖時瞭解，藉由第二接合所產生之應變與保留於中間積層體230的LOGIC基板212之層的應變抵銷，而應變僅產生於CIS基板211之層。因而，即使在最後的完成積層體240中，應變仍然僅保留於CIS基板211之層。
第四十六圖至第四十九圖係顯示在實施例2之接合過程產生的倍率應變之圖。第二十八圖至第三十一圖所示之具有空心箭頭的箭符號係在一條直線的兩端顯示向外的箭頭時，表示基板上之構造物的間隔擴大，產生倍率增大的倍率應變。此外，顯示具有相向之箭頭的一對箭符號時，表示基板上之構造物的間隔變窄，產生基板之倍率減少的倍率應變。
對保持於基板固持器221之LOGIC基板212接合解除了保持的CIS基板211時，如第四十六圖之箭符號所示，貼合過程倍率應變產生於CIS基板211，CIS基板211之倍率增大。繼續，薄化LOGIC基板212時，如第四十七圖所示，產生於CIS基板211之倍率應變作為使倍率減少的倍率應變，而轉移至薄化後的LOGIC基板212上。藉此，消除CIS基板211之倍率應變。
其次，對保持於基板固持器221之DRAM基板213解除中間積層體230的保持而接合時，中間積層體230中產生使其倍率增加的貼合過程倍率應變。但是，中間積層體230之LOGIC基板212含有在最初的接合過程從CIS基板211轉移之倍率減少的倍率應變。
因而，如第四十八圖所示，LOGIC基板212之倍率應變與在與DRAM基板213之接合過程產生於LOGIC基板212的貼合過程倍率應變抵銷。藉此，在固定狀態下未發生倍率應變的DRAM基板213與LOGIC基板212之間不產生因倍率應變造成的位置偏差。
另外，在倍率應變一旦被消除的CIS基板211上仍然保留新產生的貼合過程倍率應變。繼續，薄化CIS基板211時，亦如第四十九圖之箭符號所示，雖然仍然保留CIS基板211之倍率應變，不過，在CIS基板211及LOGIC基板212之間不產生位置偏差。
第五十圖至第五十四圖係顯示執行第十一圖之表所示的比較例1之程序時，在第二接合過程產生於中間積層體230中的CIS基板211及LOGIC基板212之各層與DRAM基板213的非線形應變之圖。如第十一圖所示，比較例1係在第二接合中解除中間積層體230之保持。
另外，比較例1之第一接合係與實施例1相同的程序執行。亦即，比較例1之LOGIC基板212係第一基板，CIS基板211係第二基板，DRAM基板213係第三基板。因而，藉由第一接合所形成之中間積層體230中的應變狀態與第十八圖及第二十圖所示的狀態相同。因而，藉由第一接合所產生的應變全部產生於LOGIC基板212。
如第五十圖所示，解除中間積層體230之保持並開始接合時，DRAM基板213之吸附面吸附於基板固持器221，並在平坦狀態下固定。因而，如第五十一圖所示，在接合中間積層體230及DRAM基板213之階段，藉由接合所產生之應變係產生於中間積層體230的各層。結果，如第十二圖所示，比較例1係在對固定之DRAM基板213接合中間積層體230的階段，重疊藉由第一接合產生於LOGIC基板212的應變、與藉由第二接合產生於整個中間積層體230的應變，中間積層體230的LOGIC基板212之層產生的應變倍增。
如第五十二圖所示，解除基板固持器221之保持時，DRAM基板213上亦分配應變。如第五十三圖所示，吸附於作為薄化夾具之基板固持器223而強制平坦化後，如第五十四圖所示地薄化CIS基板211。從基板固持器223之保持釋放完成積層體240時，再度返回LOGIC基板212之層的應變倍增之狀態。因此，在第二接合中指認解除保持之基板有錯誤時，會在完成積層體240上保留很大的應變。
第五十五圖係如第五十一圖所示，在將DRAM基板213固定於基板固持器221之狀態下先解除中間積層體230之保持，並就積層DRAM基板213與中間積層體230之狀態顯示非線形應變之分布的示意俯視圖。此外，第五十六圖係示意顯示第五十四圖所示之完成積層體240中的非線形應變之分布的俯視圖。從第五十五圖與第五十六圖瞭解，以比較例1之程序執行第二接合時，無法藉由第二接合抵銷而減少應變。
第五十七圖至第六十圖係顯示比較例1之接合過程產生的倍率應變之圖。第五十七圖至第六十圖所示之具有空心箭頭的箭符號係在一條直線的兩端顯示向外的箭頭時，表示基板上之構造物的間隔擴大，並產生倍率增大的倍率應變。此外，顯示具有相向之箭頭的一對箭符號時，表示基板上之構造物的間隔變窄，並產生基板倍率減少的倍率應變。
對保持於基板固持器221之CIS基板211接合解除了保持的LOGIC基板212時，如第五十七圖之箭符號所示，貼合過程倍率應變係產生於LOGIC基板212，LOGIC基板212之倍率增大。薄化LOGIC基板212時，如第五十八圖所示，由於產生於LOGIC基板212之倍率應變不影響CIS基板211，因此LOGIC基板212之倍率應變照樣維持。
其次，對保持於基板固持器221之DRAM基板213解除中間積層體230之保持而接合時，中間積層體230上產生倍率增加之貼合過程倍率應變。此處，中間積層體230中之LOGIC基板212已經含有藉由最初之接合所產生的倍率增加之倍率應變。因而，貼合過程倍率應變重疊，並如第五十九圖所示，LOGIC基板212上產生朝向徑方向外方使倍率進一步增大的變形，而產生比CIS基板211大的倍率應變。
如上述，由於LOGIC基板212上產生大的倍率應變，因此在完成積層體240中，於LOGIC基板212與DRAM基板213之間產生因倍率應變引起的位置偏差。產生於CIS基板211及LOGIC基板212之倍率應變如第六十圖所示，在薄化CIS基板211後照樣保留，也無法消除CIS基板211及LOGIC基板212間之位置偏差。
從第六十一圖至第六十五圖係顯示在執行第十一圖之表所示的比較例2之程序時，在第二接合過程產生於中間積層體230中的CIS基板211及LOGIC基板212之各層、與DRAM基板213的非線形應變之圖。如第十一圖所示，比較例2係在第二接合中解除DRAM基板213之保持。亦即，比較例2之CIS基板211係第一基板，LOGIC基板212係第二基板，且DRAM基板213係第三基板。
如第六十一圖所示，解除DRAM基板213之保持並開始接合時，中間積層體230之吸附面吸附於平坦的基板固持器221，並以平坦之狀態固定。如第六十二圖所示，接合中間積層體230及DRAM基板213之階段，與產生於中間積層體230之LOGIC基板212的應變反方向之應變係產生於DRAM基板213。藉此，藉由產生於LOGIC基板212之應變與產生於DRAM基板213的應變之差而增大位置偏差。再者，如第六十三圖所示，解除基板固持器221之保持時，藉由產生於DRAM基板213之與CIS基板211反方向的應變，而在整個接合之中間積層體230及DRAM基板213上產生伴隨翹曲的變形。
如第六十四圖所示，將接合之中間積層體230及DRAM基板213吸附於作為薄化夾具的基板固持器223而強制平坦化時，接合之中間積層體230及DRAM基板213分別依剛性分配應變。但是如第六十五圖所示，從基板固持器223之保持釋放薄化CIS基板211所形成的完成積層體240時，整個完成積層體240之應變在LOGIC基板212及DRAM基板213重疊。因而，完成積層體240之各層的應變也變大。
第六十六圖係如第六十二圖所示，就接合之中間積層體230及DRAM基板213保持於基板固持器221的狀態，顯示應變之分布的示意俯視圖。此外，第六十七圖係示意顯示第六十五圖所示之完成積層體240中的應變分布之俯視圖。
比較第六十六圖與第六十七圖時瞭解，藉由第二接合所產生之應變在接合當初係產生於DRAM基板213。但是，在最後的完成積層體240中，藉由薄化CIS基板211而LOGIC基板212的應變倍增，並且亦在CIS基板211上產生應變。
第六十八圖至第七十一圖係顯示比較例2之接合過程產生的倍率應變之圖。第六十八圖至第七十一圖所示之具有空心箭頭的箭符號係在一條直線的兩端顯示向外的箭頭時，表示基板上之構造物的間隔擴大，產生倍率增大的倍率應變。此外，顯示具有相向之箭頭的一對箭符號時，表示基板上之構造物的間隔變窄，產生基板之倍率減少的倍率應變。
對保持於基板固持器221之LOGIC基板212接合解除了保持的CIS基板211時，如第六十八圖之箭符號所示，貼合過程倍率應變係產生於CIS基板211，CIS基板211之倍率應變增加。繼續，薄化LOGIC基板212時，如第六十九圖所示，產生於CIS基板211之倍率應變係作為使倍率減少之倍率應變而移至薄化的LOGIC基板212。藉此，消除CIS基板211之倍率應變。
其次，在使具有上述之CIS基板211及LOGIC基板212的中間積層體230保持於基板固持器221的狀態下，解除DRAM基板213之保持而接合時，DRAM基板213上產生使倍率增加的貼合過程倍率應變。另外，直接接觸於DRAM基板213之LOGIC基板212如上述產生使倍率減少的倍率應變。因而如第七十圖所示，在LOGIC基板212與DRAM基板213之間產生因倍率應變不同而引起的位置偏差。
繼續，薄化CIS基板211時，產生於DRAM基板213之倍率應變分配至薄化的CIS基板211及LOGIC基板212。因而，如第七十一圖所示，在LOGIC基板212上重疊二次接合時產生的貼合過程倍率應變，與產生於DRAM基板213之倍率應變相反方向亦即沿著徑方向朝向中心的倍率應變更大。此外，倍率應變一旦被消除之CIS基板211上也產生沿著徑方向而朝向中心的倍率應變。
如上述，在製造完成積層體240時之第二接合中，藉由先解除按照第十圖所示之程序而指認出的中間積層體230或DRAM基板213之保持，可形成至少減少LOGIC基板212之層及DRAM基板213之層的應變之完成積層體240。另外，無論如何，雖然CIS基板211之層的應變保留，但是藉由以下記載之方法亦可減少CIS基板211之層的應變。
第一方法為在上述實施例1及實施例2之方法的第二接合中，在接合面上與該接合面平行之結晶方位，對在中間積層體230中並未薄化之CIS基板211的接合面上與該接合面平行方向之結晶方位，例如以45°之角度傾斜狀態下接合形成了構造物之DRAM基板213。藉此，使因中間積層體230及DRAM基板213之剛性分布而引起的應變抵銷，減少藉由第二接合而產生的應變，最後可減少CIS基板211上保留的應變。
此處，所謂面方位之角度偏差的狀態，係指例如將中間積層體230之結晶方位與DRAM基板213的結晶方位一致之狀態設為0°，保持使中間積層體230之中心與DRAM基板213中心一致的狀態，並且對中間積層體230在中心軸周圍旋轉DRAM基板213的狀態，並以角度來表示。此外，各基板之結晶方位可依據基板210之凹槽、定向平面、規格書等知道。再者，藉由凹槽等對基板210或中間積層體230之接合面中心的位置，可知道接合時基板210或中間積層體230的結晶方位。旋轉角度不限於45°，只要在22.5°以上，67.5°以下的範圍，與使結晶方位一致時比較，可減少藉由第二接合而產生的應變。藉由將如此製作之DRAM基板213與中間積層體230接合，可抵銷因結晶方位各向異性而引起剛性分布的應變，抑制藉由接合產生的應變。
此外，減少保留於CIS基板211之應變的第二方法，亦可在第二接合中接合DRAM基板213後，進一步將其他基板作為支撐基板而接合於DRAM基板213，然後薄化CIS基板211。藉此，藉由支撐基板抑制在第二接合中產生於DRAM基板213之應變移至CIS基板211，可減少分配至CIS基板211之應變。
再者，第三方法亦可在第二接合中接合DRAM基板213後，在CIS基板211薄化之前薄化DRAM基板213，進一步在薄化之DRAM基板213上接合其他支撐基板後薄化CIS基板211。藉此，應變大多移至DRAM基板213，可減少CIS基板211之應變。
另外，在上述之第二方法及第三方法中，宜使用不易產生應變之支撐基板。具體而言，上述之第二方法亦可使用對在DRAM基板213之接合面上的結晶方位，接合面具有例如旋轉45°之結晶方位者，上述之第三方法亦可使用對在CIS基板211之接合面上的結晶方位，接合面具有例如旋轉45°之結晶方位者。此外，亦可使用成為積層體之又其他層的電路基板，例如連接於上述DRAM基板213具有執行處理之電路的基板，作為上述支撐基板。再者，CIS基板211及LOGIC基板212的其中一方使用上述結晶方位對另一方結晶方位例如傾斜45°之基板，接合CIS基板211及LOGIC基板212而形成積層體，並在DRAM基板213及支撐基板的其中一方使用上述結晶方位對另一方結晶方位例如傾斜45°的基板，接合DRAM基板213及支撐基板而形成積層體，並使LOGIC基板212及DRAM基板213相對來接合各積層體。
此外，本實施例係顯示在第一接合中接合之二個基板上分別形成有構造物之例，不過，亦可取而代之，而使用將第一接合中接合之二個基板中，接合時不解除保持之一方基板使用如裸矽晶圓之未形成構造物的基板。此時，即使因為解除保持之另一方基板上因在接合過程產生的應變而在與一方基板之間產生位置偏差仍不致成為問題，所以亦可無須對應於產生於另一方基板之應變而使該一方基板預先變形。此時，亦可因第一接合而產生於該另一方基板之應變、與接合於包含該另一方基板之中間積層體的第三基板上產生的應變，彼此為相同形狀之應變的方式，依據第二接合中關於估計為產生於第三基板之應變的資訊，來決定第一接合中之接合條件，亦可依據第一接合中關於產生於該一方基板之應變的資訊，來決定第二接合中之接合條件。
此外，本實施例係顯示依序積層CIS基板211、LOGIC基板212及DRAM基板213之例，不過，亦可取而代之，而按照CIS基板211、DRAM基板213、LOGIC基板212的順序積層。此外，亦可積層之3個以上基板中至少二個係相同種類的基板。此時，例如亦可彼此接合二個DRAM基板而形成中間積層體，再在該中間積層體上積層LOGIC基板。此時，二個DRAM基板中，於接合時解除保持之一方係第一基板，另一方係第二基板，並薄化任何一方之DRAM基板。
以上，係使用實施形態說明本發明，不過本發明之技術範圍不限定於上述實施形態中記載的範圍。本發明所屬技術領域中具有通常知識者明瞭上述實施形態可加以多樣的變更或改良。從申請專利範圍明瞭加以此種變更或改良之形態仍然包含於本發明之技術範圍。
須注意：申請專利範圍、說明書、及圖式中所示之裝置、系統、程式、及方法中的動作、程序、步驟、及階段等各處理的執行順序只要未特別明示「之前」、「事先」等，或是只要不是將前面處理之輸出用在後面處理者，則可以任意之順序實現。關於申請專利範圍、說明書、及圖式中之動作流程，即使權宜上使用「首先」、「其次」等作說明，並非意指必須以該順序實施。
100:基板積層裝置 110:框體 120、130:基板匣盒 140:搬送部 150:控制部 210:基板 211:CIS基板 212:LOGIC基板 213:DRAM基板 217:基板切割線 218:標記 219:電路區域 221:基板固持器 222:基板固持器 223:基板固持器 230:中間積層體 240:完成積層體 300:接合部 310:框體 311:頂板 313:底板 321:固定載台 322:顯微鏡 323:活化裝置 331:X方向驅動部 332:Y方向驅動部 333:Z方向驅動部 341:移動載台 342:顯微鏡 343:活化裝置 400:固持器儲存櫃 500:預對準器
第一圖係基板積層裝置100之示意圖。 第二圖係基板210之示意俯視圖。 第三圖係接合部300之示意剖面圖。 第四圖係顯示接合部300之動作程序的流程圖。 第五圖係顯示接合部300之動作的示意剖面圖。 第六圖係顯示接合部300之動作的示意剖面圖。 第七圖係顯示接合部300之動作的示意剖面圖。 第八圖係完成積層體240之剖面圖。 第九圖係顯示完成積層體240之製造程序的流程圖。 第十圖係顯示接合中間積層體230與基板時，指認先解除保持之基板210的程序流程圖。 第十一圖係顯示完成積層體240之製造程序的選項表。 第十二圖係顯示按照選項接合基板時每個基板產生之應變表。 第十三圖係顯示按照選項接合基板時，產生於完成積層體240之層間應變表。 第十四圖係顯示CIS(CMOS影像感測器，CMOS：互補式金屬氧化物半導體)基板211及LOGIC(邏輯)基板212之接合過程圖。 第十五圖係顯示CIS基板211及LOGIC(邏輯)基板212之接合過程圖。 第十六圖係顯示CIS基板211及LOGIC基板212之接合過程圖。 第十七圖係顯示CIS基板211及LOGIC基板212之接合過程圖。 第十八圖係中間積層體230之剖面圖。 第十九圖係顯示中間積層體230在製造過程之應變分布的示意圖。 第二十圖係顯示中間積層體230中之應變分布的示意圖。 第二十一圖係顯示中間積層體230及DRAM(動態隨機存取記憶體)基板213之接合過程圖。 第二十二圖係顯示中間積層體230及DRAM基板213之接合過程圖。 第二十三圖係顯示中間積層體230及DRAM基板213之接合過程圖。 第二十四圖係顯示中間積層體230及DRAM基板213之接合過程圖。 第二十五圖係完成積層體240之剖面圖。 第二十六圖係顯示完成積層體240在製造過程之非線形應變分布的示意圖。 第二十七圖係顯示完成積層體240中之非線形應變分布的示意圖。 第二十八圖係顯示實施例1之接合過程產生的倍率應變圖。 第二十九圖係顯示實施例1之接合過程產生的倍率應變圖。 第三十圖係顯示實施例1之接合過程產生的倍率應變圖。 第三十一圖係顯示實施例1之接合過程產生的倍率應變圖。 第三十二圖係顯示CIS基板211及LOGIC基板212之接合過程圖。 第三十三圖係顯示CIS基板211及LOGIC基板212之接合過程圖。 第三十四圖係顯示CIS基板211及LOGIC基板212之接合過程圖。 第三十五圖係顯示CIS基板211及LOGIC基板212之接合過程圖。 第三十六圖係中間積層體230之剖面圖。 第三十七圖係顯示中間積層體230在製造過程之應變分布的示意圖。 第三十八圖係顯示在中間積層體230中之應變分布的示意圖。 第三十九圖係顯示中間積層體230及DRAM基板213之接合過程圖。 第四十圖係顯示中間積層體230及DRAM基板213之接合過程圖。 第四十一圖係顯示中間積層體230及DRAM基板213之接合過程圖。 第四十二圖係顯示中間積層體230及DRAM基板213之接合過程圖。 第四十三圖係完成積層體240之剖面圖。 第四十四圖係顯示完成積層體240在製造過程之非線形應變分布的示意圖。 第四十五圖係顯示完成積層體240中之非線形應變分布的示意圖。 第四十六圖係顯示實施例2之接合過程產生的倍率應變圖。 第四十七圖係顯示實施例2之接合過程產生的倍率應變圖。 第四十八圖係顯示實施例2之接合過程產生的倍率應變圖。 第四十九圖係顯示實施例2之接合過程產生的倍率應變圖。 第五十圖係顯示中間積層體230及DRAM基板213之接合過程圖。 第五十一圖係顯示中間積層體230及DRAM基板213之接合過程圖。 第五十二圖係顯示中間積層體230及DRAM基板213之接合過程圖。 第五十三圖係顯示中間積層體230及DRAM基板213之接合過程圖。 第五十四圖係完成積層體240之剖面圖。 第五十五圖係顯示完成積層體240在製造過程之非線形應變分布的示意圖。 第五十六圖係顯示完成積層體240中之非線形應變分布的示意圖。 第五十七圖係顯示比較例1之接合過程產生的倍率應變圖。 第五十八圖係顯示比較例1之接合過程產生的倍率應變圖。 第五十九圖係顯示比較例1之接合過程產生的倍率應變圖。 第六十圖係顯示比較例1之接合過程產生的倍率應變圖。 第六十一圖係顯示中間積層體230及DRAM基板213之接合過程圖。 第六十二圖係顯示中間積層體230及DRAM基板213之接合過程圖。 第六十三圖係顯示中間積層體230及DRAM基板213之接合過程圖。 第六十四圖係顯示中間積層體230及DRAM基板213之接合過程圖。 第六十五圖係完成積層體240之剖面圖。 第六十六圖係顯示完成積層體240在製造過程之非線形應變分布的示意圖。 第六十七圖係顯示完成積層體240中之非線形應變分布的示意圖。 第六十八圖係顯示比較例2之接合過程產生的倍率應變圖。 第六十九圖係顯示比較例2之接合過程產生的倍率應變圖。 第七十圖係顯示比較例2之接合過程產生的倍率應變圖。 第七十一圖係顯示比較例2之接合過程產生的倍率應變圖。
100:基板積層裝置
110:框體
120、130:基板匣盒
140:搬送部
150:控制部
210:基板
221:基板固持器
222:基板固持器
230:中間積層體
240:完成積層體
300:接合部
400:固持器儲存櫃
500:預對準器

Claims (18)

  1. 一種接合方法，係包含： 第一接合階段，其係藉由解除第一基板之保持，接合前述第一基板與第二基板而形成第一積層體；及 第二接合階段，其係藉由接合已接合之前述第一基板及前述第二基板中薄化的一方基板與第三基板而形成第二積層體； 前述第一基板薄化了時，係在前述第二接合階段解除前述第三基板之保持， 前述第二基板薄化了時，係在前述第二接合階段解除前述第一積層體之保持。
  2. 如申請專利範圍第1項所述之接合方法，其中前述第一積層體包含：受光元件基板，其係具有複數個受光元件；及處理基板，其係處理前述受光元件基板所發生的信號。
  3. 如申請專利範圍第2項所述之接合方法，其中前述第三基板係具有複數個記憶體單元之記憶體基板。
  4. 如申請專利範圍第3項所述之接合方法，其中前述第一基板對前述第二基板接合之面中在與該面平行方向的結晶方位，對前述第二基板對前述第一基板接合之面中在與該面平行方向的結晶方位係以22.5°以上，67.5°以下的角度旋轉。
  5. 如申請專利範圍第3項所述之接合方法，其中進一步包含： 第三接合階段，其係在前述第二積層體之前述記憶體基板上接合支撐基板；及 薄化階段，其係在接合之前述支撐基板薄化後，將前述受光元件基板薄化。
  6. 如申請專利範圍第5項所述之接合方法，其中接合前述支撐基板時，在形成前述記憶體基板之一部分及前述支撐基板之一部分接合的第三區域後，解除前述支撐基板之保持，而使前述第三區域擴大。
  7. 如申請專利範圍第3項所述之接合方法，其中進一步包含第三接合階段，其係在前述第二積層體之前述記憶體基板薄化後，在薄化之前述記憶體基板上接合支撐基板， 在薄化之前述記憶體基板及前述支撐基板接合的面上，前述記憶體基板及前述支撐基板之對該面平行的結晶方位之方向彼此旋轉45°。
  8. 如申請專利範圍第7項所述之接合方法，其中前述支撐基板具有連接於前述記憶體基板之電路。
  9. 如申請專利範圍第1項所述之接合方法，其中前述第一接合階段藉由接合前述第一基板之一部分及前述第二基板的一部分而形成第一接合區域後，藉由解除前述第一基板之保持使前述第一接合區域擴大而形成前述第一積層體， 前述第二接合階段藉由在薄化之前述一方基板的一部分接合前述第三基板之一部分而形成第二接合區域後，藉由解除前述第一積層體及前述第三基板的其中一方之保持使前述第二接合區域擴大而形成前述第二積層體。
  10. 一種接合方法，係包含： 第一接合階段，其係接合第一基板與第二基板；及 第二接合階段，其係接合已接合之前述第一基板及前述第二基板中的一方基板與第三基板； 在前述第二接合階段，係以在前述第一接合階段產生了應變之前述一方基板的構造物、與前述第三基板之構造物的位置偏差量小於等於指定大小之方式，接合前述一方基板與前述第三基板。
  11. 一種接合方法，係包含： 第一接合階段，其係接合第一基板與第二基板而形成第一積層體； 第二接合階段，其係藉由接合已接合之前述第一基板及前述第二基板中的一方基板與第三基板而形成第二積層體；及 判斷階段，其係以在前述第一接合階段產生了應變之前述一方基板的構造物、與前述第三基板之構造物的位置偏差量小於等於指定大小之方式，在前述第二接合階段判斷是否解除前述第一積層體與前述第三基板之其中一個的保持。
  12. 一種接合方法，係包含：第一接合階段，其係接合第一基板與第二基板；及 第二接合階段，其係接合已接合之前述第一基板及前述第二基板中的一方基板與第三基板； 在前述第二接合階段，係以在前述第二接合階段產生於前述第三基板之應力的分布，與在前述第一接合階段產生於前述一方基板之應力的分布相同之方式接合前述一方基板與前述第三基板。
  13. 一種接合裝置，係具備： 接合部，其係接合：具有接合之第一基板及第二基板的積層體，且係前述第一基板及前述第二基板之一方薄化了的積層體；與第三基板；及 受理部，其係受理顯示是否在接合時解除前述積層體及前述第三基板其中一方之保持的指示； 前述接合部依據前述受理部所受理之前述指示，解除前述積層體及前述第三基板其中一方之保持，藉以接合前述積層體及前述第三基板。
  14. 一種接合裝置，係具備： 取得部，其係在薄化藉由解除第一基板之保持而接合了的前述第一基板及第二基板的一方而構成之第一積層體上，積層第三基板而形成第二積層體時，取得指認前述第一基板及前述第二基板的哪一個薄化了之資訊； 指認部，其係依據前述取得部所取得之資訊，在前述第一基板薄化了時指認前述第三基板，在前述第二基板薄化了時指認前述第一積層體；及 接合部，其係解除前述指認部所指認出之前述第一積層體或前述第三基板的保持，而積層前述第一積層體及前述第三基板。
  15. 一種接合裝置，係具備接合部，其係接合：具有接合之第一基板及第二基板的積層體，且係前述第一基板及前述第二基板之一方薄化了的積層體；及第三基板； 且前述接合部對於依據前述積層體及前述第三基板中，前述第一基板及前述第二基板的哪一個薄化了，而決定在接合時解除保持之一方，進行解除保持，藉以接合前述積層體及前述第三基板。
  16. 一種接合裝置，係具備接合部，其係接合第一基板與第二基板，並接合已接合之前述第一基板及前述第二基板中的一方基板與第三基板， 前述接合部係以在前述第一基板與前述第二基板之接合階段產生應變的前述一方基板之構造物、與前述第三基板之構造物的位置偏差量小於等於指定大小之方式接合前述一方基板與前述第三基板。
  17. 一種接合裝置，係具備： 接合部，其係接合第一基板與第二基板而形成第一積層體，並接合已接合之前述第一基板及前述第二基板中的一方基板與第三基板，藉以形成第二積層體；及 判斷部，其係以藉由前述接合部進行之接合而產生應變的前述一方基板之構造物與前述第三基板的構造物之位置偏差量小於等於指定大小的方式接合前述一方基板與前述第三基板時，判斷是否解除前述第一積層體及前述第三基板其中一方之保持。
  18. 一種接合裝置，係具備接合部，其係接合第一基板與第二基板，並接合已接合之前述第一基板及前述第二基板中的一方基板與第三基板， 前述接合部係以藉由與前述一方基板之接合而產生於前述第三基板的應力分布與產生於前述一方基板之應力分布相同的方式，接合前述一方基板與前述第三基板。
TW108125356A 2018-07-25 2019-07-18 接合方法及接合裝置 TW202022921A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018139686 2018-07-25
JP2018-139686 2018-07-25

Publications (1)

Publication Number Publication Date
TW202022921A true TW202022921A (zh) 2020-06-16

Family

ID=69181665

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108125356A TW202022921A (zh) 2018-07-25 2019-07-18 接合方法及接合裝置

Country Status (6)

Country Link
US (1) US20210138778A1 (zh)
JP (1) JP7147847B2 (zh)
KR (1) KR102478503B1 (zh)
CN (1) CN112424908A (zh)
TW (1) TW202022921A (zh)
WO (1) WO2020022015A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020220015A1 (en) 2019-04-25 2020-10-29 Hermes Innovations, LLC Anastomosis device and method
JP7512641B2 (ja) * 2020-03-27 2024-07-09 住友金属鉱山株式会社 接合基板の製造方法
JP7476720B2 (ja) 2020-08-19 2024-05-01 住友金属鉱山株式会社 基板接合装置および接合基板の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7166520B1 (en) * 2005-08-08 2007-01-23 Silicon Genesis Corporation Thin handle substrate method and structure for fabricating devices using one or more films provided by a layer transfer process
JP2010153645A (ja) * 2008-12-25 2010-07-08 Nikon Corp 積層半導体装置の製造方法
US8546188B2 (en) * 2010-04-09 2013-10-01 International Business Machines Corporation Bow-balanced 3D chip stacking
KR20230106735A (ko) 2011-08-12 2023-07-13 에베 그룹 에. 탈너 게엠베하 기판의 접합을 위한 장치 및 방법
US9396947B2 (en) * 2011-08-25 2016-07-19 Aeroflex Colorado Springs Inc. Wafer structure for electronic integrated circuit manufacturing
JP2014107448A (ja) * 2012-11-28 2014-06-09 Nikon Corp 積層半導体装置の製造方法および積層半導体製造装置
TW202308015A (zh) * 2016-01-15 2023-02-16 荷蘭商庫力克及索發荷蘭公司 放置超小或超薄之離散組件
JP6579262B2 (ja) * 2016-03-28 2019-09-25 株式会社ニコン 基板貼り合わせ装置および基板貼り合わせ方法
WO2017168531A1 (ja) * 2016-03-28 2017-10-05 株式会社ニコン 基板貼り合わせ装置および基板貼り合わせ方法
DE112017002162T5 (de) * 2016-04-25 2019-01-10 Olympus Corporation Bildgebungselement, endoskop und endoskopsystem
JP2017204510A (ja) * 2016-05-09 2017-11-16 キヤノン株式会社 光電変換装置の製造方法
TWI720208B (zh) * 2016-06-16 2021-03-01 日商尼康股份有限公司 積層裝置及積層方法
JP6731805B2 (ja) * 2016-07-12 2020-07-29 東京エレクトロン株式会社 接合システム
US9735077B1 (en) * 2016-10-25 2017-08-15 International Business Machines Corporation Heterogeneous miniaturization platform
US11024501B2 (en) * 2018-12-29 2021-06-01 Cree, Inc. Carrier-assisted method for parting crystalline material along laser damage region
TWI816968B (zh) * 2019-01-23 2023-10-01 日商東京威力科創股份有限公司 基板處理裝置及基板處理方法
CN113811983A (zh) * 2019-05-23 2021-12-17 东京毅力科创株式会社 基板处理方法和基板处理系统
US20220270926A1 (en) * 2019-08-02 2022-08-25 Tokyo Electron Limited Substrate processing method and substrate processing apparatus

Also Published As

Publication number Publication date
JP7147847B2 (ja) 2022-10-05
KR102478503B1 (ko) 2022-12-19
US20210138778A1 (en) 2021-05-13
KR20210024078A (ko) 2021-03-04
CN112424908A (zh) 2021-02-26
JPWO2020022015A1 (ja) 2021-06-10
WO2020022015A1 (ja) 2020-01-30

Similar Documents

Publication Publication Date Title
US20210138778A1 (en) Bonding method and bonding device
US8147630B2 (en) Method and apparatus for wafer bonding with enhanced wafer mating
US20240014079A1 (en) Substrate bonding apparatus and substrate bonding method
TWI801437B (zh) 積層基板之製造方法、積層基板之製造裝置、及記錄有積層基板之製造程序之電腦可讀取媒介
WO2018012300A1 (ja) 積層基板製造方法、積層基板製造装置、積層基板製造システム、および基板処理装置
WO2017217431A1 (ja) 積層装置および積層方法
JP2013258377A (ja) 半導体装置の製造装置および半導体装置の製造方法
TW201101411A (en) Device for aligning and prefixing a wafer
Takagi et al. Aligned room-temperature bonding of silicon wafers in vacuum by argon beam surface activation
JP7234494B2 (ja) 接合装置および接合方法
KR102511929B1 (ko) 위치 맞춤 방법 및 위치 맞춤 장치
TWI845489B (zh) 積層基板之製造方法及製造裝置
TWI850225B (zh) 位置對準方法及位置對準裝置
TW202044334A (zh) 疊層體形成裝置及疊層體形成方法
WO2020149127A1 (ja) 積層体製造方法および積層体製造装置
KR20230077688A (ko) 접합 장치 및 접합 방법
KR20240140173A (ko) 기판 보정 장치, 기판 적층 장치, 기판 처리 시스템, 기판 보정 방법, 기판 처리 방법, 및 반도체 장치의 제조 방법
JP2009088147A (ja) ステンシルマスク及びステンシルマスクの製造方法