TWI449118B - 半導體裝置的製造設備 - Google Patents

半導體裝置的製造設備 Download PDF

Info

Publication number
TWI449118B
TWI449118B TW100145647A TW100145647A TWI449118B TW I449118 B TWI449118 B TW I449118B TW 100145647 A TW100145647 A TW 100145647A TW 100145647 A TW100145647 A TW 100145647A TW I449118 B TWI449118 B TW I449118B
Authority
TW
Taiwan
Prior art keywords
module
wafer
bonding
wafers
joint
Prior art date
Application number
TW100145647A
Other languages
English (en)
Other versions
TW201225203A (en
Inventor
Marcel Broekaart
Ionut Radu
Original Assignee
Soitec Silicon On Insulator
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec Silicon On Insulator filed Critical Soitec Silicon On Insulator
Publication of TW201225203A publication Critical patent/TW201225203A/zh
Application granted granted Critical
Publication of TWI449118B publication Critical patent/TWI449118B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/18—Handling of layers or the laminate
    • B32B38/1858—Handling of layers or the laminate using vacuum
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K51/00—Other details not peculiar to particular types of valves or cut-off apparatus
    • F16K51/02—Other details not peculiar to particular types of valves or cut-off apparatus specially adapted for high-vacuum installations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67201—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the load-lock chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2309/00—Parameters for the laminating or treatment process; Apparatus details
    • B32B2309/60—In a particular environment
    • B32B2309/64—Sterile
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2309/00—Parameters for the laminating or treatment process; Apparatus details
    • B32B2309/60—In a particular environment
    • B32B2309/65—Dust free, e.g. clean room
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2309/00—Parameters for the laminating or treatment process; Apparatus details
    • B32B2309/60—In a particular environment
    • B32B2309/68—Vacuum
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Description

半導體裝置的製造設備
本發明關於一種製造半導體裝置之設備，其中設備包含用於晶圓分子接合之接合模組。
三維電路技術在現代半導體技術中愈來愈重要(例如可見於Burns等人之論文，標題為「A Wafer Scale 3-D Circuit Integration Technology,IEEE TRANSACTIONS ON ELECTRON DEVICES,VOL. 53,NO. 10 OCTOBER 2005,第2507-2516頁」)。在此技術中，電路結構形成在基材上(如絕緣層覆矽(silicon-on-insulator,SOI))，並將基材結合以整合為具有高密度垂直連接之三維電路。三維電路整合技術之基石為精準的晶圓間對準(wafer-wafer alignment)、低溫晶圓間接合(分子接合或氧化物熔融接合)、以及具有高密度垂直交互連接之電路結構之電性連接。與傳統之凸塊接合技術相較之下，晶圓級三維技術可提供更高密度之垂直交互連接，並減低系統之功耗。
晶圓之分子接合要求晶圓之接合表面要夠平滑，且沒有粒子或其他污染，並且彼此需夠接近以可開始接觸，通常起始點需小於數奈米。在此情況中，兩表面間之吸引力高到可導致「接合波」由起始點開始傳播，亦導致分子吸附(因將被接合之晶圓之二表面之原子或分子間的電交互作用的吸引力(凡得瓦力)所產生之接合)。此處「接合波」一詞所指為由起始點所傳播之接合或分子吸附的波前，並對應至由開始點散佈至二晶圓之近接觸之整個表面(接合界面)的吸引力(凡得瓦力)。
然而，分子接合技術需面對如邊緣空乏(edge voids)、晶圓對準以及晶圓變瑕疵等接合界面瑕疵之嚴重問題。上述之問題可能在其與接收之基材組合時出現在轉移層(transfer layer)。
此變形並非導因於基本改變(移動、轉動或其組合)，其可能肇因於基材在組合時不準確(未對準)。這些變形起因於出現在組合於最終基材上時產生在層中之非均質形變。實際上，此類變形可能導致微元件形成在層中或層上之位置的變化，而此變化之量級可能為數百奈米或甚至微米。由於這些變形並非均質，因而不可能在接下來執行之光微影步驟中將這些局部未對準錯誤改正。因此可能產生功能不良之半導體裝置。
綜上所述，儘管現在的科技進展迅速，但仍需要一種可以提供三維積體電路所使用，具有足夠精確度之晶圓分子接合的半導體裝置製造設備，特別是可提供對準、減少層變形、抑制接合界面瑕疵，並且有高產能之設備。
本發明欲滿足上述需求，其提供如申請專利範圍第1項之一種半導體製造設備，此設備包含接合模組，其包含一真空室以提供晶圓在低於大氣壓力之壓力下之接合；以及承載模組，其連接至接合模組且經組態以將晶圓運送至接合模組並連接至一第一真空泵，其經組態以使承載模組中之壓力減低至低於大氣壓力。
依本發明，晶圓分子接合在抽真空之真空室中進行。因接合在(部分)真空下進行，而可觀察到如邊緣空乏等界面瑕疵被大幅的抑制而不會影響到接合強度。另外，晶圓由承載模組被運送到接合模組的真空室中，與習知技術之真空接合模組相較之下可大幅增加產能。由於承載模組將欲接合之晶圓在接近已抽真空之接合模組之真空室的低壓之真空壓力下提供給接合模組，因此可避免在兩個接合步驟(接合步驟及將至少一晶圓由承載模組運送至接合模組之步驟)間將晶圓由真空壓力切換至大氣壓力下，反之亦然。
承載模組被第一泵抽真空到(例如)約1毫巴至低於大氣壓(低於1bar)之間，特別是抽至1毫巴至10或100毫巴之範圍。接合模組之真空室被第二泵抽真空至(例如)0.01毫巴至10毫巴或100毫巴之壓力範圍，特別是0.1毫巴至5毫巴之間。亦應注意為避免晶圓因晶圓半導體材料之熱膨脹而產生形變，真空室之溫度維持於室溫。第一及(或)第二泵可透過用以控制所需之各別的真空度的控制閘門分別連接至承載模組及接合模組之真空室。第一及第二泵例如可用多級旋轉翼式泵。
應注意接合模組包含所有真空下之對準晶圓接合製程所需之構件，且被與周遭環境氣密隔絕。承載模組可經組態以同時接收並傳送晶圓給接合模組，或可經組態以接收複數個晶圓，其可被儲存於承載模組所提供之多晶圓儲存系統中。在前述之情形中，承載模組之尺寸可被最小化，以使在晶圓傳送中，開啟分隔接合模組與承載模組之閘時不會使接合模組之真空室的真空被破壞得太嚴重。如此可提高產能。
特別是，承載模組可包含第一閘，其可開啟及關閉以接收晶圓；亦可包含一第二閘，其可開啟及關閉以由承載模組傳送晶圓至接合模組。在承載模組由開啟之第一閘接收晶圓並將第一閘再次關閉後，第一泵可開始將承載模組抽真空。
依本發明一實施例之設備，可有至少一附加承載模組連接至接合模組，並經組態以接收一或多個已在接合模組中經接合之晶圓(晶圓堆疊)，其可進一步提高產能。
接合模組可包含至少一第一可動接合夾具，其與第一接合夾具不同，且經組態以握持與第一晶圓不同之第二晶圓。可在接合模組中提供一機械構件，其經組態以由承載模組夾持晶圓並將晶圓置於接合夾具。夾持可由機械構件、靜電構件或真空(若夾持之真空遠低於接合模組之真空室之真空度)來達成。
兩個可動接合夾具面對面放置以支撐並夾持由接合模組之真空室提供之晶圓。夾具可位移並旋轉以使其可將兩晶圓定位並對準於彼此之前。每個接合夾具應盡可能具有最佳之平面性，因夾具之曲度為產生變形瑕疵之因素之一。因本發明一實施例，夾具由金屬或陶瓷製成，其不會輕易產生形變且可維持晶圓之平面性。夾具之曲度(最大正中面(median plane)偏差)較佳應小於一微米或甚至小於0.1微米。
第一及第二接合夾具可經組態(或定向)以在對垂直平面而言小於10°內之垂直位置分別握持或夾持第一及第二晶圓，更特定而言，此角度最大為約1°。每個晶圓具有兩個主表面。依一實施例，晶圓之主表面經定向於(幾乎)垂直於接合模組所配置之水平平面。特別是具有一小於10°之角度，更特定為最大為約1°之角度。在此定向下，可避免因晶圓本身之重量而產生之形變(導致變形瑕疵)，而亦能可靠地處理直徑大於300mm之大型晶圓。特別是，第一及第二接合夾具經定位於對垂直平面而言小於10°內之垂直位置。
此設備亦可包括控制單元，其控制設備之不同模組之操作，亦可控制機械構件將晶圓由一模組運送至另一模組。
若在應用上有需要，可在接合模組中提供光學定位置系統，其可操作以辨視晶圓上之對準標記之正確位置，且兩夾具接著以位移及旋轉之方式移動以將晶圓依辨識出之對準標記對準。
實際之分子接合製程可由上述控制單元依不同之替代方案來控制，如美國專利公開號US20100122762所揭露。該一第一方案，夾持被鬆開以由夾具釋放其晶圓，局部地施加額外之力以使得圓形成近距離(以作用之分子力來說)接觸並開始接合波傳播。此額外之力應被最小化(例如小於5牛頓或甚至1牛頓)以避免造成晶元的形變。如此，本發明之設備可更包含控制單元，其經組態以控制第一及第二接合夾具，以使其向彼此靠近而將第一及第二晶圓置於一預定距離，並以適當之局部施力構件開始局部施加一力於第一及第二晶圓其中至少一者上，而使其彼此局部接近至可開始接合。在此及後文中應理解此接合由作用於晶圓之主表面之分子力所啟動，其因彼此靠近而被接合。
依一第二方案，先造成此近距離接觸，然後漸漸地鬆開對晶圓的夾持。可在使兩晶圓相互靠近時在至少一晶圓上局部地造成輕微的形變以產生近距離(以作用之分子力來說)接觸。形變可以局部地減少維持晶圓在夾具上之夾持力來造成。當近距離接觸發生後，可開始漸漸鬆開對晶圓的夾持以控制接合波之傳播速度。在一第三方案中，並非漸漸鬆開對晶圓的夾持，而不對接合波做控制。後者之方案較易實施。
承上述，本發明之設備更可包含控制單元，其經組態以控制第一及第二接合夾具以使其向彼此移動，接著局部地減少由第一及(或)第二接合夾具所施加以分別握持第一及第二晶圓之夾持力，而使第一及第二晶圓局部地靠近彼此以開始接合。
控制單元可經組態以在第一或第二晶圓局部地靠近彼此而可開始接合時控制漸漸地或非漸漸地釋放第一及(或)第二晶圓。
本發明更提供一種製造系統(見後文之詳細描述)，其包含以上之例中之設備，並更包含承載介面模組，其經組態以將晶圓置入製造系統；電漿模組，其經組態以對置入製造系統之晶圓之表面進行電漿處理；清洗模組，其經組態以清洗晶圓之表面；以及可動機械構件，其經組態以將該晶圓由承載介面模組、電漿模組、清洗模組以及承載模組中之一者移至上述模組之另一者。
可提供一或多個電漿模組以啟動晶圓之一個或兩個主表面。清洗模組清洗及(或)刷洗欲在接合模組中彼此接合之晶圓表面。機械構件經組態以處理晶圓並將其由承載介面模組運送至任何模組，或由一模組至另一模組。機械構件特別在一機械移動區中移動，以使晶圓可由一處移至另一處。系統亦包括控制單元以控制各別模組之動作及機械構件對晶圓之運送。
上述需求亦可由此處所提供之將半導體晶圓接合之方法解決，此方法包含以下步驟將接合模組之真空室抽真空；將至少一第一晶圓運送至承載模組，其連接至接合模組；在將至少一第一晶圓運送至承載模組中後，將承載模組抽真空；將至少一第一晶圓由已抽真空之承載模組運送至已抽真空之接合模組之真空室；選擇性地在至少一第一晶圓之運送後調整真空室之真空度；將第一晶圓以及第二晶圓分別置於第一及一二接合夾具；以及藉由移動第一及(或)第二接合夾具以將第一及第二晶圓移向彼此，以使第一晶圓之一主表面以及第二晶圓之一主表面彼此局部靠近至可開始進行接合。
特別是，第一及第二晶元可分別置於第一及第二接合夾具上，其置於對垂直平面而言小於10°內之垂直位置，並在彼此靠近至可開始進行接合之垂直位置移動。
本發明更提供接合模組，其包含至少一第一可動接合夾具，其經組態以握持第一晶圓；以及第二可動接合夾具，其與第一可動接合夾具不同且經組態以握持與第一晶圓不同之第二晶圓。
其中第一及第二接合夾具經組態以分別在對垂直平面而言小於10°內之垂直位置握持第一及第二晶圓。接合夾具可經組態以藉由機械構件、靜電構件或真空握持第一及第二晶圓。
此接合模組之第一及第二接合夾具垂直地置於對垂直平面而言小於10°內之垂直位置。
另外，接合模組可包含真空室，而真空室中可提供第一及第二接合夾具。此接合模組可與上述半導體裝置製造設備之承載模組結合。
最後，本發明提供一種接合夾具，其經組態以握持欲與另一半導體晶圓接合之半導體晶圓，以使半導體晶元被握持在對垂直平面而言小於10°內之垂直位置，更特定而言，其角度小於10°，再更特定而言，其角度最大約為1°。
特別是，與晶圓之主表面接觸的夾具之主表面可被垂直定向在對垂直平面而言小於10°。接合夾具可以機械構件、靜電構件或真空握持晶圓。
本發明之其他特徵及優點將參照圖式說明如下。在此說明中會參照所附圖式，其用以繪示本發明之較佳實施例。應了解這些實施例並不能代表本發明之整體範疇。
如第1圖所示，本發明之設備之一例包含接合模組1以及承載模組2。晶圓之接合在接合模組1中之真空室中進行。接合模組1中之真空室的真空由真空泵構件3達成，其由控制閥4連接至接合模組之真空室。類似地真空亦可用於承載模組2中，其由另一真空泵構件5所提供。真空泵構件5經由控制閥6連接至承載模組2。在另一實施例中，單一真空泵分別由不同之控制閥連接至承載模組及接合模組。另外，承載模組2包含當晶圓由承載模組2運送至接合模組1時會開啟之第一閘7，以及當晶圓被機械構件運送至承載模組2時會開啟之第二閘8。
承載模組2可經組態為單晶圓傳送模組，其每次提供一單一晶圓至接合模組1，亦可包括晶圓儲存系統以透過第二閘8接收多個晶圓並將其儲存，然後將這些多個晶圓一次提供給接合模組1。
依本發明，在一或多個晶圓被載入承載模組2後且第二閘8關閉後(第一閘在載入的過程中皆維持關閉)，承載模組2被抽真空至預定壓力。抽真空可由泵5以2.5至1000m3 /h之速率進行，特別是大於500m3 /h。承載模組2被抽真空至(例如)約1毫巴至數百毫巴或低於大氣壓力。接合模組1之真空室(例如)被抽真空至0.01毫巴至10毫巴或100毫巴之範圍間，特別是0.1毫巴至5毫巴之間。
在抽真空後，一或多個晶圓在第一閘7開啟後被運送至接合模組1之真空室，其已被第一真空泵構件3抽真空。由於由承載模組2至接合模組1之一或多個晶圓運送中，後者並不暴露於大氣壓力下，僅需(亦可能不需要)在晶圓運送完成且第一閘7關閉後相對於真空室之壓力做微調。如此產能可大幅增加。
需注意，當在第1圖中之接合模組1之(例如)左側提供另一承載模組並將其連接至接合模組1以接收已接合之晶圓時，產能可進一步增加。在此情況下，亦可在運送來自接合模組1之已接合之晶圓前，將此另一承載模組抽真空。另外，承載模組1可用來由接合模組1輸出已接合之晶圓至外界環境。
在第2圖中繪示本發明之一接合模組1之例。接合模組包含真空室，且其連接至第1圖中所述之真空泵。另外，接合模組包含光學系統9，其可決定在接合模組1中欲被接合之晶圓的表面上之對準標記的正確位置。
光學系統9僅在兩晶圓需完美的微米級對準時才需要。此種情況發生在接合之兩晶圓有微元件時。組件由微元件而定，其由在需精確定位之各層上或各層中執行之技術步驟產生。因此，微元件可為主動或被動元件、單純的接觸點或連接(interconnection)。在製程僅將具有微元件之晶圓接合至不含電路之支撐晶圓上時，可不需對準步驟及光學系統9。
另外，接合模組1提供第一接合夾具10以及第二接合夾具11，其分別夾持第一晶圓12以及第二晶圓13。接合夾具10以及11可由金屬或陶瓷製成以維持晶圓12及13之平面性。而第2圖中接合夾具11及12繪示為水平夾持晶圓12及13，而接合夾具11及12可較佳地排置而垂直地握持晶圓12及13。在此情況中，可避免因晶圓本身之重量而產生之形變。
第3圖繪示製造系統20之一例，其包含第1圖中所繪示之設備。特別是，製造系統20包含接合模組1(例如)第2圖中所繪示之接合模組1，以及二承載模組2及2'。製造系統20包括至少一承載介面模組21以將晶圓置入製造系統20。機械構件22經組態以處理並將晶圓由承載介面模組21運送至任何製造系統20之模組，或由一模組運送至另一模組。機械構件特別在一機械移動區中移動(以虛線標示)，以使晶圓可由一處移至另一處。
另外，製造系統20亦包括電漿機台23，其可啟動置於製造系統20內之晶圓之一個或兩個主表面。若晶圓處理需要被接合之二晶圓的主表面皆被啟動，可加入第二電漿機台以減少表面準備之時間。此外，相同的電漿機台23可用以處理每個將被接合之晶圓的表面。第一清洗機台24用以清洗欲接合之第一晶圓之接合主表面，而第二清洗機台25用以清洗欲接合之第二晶圓之接合主表面。
製造系統20更包含控制單元(第3圖未示)以控制機械構件22在製造系統20中對晶圓之運送。例如，控制單元可控制機械構件22以：由承載介面21撿選第一晶圓並將其送至電漿機台23；由承載介面21撿選第二晶圓並將其送至清洗機台25；由電漿模組23撿選第一晶圓並將其送至清洗機台24；由清洗模組25撿選第二晶圓並將其送至承載模組2'；由清洗模組24撿選第一晶圓並將其送至承載模組2；以及在第一及第二晶圓被處理後由承載模組2撿選已接合之第一及第二晶圓並將其送至承載介面21。
所有上述討論之實施例皆不欲用於限制，而是做為展示本發明之特徵及優點之範例。特別應注意的是，即使本發明以使用半導體產業之晶圓為例說明，但其亦可應用至特性(如本質、尺寸或形狀)與傳統半導體產業中所用之晶圓的特性不同之晶圓或基材。亦應了解上述之全部或一部之特徵可以各種不同方式組合。
1．．．接合模組
2．．．承載模組
3、5．．．真空泵構件
4、6．．．控制閥
7．．．第一閘
8．．．第二閘
9．．．光學系統
10．．．第一接合夾具
11．．．第二接合夾具
12．．．第一晶圓
13．．．第二晶圓
20．．．製造系統
21．．．承載介面模組
22．．．機械構件
23．．．電漿機台
24．．．第一清洗機台
25．．．第二清洗機台
第1圖繪示本發明一種製造半導體裝置之設備之範例，其包含接合模組及連接至接合模組之承載模組。
第2圖繪示本發明接合模組之範例。
第3圖繪示包含第1圖中繪示之設備之半導體裝置製造系統。
1．．．接合模組
2．．．承載模組
3、5．．．真空泵構件
4、6．．．控制閥
7．．．第一閘
8．．．第二閘

Claims (7)

  1. 一種用於接合半導體晶圓之接合模組，其包含：一真空泵；一真空室，其與該真空泵連接；一光學系統，其經組態以決定在該接合模組中欲被接合之該些半導體晶圓之表面上的對準標記之位置；以及進一步包含經組態以握持一第一晶圓之至少一第一可動接合夾具，一第二可動接合夾具，其與該第一可動接合夾具不同且經組態以握持與該第一晶圓不同之一第二晶圓，及一控制單元，其經組態以控制該第一及第二接合夾具以使其向彼此移動，而使該第一及該第二晶圓位於距離彼此一預定距離處，並將該第一及第二晶圓在該預定距離處放下，以開始在該第一及第二晶圓其中之一上施加一力，而使其彼此局部靠近至可開始進行接合。
  2. 如申請專利範圍第1項之接合模組，其中該第一及第二接合夾具經組態以在對一垂直平面而言小於10°內之垂直位置分別握持該第一及該第二晶圓。
  3. 如申請專利範圍第1項之接合模組，其中該第一接合夾具及(或)該第二接合夾具之曲度(bow)小於1微米或小於0.1微米。
  4. 如申請專利範圍第1項之接合模組，其中該第一接合夾 具及(或)該第二接合夾具以金屬或陶瓷製成。
  5. 如申請專利範圍第1項之接合模組，其中該控制單元更經組態以局部地減少由第一及第二接合夾具分別施加於該第一及第二晶圓上以將其握持之夾持力，以在該預定距離處放下該第一及第二晶圓，以使該第一及第二晶圓彼此局部靠近至可開始進行接合。
  6. 如申請專利範圍第5項之接合模組，其中該控制單元經組態以在該第一及該第二晶圓彼此局部靠近至可開始進行接合後，控制將該第一及(或)第二晶圓漸漸釋放或非漸漸釋放。
  7. 如申請專利範圍第5或6項之接合模組，其中該控制單元經組態以計算該第一及該第二接合夾具之位移，而將該第一及該第二晶圓對準。
TW100145647A 2010-06-22 2011-06-17 半導體裝置的製造設備 TWI449118B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1002618A FR2961630B1 (fr) 2010-06-22 2010-06-22 Appareil de fabrication de dispositifs semi-conducteurs

Publications (2)

Publication Number Publication Date
TW201225203A TW201225203A (en) 2012-06-16
TWI449118B true TWI449118B (zh) 2014-08-11

Family

ID=42699871

Family Applications (2)

Application Number Title Priority Date Filing Date
TW100145647A TWI449118B (zh) 2010-06-22 2011-06-17 半導體裝置的製造設備
TW100121311A TWI443769B (zh) 2010-06-22 2011-06-17 半導體裝置的製造設備

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW100121311A TWI443769B (zh) 2010-06-22 2011-06-17 半導體裝置的製造設備

Country Status (8)

Country Link
US (4) US20110308721A1 (zh)
EP (2) EP2432007A3 (zh)
JP (2) JP5943408B2 (zh)
KR (2) KR101234001B1 (zh)
CN (3) CN102299048A (zh)
FR (1) FR2961630B1 (zh)
SG (1) SG177106A1 (zh)
TW (2) TWI449118B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2935536B1 (fr) * 2008-09-02 2010-09-24 Soitec Silicon On Insulator Procede de detourage progressif
FR2961630B1 (fr) 2010-06-22 2013-03-29 Soitec Silicon On Insulator Technologies Appareil de fabrication de dispositifs semi-conducteurs
US8338266B2 (en) 2010-08-11 2012-12-25 Soitec Method for molecular adhesion bonding at low pressure
FR2964193A1 (fr) 2010-08-24 2012-03-02 Soitec Silicon On Insulator Procede de mesure d'une energie d'adhesion, et substrats associes
DE102010048043A1 (de) 2010-10-15 2012-04-19 Ev Group Gmbh Vorrichtung und Verfahren zur Prozessierung von Wafern
US8844793B2 (en) * 2010-11-05 2014-09-30 Raytheon Company Reducing formation of oxide on solder
JP6011034B2 (ja) * 2012-06-04 2016-10-19 株式会社村田製作所 ウエハ接合装置
CN103489805A (zh) * 2012-06-12 2014-01-01 苏州美图半导体技术有限公司 晶圆键合系统
JP5977592B2 (ja) 2012-06-20 2016-08-24 東京応化工業株式会社 貼付装置
CN103626122B (zh) * 2013-04-28 2016-05-11 苏州迪纳精密设备有限公司 一种阳极键合批量化生产设备
US20170207191A1 (en) * 2016-01-15 2017-07-20 Taiwan Semiconductor Manufacturing Company Ltd. Bonding system and associated apparatus and method
WO2017140348A1 (de) * 2016-02-16 2017-08-24 Ev Group E. Thallner Gmbh Verfahren zum bonden von substraten
CN105904824B (zh) * 2016-04-22 2017-09-29 哈尔滨工业大学 一种利用水蒸气辅助及紫外光活化的被键合物键合装置及方法
CN110120181A (zh) * 2019-04-16 2019-08-13 武汉华星光电技术有限公司 加压脱泡装置及加压脱泡方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5421953A (en) * 1993-02-16 1995-06-06 Nippondenso Co., Ltd. Method and apparatus for direct bonding two bodies
US20030168145A1 (en) * 2000-08-18 2003-09-11 Tadatomo Suga Method and apparatus for mounting

Family Cites Families (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10012A (en) * 1853-09-13 Safety-valve foe
IT1230026B (it) 1988-10-28 1991-09-24 Sgs Thomson Microelectronics Processo di saldatura di fette di silicio fra loro, per la fabbricazione di dispositivi a semiconduttore
JPH0389519A (ja) 1989-08-31 1991-04-15 Sony Corp 半導体基板の製法
JPH0719737B2 (ja) 1990-02-28 1995-03-06 信越半導体株式会社 Ｓ０１基板の製造方法
JPH0636413B2 (ja) 1990-03-29 1994-05-11 信越半導体株式会社 半導体素子形成用基板の製造方法
JPH04263425A (ja) 1991-02-18 1992-09-18 Toshiba Corp 半導体基板の研削装置及び研削方法
JP3132029B2 (ja) * 1991-03-18 2001-02-05 ソニー株式会社 ウエハ貼り合わせ装置
US5223001A (en) * 1991-11-21 1993-06-29 Tokyo Electron Kabushiki Kaisha Vacuum processing apparatus
KR0126455B1 (ko) 1992-05-18 1997-12-24 가나이 쯔또무 수지재료의 접착강도 측정방법
JP3321882B2 (ja) 1993-02-28 2002-09-09 ソニー株式会社 基板はり合わせ方法
JPH0799295A (ja) 1993-06-07 1995-04-11 Canon Inc 半導体基体の作成方法及び半導体基体
JP2662495B2 (ja) 1993-06-28 1997-10-15 住友シチックス株式会社 接着半導体基板の製造方法
US5696327A (en) 1994-11-23 1997-12-09 Regents Of The University Of Minnesota Method and apparatus for separating a thin film from a substrate
US5668045A (en) 1994-11-30 1997-09-16 Sibond, L.L.C. Process for stripping outer edge of BESOI wafers
US6113721A (en) 1995-01-03 2000-09-05 Motorola, Inc. Method of bonding a semiconductor wafer
US5937312A (en) 1995-03-23 1999-08-10 Sibond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator wafers
JPH0917984A (ja) 1995-06-29 1997-01-17 Sumitomo Sitix Corp 貼り合わせｓｏｉ基板の製造方法
JP3352896B2 (ja) 1997-01-17 2002-12-03 信越半導体株式会社 貼り合わせ基板の作製方法
JP3352902B2 (ja) 1997-02-21 2002-12-03 信越半導体株式会社 貼り合わせ基板の作製方法
JP3720515B2 (ja) 1997-03-13 2005-11-30 キヤノン株式会社 基板処理装置及びその方法並びに基板の製造方法
JP3132425B2 (ja) 1997-06-20 2001-02-05 日本電気株式会社 衛星イントラネットサービスにおける通信時間短縮方式
US6207005B1 (en) * 1997-07-29 2001-03-27 Silicon Genesis Corporation Cluster tool apparatus using plasma immersion ion implantation
JP3216583B2 (ja) 1997-08-22 2001-10-09 住友金属工業株式会社 貼り合わせｓｏｉ基板の製造方法
WO1999010927A1 (en) 1997-08-29 1999-03-04 Farrens Sharon N In situ plasma wafer bonding method
DE69917819T2 (de) 1998-02-04 2005-06-23 Canon K.K. SOI Substrat
US6221774B1 (en) 1998-04-10 2001-04-24 Silicon Genesis Corporation Method for surface treatment of substrates
US6117695A (en) 1998-05-08 2000-09-12 Lsi Logic Corporation Apparatus and method for testing a flip chip integrated circuit package adhesive layer
US6008113A (en) * 1998-05-19 1999-12-28 Kavlico Corporation Process for wafer bonding in a vacuum
JP3635200B2 (ja) 1998-06-04 2005-04-06 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JPH11354761A (ja) 1998-06-09 1999-12-24 Sumitomo Metal Ind Ltd Ｓｏｉ基板及びその製造方法
JP3321455B2 (ja) 1999-04-02 2002-09-03 株式会社アークテック 電極引張試験方法、その装置及び電極引張試験用の基板／プローブ支持装置並びに電極プローブ接合装置
US20020187595A1 (en) 1999-08-04 2002-12-12 Silicon Evolution, Inc. Methods for silicon-on-insulator (SOI) manufacturing with improved control and site thickness variations and improved bonding interface quality
JP3632531B2 (ja) 1999-11-17 2005-03-23 株式会社デンソー 半導体基板の製造方法
US6616332B1 (en) 1999-11-18 2003-09-09 Sensarray Corporation Optical techniques for measuring parameters such as temperature across a surface
WO2001073831A1 (fr) 2000-03-29 2001-10-04 Shin-Etsu Handotai Co., Ltd. Procede d'obtention de tranches de silicium ou de soi et tranches ainsi obtenues
KR20030033084A (ko) * 2000-09-27 2003-04-26 스트라스바흐, 인코포레이티드 배면연마 테이프를 남겨두고 웨이퍼를 배면연마하는 방법
WO2003008938A2 (de) 2001-07-16 2003-01-30 Siemens Aktiengesellschaft Verfahren zum bestimmen der haftfestigkeit einer beschichtung auf einem bauteil
US6736017B2 (en) 2001-08-24 2004-05-18 Symyx Technologies, Inc. High throughput mechanical rapid serial property testing of materials libraries
JP2003115519A (ja) * 2001-10-04 2003-04-18 Mitsubishi Electric Corp 半導体装置の製造方法、半導体製造装置、ロードロック室、基板収納ケース、ストッカ
JP4093793B2 (ja) 2002-04-30 2008-06-04 信越半導体株式会社 半導体ウエーハの製造方法及びウエーハ
FR2874455B1 (fr) 2004-08-19 2008-02-08 Soitec Silicon On Insulator Traitement thermique avant collage de deux plaquettes
US6846380B2 (en) * 2002-06-13 2005-01-25 The Boc Group, Inc. Substrate processing apparatus and related systems and methods
US6958255B2 (en) 2002-08-08 2005-10-25 The Board Of Trustees Of The Leland Stanford Junior University Micromachined ultrasonic transducers and method of fabrication
JP4556158B2 (ja) 2002-10-22 2010-10-06 株式会社Ｓｕｍｃｏ 貼り合わせｓｏｉ基板の製造方法および半導体装置
US6790748B2 (en) 2002-12-19 2004-09-14 Intel Corporation Thinning techniques for wafer-to-wafer vertical stacks
US7176528B2 (en) 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US7399681B2 (en) 2003-02-18 2008-07-15 Corning Incorporated Glass-based SOI structures
JP4066889B2 (ja) 2003-06-09 2008-03-26 株式会社Ｓｕｍｃｏ 貼り合わせ基板およびその製造方法
JPWO2005022610A1 (ja) 2003-09-01 2007-11-01 株式会社Sumco 貼り合わせウェーハの製造方法
WO2005034233A1 (en) 2003-10-09 2005-04-14 Snt Co., Ltd Electro-static chuck with non-sintered aln and a method of preparing the same
FR2860842B1 (fr) 2003-10-14 2007-11-02 Tracit Technologies Procede de preparation et d'assemblage de substrats
JP4744855B2 (ja) * 2003-12-26 2011-08-10 日本碍子株式会社 静電チャック
JP4700680B2 (ja) 2004-03-05 2011-06-15 ザ リージェンツ オブ ザ ユニヴァーシティ オブ カリフォルニア 超薄膜を分離するガラスによって調節された応力波及びナノエレクトロニクス素子の作製
JP4821091B2 (ja) * 2004-04-08 2011-11-24 株式会社ニコン ウェハの接合装置
US7442992B2 (en) 2004-05-19 2008-10-28 Sumco Corporation Bonded SOI substrate, and method for manufacturing the same
WO2006038030A2 (en) * 2004-10-09 2006-04-13 Applied Microengineering Limited Equipment for wafer bonding
JP2006303087A (ja) 2005-04-19 2006-11-02 Sumco Corp シリコンウェーハの貼り合わせ方法および貼り合わせ装置
JP4918229B2 (ja) 2005-05-31 2012-04-18 信越半導体株式会社 貼り合わせウエーハの製造方法
JP5122731B2 (ja) 2005-06-01 2013-01-16 信越半導体株式会社 貼り合わせウェーハの製造方法
JP4107316B2 (ja) * 2005-09-02 2008-06-25 株式会社日立プラントテクノロジー 基板貼合装置
US7705342B2 (en) 2005-09-16 2010-04-27 University Of Cincinnati Porous semiconductor-based evaporator having porous and non-porous regions, the porous regions having through-holes
KR100755368B1 (ko) 2006-01-10 2007-09-04 삼성전자주식회사 3차원 구조를 갖는 반도체 소자의 제조 방법들 및 그에의해 제조된 반도체 소자들
JP4721435B2 (ja) 2006-04-06 2011-07-13 本田技研工業株式会社 接着部の剥離検査方法
TWI363212B (en) * 2006-05-26 2012-05-01 Advanced Display Proc Eng Co Adhesive chuck, and apparatus and method for assembling substrates using the same
CN101090082A (zh) * 2006-06-15 2007-12-19 中国科学院半导体研究所 多功能半导体晶片键合装置
US20080044984A1 (en) 2006-08-16 2008-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of avoiding wafer breakage during manufacture of backside illuminated image sensors
US7473909B2 (en) 2006-12-04 2009-01-06 Axcelis Technologies, Inc. Use of ion induced luminescence (IIL) as feedback control for ion implantation
WO2008069259A1 (en) * 2006-12-05 2008-06-12 Semiconductor Energy Laboratory Co., Ltd. Film formation apparatus, film formation method, manufacturing apparatus, and method for manufacturing light-emitting device
FR2912839B1 (fr) 2007-02-16 2009-05-15 Soitec Silicon On Insulator Amelioration de la qualite de l'interface de collage par nettoyage froid et collage a chaud
JP5143477B2 (ja) 2007-05-31 2013-02-13 信越化学工業株式会社 Ｓｏｉウエーハの製造方法
US8245751B2 (en) * 2007-11-07 2012-08-21 Advanced Display Process Engineering Co., Ltd. Substrate bonding apparatus
JP5320736B2 (ja) * 2007-12-28 2013-10-23 株式会社ニコン 半導体ウエハ貼り合わせ装置
JP4209457B1 (ja) * 2008-02-29 2009-01-14 三菱重工業株式会社 常温接合装置
FR2935537B1 (fr) 2008-08-28 2010-10-22 Soitec Silicon On Insulator Procede d'initiation d'adhesion moleculaire
FR2935535B1 (fr) 2008-09-02 2010-12-10 S O I Tec Silicon On Insulator Tech Procede de detourage mixte.
FR2935536B1 (fr) 2008-09-02 2010-09-24 Soitec Silicon On Insulator Procede de detourage progressif
JP5718235B2 (ja) 2008-11-16 2015-05-13 ズース マイクロテク，リソグラフィー，ゲエムベーハー ウェハーの接合を強くするウェハーボンディングのための方法及び装置
EP2200077B1 (en) 2008-12-22 2012-12-05 Soitec Method for bonding two substrates
FR2961630B1 (fr) 2010-06-22 2013-03-29 Soitec Silicon On Insulator Technologies Appareil de fabrication de dispositifs semi-conducteurs
US8338266B2 (en) 2010-08-11 2012-12-25 Soitec Method for molecular adhesion bonding at low pressure
FR2964193A1 (fr) 2010-08-24 2012-03-02 Soitec Silicon On Insulator Procede de mesure d'une energie d'adhesion, et substrats associes

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5421953A (en) * 1993-02-16 1995-06-06 Nippondenso Co., Ltd. Method and apparatus for direct bonding two bodies
US20030168145A1 (en) * 2000-08-18 2003-09-11 Tadatomo Suga Method and apparatus for mounting

Also Published As

Publication number Publication date
EP2432007A3 (en) 2017-03-22
KR101363351B1 (ko) 2014-02-14
JP2012039089A (ja) 2012-02-23
EP2400526A3 (en) 2013-01-16
US9138980B2 (en) 2015-09-22
TWI443769B (zh) 2014-07-01
US20120067524A1 (en) 2012-03-22
US20110308721A1 (en) 2011-12-22
KR20110139149A (ko) 2011-12-28
KR20120016299A (ko) 2012-02-23
CN102437073A (zh) 2012-05-02
SG177106A1 (en) 2012-01-30
KR101234001B1 (ko) 2013-02-18
CN102437073B (zh) 2015-07-22
EP2432007A2 (en) 2012-03-21
TW201203438A (en) 2012-01-16
US20130032272A1 (en) 2013-02-07
JP5776538B2 (ja) 2015-09-09
US20150279830A1 (en) 2015-10-01
FR2961630B1 (fr) 2013-03-29
EP2400526A2 (en) 2011-12-28
CN102299048A (zh) 2011-12-28
FR2961630A1 (fr) 2011-12-23
CN105428285A (zh) 2016-03-23
JP2012099839A (ja) 2012-05-24
JP5943408B2 (ja) 2016-07-05
TW201225203A (en) 2012-06-16

Similar Documents

Publication Publication Date Title
TWI449118B (zh) 半導體裝置的製造設備
JP7494875B2 (ja) 基板重ね合わせ装置および基板処理方法
TWI718149B (zh) 用於處置對準的晶圓對之設備及系統
JP5549344B2 (ja) 基板接合装置、基板ホルダ、基板接合方法、デバイス製造方法および位置合わせ装置
TWI564982B (zh) A substrate holding device, a substrate bonding device, a substrate holding method, a substrate bonding method, a laminated semiconductor device, and a laminated substrate
JP6051523B2 (ja) 基板ホルダ対、基板接合装置およびデバイスの製造方法
JP5640272B2 (ja) 回路層転写により多層構造体を製作する方法
JP2005302858A (ja) ウェハの接合装置
WO2007047536A2 (en) Method and apparatus for flag-less wafer bonding tool
US8819923B2 (en) Joint apparatus
JP6616181B2 (ja) 接合装置
TW201428859A (zh) 以低壓力進行分子黏附鍵結所製之三度空間複合構造
JP2010157670A (ja) 半導体装置の製造方法及び半導体製造装置
JP2017034107A (ja) 接合装置、接合システム、接合方法、プログラム及びコンピュータ記憶媒体
JP5447110B2 (ja) 基板貼り合わせ装置、積層半導体の製造方法、積層半導体及び基板貼り合わせ方法
TW201222718A (en) Thin target wafer support assembly
JP2011129777A (ja) 基板重ね合わせ装置及びデバイスの製造方法
JP2014045199A (ja) 接合装置、接合方法
Kim et al. Wafer Bonding Techniques

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees