JP2011009728A5 - - Google Patents

Claims (5)

1. ゲート電極層を形成し、
   前記ゲート電極層上にゲート絶縁層を形成し、
   前記ゲート絶縁層上に酸化物半導体層を形成し、
   前記酸化物半導体層を窒素雰囲気下で加熱し、
   前記加熱した後、前記酸化物半導体層上にソース電極層及びドレイン電極層を形成し、
   前記ゲート絶縁層、前記酸化物半導体層、前記ソース電極層、及び前記ドレイン電極層上に前記酸化物半導体層の一部と接する酸化珪素膜を形成して、前記酸化物半導体層の前記酸化珪素膜と接する領域を前記酸化物半導体層の前記酸化珪素膜と接しない領域より高抵抗化することを特徴とする半導体装置の作製方法。
2. ゲート電極層を形成し、
   前記ゲート電極層上にゲート絶縁層を形成し、
   前記ゲート絶縁層上に酸化物半導体層を形成し、
   前記酸化物半導体層を窒素雰囲気下で加熱し、
   前記加熱した後、前記酸化物半導体層上に導電膜を形成し、
   前記導電膜を選択的にエッチングして、前記ゲート電極層と重なる前記酸化物半導体層の一部を露出し、かつソース電極層及びドレイン電極層を形成し、
   前記酸化物半導体層、前記ソース電極層、及び前記ドレイン電極層上に前記酸化物半導体層の一部と接する酸化珪素膜を形成して、前記酸化物半導体層の前記酸化珪素膜と接する領域を前記酸化物半導体層の前記酸化珪素膜と接しない領域より高抵抗化することを特徴とする半導体装置の作製方法。
3. ゲート電極層を形成し、
   前記ゲート電極層上にゲート絶縁層を形成し、
   前記ゲート絶縁層上に酸化物半導体層を形成し、
   前記酸化物半導体層を窒素雰囲気下で加熱し、
   前記加熱した後、前記酸化物半導体層上に導電膜を形成し、
   前記導電膜を選択的にエッチングして、前記ゲート電極層と重なる前記酸化物半導体層の一部を露出し、かつソース電極層及びドレイン電極層を形成し、
   前記酸化物半導体層、前記ソース電極層、及び前記ドレイン電極層上に前記酸化物半導体層の一部と接する酸化珪素膜を形成して、前記酸化物半導体層の前記酸化珪素膜と接する領域を前記酸化物半導体層の前記酸化珪素膜と接しない領域より高抵抗化し、
   前記ソース電極層及び前記ドレイン電極層を形成するときに、前記酸化物半導体層の一部はエッチングされ、
   前記酸化物半導体層は、凹部を有することを特徴とする半導体装置の作製方法。
4. 請求項１乃至３のいずれか一項において、
   前記酸化物半導体層は、Ｉｎ、Ｚｎ及びＭ（Ｍは、Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ及びＣｏから選ばれた一又は複数の元素）を含むことを特徴とする半導体装置の作製方法。
5. 請求項１乃至４のいずれか一項において、
   前記酸化珪素膜を形成した後、大気雰囲気下又は窒素雰囲気下で加熱することを特徴とする半導体装置の作製方法。