JPWO2013111225A1 - 薄膜トランジスタアレイ装置及びそれを用いたｅｌ表示装置 - Google Patents

薄膜トランジスタアレイ装置及びそれを用いたｅｌ表示装置 Download PDF

Info

Publication number
JPWO2013111225A1
JPWO2013111225A1 JP2013555007A JP2013555007A JPWO2013111225A1 JP WO2013111225 A1 JPWO2013111225 A1 JP WO2013111225A1 JP 2013555007 A JP2013555007 A JP 2013555007A JP 2013555007 A JP2013555007 A JP 2013555007A JP WO2013111225 A1 JPWO2013111225 A1 JP WO2013111225A1
Authority
JP
Japan
Prior art keywords
thin film
layer pattern
film transistor
copper
transistor array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013555007A
Other languages
English (en)
Inventor
東　寛史
寛史 東
日高　義晴
義晴 日高
信人 細野
信人 細野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2013555007A priority Critical patent/JPWO2013111225A1/ja
Publication of JPWO2013111225A1 publication Critical patent/JPWO2013111225A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0041—Devices characterised by their operation characterised by field-effect operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

ＥＬ表示装置は、一対の電極間に発光層を配置した発光部と、発光部の発光を制御する薄膜トランジスタアレイ装置とを備えている。また、発光部と薄膜トランジスタアレイ装置との間に層間絶縁膜を配置するとともに、発光部の一方の電極が層間絶縁膜のコンタクトホールを介して薄膜トランジスタアレイ装置と電気的に接続されている。薄膜トランジスタアレイ装置は、銅または銅合金からなる配線部材を有し、配線部材は、銅または銅合金からなる下層パターン（４１）と、この下層パターン（４１）の上面及び端面を覆うように形成されかつ下層パターン（４１）と異種の金属材料からなる上層パターン（４２）とを備えている。

Description

本開示は、多結晶シリコンや微結晶シリコンなどを活性層とする薄膜トランジスタアレイ装置及びそれを用いたＥＬ表示装置に関するものである。
薄膜トランジスタは、有機ＥＬディスプレイや液晶ディスプレイなどの表示装置の駆動基板に用いられ、現在、高性能化に向けた開発が盛んに行われている。特に、ディスプレイの大型化や高精細化に伴い、薄膜トランジスタの高い電流駆動能力が要求される中、活性層に結晶化した半導体薄膜（多結晶シリコン・微結晶シリコン）を用いたものが注目されている。
半導体薄膜の結晶化プロセスとしては、既に確立されている１０００℃以上の処理温度を採用した高温プロセス技術に代えて、６００℃以下の処理温度を採用した低温プロセスが開発されている。低温プロセスでは、耐熱性に優れた石英などの高価な基板を用いる必要がなく、製造コストの低減化を図ることができる。
低温プロセスの一環として、レーザビームを用いて加熱するレーザアニールが注目されている。これは、ガラスなどの低耐熱性絶縁基板上に成膜された非晶質シリコンや多結晶シリコンなどの非単結晶性の半導体薄膜に、レーザビームを照射して局部的に加熱溶融した後、その冷却過程において半導体薄膜を結晶化するものである。この結晶化した半導体薄膜を活性層（チャネル領域）として薄膜トランジスタを集積形成する。結晶化した半導体薄膜はキャリアの移動度が高くなるため、薄膜トランジスタを高性能化できる。
このような薄膜トランジスタの構造としては、ゲート電極が半導体層より下に配置されたボトムゲート型の構造が主流であり、特許文献１、２に示すような構造のものが知られている。
特許文献１には、トランジスタに接続された配線（電極）を基板上に形成し、この配線（電極）を覆う状態でスピンコート法によって感光性ポリイミドからなる平坦化絶縁膜（層間絶縁膜）を形成する。次いで、この平坦化絶縁膜（層間絶縁膜）に、リソグラフィー法によって接続孔（コンタクトホール）を形成する。その後、この接続孔（コンタクトホール）を介して配線（電極）に接続される有機ＥＬ素子を、平坦化絶縁膜（層間絶縁膜）上に形成されている。
また、特許文献２では、第２金属層（電極）上に積層された絶縁保護膜及び絶縁保護膜上に積層された絶縁平坦化膜（層間絶縁膜）は、第２金属層（電極）とアノード電極（下部電極）とを電気的に接続する接続コンタクトを上下方向に通す穴状のコンタクトホールを備え、コンタクトホールは、絶縁保護膜の内周面と絶縁平坦化膜（層間絶縁膜）の内周面とが段差なくつながって形成された下に凸の錐形状となっている。
特開２００１−２８４８６号公報 特開２００９−２２９９４１号公報
本開示のＥＬ表示装置は、一対の電極間に発光層を配置した発光部と、発光部の発光を制御する薄膜トランジスタアレイ装置とを備えている。発光部と薄膜トランジスタアレイ装置との間に層間絶縁膜を配置するとともに、発光部の一方の電極が前記層間絶縁膜のコンタクトホールを介して薄膜トランジスタアレイ装置と電気的に接続されている。薄膜トランジスタアレイ装置は、銅または銅合金からなる配線部材を有し、配線部材は、銅または銅合金からなる下層パターンと、この下層パターンの上面及び端面を覆うように形成されかつ下層パターンと異種の金属材料からなる上層パターンとを備えている。
この構成により、配線部分の低抵抗性及び信頼性を確保することができる。
図１は一実施の形態による有機ＥＬ表示装置の斜視図である。 図２は同表示装置のピクセルバンクの例を示す斜視図である。 図３は画素回路の回路構成を示す電気回路図である。 図４は画素の構成を示す正面図である。 図５は図４の５−５線で切断した断面図である。 図６は図４の６−６線で切断した断面図である。 図７は一実施の形態におけるゲート配線の一例を示す断面図である。 図８は一実施の形態における効果を説明するための断面図である。
以下、一実施の形態による薄膜トランジスタアレイ装置及びそれを用いたＥＬ表示装置について、図１〜図８の図面を用いて説明する。
図１はＥＬ表示装置の全体構成を示す斜視図、図２はＥＬ表示装置のピクセルバンクの例を示す斜視図、図３は画素回路の回路構成を示す図である。
図１〜図３に示すように、ＥＬ表示装置は、下層より、複数個の薄膜トランジスタを配置した薄膜トランジスタアレイ装置１と、下部電極である陽極２と、有機材料からなる発光層であるＥＬ層３及び透明な上部電極である陰極４からなる発光部との積層構造により構成され、発光部は薄膜トランジスタアレイ装置により発光制御される。
また、発光部は、一対の電極である陽極２と陰極４との間にＥＬ層３を配置した構成であり、陽極２とＥＬ層３の間には正孔輸送層が積層形成され、ＥＬ層３と透明な陰極４の間には電子輸送層が積層形成されている。薄膜トランジスタアレイ装置１には、複数の画素５がマトリックス状に配置されている。
各画素５は、それぞれに設けられた画素回路６によって駆動される。また、薄膜トランジスタアレイ装置１は、行状に配置される複数のゲート配線７と、ゲート配線７と交差するように列状に配置される複数の信号配線としてのソース配線８と、ソース配線８に平行に延びる複数の電源配線９（図１では省略）とを備える。
ゲート配線７は、画素回路６のそれぞれに含まれるスイッチング素子として動作する薄膜トランジスタ１０のゲート電極１０ｇを行毎に接続する。ソース配線８は、画素回路６のそれぞれに含まれるスイッチング素子として動作する薄膜トランジスタ１０のソース電極１０ｓを列毎に接続する。電源配線９は、画素回路６のそれぞれに含まれる駆動素子として動作する薄膜トランジスタ１１のドレイン電極１１ｄを列毎に接続する。
図２に示すように、ＥＬ表示装置の各画素５は、３色（赤色、緑色、青色）のサブ画素５Ｒ、５Ｇ、５Ｂによって構成され、これらのサブ画素５Ｒ、５Ｇ、５Ｂは、表示面上に複数個マトリクス状に配列されるように形成されている（以下、サブ画素列と表記する）。各サブ画素５Ｒ、５Ｇ、５Ｂは、バンク５ａによって互いに分離されている。バンク５ａは、ゲート配線７に平行に延びる突条と、ソース配線８に平行に延びる突条とが互いに交差するように形成されている。そして、この突条で囲まれる部分（すなわち、バンク５ａの開口部）にサブ画素５Ｒ、５Ｇ、５Ｂが形成されている。
陽極２は、薄膜トランジスタアレイ装置１上の層間絶縁膜上でかつバンク５ａの開口部内に、サブ画素５Ｒ、５Ｇ、５Ｂ毎に形成されている。同様に、ＥＬ層３は、陽極２上でかつバンク５ａの開口部内に、サブ画素５Ｒ、５Ｇ、５Ｂ毎に形成されている。透明な陰極４は、複数のＥＬ層３及びバンク５ａ上で、かつ全てのサブ画素５Ｒ、５Ｇ、５Ｂを覆うように、連続的に形成されている。
さらに、薄膜トランジスタアレイ装置１には、各サブ画素５Ｒ、５Ｇ、５Ｂ毎に画素回路６が形成されている。そして、各サブ画素５Ｒ、５Ｇ、５Ｂと、対応する画素回路６とは、後述するコンタクトホール及び中継電極によって電気的に接続されている。なお、サブ画素５Ｒ、５Ｇ、５Ｂは、ＥＬ層３の発光色が異なることを除いて同一の構成である。そこで、以降の説明では、サブ画素５Ｒ、５Ｇ、５Ｂを区別することなく、全て画素５と表記する。
図３に示すように、画素回路６は、スイッチ素子として動作する薄膜トランジスタ１０と、駆動素子として動作する薄膜トランジスタ１１と、対応する画素に表示するデータを記憶するキャパシタ１２とで構成される。
薄膜トランジスタ１０は、ゲート配線７に接続されるゲート電極１０ｇと、ソース配線８に接続されるソース電極１０ｓと、キャパシタ１２及び薄膜トランジスタ１１のゲート電極１１ｇに接続されるドレイン電極１０ｄと、半導体膜（図示せず）とで構成される。この薄膜トランジスタ１０は、接続されたゲート配線７及びソース配線８に電圧が印加されると、当該ソース配線８に印加された電圧値を表示データとしてキャパシタ１２に保存する。
薄膜トランジスタ１１は、薄膜トランジスタ１０のドレイン電極１０ｄに接続されるゲート電極１１ｇと、電源配線９及びキャパシタ１２に接続されるドレイン電極１１ｄと、陽極２に接続されるソース電極１１ｓと、半導体膜（図示せず）とで構成される。この薄膜トランジスタ１１は、キャパシタ１２が保持している電圧値に対応する電流を電源配線９からソース電極１１ｓを通じて陽極２に供給する。すなわち、上記構成のＥＬ表示装置は、ゲート配線７とソース配線８との交点に位置する画素５毎に表示制御を行うアクティブマトリックス方式を採用している。
次に、図４〜図６を参照して、薄膜トランジスタアレイ装置を構成する画素の構造を説明する。なお、図４は画素の構成を示す正面図である。図５は図４の５−５線で切断した断面図である。図６は図４の６−６線で切断した断面図である。
図４〜図６に示すように、画素５は、基板２１、導電層である第１の金属層２２、ゲート絶縁膜２３、半導体膜２４、２５、導電層である第２の金属層２６、パッシベーション膜２７、ＩＴＯなどで構成した導電酸化物膜２８、及び導電層である第３の金属層２９の積層構造体により構成される。
基板２１上に積層される第１の金属層２２には、薄膜トランジスタ１０のゲート電極１０ｇと、薄膜トランジスタ１１のゲート電極１１ｇとが形成される。また、基板２１及び第１の金属層２２上には、ゲート電極１０ｇ、１１ｇを覆うように、ゲート絶縁膜２３が形成されている。
半導体膜２４は、ゲート絶縁膜２３上（ゲート絶縁膜２３と第２の金属層２６との間）で、かつゲート電極１０ｇと重なり合う領域内に配置される。同様に、半導体膜２５は、ゲート絶縁膜２３上（ゲート絶縁膜２３と第２の金属層２６との間）で、かつゲート電極１１ｇと重なり合う領域内に配置される。
ゲート絶縁膜２３及び半導体膜２４、２５上に積層される第２の金属層２６には、ソース配線８と、電源配線９と、薄膜トランジスタ１０のソース電極１０ｓ及びドレイン電極１０ｄと、薄膜トランジスタ１１のドレイン電極１１ｄ及びソース電極１１ｓとが形成されている。ソース電極１０ｓ及びドレイン電極１０ｄは、互いに対向する位置で、かつそれぞれが半導体膜２４の一部に重なり合うように形成される。また、ソース電極１０ｓは、同層に形成されているソース配線８から延長されるように形成されている。同様に、ドレイン電極１１ｄ及びソース電極１１ｓは、互いに対向する位置で、かつそれぞれが半導体膜２５の一部に重なり合うように形成される。また、ドレイン電極１１ｄは、同層に形成されている電源配線９から延長されるように形成されている。
このように薄膜トランジスタ１０、１１は、ゲート電極１０ｇ、１１ｇがソース電極１０ｓ、１１ｓ及びドレイン電極１０ｄ、１１ｄより下層に形成されるボトムゲート型のトランジスタ構造である。
また、ゲート絶縁膜２３には、ドレイン電極１０ｄ及びゲート電極１１ｇに重なり合う位置に、厚み方向に貫通するコンタクトホール３０が形成されている。そして、ドレイン電極１０ｄは、コンタクトホール３０を介して、第１の金属層２２に形成されたゲート電極１１ｇと電気的に接続されている。
さらに、ゲート絶縁膜２３及び第２の金属層２６上には、ソース電極１０ｓ、１１ｓ、及びドレイン電極１０ｄ、１１ｄを覆うように、パッシベーション膜２７が形成されている。このパッシベーション膜２７は、層間絶縁膜３４と薄膜トランジスタ１０、１１との間に介在するように形成されている。
パッシベーション膜２７上には、導電酸化物膜２８が積層されている。さらに、導電酸化物膜２８上には、第３の金属層２９が積層されている。導電酸化物膜２８上に積層される第３の金属層２９には、ゲート配線７及び中継電極３１が形成される。導電酸化物膜２８は、ゲート配線７及び中継電極３１に重なり合う位置に選択的に形成されており、ゲート配線７に重なり合う部分と中継電極３１に重なり合う部分とは、電気的に非接続の状態となっている。
また、ゲート絶縁膜２３及びパッシベーション膜２７には、ゲート配線７及びゲート電極１０ｇに重なり合う位置に、厚み方向に貫通するコンタクトホール３２が形成されている。そして、ゲート配線７は、コンタクトホール３２を介して、第１の金属層２２に形成されたゲート電極１０ｇと電気的に接続されている。なお、ゲート配線７とゲート電極１０ｇとは、直接接触しておらず、両者の間には導電酸化物膜２８が介在している。
同様に、パッシベーション膜２７には、薄膜トランジスタ１１のソース電極１１ｓ及び中継電極３１に重なり合う位置に、厚み方向に貫通するコンタクトホール３３が形成されている。そして、中継電極３１は、コンタクトホール３３を介して、第２の金属層２６に形成されたソース電極１１ｓと電気的に接続されている。なお、ソース電極１１ｓと中継電極３１とは、直接接触しておらず、両者の間には導電酸化物膜２８が介在している。
さらに、パッシベーション膜２７及び第３の金属層２９上には、ゲート配線７及び中継電極３１を覆うように、層間絶縁膜３４が形成されている。前記層間絶縁膜３４は、積層構造であり、平坦化膜として機能させる層間絶縁膜３４ａと、パッシベーション膜として機能させる層間絶縁膜３４ｂとから構成される。層間絶縁膜３４ａは、有機膜やハイブリッド膜で形成し、陽極２に接する側（上層）に配置される。層間絶縁膜３４ｂは、無機膜で形成し、ゲート配線７及び中継電極３１に接する側（下層）に配置されている。
層間絶縁膜３４上には、隣接する画素５との境界部分にバンク５ａが形成されている。そして、バンク５ａの開口部には、画素５単位で形成される陽極２と、色（サブ画素列）単位またはサブ画素単位で形成されるＥＬ層３とが形成される。さらに、ＥＬ層３及びバンク５ａ上には、透明な陰極４が形成される。
さらに、図６に示すように、陽極２及び中継電極３１に重なり合う位置に、層間絶縁膜３４を厚み方向に貫通するコンタクトホール３５が形成されている。そして、陽極２は、コンタクトホール３５を介して、第３の金属層２９に形成された中継電極３１に電気的に接続される。中継電極３１は、コンタクトホール３３に充填される中央領域３１ａと、コンタクトホール３３の上部周縁に延在する平坦領域３１ｂとを有している。そして陽極２は、中継電極３１の平坦領域３１ｂにおいて電気的に接続されている。
ここで、本実施の形態において、ゲート配線７やソース配線８などの配線部材は、銅または銅合金からなる下層パターンと、これを覆うように形成されかつ下層パターンを構成する導電材料と異種の金属材料からなる上層パターンとの積層構造としたものである。
図７は一実施の形態におけるゲート配線の一例を示す断面図であり、配線の引き回し方向に対して直交する方向に切断した断面図である。図７に示すように、一実施の形態においては、ゲート配線７は、基板２１上に所定のパターンで形成した銅または銅合金からなる下層パターン４１と、この下層パターン４１の上面及び端面を覆うように基板２１上に形成した上層パターン４２とにより構成されている。上層パターン４２としては、モリブデン、またはモリブデンと、タングステン、ネオジム及びニオブの中から選ばれた少なくとも１つの金属との合金（以下、モリブデン合金という）が用いられる。
近年、表示装置の大型化に伴い、配線抵抗を下げる目的として銅または銅合金により配線部材を形成することが行われている。この場合、銅または銅合金により配線部材を形成する場合、銅または銅合金が酸化しやすいことから、銅または銅合金により配線部材の上層に、モリブデンやモリブデン合金からなる層を形成した後、フォトエッチングにより所定の配線パターンに加工することが行われている。
ところが、このような方法で配線部材を形成した場合、モリブデンやモリブデン合金からなる上層が異常にエッチングされ、下層パターンより上層パターンの幅が細くなってしまい、経時変化に伴って下層の銅または銅合金が酸化したり、基板との密着性が悪くなるという課題が発生することが判明した。図８は、モリブデンやモリブデン合金からなる上層が異常にエッチングされ、下層パターンより上層パターンの幅が細くなってしまった様子を示す断面図である。図８において、４３は異常にエッチングされた上層パターンである。
そこで、本実施の形態においては、ゲート配線７は、基板２１上に所定のパターンで形成した銅または銅合金からなる下層パターン４１と、この下層パターン４１の上面及び端面を覆うように基板２１上に形成した上層パターン４２とにより構成されている。さらに上層パターン４２は、下層パターン４１を構成する銅または銅合金とは異なる金属のモリブデンまたはモリブデン合金により構成したものである。
本実施の形態における製造工程は、まず基板２１上に、銅または銅合金による蒸着膜を数十Åから数千Åの膜厚で形成し、その蒸着膜上に所定のパターンのマスクを形成した後、エッチングを行ってマスクにより覆われた部分を残してその他の部分の蒸着膜を除去することにより、銅または銅合金からなる下層パターン４１を形成する。その後、マスクを除去した後、下層パターン４１の上面及び端面を覆うようにモリブデンまたはモリブデン合金の蒸着膜を数十Åから数千Åの膜厚で形成し、その蒸着膜上に前記マスクより幅広で同じパターン形状のマスクを形成した後、エッチングを行ってマスクにより覆われた部分を残してその他の部分の蒸着膜を除去することにより、下層パターン４１を覆う上層パターン４２を形成する。
以上の工程により、銅または銅合金からなる下層パターン４１と、この下層パターン４１を覆うように基板２１上に形成されるモリブデンまたはモリブデン合金からなる上層パターン４２との積層構造の配線部材が形成される。
このような本実施の形態の配線構造によれば、銅または銅合金からなる下層パターン４１と、この下層パターン４１上に形成される上層パターン４２が、エッチング加工時に同時に薬液に露出することがないため、異種金属間のエッチングレートの違いや異種金属間のガルバニック腐食などにより、上層パターン４２の幅が細く形成されることがなく、経時変化に伴って下層パターン４１の銅または銅合金が酸化したり、基板２１との密着性が悪くなるのを防いだりすることができる。
ここで、上記説明においては、ゲート配線を例に説明したが、その他の配線部分にも本開示技術を適用することにより同様な効果が得られる。また、上記実施の形態においては、銅または銅合金からなる下層パターンとモリブデンまたはモリブデン合金からなる上層パターンとの２層構造の例を説明したが、上層パターンと下層パターンとの間に、上層パターンとは異なる金属材料であって、モリブデンまたはモリブデン合金、もしくはその他の金属からなる中間パターンを形成した構成であってもよい。
さらに、薄膜トランジスタアレイ装置において、画素５を構成する薄膜トランジスタが２個の場合を示しているが、画素５内の薄膜トランジスタのばらつきを補償するために、３個以上の複数個の薄膜トランジスタにより構成する場合でも同様の構成を採用することが可能である。また、上記実施の形態においては、有機ＥＬ素子を駆動するための画素構成を示したが、これに限るものではない。液晶、無機ＥＬ等、ＴＦＴを使って構成される薄膜トランジスタアレイ装置全てに適用可能である。
以上のように本実施の形態によれば、銅または銅合金からなる下層パターン４１と、これを覆うように形成されかつ下層パターン４１を構成する導電材料と異種の金属材料からなる上層パターン４２との積層構造としたものであり、銅または銅合金からなる下層パターン４１と、この下層パターン４１上に形成される上層パターン４２が、エッチング加工時に同時に薬液に露出することがないため、異種金属間のエッチングレートの違いや異種金属間のガルバニック腐食などにより、上層パターン４２の幅が細く形成されることがなく、経時変化に伴って下層パターン４１の銅または銅合金が酸化したり、基板２１との密着性が悪くなったりするのを防ぐことができる。
以上のように本開示によれば、薄膜トランジスタアレイ装置及びそれを用いたＥＬ表示装置において、配線部分の低抵抗性及び信頼性を確保する上で有用である。
１ 薄膜トランジスタアレイ装置
２ 陽極
３ ＥＬ層
４ 陰極
５ 画素
６ 画素回路
７ ゲート配線
８ ソース配線
９ 電源配線
１０，１１ 薄膜トランジスタ
２１ 基板
２２ 第１の金属層
２３ ゲート絶縁膜
２４，２５ 半導体膜
２６ 第２の金属層
２７ パッシベーション膜
２８ 導電酸化物膜
２９ 第３の金属層
３０，３２，３３，３５ コンタクトホール
３１ 中継電極
３４，３４ａ，３４ｂ 層間絶縁膜
４１ 下層パターン
４２ 上層パターン
本開示は、多結晶シリコンや微結晶シリコンなどを活性層とする薄膜トランジスタアレイ装置及びそれを用いたＥＬ表示装置に関するものである。
薄膜トランジスタは、有機ＥＬディスプレイや液晶ディスプレイなどの表示装置の駆動基板に用いられ、現在、高性能化に向けた開発が盛んに行われている。特に、ディスプレイの大型化や高精細化に伴い、薄膜トランジスタの高い電流駆動能力が要求される中、活性層に結晶化した半導体薄膜（多結晶シリコン・微結晶シリコン）を用いたものが注目されている。
半導体薄膜の結晶化プロセスとしては、既に確立されている１０００℃以上の処理温度を採用した高温プロセス技術に代えて、６００℃以下の処理温度を採用した低温プロセスが開発されている。低温プロセスでは、耐熱性に優れた石英などの高価な基板を用いる必要がなく、製造コストの低減化を図ることができる。
低温プロセスの一環として、レーザビームを用いて加熱するレーザアニールが注目されている。これは、ガラスなどの低耐熱性絶縁基板上に成膜された非晶質シリコンや多結晶シリコンなどの非単結晶性の半導体薄膜に、レーザビームを照射して局部的に加熱溶融した後、その冷却過程において半導体薄膜を結晶化するものである。この結晶化した半導体薄膜を活性層（チャネル領域）として薄膜トランジスタを集積形成する。結晶化した半導体薄膜はキャリアの移動度が高くなるため、薄膜トランジスタを高性能化できる。
このような薄膜トランジスタの構造としては、ゲート電極が半導体層より下に配置されたボトムゲート型の構造が主流であり、特許文献１、２に示すような構造のものが知られている。
特許文献１には、トランジスタに接続された配線（電極）を基板上に形成し、この配線（電極）を覆う状態でスピンコート法によって感光性ポリイミドからなる平坦化絶縁膜（層間絶縁膜）を形成する。次いで、この平坦化絶縁膜（層間絶縁膜）に、リソグラフィー法によって接続孔（コンタクトホール）を形成する。その後、この接続孔（コンタクトホール）を介して配線（電極）に接続される有機ＥＬ素子を、平坦化絶縁膜（層間絶縁膜）上に形成されている。
また、特許文献２では、第２金属層（電極）上に積層された絶縁保護膜及び絶縁保護膜上に積層された絶縁平坦化膜（層間絶縁膜）は、第２金属層（電極）とアノード電極（下部電極）とを電気的に接続する接続コンタクトを上下方向に通す穴状のコンタクトホールを備え、コンタクトホールは、絶縁保護膜の内周面と絶縁平坦化膜（層間絶縁膜）の内周面とが段差なくつながって形成された下に凸の錐形状となっている。
特開２００１−２８４８６号公報 特開２００９−２２９９４１号公報
本開示のＥＬ表示装置は、一対の電極間に発光層を配置した発光部と、前記発光部の発光を制御する薄膜トランジスタアレイ装置とを備え、前記発光部と前記薄膜トランジスタアレイ装置との間に層間絶縁膜を配置するとともに、前記発光部の一方の電極が前記層間絶縁膜のコンタクトホールを介して前記薄膜トランジスタアレイ装置と電気的に接続されているＥＬ表示装置であって、前記薄膜トランジスタアレイ装置は配線部材を有し、前記配線部材は、銅または銅合金からなる下層パターンと、この下層パターンの上面及び端面を覆うように形成され、かつ前記下層パターンと異種の金属材料からなる上層パターンとを備えている。
この構成により、配線部分の低抵抗性及び信頼性を確保することができる。
本発明の一実施の形態による有機ＥＬ表示装置の斜視図である。 同表示装置のピクセルバンクの例を示す斜視図である。 画素回路の回路構成を示す電気回路図である。 画素の構成を示す正面図である。 図４の５−５線で切断した断面図である。 図４の６−６線で切断した断面図である。 本発明の一実施の形態におけるゲート配線の一例を示す断面図である。 本発明の一実施の形態における効果を説明するための断面図である。
以下、一実施の形態による薄膜トランジスタアレイ装置及びそれを用いたＥＬ表示装置について、図１〜図８の図面を用いて説明する。
図１はＥＬ表示装置の全体構成を示す斜視図、図２はＥＬ表示装置のピクセルバンクの例を示す斜視図、図３は画素回路の回路構成を示す図である。
図１〜図３に示すように、ＥＬ表示装置は、下層より、複数個の薄膜トランジスタを配置した薄膜トランジスタアレイ装置１と、下部電極である陽極２と、有機材料からなる発光層であるＥＬ層３及び透明な上部電極である陰極４からなる発光部との積層構造により構成され、発光部は薄膜トランジスタアレイ装置により発光制御される。
また、発光部は、一対の電極である陽極２と陰極４との間にＥＬ層３を配置した構成であり、陽極２とＥＬ層３の間には正孔輸送層が積層形成され、ＥＬ層３と透明な陰極４の間には電子輸送層が積層形成されている。薄膜トランジスタアレイ装置１には、複数の画素５がマトリックス状に配置されている。
各画素５は、それぞれに設けられた画素回路６によって駆動される。また、薄膜トランジスタアレイ装置１は、行状に配置される複数のゲート配線７と、ゲート配線７と交差するように列状に配置される複数の信号配線としてのソース配線８と、ソース配線８に平行に延びる複数の電源配線９（図１では省略）とを備える。
ゲート配線７は、画素回路６のそれぞれに含まれるスイッチング素子として動作する薄膜トランジスタ１０のゲート電極１０ｇを行毎に接続する。ソース配線８は、画素回路６のそれぞれに含まれるスイッチング素子として動作する薄膜トランジスタ１０のソース電極１０ｓを列毎に接続する。電源配線９は、画素回路６のそれぞれに含まれる駆動素子として動作する薄膜トランジスタ１１のドレイン電極１１ｄを列毎に接続する。
図２に示すように、ＥＬ表示装置の各画素５は、３色（赤色、緑色、青色）のサブ画素５Ｒ、５Ｇ、５Ｂによって構成され、これらのサブ画素５Ｒ、５Ｇ、５Ｂは、表示面上に複数個マトリクス状に配列されるように形成されている（以下、サブ画素列と表記する）。各サブ画素５Ｒ、５Ｇ、５Ｂは、バンク５ａによって互いに分離されている。バンク５ａは、ゲート配線７に平行に延びる突条と、ソース配線８に平行に延びる突条とが互いに交差するように形成されている。そして、この突条で囲まれる部分（すなわち、バンク５ａの開口部）にサブ画素５Ｒ、５Ｇ、５Ｂが形成されている。
陽極２は、薄膜トランジスタアレイ装置１上の層間絶縁膜上でかつバンク５ａの開口部内に、サブ画素５Ｒ、５Ｇ、５Ｂ毎に形成されている。同様に、ＥＬ層３は、陽極２上でかつバンク５ａの開口部内に、サブ画素５Ｒ、５Ｇ、５Ｂ毎に形成されている。透明な陰極４は、複数のＥＬ層３及びバンク５ａ上で、かつ全てのサブ画素５Ｒ、５Ｇ、５Ｂを覆うように、連続的に形成されている。
さらに、薄膜トランジスタアレイ装置１には、各サブ画素５Ｒ、５Ｇ、５Ｂ毎に画素回路６が形成されている。そして、各サブ画素５Ｒ、５Ｇ、５Ｂと、対応する画素回路６とは、後述するコンタクトホール及び中継電極によって電気的に接続されている。なお、サブ画素５Ｒ、５Ｇ、５Ｂは、ＥＬ層３の発光色が異なることを除いて同一の構成である。そこで、以降の説明では、サブ画素５Ｒ、５Ｇ、５Ｂを区別することなく、全て画素５と表記する。
図３に示すように、画素回路６は、スイッチ素子として動作する薄膜トランジスタ１０と、駆動素子として動作する薄膜トランジスタ１１と、対応する画素に表示するデータを記憶するキャパシタ１２とで構成される。
薄膜トランジスタ１０は、ゲート配線７に接続されるゲート電極１０ｇと、ソース配線８に接続されるソース電極１０ｓと、キャパシタ１２及び薄膜トランジスタ１１のゲート電極１１ｇに接続されるドレイン電極１０ｄと、半導体膜（図示せず）とで構成される。この薄膜トランジスタ１０は、接続されたゲート配線７及びソース配線８に電圧が印加されると、当該ソース配線８に印加された電圧値を表示データとしてキャパシタ１２に保存する。
薄膜トランジスタ１１は、薄膜トランジスタ１０のドレイン電極１０ｄに接続されるゲート電極１１ｇと、電源配線９及びキャパシタ１２に接続されるドレイン電極１１ｄと、陽極２に接続されるソース電極１１ｓと、半導体膜（図示せず）とで構成される。この薄膜トランジスタ１１は、キャパシタ１２が保持している電圧値に対応する電流を電源配線９からソース電極１１ｓを通じて陽極２に供給する。すなわち、上記構成のＥＬ表示装置は、ゲート配線７とソース配線８との交点に位置する画素５毎に表示制御を行うアクティブマトリックス方式を採用している。
次に、図４〜図６を参照して、薄膜トランジスタアレイ装置を構成する画素の構造を説明する。なお、図４は画素の構成を示す正面図である。図５は図４の５−５線で切断した断面図である。図６は図４の６−６線で切断した断面図である。
図４〜図６に示すように、画素５は、基板２１、導電層である第１の金属層２２、ゲート絶縁膜２３、半導体膜２４、２５、導電層である第２の金属層２６、パッシベーション膜２７、ＩＴＯなどで構成した導電酸化物膜２８、及び導電層である第３の金属層２９の積層構造体により構成される。
基板２１上に積層される第１の金属層２２には、薄膜トランジスタ１０のゲート電極１０ｇと、薄膜トランジスタ１１のゲート電極１１ｇとが形成される。また、基板２１及び第１の金属層２２上には、ゲート電極１０ｇ、１１ｇを覆うように、ゲート絶縁膜２３が形成されている。
半導体膜２４は、ゲート絶縁膜２３上（ゲート絶縁膜２３と第２の金属層２６との間）で、かつゲート電極１０ｇと重なり合う領域内に配置される。同様に、半導体膜２５は、ゲート絶縁膜２３上（ゲート絶縁膜２３と第２の金属層２６との間）で、かつゲート電極１１ｇと重なり合う領域内に配置される。
ゲート絶縁膜２３及び半導体膜２４、２５上に積層される第２の金属層２６には、ソース配線８と、電源配線９と、薄膜トランジスタ１０のソース電極１０ｓ及びドレイン電極１０ｄと、薄膜トランジスタ１１のドレイン電極１１ｄ及びソース電極１１ｓとが形成されている。ソース電極１０ｓ及びドレイン電極１０ｄは、互いに対向する位置で、かつそれぞれが半導体膜２４の一部に重なり合うように形成される。また、ソース電極１０ｓは、同層に形成されているソース配線８から延長されるように形成されている。同様に、ドレイン電極１１ｄ及びソース電極１１ｓは、互いに対向する位置で、かつそれぞれが半導体膜２５の一部に重なり合うように形成される。また、ドレイン電極１１ｄは、同層に形成されている電源配線９から延長されるように形成されている。
このように薄膜トランジスタ１０、１１は、ゲート電極１０ｇ、１１ｇがソース電極１０ｓ、１１ｓ及びドレイン電極１０ｄ、１１ｄより下層に形成されるボトムゲート型のトランジスタ構造である。
また、ゲート絶縁膜２３には、ドレイン電極１０ｄ及びゲート電極１１ｇに重なり合う位置に、厚み方向に貫通するコンタクトホール３０が形成されている。そして、ドレイン電極１０ｄは、コンタクトホール３０を介して、第１の金属層２２に形成されたゲート電極１１ｇと電気的に接続されている。
さらに、ゲート絶縁膜２３及び第２の金属層２６上には、ソース電極１０ｓ、１１ｓ、及びドレイン電極１０ｄ、１１ｄを覆うように、パッシベーション膜２７が形成されている。このパッシベーション膜２７は、層間絶縁膜３４と薄膜トランジスタ１０、１１との間に介在するように形成されている。
パッシベーション膜２７上には、導電酸化物膜２８が積層されている。さらに、導電酸化物膜２８上には、第３の金属層２９が積層されている。導電酸化物膜２８上に積層される第３の金属層２９には、ゲート配線７及び中継電極３１が形成される。導電酸化物膜２８は、ゲート配線７及び中継電極３１に重なり合う位置に選択的に形成されており、ゲート配線７に重なり合う部分と中継電極３１に重なり合う部分とは、電気的に非接続の状態となっている。
また、ゲート絶縁膜２３及びパッシベーション膜２７には、ゲート配線７及びゲート電極１０ｇに重なり合う位置に、厚み方向に貫通するコンタクトホール３２が形成されている。そして、ゲート配線７は、コンタクトホール３２を介して、第１の金属層２２に形成されたゲート電極１０ｇと電気的に接続されている。なお、ゲート配線７とゲート電極１０ｇとは、直接接触しておらず、両者の間には導電酸化物膜２８が介在している。
同様に、パッシベーション膜２７には、薄膜トランジスタ１１のソース電極１１ｓ及び中継電極３１に重なり合う位置に、厚み方向に貫通するコンタクトホール３３が形成されている。そして、中継電極３１は、コンタクトホール３３を介して、第２の金属層２６に形成されたソース電極１１ｓと電気的に接続されている。なお、ソース電極１１ｓと中継電極３１とは、直接接触しておらず、両者の間には導電酸化物膜２８が介在している。
さらに、パッシベーション膜２７及び第３の金属層２９上には、ゲート配線７及び中継電極３１を覆うように、層間絶縁膜３４が形成されている。前記層間絶縁膜３４は、積層構造であり、平坦化膜として機能させる層間絶縁膜３４ａと、パッシベーション膜として機能させる層間絶縁膜３４ｂとから構成される。層間絶縁膜３４ａは、有機膜やハイブリッド膜で形成し、陽極２に接する側（上層）に配置される。層間絶縁膜３４ｂは、無機膜で形成し、ゲート配線７及び中継電極３１に接する側（下層）に配置されている。
層間絶縁膜３４上には、隣接する画素５との境界部分にバンク５ａが形成されている。そして、バンク５ａの開口部には、画素５単位で形成される陽極２と、色（サブ画素列）単位またはサブ画素単位で形成されるＥＬ層３とが形成される。さらに、ＥＬ層３及びバンク５ａ上には、透明な陰極４が形成される。
さらに、図６に示すように、陽極２及び中継電極３１に重なり合う位置に、層間絶縁膜３４を厚み方向に貫通するコンタクトホール３５が形成されている。そして、陽極２は、コンタクトホール３５を介して、第３の金属層２９に形成された中継電極３１に電気的に接続される。中継電極３１は、コンタクトホール３３に充填される中央領域３１ａと、コンタクトホール３３の上部周縁に延在する平坦領域３１ｂとを有している。そして陽極２は、中継電極３１の平坦領域３１ｂにおいて電気的に接続されている。
ここで、本実施の形態において、ゲート配線７やソース配線８などの配線部材は、銅または銅合金からなる下層パターンと、これを覆うように形成されかつ下層パターンを構成する導電材料と異種の金属材料からなる上層パターンとの積層構造としたものである。
図７は一実施の形態におけるゲート配線の一例を示す断面図であり、配線の引き回し方向に対して直交する方向に切断した断面図である。図７に示すように、一実施の形態においては、ゲート配線７は、基板２１上に所定のパターンで形成した銅または銅合金からなる下層パターン４１と、この下層パターン４１の上面及び端面を覆うように基板２１上に形成した上層パターン４２とにより構成されている。上層パターン４２としては、モリブデン、またはモリブデンと、タングステン、ネオジム及びニオブの中から選ばれた少なくとも１つの金属との合金（以下、モリブデン合金という）が用いられる。
近年、表示装置の大型化に伴い、配線抵抗を下げる目的として銅または銅合金により配線部材を形成することが行われている。この場合、銅または銅合金により配線部材を形成する場合、銅または銅合金が酸化しやすいことから、銅または銅合金により配線部材の上層に、モリブデンやモリブデン合金からなる層を形成した後、フォトエッチングにより所定の配線パターンに加工することが行われている。
ところが、このような方法で配線部材を形成した場合、モリブデンやモリブデン合金からなる上層が異常にエッチングされ、下層パターンより上層パターンの幅が細くなってしまい、経時変化に伴って下層の銅または銅合金が酸化したり、基板との密着性が悪くなるという課題が発生することが判明した。図８は、モリブデンやモリブデン合金からなる上層が異常にエッチングされ、下層パターンより上層パターンの幅が細くなってしまった様子を示す断面図である。図８において、４３は異常にエッチングされた上層パターンである。
そこで、本実施の形態においては、ゲート配線７は、基板２１上に所定のパターンで形成した銅または銅合金からなる下層パターン４１と、この下層パターン４１の上面及び端面を覆うように基板２１上に形成した上層パターン４２とにより構成されている。さらに上層パターン４２は、下層パターン４１を構成する銅または銅合金とは異なる金属のモリブデンまたはモリブデン合金により構成したものである。
本実施の形態における製造工程は、まず基板２１上に、銅または銅合金による蒸着膜を数十Åから数千Åの膜厚で形成し、その蒸着膜上に所定のパターンのマスクを形成した後、エッチングを行ってマスクにより覆われた部分を残してその他の部分の蒸着膜を除去することにより、銅または銅合金からなる下層パターン４１を形成する。その後、マスクを除去した後、下層パターン４１の上面及び端面を覆うようにモリブデンまたはモリブデン合金の蒸着膜を数十Åから数千Åの膜厚で形成し、その蒸着膜上に前記マスクより幅広で同じパターン形状のマスクを形成した後、エッチングを行ってマスクにより覆われた部分を残してその他の部分の蒸着膜を除去することにより、下層パターン４１を覆う上層パターン４２を形成する。
以上の工程により、銅または銅合金からなる下層パターン４１と、この下層パターン４１を覆うように基板２１上に形成されるモリブデンまたはモリブデン合金からなる上層パターン４２との積層構造の配線部材が形成される。
このような本実施の形態の配線構造によれば、銅または銅合金からなる下層パターン４１と、この下層パターン４１上に形成される上層パターン４２が、エッチング加工時に同時に薬液に露出することがないため、異種金属間のエッチングレートの違いや異種金属間のガルバニック腐食などにより、上層パターン４２の幅が細く形成されることがなく、経時変化に伴って下層パターン４１の銅または銅合金が酸化したり、基板２１との密着性が悪くなるのを防いだりすることができる。
ここで、上記説明においては、ゲート配線を例に説明したが、その他の配線部分にも本開示技術を適用することにより同様な効果が得られる。また、上記実施の形態においては、銅または銅合金からなる下層パターンとモリブデンまたはモリブデン合金からなる上層パターンとの２層構造の例を説明したが、上層パターンと下層パターンとの間に、上層パターンとは異なる金属材料であって、モリブデンまたはモリブデン合金、もしくはその他の金属からなる中間パターンを形成した構成であってもよい。
さらに、薄膜トランジスタアレイ装置において、画素５を構成する薄膜トランジスタが２個の場合を示しているが、画素５内の薄膜トランジスタのばらつきを補償するために、３個以上の複数個の薄膜トランジスタにより構成する場合でも同様の構成を採用することが可能である。また、上記実施の形態においては、有機ＥＬ素子を駆動するための画素構成を示したが、これに限るものではない。液晶、無機ＥＬ等、ＴＦＴを使って構成される薄膜トランジスタアレイ装置全てに適用可能である。
以上のように本実施の形態によれば、銅または銅合金からなる下層パターン４１と、これを覆うように形成されかつ下層パターン４１を構成する導電材料と異種の金属材料からなる上層パターン４２との積層構造としたものであり、銅または銅合金からなる下層パターン４１と、この下層パターン４１上に形成される上層パターン４２が、エッチング加工時に同時に薬液に露出することがないため、異種金属間のエッチングレートの違いや異種金属間のガルバニック腐食などにより、上層パターン４２の幅が細く形成されることがなく、経時変化に伴って下層パターン４１の銅または銅合金が酸化したり、基板２１との密着性が悪くなったりするのを防ぐことができる。
以上のように本開示によれば、薄膜トランジスタアレイ装置及びそれを用いたＥＬ表示装置において、配線部分の低抵抗性及び信頼性を確保する上で有用である。
１ 薄膜トランジスタアレイ装置
２ 陽極
３ ＥＬ層
４ 陰極
５ 画素
６ 画素回路
７ ゲート配線
８ ソース配線
９ 電源配線
１０，１１ 薄膜トランジスタ
２１ 基板
２２ 第１の金属層
２３ ゲート絶縁膜
２４，２５ 半導体膜
２６ 第２の金属層
２７ パッシベーション膜
２８ 導電酸化物膜
２９ 第３の金属層
３０，３２，３３，３５ コンタクトホール
３１ 中継電極
３４，３４ａ，３４ｂ 層間絶縁膜
４１ 下層パターン
４２ 上層パターン

Claims (4)

  1. 一対の電極間に発光層を配置した発光部と、前記発光部の発光を制御する薄膜トランジスタアレイ装置とを備え、前記発光部と前記薄膜トランジスタアレイ装置との間に層間絶縁膜を配置するとともに、前記発光部の一方の電極が前記層間絶縁膜のコンタクトホールを介して前記薄膜トランジスタアレイ装置と電気的に接続されているＥＬ表示装置であって、前記薄膜トランジスタアレイ装置は、銅または銅合金からなる配線部材を有し、前記配線部材は、銅または銅合金からなる下層パターンと、この下層パターンの上面及び端面を覆うように形成されかつ前記下層パターンと異種の金属材料からなる上層パターンとを備えたＥＬ表示装置。
  2. 前記上層パターンは、モリブデンまたはモリブデン合金により形成した請求項１に記載のＥＬ表示装置。
  3. 発光部との間に層間絶縁膜を配置するとともに、前記発光部の一方の電極が前記層間絶縁膜のコンタクトホールを介して電気的に接続される電流供給用の電極を有する薄膜トランジスタアレイ装置であって、銅または銅合金からなる配線部材を有し、前記配線部材は、銅または銅合金からなる下層パターンと、この下層パターンの上面及び端面を覆うように形成されかつ前記下層パターンと異種の金属材料からなる上層パターンとを備えた薄膜トランジスタアレイ装置。
  4. 前記上層パターンは、モリブデンまたはモリブデン合金により形成した請求項３に記載の薄膜トランジスタアレイ装置。
JP2013555007A 2012-01-26 2012-11-22 薄膜トランジスタアレイ装置及びそれを用いたｅｌ表示装置 Pending JPWO2013111225A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013555007A JPWO2013111225A1 (ja) 2012-01-26 2012-11-22 薄膜トランジスタアレイ装置及びそれを用いたｅｌ表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012013724 2012-01-26
JP2012013724 2012-01-26
JP2013555007A JPWO2013111225A1 (ja) 2012-01-26 2012-11-22 薄膜トランジスタアレイ装置及びそれを用いたｅｌ表示装置

Publications (1)

Publication Number Publication Date
JPWO2013111225A1 true JPWO2013111225A1 (ja) 2015-05-11

Family

ID=48873004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013555007A Pending JPWO2013111225A1 (ja) 2012-01-26 2012-11-22 薄膜トランジスタアレイ装置及びそれを用いたｅｌ表示装置

Country Status (5)

Country Link
US (1) US20140021496A1 (ja)
JP (1) JPWO2013111225A1 (ja)
KR (1) KR101544663B1 (ja)
CN (1) CN103503054A (ja)
WO (1) WO2013111225A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016017516A1 (ja) * 2014-07-30 2016-02-04 シャープ株式会社 表示装置およびその製造方法
US20170139296A1 (en) * 2014-07-30 2017-05-18 Sharp Kabushiki Kaisha Display device and method for manufacturing same
JP6633330B2 (ja) * 2014-09-26 2020-01-22 株式会社半導体エネルギー研究所 半導体装置
US10275837B2 (en) * 2015-10-30 2019-04-30 Microsoft Technology Licensing, Llc Recommending a social structure
US20230037057A1 (en) * 2021-07-30 2023-02-02 Sharp Display Technology Corporation Uv-patterned conductive polymer electrode for qled

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04106930A (ja) * 1990-08-27 1992-04-08 Hitachi Ltd 銅配線の形成方法
JP2002353222A (ja) * 2001-05-29 2002-12-06 Sharp Corp 金属配線、それを備えた薄膜トランジスタおよび表示装置
JP2005217087A (ja) * 2004-01-29 2005-08-11 Chi Mei Electronics Corp 銅拡散を防止可能なアレイ基板及びその製造方法
JP2011100995A (ja) * 2009-10-09 2011-05-19 Semiconductor Energy Lab Co Ltd 半導体装置
WO2011138818A1 (ja) * 2010-05-07 2011-11-10 パナソニック株式会社 薄膜トランジスタ装置、薄膜トランジスタアレイ装置、有機ｅｌ表示装置、及び薄膜トランジスタ装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW556357B (en) * 1999-06-28 2003-10-01 Semiconductor Energy Lab Method of manufacturing an electro-optical device
WO2003060601A1 (en) * 2002-01-15 2003-07-24 Samsung Electronics Co., Ltd. A wire for a display device, a method for manufacturing the same, a thin film transistor array panel including the wire, and a method for manufacturing the same
US6727645B2 (en) * 2002-05-24 2004-04-27 International Business Machines Corporation Organic LED device
JP4496518B2 (ja) * 2002-08-19 2010-07-07 日立金属株式会社 薄膜配線
JP2011154380A (ja) * 2003-03-20 2011-08-11 Toshiba Mobile Display Co Ltd 表示装置の形成方法
KR100938885B1 (ko) * 2003-06-30 2010-01-27 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
JP2008536295A (ja) * 2005-03-11 2008-09-04 エルジー・ケム・リミテッド 銀被覆電極を有するｌｃｄ装置
CN100464396C (zh) * 2005-10-31 2009-02-25 中华映管股份有限公司 薄膜晶体管的制作方法
US7566899B2 (en) * 2005-12-21 2009-07-28 Palo Alto Research Center Incorporated Organic thin-film transistor backplane with multi-layer contact structures and data lines
KR101308200B1 (ko) * 2008-05-06 2013-09-13 엘지디스플레이 주식회사 플렉서블 유기발광 표시장치 및 그 제조 방법
EP2256795B1 (en) * 2009-05-29 2014-11-19 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for oxide semiconductor device
KR101108176B1 (ko) * 2010-07-07 2012-01-31 삼성모바일디스플레이주식회사 더블 게이트형 박막 트랜지스터 및 이를 구비한 유기 발광 표시 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04106930A (ja) * 1990-08-27 1992-04-08 Hitachi Ltd 銅配線の形成方法
JP2002353222A (ja) * 2001-05-29 2002-12-06 Sharp Corp 金属配線、それを備えた薄膜トランジスタおよび表示装置
JP2005217087A (ja) * 2004-01-29 2005-08-11 Chi Mei Electronics Corp 銅拡散を防止可能なアレイ基板及びその製造方法
JP2011100995A (ja) * 2009-10-09 2011-05-19 Semiconductor Energy Lab Co Ltd 半導体装置
WO2011138818A1 (ja) * 2010-05-07 2011-11-10 パナソニック株式会社 薄膜トランジスタ装置、薄膜トランジスタアレイ装置、有機ｅｌ表示装置、及び薄膜トランジスタ装置の製造方法

Also Published As

Publication number Publication date
CN103503054A (zh) 2014-01-08
KR20130141694A (ko) 2013-12-26
WO2013111225A1 (ja) 2013-08-01
KR101544663B1 (ko) 2015-08-17
US20140021496A1 (en) 2014-01-23

Similar Documents

Publication Publication Date Title
EP2278618B1 (en) Organic light emitting display device and fabricating method thereof
KR101348537B1 (ko) Ｅｌ 표시 패널, ｅｌ 표시 장치 및 ｅｌ 표시 패널의 제조 방법
EP4221485A1 (en) Organic light emitting display device and manufacturing method thereof
KR101671038B1 (ko) 박막 트랜지스터 어레이 장치, 박막 트랜지스터 어레이 장치의 제조 방법
JP5595392B2 (ja) Ｅｌ表示パネル、ｅｌ表示装置及びｅｌ表示パネルの製造方法
JP5576862B2 (ja) 薄膜トランジスタアレイ装置、薄膜トランジスタアレイ装置の製造方法
JP5724105B2 (ja) 薄膜トランジスタアレイ装置、ｅｌ表示パネル、ｅｌ表示装置、薄膜トランジスタアレイ装置の製造方法、ｅｌ表示パネルの製造方法
KR20170078969A (ko) 유기전계발광표시 장치 및 이의 제조방법
WO2013111225A1 (ja) 薄膜トランジスタアレイ装置及びそれを用いたｅｌ表示装置
WO2012042566A1 (ja) 表示装置用薄膜半導体装置、表示装置用薄膜半導体装置の製造方法、ｅｌ表示パネル及びｅｌ表示装置
KR100699995B1 (ko) 유기 전계 발광 소자 및 그 제조 방법
JP5778786B2 (ja) 薄膜トランジスタアレイ装置及びそれを用いたｅｌ表示装置
US20130334526A1 (en) Thin film transistor
JP5502996B2 (ja) 薄膜半導体装置、表示装置及び薄膜半導体装置の製造方法
US20140252349A1 (en) Thin film transistor
KR20130031099A (ko) 유기발광 다이오드 표시장치 및 그의 제조방법
WO2011138818A1 (ja) 薄膜トランジスタ装置、薄膜トランジスタアレイ装置、有機ｅｌ表示装置、及び薄膜トランジスタ装置の製造方法
KR102455579B1 (ko) 유기전계 발광표시장치 및 그 제조방법
US20140014956A1 (en) Thin film transistor
KR20130045270A (ko) 표시 장치, 표시 장치에 이용되는 박막 트랜지스터, 및 박막 트랜지스터의 제조 방법

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150526