JP2007250052A5 - - Google Patents

Claims (12)

1. クロック端子および出力端子と、
   前記クロック端子に入力されるクロック信号を前記出力端子に供給する第１トランジスタと、
   それぞれが前記出力端子を放電する第２および第３トランジスタとを備えるシフトレジスタ回路であって、
   前記第１、第２および第３トランジスタの制御電極が接続するノードをそれぞれ第１、第２および第３ノードとし、
   所定の第１制御信号が入力される第１制御端子と前記第２ノードとの間に接続する第４トランジスタと、
   所定の第２制御信号が入力される第２制御端子と前記第３ノードとの間に接続する第５トランジスタと、
   前記第１および第２制御信号に基づいて、前記第２および第３トランジスタを交互に駆動する駆動回路をさらに備え、
   前記第４および第５トランジスタは、
   その片方の主電極がたすき掛けに互いの制御電極に接続されている
   ことを特徴とするシフトレジスタ回路。
2. 請求項１記載のシフトレジスタ回路であって、
   前記駆動回路は、
   前記第１ノードを入力端とし、前記第２ノードを出力端とする第１インバータと、
   前記第１ノードを入力端とし、前記第３ノードを出力端とする第２インバータとを含み、
   前記第１および第２インバータは、
   前記第１および第２制御信号に基づいて交互に活性化する
   ことを特徴とするシフトレジスタ回路。
3. 請求項２記載のシフトレジスタ回路であって、
   前記第１インバータは、
   前記第２ノードと前記第１制御端子との間に接続し、ダイオード接続した第６トランジスタと、
   前記第２ノードと第１電源端子との間に接続し、前記第１ノードに接続した制御電極を有する第７トランジスタとを含み、
   前記第２インバータは、
   前記第３ノードと前記第２制御端子との間に接続し、ダイオード接続した第８トランジスタと、
   前記第３ノードと前記第１電源端子との間に接続し、前記第１ノードに接続した制御電極を有する第９トランジスタとを含む
   ことを特徴とするシフトレジスタ回路。
4. 請求項２記載のシフトレジスタ回路であって、
   前記第１インバータは、
   前記第２ノードと第２電源端子との間に接続し、前記第１制御信号が入力される制御電極を有する第６トランジスタと、
   前記第２ノードと第１電源端子との間に接続し、前記第１ノードに接続した制御電極を有する第７トランジスタとを含み、
   前記第２インバータは、
   前記第３ノードと前記第２電源端子との間に接続し、前記第２制御信号が入力される制御電極を有する第８トランジスタと、
   前記第３ノードと前記第１電源端子との間に接続し、前記第１ノードに接続した制御電極を有する第９トランジスタとを含む
   ことを特徴とするシフトレジスタ回路。
5. 請求項１記載のシフトレジスタ回路であって、
   前記駆動回路は、
   前記第１ノードを入力端とするインバータと、
   前記第１および第２制御信号に基づいて、前記インバータの出力端を前記第２および第３ノードへ交互に電気的に接続させる切替回路とを備える
   ことを特徴とするシフトレジスタ回路。
6. 請求項５記載のシフトレジスタ回路であって、
   前記切替回路は、
   前記インバータの出力端と前記第２ノードとの間に接続し、前記第１制御信号が入力される制御電極を有する第６トランジスタと、
   前記インバータの出力端と前記第３ノードとの間に接続し、前記第２制御信号が入力される制御電極を有する第７トランジスタとを含む
   ことを特徴とするシフトレジスタ回路。
7. クロック端子および出力端子と、
   前記クロック端子に入力されるクロック信号を前記出力端子に供給する第１トランジスタと、
   それぞれが前記出力端子を放電する第２および第３トランジスタとを備えるシフトレジスタ回路であって、
   前記第１、第２および第３トランジスタの制御電極が接続するノードをそれぞれ第１、第２および第３ノードとし、
   所定の第１および第２制御信号に基づいて、前記第２および第３トランジスタを交互に駆動する駆動回路と、
   前記駆動回路が前記第２トランジスタを駆動している間、前記第３トランジスタをオフに固定する手段と、
   前記駆動回路が前記第３トランジスタを駆動している間、前記第２トランジスタをオフに固定する手段とを備え、
   前記駆動回路は、
   前記第２および第３トランジスタを駆動するための一の信号を生成する手段と、
   前記第２および第３トランジスタを駆動するための一の信号を前記第２および第３ノードへ交互に供給する切替回路を備える
   ことを特徴とするシフトレジスタ回路。
8. 請求項７記載のシフトレジスタ回路であって、
   前記駆動回路は、
   前記第２および第３トランジスタを駆動するための一の信号を生成する手段は、前記第１ノードを入力端とするインバータであり、
   前記切替回路は、前記第１および第２制御信号に基づいて、前記インバータの出力端を前記第２および第３ノードへ交互に電気的に接続させる
   ことを特徴とするシフトレジスタ回路。
9. 請求項７または請求項８記載のシフトレジスタ回路であって、
   前記第２トランジスタをオフに固定する手段は、
   前記第１制御信号が入力される第１制御端子と前記第２ノードとの間に接続する第４トランジスタであり、
   前記第３トランジスタをオフに固定する手段は、
   前記第２制御信号が入力される第２制御端子と前記第３ノードとの間に接続する第５トランジスタであり、
   前記第４および第５トランジスタは、
   その片方の主電極がたすき掛けに互いの制御電極に接続されている
   ことを特徴とするシフトレジスタ回路。
10. 請求項１から請求項９のいずれか記載のシフトレジスタ回路が複数個縦続接続して成るシフトレジスタ回路。
11. 請求項１０記載のシフトレジスタ回路をゲート線駆動回路として備える画像表示装置であって、
    前記第１および第２制御信号が、
    表示画像のフレーム間のブランキング期間にレベルが切り替わるよう制御されている
    ことを特徴とする画像表示装置。
12. 請求項１１記載の画像表示装置であって、
    前記第１および第２制御信号が、
    表示画像の１フレーム毎にレベルが切り替わるよう制御されている
    ことを特徴とする画像表示装置。