JP2007189825A - インバータ装置 - Google Patents

Abstract

【課題】デッドタイム期間においても相電流の検出を可能とすることで、サンプリング期間を長くして精度の高いモータ制御を行う。
【解決手段】上下一対のアームにスイッチング素子と当該素子に並列接続されたダイオードとを有し、下アームにモータの相電流を検出するための抵抗が接続されたインバータ回路において、上アームのスイッチング素子Ｑ１と下アームのスイッチング素子Ｑ２が共にＯＦＦとなっているデッドタイム期間に、ダイオードＤ２を通して流れる相電流Ｉによって相電流検出抵抗Ｒｕに生じる電圧をサンプリングするようにした。
【選択図】図６

Description

本発明は、例えば車両の電動パワーステアリング装置に用いられるブラシレスモータを駆動するためのインバータ装置に関し、特に、モータに流れる相電流を検出する技術に関する。

車両の電動パワーステアリング装置においては、ハンドルの操舵トルクに応じた操舵補助力をステアリング機構に与えるために、３相ブラシレスモータなどのモータが設けられる。ハンドルに加えられる操舵トルクはトルクセンサで検出され、この検出値に応じてモータに流すべき電流の目標値が算出され、この目標値とモータに実際に流れる電流の値との偏差に基づいて、モータ駆動部へ与えるフィードバック制御のための指令値が算出される。モータ駆動回路は、指令値に応じたデューティ比を持つＰＷＭ（Pulse Width Modulation）信号を生成するＰＷＭ回路と、このＰＷＭ回路から出力されるＰＷＭ信号のデューティ比に応じてＯＮ／ＯＦＦする上下一対のスイッチング素子が各相ごとに設けられたインバータ回路とを備える。インバータ回路は、スイッチング素子のＯＮ／ＯＦＦ動作に基づき、上記デューティ比に応じた各相の電圧を出力し、この電圧によりモータを駆動する。モータの各相の電流は、スイッチング素子と直列接続された相電流検出抵抗の両端の電圧を測定することにより検出され、この検出値がモータに実際に流れる電流の値となる。このようなＰＷＭ方式のモータ駆動装置における相電流の検出に関しては、例えば後掲の特許文献１〜４に記載されている。

特許文献１には、３相ブラシレスモータと、このモータを駆動するインバータ回路と、このインバータ回路をＰＷＭ制御するＰＷＭ回路と、モータに流れる相電流を検出するための抵抗とを備えたモータ駆動装置において、各相の相電流検出抵抗における電圧を、ＰＷＭ回路からのＰＷＭ信号をサンプリング信号としてサンプルホールドし、このサンプルホールドした信号を相電流検出信号して出力するサンプルホールド回路を設けた構成が記載されている。

特許文献２には、特許文献１の構成に加えて、タイミング信号を発生する回路を設け、この回路からのタイミング信号に基づき、インバータ回路のスイッチング素子がＯＮしたタイミングから遅れて相電流検出抵抗の電圧に対するサンプリングを開始し、インバータ回路のスイッチング素子がＯＦＦするタイミングより前に相電流検出抵抗の電圧に対するサンプリングを終了することが記載されている。

特許文献３および特許文献４には、インバータ回路のいずれかの相において、下側のスイッチング素子に与えられるＰＷＭ信号のデューティ比が所定値未満となって、相電流検出抵抗の電圧が検出できなくなった場合に、３相の各電流の総和がゼロであることを利用して、当該相の相電流を他の２相の相電流から算出することが記載されている。

ところで、ＰＷＭ信号により制御されるインバータ回路は、各相に対応して上下一対のアームを備えており、各アームにそれぞれスイッチング素子が設けられているが、上アームのスイッチング素子と下アームのスイッチング素子のＯＮ／ＯＦＦ状態が切り替わる過程で両素子が同時にＯＮとなる瞬間があると、上下アームが短絡状態となって各スイッチング素子に大電流が流れ、素子が破壊するおそれがある。このため、上下アームにおける一方のスイッチング素子がＯＦＦとなった後に他方のスイッチング素子がＯＮするように、両スイッチング素子のＯＮ／ＯＦＦタイミングにデッドタイムと呼ばれる時間差を設けることにより、スイッチング素子を保護するようにしている。デッドタイムに関しては、例えば後掲の特許文献５、６に記載されている。

特許第３２４５７２７号公報 特許第３２４０５３５号公報 特開２００５−１５７４号公報 特開２００３−１６４１５９号公報 特開２００３−３２４９２８号公報 特開平１１−１８３５３１号公報

上述したように、インバータ回路の上下アームに備わる各スイッチング素子は、ＰＷＭ信号によりＯＮ／ＯＦＦ動作を行い、スイッチング素子がＯＮしている期間とＯＦＦしている期間は、ＰＷＭ信号のデューティ比により決まる。この場合、下アームのスイッチング素子がＯＮしている間は、当該素子を通して相電流検出抵抗に電流が流れるが、下アームのスイッチング素子がＯＦＦしている間は、当該素子を通して相電流検出抵抗に電流は流れない。このことから、従来の装置では、下アームのスイッチング素子がＯＮしている間だけ、相電流検出抵抗の電圧に基づく相電流の検出を行い、下アームのスイッチング素子がＯＮしていないデッドタイムの期間においては、相電流の検出を行っていなかった。

しかしながら、一般にインバータ回路の各スイッチング素子には、上記特許文献６などに示されるように環流用のダイオードが並列接続されており、下アームのスイッチング素子がＯＦＦ状態にあるデッドタイム期間においても、このダイオードを通して相電流検出抵抗に電流が流れる。本発明は、この点に着目し、デッドタイム期間においても相電流の検出を可能とすることで、サンプリング期間を長くして精度の高いモータ制御を行うことができるインバータ装置を提供することを課題とする。

本発明に係るインバータ装置は、インバータ回路と、ＰＷＭ回路と、サンプルホールド回路とを備えている。インバータ回路は、複数の相のぞれぞれに対応して設けられた上下一対のアームを備え、各アームは、スイッチング素子と当該素子に並列接続されたダイオードとを有している。各相の下アームには、モータの相電流を検出するための相電流検出抵抗がスイッチング素子と直列に設けられ、各相の上下アームの接続点からモータ駆動用の電圧が取り出される。ＰＷＭ回路は、インバータ回路の各スイッチング素子に対して、所定のデューティ比を持ったＰＷＭ信号を与える。サンプルホールド回路は、ＰＷＭ回路からのＰＷＭ信号により下アームのスイッチング素子がＯＮしたときに、当該スイッチング素子を通して流れる電流によって相電流検出抵抗に生じる電圧をサンプリングし、当該サンプリングされた電圧をサンプルホールドする。また、サンプルホールド回路は、ある相の上アームと下アームの各スイッチング素子が共にＯＦＦとなっているデッドタイム期間において、下アームのスイッチング素子に並列接続されたダイオードを通して流れる電流によって相電流検出抵抗に生じる電圧をサンプリングし、当該サンプリングされた電圧をサンプルホールドする。

具体例として、サンプルホールド回路は、ＰＷＭ回路から上アームのスイッチング素子に与えられるＰＷＭ信号のデューティ比が５０％以上で、下アームのスイッチング素子に与えられるＰＷＭ信号のデューティ比が５０％未満の場合に、デッドタイム期間における上記サンプリングを行う。

本発明では、下アームのスイッチング素子がＯＦＦであるデッドタイム期間においても、当該スイッチング素子と並列接続されたダイオードを通して流れる電流によって相電流検出抵抗に発生する電圧をサンプリングし、この電圧をサンプルホールドすることで相電流が検出されるので、サンプリング期間を長くして相電流を精度良く検出することができ、これによって精度の高いモータ制御を行うことが可能となる。

本発明において、上アームのスイッチング素子がＯＦＦとなっている期間内で下アームのスイッチング素子がＯＮとなる場合は、下アームのスイッチング素子がＯＮしている期間では、当該スイッチング素子を通して流れる電流によって相電流検出抵抗に生じる電圧をサンプリングし、デッドタイム期間では、当該スイッチング素子に並列接続されたダイオードを通して流れる電流によって相電流検出抵抗に生じる電圧をサンプリングするようにすればよい。

また、上アームのスイッチング素子のＯＦＦ期間が短くなって、当該期間内で下アームのスイッチング素子がＯＮとならない場合（デッドタイムにより下アームのＯＮ期間が消失した場合）は、デッドタイム期間において、下アームのスイッチング素子に並列接続されたダイオードを通して流れる電流によって相電流検出抵抗に生じる電圧をサンプリングするようにすればよい。これによって、下アームのスイッチング素子がＯＮしない場合でも、デッドタイム期間の相電流だけは少なくとも検出することができる。

本発明において、サンプルホールド回路は、上アームのスイッチング素子がＯＦＦとなった時点より後にサンプリングを開始し、上アームのスイッチング素子がＯＮとなる時点より前にサンプリングを終了するようにしてもよい。このようにすることで、上アームのスイッチング素子のＯＮ／ＯＦＦ動作時に発生するノイズがサンプルホールドされるのを回避でき、ＳＮ比を向上させてより精度の高いフィードバック制御を行うことができる。

本発明によれば、デッドタイム期間においても相電流の検出が行われるので、サンプリング期間を長くして精度の高いフィードバック制御を行うことが可能となる。

図１は、本発明の実施形態に係るインバータ装置の電気的構成を示す図である。１はＣＰＵやメモリから構成される制御部、２は制御部１からの電圧指令信号に基づいて所定のデューティ比を持ったＰＷＭ信号を出力する公知のＰＷＭ回路、３はＰＷＭ回路２からのＰＷＭ信号に基づいてモータ駆動用の３相電圧（Ｕ相電圧、Ｖ相電圧、Ｗ相電圧）を出力するインバータ回路、４はインバータ回路３から出力される３相電圧により駆動されるモータ、４ｕ、４ｖ、４ｗはモータ４の巻線、５ｕ、５ｖ、５ｗは相電流検出用の電圧を所定区間にわたってサンプリングし、サンプルホールドするサンプルホールド回路、６ｕ、６ｖ、６ｗはサンプルホールド回路５ｕ、５ｖ、５ｗの出力を増幅する直流増幅回路である。ＰＷＭ回路２、インバータ回路３およびサンプルホールド回路５ｕ、５ｖ、５ｗによって、インバータ装置が構成される。

インバータ回路３は、バッテリＥの正極と負極（グランド）との間に接続されており、バッテリＥの直流電圧を交流電圧に変換する。このインバータ回路３は公知の回路であって、Ｕ相、Ｖ相、Ｗ相のそれぞれに対応して設けられた上下一対のアームを備え、各アームは、スイッチング素子Ｑ１〜Ｑ６と、これらのスイッチング素子とそれぞれ並列に接続された還流用のダイオードＤ１〜Ｄ６とを備えている。スイッチング素子Ｑ１〜Ｑ６はＭＯＳ型ＦＥＴ（電界効果トランジスタ）から構成されるが、これに代えてＩＧＢＴ（絶縁ゲート型バイポーラモードトランジスタ）などの素子を用いてもよい。各スイッチング素子Ｑ１〜Ｑ６のそれぞれのゲートには、ＰＷＭ回路２から６種類（Ｕ相上、Ｕ相下、Ｖ相上、Ｖ相下、Ｗ相上、Ｗ相下）のＰＷＭ信号が個別に与えられる。ＰＷＭ信号のＯＮ（Ｈｉｇｈ）の区間では、スイッチング素子Ｑ１〜Ｑ６はＯＮ（導通状態）となり、ＰＷＭ信号のＯＦＦ（Ｌｏｗ）の区間では、スイッチング素子Ｑ１〜Ｑ６はＯＦＦ（遮断状態）となる。

このようなスイッチング素子Ｑ１〜Ｑ６のＯＮ／ＯＦＦ動作によって、インバータ回路３における各相の上下アームの接続点ａ、ｃ、ｅから、モータ駆動用のＵ相電圧、Ｖ相電圧、Ｗ相電圧が取り出され、モータ４に供給される。すなわち、スイッチング素子Ｑ１、Ｑ２の接続点ａからは、Ｕ相電圧が取り出され、モータ４のＵ相巻線４ｕに与えられる。スイッチング素子Ｑ３、Ｑ４の接続点ｃからは、Ｖ相電圧が取り出され、モータ４のＶ相巻線４ｖに与えられる。スイッチング素子Ｑ５、Ｑ６の接続点ｅからは、Ｗ相電圧が取り出され、モータ４のＷ相巻線４ｗに与えられる。モータ４は例えば３相ブラシレスモータからなる。

インバータ回路３における各相の下アームには、モータ４の相電流を検出するための相電流検出抵抗Ｒｕ、Ｒｖ、Ｒｗが設けられている。相電流検出抵抗Ｒｕはスイッチング素子Ｑ１、Ｑ２と直列に接続され、この抵抗Ｒｕの両端に生じる電圧（ｂ点の電位）はサンプルホールド回路５ｕに入力される。相電流検出抵抗Ｒｖはスイッチング素子Ｑ３、Ｑ４と直列に接続され、この抵抗Ｒｖの両端に生じる電圧（ｄ点の電位）はサンプルホールド回路５ｖに入力される。相電流検出抵抗Ｒｗはスイッチング素子Ｑ５、Ｑ６と直列に接続され、この抵抗Ｒｗの両端に生じる電圧（ｆ点の電位）はサンプルホールド回路５ｗに入力される。

サンプルホールド回路５ｕ、５ｖ、５ｗは、それぞれ、スイッチＳｕ、Ｓｖ、Ｓｗと、コンデンサＣｕ、Ｃｖ、Ｃｗと、差動アンプＡｕ、Ａｖ、Ａｗとを備えている。インバータ回路３の相電流検出抵抗Ｒｕ、Ｒｖ、Ｒｗに電流が流れ、抵抗の両端に検出すべき電圧が発生しているときに、スイッチＳｕ、Ｓｖ、Ｓｗは制御部１からのサンプリング信号ＳＰｕ、ＳＰｖ、ＳＰｗによってＯＮとなり、検出すべき電圧は、スイッチＳｕ、Ｓｖ、ＳｗのＯＮによって、コンデンサＣｕ、Ｃｖ、Ｃｗに充電される形でサンプリングされる。その後、相電流検出抵抗Ｒｕ、Ｒｖ、Ｒｗに電流が流れなくなり、サンプリングされた電圧を保持する必要が生じると、スイッチＳｕ、Ｓｖ、ＳｗはＯＦＦとなり、コンデンサＣｕ、Ｃｖ、Ｃｗに充電された電圧が保持される。このようにしてサンプルホールドされた電圧は、直流増幅回路６ｕ、６ｖ、６ｗで増幅されて、相電流検出信号Ｉｕ、Ｉｖ、Ｉｗとして出力される。これらの相電流検出信号Ｉｕ、Ｉｖ、Ｉｗは、モータ４の各相に流れる実際の電流の値を表しており、相電流検出値として制御部１に与えられる。

制御部１では、トルクセンサ（図示省略）で検出されたトルク値と、車速センサ（図示省略）で検出された車速値とに基づいて、モータ４の各相に流すべき電流、すなわち必要な操舵補助力を得るためのモータ電流の目標値を算出し、当該目標値と相電流検出値Ｉｕ、Ｉｖ、Ｉｗとを比較して、それらの偏差を求める。そして、得られた偏差に基づいて、ＰＷＭ回路２に与える各相の指令電圧Ｖｕ、Ｖｖ、Ｖｗを演算する。この指令電圧は、モータ４の各相巻線４ｕ、４ｖ、４ｗに目標値の電流が流れるようにフィードバック制御を行うためのパラメータである。ＰＷＭ回路２は、指令電圧Ｖｕ、Ｖｖ、Ｖｗに応じたＵ相電圧、Ｖ相電圧、Ｗ相電圧がモータ４へ供給されるように、指令電圧に基づいて所定のデューティ比を持った前述の６種類のＰＷＭ信号を生成し、それらをインバータ回路３のスイッチング素子Ｑ１〜Ｑ６へそれぞれ供給する。

図２は、制御部１からＰＷＭ回路２へ与えられる指令電圧Ｖｕ、Ｖｖ、Ｖｗの信号波形を示した図である。ここでは、ＰＷＭ信号のデューティ比が５０％となるときの指令電圧値を０ボルトとしてある。したがって、指令電圧値が＋の値をとる場合は、ＰＷＭ信号のデューティ比は５０％を超え、指令電圧値が−の値をとる場合は、ＰＷＭ信号のデューティ比は５０％を下回る。

例えば、図２のタイミングｔにおけるＵ相指令電圧ＶｕとＶ相指令電圧Ｖｖについて考えると（説明を簡単にするためＷ相指令電圧Ｖｗについては省略）、タイミングｔでのＵ相指令電圧Ｖｕは＋の値、Ｖ相指令電圧Ｖｖは−の値となっている。したがって、各指令電圧Ｖｕ、Ｖｖと同じ電圧がインバータ回路３のａ点、ｃ点からそれぞれ出力される場合、図１のａ点の電位（Ｕ相電圧）は＋、ｃ点の電位（Ｖ相電圧）は−となるから、Ｕ相からＶ相へ電流が流れる。このとき、Ｕ相上のスイッチング素子Ｑ１に与えられるＰＷＭ信号のデューティ比は５０％を超える値となる。例えばデューティ比＝７０％とすると、素子Ｑ１がＯＮしている期間とＯＦＦしている期間との比率は７：３となる。一方、Ｖ相上のスイッチング素子Ｑ３に与えられるＰＷＭ信号のデューティ比は５０％を下回る値となる。例えばデューティ比＝３０％とすると、素子Ｑ３がＯＮしている期間とＯＦＦしている期間との比率は３：７となる。

次に、相電流の検出について述べる前に、スイッチング素子Ｑ１〜Ｑ６のＯＮ／ＯＦＦの態様に応じて、インバータ回路３とモータ４間の通電状態に何種類かのパターンがあることを、図３〜図７に基づいて説明する。

図３は、パターンＡを説明する図であって、図１の一部を抽出した回路を示している。図３では、スイッチング素子Ｑ１〜Ｑ４のＯＮ／ＯＦＦ状態を実線と破線で表している。実線で描かれているスイッチング素子Ｑ１、Ｑ４はＯＮ状態にあり、破線で描かれているスイッチング素子Ｑ２、Ｑ３はＯＦＦ状態にある。図４以下においても同様である。このパターンＡは、１つの相（Ｕ相）における上アームのスイッチング素子（Ｑ１）がＯＮ、下アームのスイッチング素子（Ｑ２）がＯＦＦであり、他の相（Ｖ相）における上アームのスイッチング素子（Ｑ３）がＯＦＦ、下アームのスイッチング素子（Ｑ４）がＯＮとなるパターンである。なお、図３では簡単のためにＷ相を省略してあるが、Ｕ相とＷ相、およびＶ相とＷ相についても、Ｕ相とＶ相と同様の関係が成立する。後述する他のパターンについても同様である。図３では、Ｕ相上のスイッチング素子Ｑ１がＯＮで、Ｖ相下のスイッチング素子Ｑ４がＯＮとなるので、電源Ｅの直流電圧に基づき、太矢印で示すように、スイッチング素子Ｑ１→モータ４のＵ相巻線４ｕ→Ｖ相巻線４ｖ→スイッチング素子Ｑ４→相電流検出抵抗Ｒｖの経路で相電流Ｉが流れる。

図４は、パターンＢを説明する図である。このパターンＢは、１つの相（Ｕ相）における上アームのスイッチング素子（Ｑ１）がＯＦＦ、下アームのスイッチング素子（Ｑ２）がＯＮであり、他の相（Ｖ相）においても上アームのスイッチング素子（Ｑ３）がＯＦＦ、下アームのスイッチング素子（Ｑ４）がＯＮとなるパターンである。図４では、Ｕ相下のスイッチング素子Ｑ２がＯＮで、Ｖ相下のスイッチング素子Ｑ４がＯＮとなるので、モータ４の巻線４ｕ、４ｖに蓄えられた電気エネルギーに基づき、太矢印で示すように、Ｕ相巻線４ｕ→Ｖ相巻線４ｖ→スイッチング素子Ｑ４→相電流検出抵抗Ｒｖ→相電流検出抵抗Ｒｕ→スイッチング素子Ｑ２の経路で相電流Ｉが流れる。

図５は、パターンＣを説明する図である。このパターンＣは、１つの相（Ｕ相）における上アームのスイッチング素子（Ｑ１）がＯＮ、下アームのスイッチング素子（Ｑ２）がＯＦＦであり、他の相（Ｖ相）においても上アームのスイッチング素子（Ｑ３）がＯＮ、下アームのスイッチング素子（Ｑ４）がＯＦＦとなるパターンである。図５では、Ｕ相上のスイッチング素子Ｑ１がＯＮで、Ｖ相上のスイッチング素子Ｑ３がＯＮとなるので、モータ４の巻線４ｕ、４ｖに蓄えられた電気エネルギーに基づき、太矢印で示すように、Ｕ相巻線４ｕ→Ｖ相巻線４ｖ→スイッチング素子Ｑ３→スイッチング素子Ｑ１の経路で相電流Ｉが流れる。このパターンＣの場合は、相電流検出抵抗Ｒｕ、Ｒｖに相電流Ｉは流れない。

以上がインバータ回路３における通電状態の基本的なパターンであるが、このほかに、図６に示したパターンＢ’と、図７に示したパターンＣ’がある。

図６のパターンＢ’は、図４のパターンＢの変形パターンである。インバータ回路３の通電状態がパターンＡからパターンＢへ、あるいはパターンＢからパターンＡへ移行する場合、Ｕ相上のスイッチング素子Ｑ１とＵ相下のスイッチング素子Ｑ２のそれぞれのＯＮ／ＯＦＦ状態が切り替わるが、この切り替わりの際に双方の素子Ｑ１、Ｑ２が同時にＯＮとなる瞬間があると、Ｕ相の上下アームが短絡して素子Ｑ１、Ｑ２が破壊されるおそれがあるので、先に述べたように、デッドタイム期間をおいて素子Ｑ１、Ｑ２の状態が切り替わるようにしている。このため、パターンＡからパターンＢへ、あるいはパターンＢからパターンＡへ移行する過程において、図６に示すようにＵ相の上下アームのスイッチング素子Ｑ１、Ｑ２が共にＯＦＦとなる状態が存在する。この場合、スイッチング素子Ｑ２はＯＦＦであるけれども、素子Ｑ２に並列接続されている還流用のダイオードＤ２が相電流Ｉに対して順方向となるため、モータ４の巻線４ｕ、４ｖに蓄えられた電気エネルギーに基づき、太矢印で示すように、Ｕ相巻線４ｕ→Ｖ相巻線４ｖ→スイッチング素子Ｑ４→相電流検出抵抗Ｒｖ→相電流検出抵抗Ｒｕ→ダイオードＤ２の経路で相電流Ｉが流れる。したがって、このパターンＢ’では、上下のスイッチング素子Ｑ１、Ｑ２が共にＯＦＦとなるデッドタイム期間においても、相電流検出抵抗Ｒｕに電流が流れることになる。本発明は、このパターンＢ’を利用して、デッドタイム期間における相電流を検出するものである。その詳細については後述する。

図７のパターンＣ’は、図５のパターンＣの変形パターンである。インバータ回路３の通電状態がパターンＡからパターンＣへ、あるいはパターンＣからパターンＡへ移行する場合、Ｖ相上のスイッチング素子Ｑ３とＶ相下のスイッチング素子Ｑ４のそれぞれのＯＮ／ＯＦＦ状態が切り替わるが、この場合も、双方の素子Ｑ３、Ｑ４が同時にＯＮとなる瞬間があると、Ｖ相の上下アームが短絡して素子Ｑ３、Ｑ４が破壊されるおそれがあるので、デッドタイム期間をおいて素子Ｑ３、Ｑ４の状態が切り替わるようにしている。このため、パターンＡからパターンＣへ、あるいはパターンＣからパターンＡへ移行する過程において、図７に示すようにＶ相の上下アームのスイッチング素子Ｑ３、Ｑ４が共にＯＦＦとなる状態が存在する。この場合、スイッチング素子Ｑ３はＯＦＦであるけれども、素子Ｑ３に並列接続されている還流用のダイオードＤ３が相電流Ｉに対して順方向となるため、モータ４の巻線４ｕ、４ｖに蓄えられた電気エネルギーに基づき、太矢印で示すように、Ｕ相巻線４ｕ→Ｖ相巻線４ｖ→ダイオードＤ３→スイッチング素子Ｑ１の経路で相電流Ｉが流れる。このパターンＣ’の場合は、パターンＣと同様に、相電流検出抵抗Ｒｕ、Ｒｖに相電流Ｉは流れない。

次に、図１の回路におけるモータ４の相電流の検出方法について説明する。なお、以下の説明では、Ｕ相電流を検出する場合を例に挙げるが、他の相の電流も同様の原理に従って検出することができる。図３〜図７で説明した各パターンのうち、Ｕ相電流検出用の抵抗Ｒｕに相電流が流れるのは、パターンＢ（図４）とパターンＢ’（図６）である。パターンＢ、Ｂ’においては、ａ点の電位が＋、ｃ点の電位が−であって、Ｕ相からＶ相に相電流Ｉが流れる。このとき、Ｕ相上のスイッチング素子Ｑ１に与えられるＰＷＭ信号のデューティ比は５０％を超え、Ｕ相下のスイッチング素子Ｑ２に与えられるＰＷＭ信号のデューティ比は５０％を下回ることについては、前述のとおりである。

図８は、Ｕ相電流の検出を説明するためのタイムチャートであって、図２のタイミングｔ（厳密にはｔ近傍の微小区間）における各信号の波形を表したものである。図８において、（ａ）〜（ｄ）は、それぞれＵ相上、Ｕ相下、Ｖ相上、Ｖ相下の各スイッチング素子Ｑ１〜Ｑ４にＰＷＭ回路２から与えられるＰＷＭ信号を示している。（ｅ）は相電流検出抵抗Ｒｕに流れる電流によって当該抵抗Ｒｕの両端に生じる電圧を示している。（ｆ）は相電流検出抵抗Ｒｖに流れる電流によって当該抵抗Ｒｖの両端に生じる電圧を示している。（ｇ）は各区間に該当する図３〜図７のパターンを示している。（ｈ）はＵ相電流を検出するために制御部１から出力されるサンプリング信号ＳＰｕを示している。また、ＴはＰＷＭ信号の１周期を表しており、ｔ１〜ｔ９はタイミングを表している。

タイミングｔ１に至るまでは、Ｕ相上のスイッチング素子Ｑ１がＯＮ、Ｕ相下のスイッチング素子Ｑ２がＯＦＦであり、Ｖ相上のスイッチング素子Ｑ３がＯＮ、Ｖ相下のスイッチング素子Ｑ４がＯＦＦであるから、通電状態パターンはＣ（図５）となる。このとき、相電流検出抵抗Ｒｕ、Ｒｖには相電流が流れないので、（ｅ）および（ｆ）のように、これらの抵抗の両端の電圧は０である。また、（ｈ）のように、制御部１からサンプリング信号ＳＰｕは出力されない。

タイミングｔ１に至ると、（ｃ）のように、Ｖ相上のスイッチング素子Ｑ３がＯＦＦになり、通電状態パターンはＣ’（図７）となる。このときも、相電流検出抵抗Ｒｕ、Ｒｖに相電流が流れないので、（ｅ）および（ｆ）のように、これらの抵抗の両端の電圧は０のままである。この時点では、まだ制御部１からサンプリング信号ＳＰｕは出力されない。

タイミングｔ２に至ると、（ｄ）のように、Ｖ相下のスイッチング素子Ｑ４がＯＮとなるので、通電状態パターンはＡ（図３）となる。このとき、相電流検出抵抗Ｒｕには相電流が流れないので、抵抗Ｒｕの両端の電圧は（ｅ）のように０のままであるが、相電流検出抵抗Ｒｖに相電流が流れるので、抵抗Ｒｖの両端に（ｆ）のように−極性の電圧が発生する。すなわち、接続点ｃから抵抗Ｒｖの向きに電流が流れる。この時点では、まだ制御部１からサンプリング信号ＳＰｕは出力されない。

タイミングｔ３に至ると、（ａ）のように、Ｕ相上のスイッチング素子Ｑ１がＯＦＦとなるので、通電状態パターンはＢ’（図６）となる。このとき、相電流検出抵抗ＲｕにはダイオードＤ２を通して相電流が流れるので、抵抗Ｒｕの両端に（ｅ）のように＋極性の電圧が発生する。すなわち、抵抗Ｒｕから接続点ａの向きに電流が流れる。そこで、（ｈ）のように、このｔ３の時点で制御部１からサンプリング信号ＳＰｕを出力し、図１におけるサンプルホールド回路５ｕのスイッチＳｕをＯＮにして、抵抗Ｒｕの電圧のサンプリングを開始する。タイミングｔ３からｔ４までの間は、Ｕ相上およびＵ相下のスイッチング素子Ｑ１、Ｑ２が共にＯＦＦとなるデッドタイム期間であるが、本発明では、この期間でもサンプリングを行うようにしている。

タイミングｔ４に至ると、（ｂ）のように、Ｕ相下のスイッチング素子Ｑ２がＯＮとなるので、通電状態パターンはＢ（図４）となる。このとき、相電流検出抵抗Ｒｕにはスイッチング素子Ｑ２を通して相電流が流れるので、抵抗Ｒｕの両端には（ｅ）のように引き続き＋極性の電圧が生じている。この時点では、（ｈ）のように、制御部１から継続してサンプリング信号ＳＰｕが出力されているので、抵抗Ｒｕの電圧はサンプルホールド回路５ｕで引き続きサンプリングされる。

次に、周期Ｔの１／２に相当するタイミングｔ５を経て、タイミングｔ６に至ると、（ｂ）のように、Ｕ相下のスイッチング素子Ｑ２がＯＦＦとなるので、通電状態パターンは再びＢ’（図６）となる。このとき、相電流検出抵抗ＲｕにはダイオードＤ２を通して相電流が流れるので、抵抗Ｒｕの両端に（ｅ）のように引き続き＋極性の電圧が生じている。また、この時点では、（ｈ）のように、制御部１から継続してサンプリング信号ＳＰｕが出力されているので、抵抗Ｒｕの電圧はサンプルホールド回路５ｕで引き続きサンプリングされる。タイミングｔ６からｔ７までの間は、Ｕ相上およびＵ相下のスイッチング素子Ｑ１、Ｑ２が共にＯＦＦとなるデッドタイム期間であるが、本発明では、この期間でもサンプリングを行うようにしている。

タイミングｔ７に至ると、（ａ）のように、Ｕ相上のスイッチング素子Ｑ１がＯＮとなるので、通電状態パターンは再びＡ（図３）となる。このとき、相電流検出抵抗Ｒｕには相電流が流れなくなり、抵抗Ｒｕの両端の電圧は（ｅ）のように０となる。そこで、（ｈ）のように、このｔ７の時点で制御部１からのサンプリング信号ＳＰｕの出力を停止し、サンプルホールド回路５ｕのスイッチＳｕをＯＦＦにしてサンプリングを終了し、抵抗Ｒｕの電圧をサンプルホールドする。サンプルホールドされた電圧は、直流増幅回路６ｕで増幅され、相電流検出値Ｉｕとして出力される。

タイミングｔ８に至ると、（ｄ）のように、Ｖ相下のスイッチング素子Ｑ４がＯＦＦとなるので、通電状態パターンは再びＣ’（図７）となる。このとき、相電流検出抵抗Ｒｖには相電流が流れないので、（ｆ）のように、抵抗Ｒｖの電圧は０となる。

タイミングｔ９に至ると、（ｃ）のように、Ｖ相上のスイッチング素子Ｑ３がＯＮになり、通電状態パターンは再びＣ（図５）となる。このときも、相電流検出抵抗Ｒｖに相電流が流れないので、（ｆ）のように、抵抗の両端Ｒｖの電圧は０のままである。

このように、上述した実施形態では、図８のｔ３〜ｔ７の区間にわたって制御部１からサンプリング信号ＳＰｕを出力し、この区間において相電流検出抵抗Ｒｕに生じた電圧をサンプルホールド回路５ｕでサンプリングし、サンプルホールドされた電圧を直流増幅回路６ｕで増幅することによって、Ｕ相電流を検出するようにしている。

従来は、ＯＮ状態にあるスイッチング素子に流れる電流だけに着目してＵ相電流を検出していたため、デッドタイム期間に流れる電流は全く考慮されていなかった。すなわち、Ｕ相電流の検出にあたっては、Ｕ相下のスイッチング素子Ｑ２がＯＮした時点ｔ４で、制御部１からサンプリング信号ＳＰｕを出力してサンプリングを開始し、Ｕ相下のスイッチング素子Ｑ２がＯＦＦした時点ｔ６で、サンプリング信号ＳＰｕの出力を停止してサンプリングを終了していた。このため、サンプリング期間は、スイッチング素子Ｑ２がＯＮしているｔ４〜ｔ６の期間となり、この間のＵ相電流しか検出できなかった。

これに対して、本発明の場合は、デッドタイム期間においてもダイオードを通して相電流検出抵抗Ｒｕに相電流が流れることを利用して、デッドタイム期間に入るｔ３の時点でサンプリングを開始し、デッドタイム期間が終わるｔ７の時点でサンプリングを終了するようにしている。すなわち、サンプリング期間はｔ３〜ｔ７の期間となる。このため、従来のサンプリング期間ｔ４〜ｔ６に比べて、図８（ｅ）に斜線で示したデッドタイム期間（ｔ３〜ｔ４、ｔ６〜ｔ７）だけサンプリング期間を長くすることができる。したがって、サンプリング期間が長くなった分だけ相電流を精度良く検出することができ、検出値ＩｕのＳＮ比が向上して、モータ４の制御を高精度に行うことが可能となる。

ところで、図８では、（ａ）、（ｂ）に示されているように、Ｕ相上のスイッチング素子Ｑ１がＯＦＦとなっているｔ３〜ｔ７の期間内で、Ｕ相下のスイッチング素子Ｑ２がＯＮとなっている。この場合は、上述したように、Ｕ相下のスイッチング素子Ｑ２がＯＮしている期間（ｔ４〜ｔ６）では、当該素子Ｑ２を通して流れる電流によって相電流検出抵抗Ｒｕに生じる電圧が、サンプルホールド回路５ｕでサンプリングされ、デッドタイム期間（ｔ３〜ｔ４、ｔ６〜ｔ７）では、ダイオードＤ２を通して流れる電流によって相電流検出抵抗Ｒｕに生じる電圧が、サンプルホールド回路５ｕでサンプリングされる。

しかるに、スイッチング素子Ｑ１、Ｑ２のＯＮ／ＯＦＦの関係は、常に図８（ａ）、（ｂ）のようになるとは限らず、素子Ｑ１がＯＦＦとなっている期間内で、素子Ｑ２がＯＮとならない場合がある。図９はこの場合のタイムチャートを示している。図９では、（ａ）のように、Ｕ相上のスイッチング素子Ｑ１のデューティ比が大きく（ＯＮ期間が長く）なった結果、素子Ｑ１がＯＦＦしているｔ３〜ｔ７の区間はデッドタイム期間のみとなり、Ｕ相下のスイッチング素子Ｑ２のＯＮ期間が消失している。このような現象は、指令電圧の振幅が大きくなった場合に生じる。これを図１０で説明すると、ＰＷＭ信号は指令電圧と基準三角波とのレベル比較に基づいて生成され、指令電圧が基準三角波を超える区間ではＰＷＭ信号はＯＮとなり、指令電圧が基準三角波を超えない区間ではＰＷＭ信号はＯＦＦとなる。したがって、（ａ）のように指令電圧の振幅が小さい場合のＰＷＭ信号のＯＦＦ区間に比べて、（ｂ）のように指令電圧の振幅が大きい場合のＰＷＭ信号のＯＦＦ区間は短くなり、区間によっては、図９（ａ）のようにきわめて微小なＯＦＦ区間しか得られない場合が生じる。

このように、Ｕ相上のスイッチング素子Ｑ１がＯＦＦとなっている期間内で、Ｕ相下のスイッチング素子Ｑ２がＯＮとならない場合には、従来の方法ではＵ相電流を全く検出できなかった。しかるに、本発明の場合は、素子Ｑ１がＯＦＦとなっている区間で素子Ｑ２がＯＮしなくても、前述のパターンＢ’（図６）において相電流検出抵抗Ｒｕに電流が流れることを利用して、デッドタイム期間の相電流だけは少なくとも検出することができる。以下、これを図９に基づいて説明する。

図９において、タイミングｔ３に至るまでの動作と、タイミングｔ７以降の動作は、図８の場合と全く同じである。したがって、以下では、ｔ３〜ｔ７の区間の動作について説明する。タイミングｔ３では、（ａ）のように、Ｕ相上のスイッチング素子Ｑ１がＯＦＦとなって、通電状態パターンはＢ’（図６）となる。このとき、相電流検出抵抗ＲｕにはダイオードＤ２を通して相電流が流れるので、抵抗Ｒｕの両端に（ｅ）のように＋極性の電圧が発生する。そこで、（ｈ）のように、このｔ３の時点で制御部１からサンプリング信号ＳＰｕを出力し、サンプルホールド回路５ｕにおいて抵抗Ｒｕの電圧のサンプリングを開始する。その後、Ｕ相上およびＵ相下のスイッチング素子Ｑ１、Ｑ２が共にＯＦＦとなるデッドタイム期間となり、この期間でサンプリングを継続する。そして、Ｕ相下のスイッチング素子Ｑ２がＯＮにならないまま、タイミングｔ５を経てタイミングｔ７に至ると、（ａ）のように、Ｕ相上のスイッチング素子Ｑ１がＯＮとなるので、通電状態パターンはＡ（図３）となる。このとき、相電流検出抵抗Ｒｕには相電流が流れなくなり、抵抗Ｒｕの両端の電圧は（ｅ）のように０となる。そこで、（ｈ）のように、このｔ７の時点で制御部１からのサンプリング信号ＳＰｕの出力を停止してサンプリングを終了し、抵抗Ｒｕの電圧をサンプルホールドする。サンプルホールドされた電圧は、直流増幅回路６ｕで増幅され、相電流検出値Ｉｕとして出力される。

このようにして、図９の場合は、Ｕ相上のスイッチング素子Ｑ１のＯＦＦ期間が短くなって、当該期間内にＵ相下のスイッチング素子Ｑ２がＯＮしない場合であっても、（ｅ）に斜線で示したデッドタイム期間（Ｑ１のＯＦＦ期間）において、ダイオードＤ２を通して流れる電流によって相電流検出抵抗Ｒｕに電圧が発生し、当該電圧がサンプルホールド回路５ｕでサンプリングされるので、Ｕ相下のスイッチング素子Ｑ２がＯＦＦであるにもかかわらず、Ｕ相電流の検出が可能となる。このため、サンプリング期間を長くして相電流を精度良く検出することができ、検出値ＩｕのＳＮ比が向上して、モータ４の制御を高精度に行うことが可能となる。

次に、本発明の他の実施形態について説明する。前述の図８においては、Ｕ相上のスイッチング素子Ｑ１がＯＦＦとなるタイミングｔ３でサンプリング信号ＳＰｕを出力し、Ｕ相上のスイッチング素子Ｑ１がＯＮとなるタイミングｔ７でサンプリング信号ＳＰｕを停止したが、図１１（ｈ）のように、Ｕ相上のスイッチング素子Ｑ１がＯＦＦとなるタイミングｔ３より一定時間δ１だけ遅れてサンプリング信号ＳＰｕを出力し、Ｕ相上のスイッチング素子Ｑ１がＯＮとなるタイミングｔ７より一定時間δ２だけ早めてサンプリング信号ＳＰｕを停止するようにしてもよい。δ１とδ２は同じ値であってもよいし、異なる値であってもよい。

同様に、前述の図９においても、Ｕ相上のスイッチング素子Ｑ１がＯＦＦとなるタイミングｔ３でサンプリング信号ＳＰｕを出力し、Ｕ相上のスイッチング素子Ｑ１がＯＮとなるタイミングｔ７でサンプリング信号ＳＰｕを停止したが、図１２（ｈ）のように、Ｕ相上のスイッチング素子Ｑ１がＯＦＦとなるタイミングｔ３より一定時間δ１だけ遅れてサンプリング信号ＳＰｕを出力し、Ｕ相上のスイッチング素子Ｑ１がＯＮとなるタイミングｔ７より一定時間δ２だけ早めてサンプリング信号ＳＰｕを停止するようにしてもよい。この場合も、δ１とδ２は同じ値であってもよいし、異なる値であってもよい。

このように、Ｕ相上のスイッチング素子Ｑ１がＯＦＦとなった時点より後にサンプリングを開始し、Ｕ相上のスイッチング素子Ｑ１がＯＮとなる時点より前にサンプリングを終了するようにすれば、スイッチング素子Ｑ１のＯＮ／ＯＦＦ動作時に発生するノイズがサンプルホールドされるのを回避でき、ＳＮ比を向上させてより精度の高いフィードバック制御を行うことができる。

以上述べた実施形態では、モータ４としてブラシレスモータを例に挙げたが、本発明は誘導電動機や同期電動機のような複数の相を有するモータを駆動するためのインバータ装置全般に適用することができる。

また、以上述べた実施形態では、本発明を車両の電動パワーステアリング装置に適用した例を挙げたが、本発明はこれ以外の装置に用いられるインバータ装置にも適用することができる。

本発明の実施形態に係るインバータ装置の電気的構成を示す図である。 指令電圧の信号波形を示した図である。 インバータ回路とモータ間の通電パターンを説明する図である。 インバータ回路とモータ間の通電パターンを説明する図である。 インバータ回路とモータ間の通電パターンを説明する図である。 インバータ回路とモータ間の通電パターンを説明する図である。 インバータ回路とモータ間の通電パターンを説明する図である。 Ｕ相電流の検出を説明するためのタイムチャートである。 Ｕ相電流の検出を説明するためのタイムチャートである。 ＰＷＭ信号のＯＮ／ＯＦＦ期間を説明する図である。 他の実施形態におけるタイムチャートである。 他の実施形態におけるタイムチャートである。

符号の説明

１ 制御部
２ ＰＷＭ回路
３ インバータ回路
４ モータ
５ｕ、５ｖ、５ｗ サンプルホールド回路
Ｑ１〜Ｑ６ スイッチング素子
Ｄ１〜Ｄ６ ダイオード
Ｒｕ、Ｒｖ、Ｒｗ 相電流検出抵抗
Ｅ バッテリ

Claims (5)

1. 複数の相のぞれぞれに対応して設けられた上下一対のアームを備え、各アームはスイッチング素子と当該素子に並列接続されたダイオードとを有し、各相の下アームにはモータの相電流を検出するための相電流検出抵抗がスイッチング素子と直列に設けられ、各相の上下アームの接続点からモータ駆動用の電圧が取り出されるように構成されたインバータ回路と、
   前記インバータ回路の各スイッチング素子に対して所定のデューティ比を持ったＰＷＭ（Pulse Width Modulation）信号を与えるＰＷＭ回路と、
   前記ＰＷＭ回路からのＰＷＭ信号により下アームのスイッチング素子がＯＮしたときに、当該スイッチング素子を通して流れる電流によって前記相電流検出抵抗に生じる電圧をサンプリングし、当該サンプリングされた電圧をサンプルホールドするサンプルホールド回路とを備えたインバータ装置であって、
   前記サンプルホールド回路は、ある相の上アームと下アームの各スイッチング素子が共にＯＦＦとなっているデッドタイム期間において、下アームのスイッチング素子に並列接続された前記ダイオードを通して流れる電流によって前記相電流検出抵抗に生じる電圧をサンプリングし、当該サンプリングされた電圧をサンプルホールドすることを特徴とするインバータ装置。
2. 請求項１に記載のインバータ装置において、
   前記サンプルホールド回路は、前記ＰＷＭ回路から上アームのスイッチング素子に与えられるＰＷＭ信号のデューティ比が５０％以上で、下アームのスイッチング素子に与えられるＰＷＭ信号のデューティ比が５０％未満の場合に、前記デッドタイム期間において前記サンプリングを行うことを特徴とするインバータ装置。
3. 請求項２に記載のインバータ装置において、
   前記サンプルホールド回路は、上アームのスイッチング素子がＯＦＦとなっている期間内で下アームのスイッチング素子がＯＮとなる場合に、下アームのスイッチング素子がＯＮしている期間では、当該スイッチング素子を通して流れる電流によって相電流検出抵抗に生じる電圧をサンプリングし、前記デッドタイム期間では、当該スイッチング素子に並列接続された前記ダイオードを通して流れる電流によって相電流検出抵抗に生じる電圧をサンプリングすることを特徴とするインバータ装置。
4. 請求項２に記載のインバータ装置において、
   前記サンプルホールド回路は、上アームのスイッチング素子がＯＦＦとなっている期間内で下アームのスイッチング素子がＯＮとならない場合に、前記デッドタイム期間において、下アームのスイッチング素子に並列接続された前記ダイオードを通して流れる電流によって相電流検出抵抗に生じる電圧をサンプリングすることを特徴とするインバータ装置。
5. 請求項１ないし請求項４のいずれかに記載のインバータ装置において、
   前記サンプルホールド回路は、上アームのスイッチング素子がＯＦＦとなった時点より後にサンプリングを開始し、上アームのスイッチング素子がＯＮとなる時点より前にサンプリングを終了することを特徴とするインバータ装置。

Images