JP3240535B2 - モータの相電流検出装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ブラシレス直流モー
タ、誘導電動機、同期電動機等の複数相のコイルを有す
るモータの相電流検出装置に関するものである。

【０００２】

【従来の技術】従来から自動ドアを駆動する分野やクー
ラの駆動モータなどにおいて、例として３相のブラシレ
ス直流モータ（以下、モータと略す）が用いられてい
る。

【０００３】図１２は、従来技術のモータの駆動回路１
のブロック図である。

【０００４】モータ２は、３相であって、Ｕ相、Ｖ相及
びＷ相の駆動信号Ｉｕ，Ｉｖ，Ｉｗが供給される３本の
コイル３，４，５を有する固定子６を備える。また、モ
ータ２は、一対の磁極を永久磁石などからなる回転子
（図示せず）を備える。

【０００５】駆動回路１からコイル３，４，５に前記駆
動信号Ｉｕ，Ｉｖ，Ｉｗを供給する信号線９ｕ，９ｖ，
９ｗに、それぞれ相電流検出用の抵抗１０ｕ，１０ｖ，
１０ｗが設けられる。抵抗１０ｕ，１０ｖ，１０ｗにお
いて、Ｕ相、Ｖ相及びＷ相の駆動信号の電流を電圧に変
換し、それぞれ直流増幅回路１１，１２，１３を介し
て、相電流の検出信号Ｉｕａ，Ｉｖａ，Ｉｗａが出力さ
れる。

【０００６】駆動回路１は、コイル３，４，５に前記Ｕ
相、Ｖ相及びＷ相の駆動信号Ｉｕ，Ｉｖ，Ｉｗをそれぞ
れ供給するインバータ回路７を備え、インバータ回路７
において、６つのトランジスタＱ１，Ｑ２，Ｑ３，Ｑ
４，Ｑ５，Ｑ６が設けられる。各トランジスタＱ１〜Ｑ
６とそれぞれ並列にダイオードＤ１，Ｄ２，Ｄ３，Ｄ
４，Ｄ５，Ｄ６が設けられる。各ダイオードＤ１〜Ｄ６
のアノードは、各トランジスタＱ１〜Ｑ６のエミッタに
接続され、トランジスタＱ１〜Ｑ６は直流電源８に接続
される。トランジスタＱ１，Ｑ４；Ｑ２，Ｑ５；Ｑ３，
Ｑ６の各接続点から前記Ｕ相、Ｖ相及びＷ相の駆動信号
Ｉｕ，Ｉｖ，Ｉｗが、信号線９ｕ，９ｖ，９ｗにそれぞ
れ出力される。

【０００７】前記直流増幅回路１１，１２，１３からの
検出出力は、図示しない制御回路に入力される。この制
御回路は、前記検出出力に基づいて、例えば回転数やト
ルクまたはモータの回転角の推定等の制御に使用され
る。

【０００８】

【発明が解決しようとする課題】前記従来技術に於い
て、直流増幅回路１１，１２，１３が各相毎に必要であ
り、部品点数が増大し、コストが上昇するという問題を
生じる。

【０００９】本発明の目的は、上述の技術的課題を解決
し、簡単な構成によって相電流を検出することができる
モータの相電流検出装置を提供することである。

【００１０】

【課題を解決するための手段】本発明のモータの相電流
検出装置は、Ｕ相、Ｗ相及びＶ相の駆動信号Ｉｕ，Ｉ
ｖ，Ｉｗによって駆動するモータと、６つのトランジス
タＱ１，Ｑ２，Ｑ３，Ｑ ４，Ｑ５，Ｑ６が設けられ、前
記各トランジスタＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６
に並列にダイオードＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ
６が設けられ、前記６つのトランジスタの中で上段の各
トランジスタＱ１，Ｑ２，Ｑ３のソースが下段の各トラ
ンジスタＱ４，Ｑ５，Ｑ６のドレインにそれぞれ接続さ
れ、前記上段の各トランジスタＱ１，Ｑ２，Ｑ３のドレ
インが直流電源の正極に接続され、前記下段の各トラン
ジスタＱ４，Ｑ５，Ｑ６のソースが直流電源の負極に接
続され、前記トランジスタＱ１とトランジスタＱ４、ト
ランジスタＱ２とトランジスタＱ５、トランジスタＱ３
とトランジスタＱ６の各接続点から前記Ｕ相、Ｗ相及び
Ｖ相の駆動信号Ｉｕ，Ｉｖ，Ｉｗが取出されるインバー
タ回路と、前記モータの駆動電圧信号をＰＷＭ変調信号
にＰＷＭ変調するＰＷＭ回路と、前記ＰＷＭ変調信号に
基づいて、前記各トランジスタＱ１，Ｑ２，Ｑ３，Ｑ
４，Ｑ５，Ｑ６のゲートに信号を出力するゲートドライ
ブ回路と、を有したモータの相電流検出装置において、
前記下段のトランジスタの中で、２つのトランジスタの
ソースの間に相電流検出用抵抗がそれぞれ接続され、前
記相電流検出用抵抗間の各電圧信号をサンプルホールド
することにより、このサンプルホールドした信号を相電
流検出信号として出力するサンプルホールド回路と、前
記ＰＷＭ回路からのＰＷＭ変調信号に基づいて前記相電
流検出用抵抗が接続されたトランジスタのオンタイミン
グからデッドタイム経過後のタイミングと、前記相電流
検出用抵抗が接続されたトランジスタのオフタイミング
よりもデッドタイムだけ早いタイミングとを示す信号を
作成する信号発生回路と、を備え、前記サンプルホール
ド回路は、前記信号発生回路からの信号に基づいて、前
記相電流検出用抵抗が接続されたトランジスタのオンタ
イミングからデッドタイム経過後のタイミングでサンプ
リング動作を開始し、また、前記相電流検出用抵抗が接
続されたトランジスタのオフタイミングよりもデッドタ
イムだけ早いタイミングでサンプリング動作を終了し、
ホールド動作を開始するものである。

【００１１】

【実施例】図１は本発明の一実施例のブラシレス直流モ
ータの駆動装置２１の電気的構成を示す回路図である。

【００１２】本実施例のモータ２２は、３相であって、
３本のコイル２３，２４，２５を有する固定子２６を備
え、各相のコイル２３，２４，２５は、駆動装置２１か
らのＵ相、Ｖ相及びＷ相の駆動信号Ｉｕ，Ｉｖ，Ｉｗで
励磁される。モータ２２は、一対の磁極を有する永久磁
石などからなる回転子（図示せず）を備える。

【００１３】以下の説明では、Ｕ相について説明する
が、他のＶ相及びＷ相についても、以下に説明するＵ相
に関する構成と同様な構成が用いられている。

【００１４】駆動装置２１は、コイル２３，２４，２５
に前記Ｕ相、Ｖ相及びＷ相の駆動信号をそれぞれ供給す
るインバータ回路２７を備え、インバータ回路２７には
６つのトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ
６が設けられ、各トランジスタＱ１，Ｑ２，Ｑ３，Ｑ
４，Ｑ５，Ｑ６に並列に、ダイオードＤ１，Ｄ２，Ｄ
３，Ｄ４，Ｄ５，Ｄ６が設けられる。トランジスタＱ
１，Ｑ２，Ｑ３のドレインは、直流電源２８の正極に接
続され、トランジスタＱ１，Ｑ２，Ｑ３のソースは、ト
ランジスタＱ４，Ｑ５，Ｑ６のドレインにそれぞれ接続
される。トランジスタＱ４，Ｑ５のソースの間に、相電
流検出用抵抗（以下、抵抗）Ｒｕが接続される。トラン
ジスタＱ５，Ｑ６のソースの間に、抵抗Ｒｗが接続され
る。

【００１５】トランジスタＱ４のソースは、信号処理回
路３８ｕに接続され、トランジスタＱ６のソースは、信
号処理回路３８ｗに接続される。トランジスタＱ５のソ
ースは、前記抵抗Ｒｕ，Ｒｗの間に接続されると共に、
直流電源２８の負極に接続される。トランジスタＱ１，
Ｑ４；Ｑ２，Ｑ５；Ｑ３，Ｑ６の各接続点から前記Ｕ
相、Ｖ相及びＷ相の駆動信号Ｉｕ，Ｉｖ，Ｉｗが取出さ
れる。

【００１６】駆動装置２１は、モータ２２の予め定める
基準速度もしくはトルクに対応し、外部から入力される
モータ駆動信号を所定の上限値と下限値との間に制限す
るリミッタ２９を備える。リミッタ２９からのモータ駆
動信号は、図２に内部構成例が示されるＰＷＭ回路３０
に入力され、三角波発生回路５１からの所定周波数及び
所定振幅の三角波とモータ駆動信号とを比較回路５２で
比較するなどして、各相毎のＰＷＭ変調信号が発生され
る。前記各相毎のＰＷＭ変調信号は、前記各相毎に設け
られる信号発生回路３１に入力される。信号発生回路３
１の出力は、例としてＵ相の前記トランジスタＱ１，Ｑ
４のゲートにそれぞれ入力される駆動制御信号Ｅ，Ｅｕ
を発生するゲートドライブ回路３６，３７にそれぞれ入
力される。

【００１７】前記リミッタ２９において、図４（１）に
示す各相の基準駆動信号の振幅が、同図に示す三角波の
振幅を越えると、トランジスタＱ１，Ｑ２，Ｑ３あるい
は、トランジスタＱ４，Ｑ５，Ｑ６のいずれかが全てオ
ン状態となる。とりわけ、図４（２）に示す後述するＰ
ＷＭ信号の各サイクルで、トランジスタＱ１，Ｑ２，Ｑ
３の全てがオン状態となり、トランジスタＱ４，Ｑ５，
Ｑ６の全てがオフ状態となると、後述するように前記抵
抗Ｒｕ，Ｒｗにおいて端子間電圧が発生しなくなり、相
電流の検出が不可能となる。このような事態を防止する
ために、本実施例において、リミッタ２９が用いられて
いる。

【００１８】本実施例に於いて、抵抗Ｒｕ，Ｒｗの端子
間電圧は、前記信号処理回路３８ｕ、３８ｗにそれぞれ
入力される。各信号処理回路３８ｕ，３８ｗは、前記抵
抗Ｒｕ，Ｒｗからの電圧信号がそれぞれ入力されて、高
域成分が除去されるローパスフィルタ（以下，ＬＰＦと
いう）３９と、ＬＰＦ３９からの電圧信号を増幅する直
流増幅器４０と、直流増幅器４０からの電圧信号をサン
プリング及びホールドするサンプルホールド回路４１と
を備える。サンプルホールド回路４１のサンプリング信
号は、前記信号発生回路３１からの出力信号が用いられ
る。サンプルホールド回路４１からの出力が、相電流検
出信号Ｉｕａである。

【００１９】本実施例に於けるＵ相の信号発生回路３１
は、シフトレジスタを構成する例として４段のフリップ
フロップ回路３２，３３，３４，３５と、各フリップフ
ロップ回路３２，３３，３４，３５からの出力θ０，θ
１，θ２，θ３が、図示のように入力されるＡＮＤ回路
Ｇ１，Ｇ２，Ｇ３とを含んでいる。ＡＮＤ回路Ｇ３の出
力が前記サンプルホールド回路４１のサンプリング信号
ＣＴｕとして用いられる。ＡＮＤ回路Ｇ１，Ｇ２の出力
は、トランジスタＱ１，Ｑ４を駆動する駆動信号Ｕ，Ｅ
Ｕを発生するゲートドライブ回路３６，３７にそれぞれ
入力される。

【００２０】他のＶ相及びＷ相に関しても、信号処理回
路３１及びゲートドライブ回路３６，３７と同様な信号
処理回路及びゲートドライブ回路が設けられる。

【００２１】図３は、本実施例の相電流検出動作を説明
する波形図である。

【００２２】図３（１）は、クロック信号を示す。

【００２３】図３（２）は、前記ＰＷＭ回路３０の出力
を示す。

【００２４】図３（３）〜（６）は、前記フリップフロ
ップ回路３２〜３５の出力θ０〜θ３を示す。

【００２５】図３（７）〜（９）は、前記ＡＮＤ回路Ｇ
１，Ｇ２，Ｇ３の各出力を示す。

【００２６】図３（１０）は、抵抗Ｒｕの端子間電圧を
示す。

【００２７】図３（１１）は、前記直流増幅器４０の出
力を示す。

【００２８】図３（１２）は、前記サンプルホールド回
路４１の出力と、サンプルホールド回路４１におけるサ
ンプリング期間Ｓ及びホールド期間Ｈを示す。

【００２９】以下に、Ｕ相に着目して相電流の検出動作
を説明するが、他のＶ相及びＷ相に関しても同様な検出
動作が行われる。

【００３０】外部からの駆動信号がリミッタ２９を通過
して、ＰＷＭ回路３０でＰＷＭ信号に変換され、このＰ
ＷＭ信号が信号発生回路３１に入力される。前記信号発
生回路３１のシフトレジスタにおいて、図３に示す信号
θ０〜θ３が作成される。各信号θ０〜θ３は、相互の
間の遅延時間であるデッドタイムｔｄを有する。各信号
θ０〜θ３に基づいて、例としてトランジスタＱ１，Ｑ
４を駆動する駆動信号Ｕ，ＥＵが作成される（図３
（７），（８）参照）。

【００３１】駆動信号Ｕ，ＥＵによるトランジスタＱ
１，Ｑ４の各オン期間の間には、相互に前記デッドタイ
ムｔｄが設定される。ここで、図３（７）〜（９）に示
すように、駆動信号ＵによってトランジスタＱ１がオフ
して後、前記デッドタイムｔｄの後、駆動信号ＥＵによ
ってトランジスタＱ４がオンする。このトランジスタＱ
４のオンタイミングから前記デッドタイムｔｄ経過後の
タイミングで、信号処理回路３８ｕのサンプルホールド
回路４１は、サンプリング動作を開始する。

【００３２】また、図３（８）に示す信号ＥＵによって
トランジスタＱ４がオフするとき、このオフタイミング
よりもデッドタイムｔｄだけ早いタイミングで、図３
（９）に示すように、サンプルホールド回路４１は、サ
ンプリング動作を終了し、ホールド動作を開始する。こ
のホールド動作の開始タイミングは、前記信号θ０のオ
ンタイミングに同期したタイミングである。このサンプ
リング動作は、前記駆動信号ＥＵによってトランジスタ
Ｑ４がオンするタイミングに対し、前記デッドタイムｔ
ｄだけ遅延したタイミングで実行される。

【００３３】前記信号処理回路３８ｕに於ける前述した
ようなタイミングのサンプリング動作及びホールド動作
によって、図３（１０）に示す前記抵抗Ｒｕの端子間電
圧が、図３（１２）に示すような波形で取り出される。
前記抵抗Ｒｕの端子間電圧波形には、各トランジスタＱ
１，Ｑ４のオンタイミングの時に、図３（１０）に示す
ノイズが現れる。本実施例のようなサンプリング動作と
ホールド動作とのタイミングにすることによって、信号
処理回路３８ｕからの信号Ｉｕａにノイズが現れること
を防止することができる。これにより、簡単な構成で、
しかも正確に相電流の検出を行うことができる。

【００３４】前記信号発生回路３１の構成は、前述した
ようにフリップフロップ回路を用いる例に限らず、図５
に示すような構成でもよい。ＰＷＭ回路３０からの信号
は、増幅器６１に入力されると共に、ＡＮＤ回路７６に
入力される。前記増幅器６１の出力は、抵抗６２及びコ
ンデンサ６３からなる第１遅延回路を経て前記デッドタ
イムｔｄが作成され、さらに抵抗６４及び増幅器６５を
介してＡＮＤ回路６６に入力される。増幅器６５の出力
は、抵抗６７に入力されると共に、ＡＮＤ回路７１に反
転されて入力される。抵抗６７はコンデンサ６８と第２
遅延回路を構成し、デッドタイムｔｄが再度作成された
該第２遅延回路からの出力は、増幅器７０を経てＡＮＤ
回路７１に反転して入力されると共に、前記ＡＮＤ回路
６６に入力される。

【００３５】また、増幅器７０からの出力は抵抗７２に
入力され、抵抗７２とコンデンサ７３とからなる第３遅
延回路を経て、デッドタイムｔｄが再度作成される。第
３遅延回路からの出力は、抵抗７４及び増幅器７５を経
て、反転されてＡＮＤ回路７６に入力される。ＡＮＤ回
路６６、７１、７６からの各出力が、駆動信号Ｕ，Ｅ
Ｕ，ＣＴｕとなり、前記ゲートドライブ回路３６，３７
及びサンプルホールド回路４１に入力される。

【００３６】このように、複数の遅延回路を抵抗と容量
とで構成し、各遅延回路によって前記デッドタイムｔｄ
をそれぞれ作成する回路構成によって前記信号発生回路
３１を構成するようにしてもよい。

【００３７】以下に、前記デッドタイムｔｄに基づくタ
イミングで、前述したように相電流を検出する理由につ
いて説明する。

【００３８】図６は、本発明の基礎となる構成のモータ
の駆動装置２１ａの電気的構成を示す回路図である。以
下に説明する基礎となる構成は、前記従来技術に於ける
問題点を解決している。

【００３９】本構成例のモータ１２２は、例として３相
であって、３本のコイル１２３，１２４，１２５を有す
る固定子１２６を備え、各相のコイル１２３，１２４，
１２５は、駆動装置２１ａからのＵ相、Ｖ相及びＷ相の
駆動信号Ｉｕ，Ｉｖ，Ｉｗで励磁される。モータ１２２
は、一対の磁極を有する永久磁石などからなる回転子
（図示せず）を備える。

【００４０】駆動装置２１ａは、コイル１２３，１２
４，１２５に前記Ｕ相、Ｖ相及びＷ相の駆動信号をそれ
ぞれ供給するインバータ回路１２７を備え、インバータ
回路１２７には６つのトランジスタＱ１，Ｑ２，Ｑ３，
Ｑ４，Ｑ５，Ｑ６が設けられ、各トランジスタＱ１，Ｑ
２，Ｑ３，Ｑ４，Ｑ５，Ｑ６に並列に、ダイオードＤ
１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６が設けられる。トラ
ンジスタＱ１，Ｑ２，Ｑ３のコレクタは、直流電源１２
８の正極に接続され、トランジスタＱ１，Ｑ２，Ｑ３の
エミッタは、トランジスタＱ４，Ｑ５，Ｑ６のコレクタ
にそれぞれ接続される。トランジスタＱ４，Ｑ５，Ｑ６
のエミッタは、相電流検出用抵抗（以下、抵抗）Ｒｕ，
Ｒｖ，Ｒｗをそれぞれ介して、直流電源１２８の負極に
接続される。トランジスタＱ１，Ｑ４；Ｑ２，Ｑ５；Ｑ
３，Ｑ６の各接続点から前記Ｕ相、Ｖ相及びＷ相の駆動
信号Ｉｕ，Ｉｖ，Ｉｗが取出される。

【００４１】駆動装置２１ａは、モータ１２２の予め定
める基準速度に対応し、外部から入力されるモータ駆動
信号と、後述するように検出されるモータ１２２の各相
毎の相電流とから、モータ１２２を駆動するための駆動
電圧信号Ｓｕ，Ｓｖ，Ｓｗを発生するモータ駆動電圧信
号発生回路（以下、信号発生回路）１２９を備える。信
号発生回路１２９からの前記駆動電圧信号Ｓｕ，Ｓｖ，
Ｓｗは、ＰＷＭ回路１３０に入力され、所定周波数及び
所定振幅の三角波と駆動電圧信号Ｓｕ，Ｓｖ，Ｓｗとを
比較するなどして、各相毎のＰＷＭ変調信号が発生され
る。前記各相毎のＰＷＭ変調信号は、前記各相毎のトラ
ンジスタＱ１，Ｑ４；Ｑ２，Ｑ５；Ｑ３，Ｑ６のベース
に入力される駆動制御信号をそれぞれ発生するベースド
ライブ回路１３１，１３２，１３３に、それぞれ入力さ
れる。

【００４２】トランジスタＱ４，Ｑ５，Ｑ６のエミッタ
と抵抗Ｒｕ，Ｒｖ，Ｒｗとの各接続点における各電圧信
号は、相電流検出回路１３４，１３５，１３６にそれぞ
れ入力される。各相電流検出回路１３４，１３５，１３
６は、前記抵抗Ｒｕ，Ｒｖ，Ｒｗからの電圧信号がそれ
ぞれ入力されて、高域成分が除去されるＬＰＦ（ローパ
スフィルタ）１３７，１３８，１３９と、各ＬＰＦ１３
７〜１３９のからの電圧信号を増幅する直流増幅器１４
０，１４１，１４２と、直流増幅器１４０，１４１，１
４２からの電圧信号をサンプルホールドするサンプルホ
ールド回路１４３，１４４，１４５とを備える。サンプ
ルホールド回路１４３〜１４５のサンプリング信号は、
前記ＰＷＭ回路１３０からのＰＷＭ変調信号が用いられ
る。各サンプルホールド回路１４３，１４４，１４５か
らの出力が、相電流検出信号Ｉｕａ，Ｉｖａ，Ｉｗａで
ある。

【００４３】図７は、図６の駆動装置２１ａの動作を説
明するタイムチャートである。

【００４４】以下に、図６及び図７を参照して駆動装置
２１ａの動作について説明する。

【００４５】図６の回路において、例として、トランジ
スタＱ１，Ｑ５，Ｑ６がオン状態であれば、各コイル１
２３，１２４，１２５において、コイル電流ｉ１，ｉ
２，ｉ３が矢符方向に流れる。抵抗Ｒｖ，Ｒｗの両端に
は、前記電流ｉ２，ｉ３の大きさに対応した端子間電圧
が発生する。従って、Ｖ相及びＷ相の相電流を検出でき
る。このとき、Ｕ相の相電流ｉ１は、トランジスタＱ１
を流れ、抵抗Ｒｕを流れないため、相電流ｉ１は検出さ
れない。

【００４６】次に、トランジスタＱ１がオフし、トラン
ジスタＱ４がオンしたとき、ダイオードＤ４にフリーホ
イール電流ｉ４が矢符方向に流れる。これにより、抵抗
Ｒｕの両端には、抵抗Ｒｖ，Ｒｗに発生する電圧と逆極
性の電圧が発生する。

【００４７】これにより、Ｕ相、Ｖ相及びＷ相におい
て、トランジスタＱ４，Ｑ５，Ｑ６がオンしたとき、抵
抗Ｒｕ，Ｒｖ，Ｒｗの各端子間電圧を検出してサンプル
ホールド回路１４３〜１４５でサンプリングし、トラン
ジスタＱ４，Ｑ５，Ｑ６がオフしたとき、サンプリング
された各端子間電圧をサンプルホールド回路１４３〜１
４５でホールドする。従って、正負両方向の各相電流ｉ
１，ｉ２，ｉ３を近似的に検出できる。

【００４８】上記検出動作によって相電流ｉ１，ｉ２，
ｉ３を検出し、モータ１２２に流れる電流をフィードバ
ック制御する。このとき、駆動回路２１ａの回路動作に
影響を与えない程度に、ＰＷＭ回路１３０の三角波周波
数を増大することにより、相電流のサンプルホールド動
作のサンプリング周波数を増大する。これにより、相電
流の検出値の精度を向上し、モータ１２２の電流制御の
精度を向上するようにしている。

【００４９】このような駆動装置２１ａによる検出動作
に於いて、前記各トランジスタＱ１〜Ｑ６がオフ状態か
らオン状態に切り替わるときに、ダイオードＤ１〜Ｄ６
に瞬時的に流れるリカバリー電流、また、サンプルホー
ルド回路１４３〜１４５の動作上の遅延などにより、正
確に相電流を検出できない場合があるという問題点があ
る。

【００５０】図８は、本構成例の駆動装置２１ａの問題
点を説明する回路図であり、図９は、この問題点を説明
するタイムチャートである。これらの図面を参照して、
駆動装置２１ａの前記問題点を説明する。

【００５１】駆動装置２１ａにおいて、図９（３）に示
すように、トランジスタＱ４がオンしたとき、図９
（５）に示すように、ダイオードＤ１にリカバリー電流
ｉｒ１が図８に示すように流れる。これにより、図９
（５）に示すように、抵抗Ｒｕの端子間電圧Ｖｒｕの定
常出力Ｓｐ１，Ｓｐ４にノイズＳｐ２，Ｓｐ３，Ｓｐ５
が混入する。各サンプルホールド回路１４３〜１４５の
サンプリング信号は、前記ＰＷＭ回路１３０からの駆動
信号がそのまま用いられる。また、駆動信号ＥＵの立ち
上がりタイミング及び立ち下がりタイミングで規定され
るサンプリング動作及びホールド動作の開始及び終了タ
イミングには、図９（７）に示すような遅延時間Ｔｄ
ｓ，Ｔｄｈが生じている。

【００５２】従って、図９（３）に示すように、トラン
ジスタＱ４のオン状態への切り替えタイミングに同期し
て、サンプルホールド回路１４３〜１４５のサンプリン
グ動作が開始される。従って、前記端子間電圧Ｖｒｕに
於けるリカバリー電流ｉｒ１もサンプリングされ、図９
（６）に示すように前記サンプルホールド回路１４３〜
１４５の出力に、該リカバリー電流ｉｒ１に基づき、前
記端子間電圧Ｖｒｕに於けるノイズＳｐ３に規定される
ノイズが現れる。従って、モータ１２２のＵ相の相電流
を正確に検出できない問題点を生じる。

【００５３】図１０は、本構成例の駆動装置２１ａの他
の問題点を説明する回路図であり、図１１はこの問題点
を説明するタイムチャートである。これらの図面を参照
して、駆動装置２１ａの他の問題点を説明する。

【００５４】駆動装置２１ａにおいて、図１１（３）に
示すように、トランジスタＱ４がオフしたとき、図１１
（７）に示すように、サンプルホールド回路１４３〜１
４５において、サンプリング動作からホールド動作への
切換えが、トランジスタＱ４のオン状態からオフ状態へ
の切替わりタイミングから遅れる場合がある。

【００５５】トランジスタＱ４がオフしたタイミング以
降の過渡期において、前記端子間電圧Ｖｒｕの通常信号
Ｓｐ７，Ｓｐ１０にノイズＳｐ８が混入した場合、前記
ホールド動作の開始タイミングの前記遅延時間Ｔｄｓ，
Ｔｄｈが発生すると、図１１（６）に示すように、抵抗
Ｒｕのホールドされた端子間電圧Ｖｒｕのレベルが、前
記トランジスタＱ４がオフしたタイミングに於ける端子
間電圧Ｖｒｕのレベルよりも電位差ΔＶだけ低くなるな
どの変動を生じる場合がある。このような場合において
も、モータ１２２の前記Ｕ相の相電流を正確に検出でき
ないという問題点を生じる。

【００５６】前述した本実施例の駆動装置２１は、サン
プルホールド回路４１のサンプリング動作及びホールド
動作の開始及び終了タイミングを前述のように定めるこ
とにより、前記従来技術の問題点を解消することができ
るばかりでなく、前記本発明の基礎となる構成の駆動装
置２１ａにおける前記の問題点をも併せて解消すること
ができる。

【００５７】

【発明の効果】以上のように本発明に従えば、リカバリ
ー電流によって発生するノイズを防止し、かつ、簡便な
構成によって高精度の相電流の検出を行うことができ
る。

【図面の簡単な説明】

【図１】本発明の一実施例のモータの駆動装置２１の回
路図である。

【図２】本実施例のＰＷＭ回路３０の構成例を示す回路
図である。

【図３】相電流検出動作を説明するタイムチャートであ
る。

【図４】ＰＷＭ回路３０の動作を説明するタイムチャー
トである。

【図５】本実施例の信号発生回路３１の他の構成例を示
す回路図である。

【図６】本発明の基礎となる構成の駆動装置２１ａの回
路図である。

【図７】駆動装置２１ａの有する問題点を説明するタイ
ムチャートである。

【図８】駆動装置２１ａの有する問題点を説明する回路
図である。

【図９】駆動装置２１ａの有する問題点を説明するタイ
ムチャートである。

【図１０】駆動装置２１ａの有する他の問題点を説明す
る回路図である。

【図１１】駆動装置２１ａの有する他の問題点を説明す
るタイムチャートである。

【図１２】従来技術の駆動装置１の回路図である。

【符号の説明】

２１ 駆動装置 ２２ モータ ２３，２４，２５ コイル ２６ 固定子 ２７ インバータ回路 ２８ 直流電源 ２９ リミッタ ３１ 信号発生回路 Ｒｕ，Ｒｗ 相電流検出用抵抗

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】Ｕ相、Ｗ相及びＶ相の駆動信号Ｉｕ，Ｉ
   ｖ，Ｉｗによって駆動するモータと、 ６つのトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ
   ６が設けられ、 前記各トランジスタＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ
   ６に並列にダイオードＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，
   Ｄ６が設けられ、 前記６つのトランジスタの中で上段の各トランジスタＱ
   １，Ｑ２，Ｑ３のソースが下段の各トランジスタＱ４，
   Ｑ５，Ｑ６のドレインにそれぞれ接続され、 前記上段の各トランジスタＱ１，Ｑ２，Ｑ３のドレイン
   が直流電源の正極に接続され、 前記下段の各トランジスタＱ４，Ｑ５，Ｑ６のソースが
   直流電源の負極に接続され、 前記トランジスタＱ１とトランジスタＱ４、トランジス
   タＱ２とトランジスタＱ５、トランジスタＱ３とトラン
   ジスタＱ６の各接続点から前記Ｕ相、Ｗ相及びＶ相の駆
   動信号Ｉｕ，Ｉｖ，Ｉｗが取出されるインバータ回路
   と、 前記モータの駆動電圧信号をＰＷＭ変調信号にＰＷＭ変
   調するＰＷＭ回路と、 前記ＰＷＭ変調信号に基づいて、前記各トランジスタＱ
   １，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６のゲートに信号を出
   力するゲートドライブ回路と、 を有したモータの相電流検出装置において、 前記下段のトランジスタの中で、２つのトランジスタの
   ソースの間に相電流検出用抵抗がそれぞれ接続され、 前記相電流検出用抵抗間の各電圧信号をサンプルホール
   ドすることにより、このサンプルホールドした信号を相
   電流検出信号として出力するサンプルホールド回路と、 前記ＰＷＭ回路からのＰＷＭ変調信号に基づいて前記相
   電流検出用抵抗が接続 されたトランジスタのオンタイミ
   ングからデッドタイム経過後のタイミングと、前記相電
   流検出用抵抗が接続されたトランジスタのオフタイミン
   グよりもデッドタイムだけ早いタイミングとを示す信号
   を作成する信号発生回路と、 を備え、 前記サンプルホールド回路は、 前記信号発生回路からの信号に基づいて、前記相電流検
   出用抵抗が接続されたトランジスタのオンタイミングか
   らデッドタイム経過後のタイミングでサンプリング動作
   を開始し、また、前記相電流検出用抵抗が接続されたト
   ランジスタのオフタイミングよりもデッドタイムだけ早
   いタイミングでサンプリング動作を終了し、ホールド動
   作を開始する ことを特徴とするモータの相電流検出装
   置。