JP2538616B2 - ブラシレスモ―タの駆動装置 - Google Patents
ブラシレスモ―タの駆動装置Info
- Publication number
- JP2538616B2 JP2538616B2 JP62247112A JP24711287A JP2538616B2 JP 2538616 B2 JP2538616 B2 JP 2538616B2 JP 62247112 A JP62247112 A JP 62247112A JP 24711287 A JP24711287 A JP 24711287A JP 2538616 B2 JP2538616 B2 JP 2538616B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- output
- input terminal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は固定子巻線に誘起される誘起電圧に基づいて
位置検出信号を得るようにしたブラシレスモータの駆動
装置に関する。
位置検出信号を得るようにしたブラシレスモータの駆動
装置に関する。
（従来の技術） ブラシレスモータにおいては、固定子巻線と永久磁石
形の回転子との相対的位置をホール素子等の位置検出素
子を用いずに固定子巻線に誘起される誘起電圧を利用し
て検出する方式が採用されるようになってきている。
形の回転子との相対的位置をホール素子等の位置検出素
子を用いずに固定子巻線に誘起される誘起電圧を利用し
て検出する方式が採用されるようになってきている。
この従来例を第４図に示す。即ち、１は直流電源、２
はブラシレスモータ３の固定子巻線3U,3V及び3Wに通電
するためのインバータ回路、4,5及び６は固定子巻線3U,
3V及び3Wに誘起される誘起電圧UV,VV及びVWを90度移相
させるフィルタ回路、７はこれらのフィルタ回路４乃至
６の出力信号から中性点電圧NVを得る検出回路、8,9及
び10はフィルタ回路4,5及び６の出力信号と中性点電圧N
Vとを夫々比較する比較器、11は制御回路である。第５
図は従来例の動作を示すタイムチャートであり、今、こ
れを参照してＵ相について考えてみる。固定子巻線3Uに
誘起される誘起電圧UV（第５図（ａ）参照）には、イン
バータ回路２の転流時に対アーム還流ダイオードの導通
によって生ずるスパイク状の電圧成分が含まれている。
このスパイク状の電圧成分の影響をなくすために、誘起
電圧UVをフィルタ回路４によって90度位相をシフトさ
せ、第５図（ｂ）で示すような移相電圧DUVとする。そ
の後、この移相電圧DUVと第５図（ｂ）に示す中性点電
圧NVとを比較器８により比較し、第５図（ｃ）で示すよ
うに位置検出信号PSUを得る。他のＶ及びＷ相について
も同様であり、誘起電圧VV及びWVに基づいて比較器９及
び10から第５図（ｄ）及び（ｅ）で示すように位置検出
信号PSV及びPSWを得る。これらの位置検出信号PSU,PSV
及びPSWは180度通電の120度位相の異なる信号となり、
これらが制御回路11に与えられることにより、その制御
回路11は６つの通電タイミング信号を出力してインバー
タ回路２のスイッチング素子たるトランジスタのベース
に与えるようになる。
はブラシレスモータ３の固定子巻線3U,3V及び3Wに通電
するためのインバータ回路、4,5及び６は固定子巻線3U,
3V及び3Wに誘起される誘起電圧UV,VV及びVWを90度移相
させるフィルタ回路、７はこれらのフィルタ回路４乃至
６の出力信号から中性点電圧NVを得る検出回路、8,9及
び10はフィルタ回路4,5及び６の出力信号と中性点電圧N
Vとを夫々比較する比較器、11は制御回路である。第５
図は従来例の動作を示すタイムチャートであり、今、こ
れを参照してＵ相について考えてみる。固定子巻線3Uに
誘起される誘起電圧UV（第５図（ａ）参照）には、イン
バータ回路２の転流時に対アーム還流ダイオードの導通
によって生ずるスパイク状の電圧成分が含まれている。
このスパイク状の電圧成分の影響をなくすために、誘起
電圧UVをフィルタ回路４によって90度位相をシフトさ
せ、第５図（ｂ）で示すような移相電圧DUVとする。そ
の後、この移相電圧DUVと第５図（ｂ）に示す中性点電
圧NVとを比較器８により比較し、第５図（ｃ）で示すよ
うに位置検出信号PSUを得る。他のＶ及びＷ相について
も同様であり、誘起電圧VV及びWVに基づいて比較器９及
び10から第５図（ｄ）及び（ｅ）で示すように位置検出
信号PSV及びPSWを得る。これらの位置検出信号PSU,PSV
及びPSWは180度通電の120度位相の異なる信号となり、
これらが制御回路11に与えられることにより、その制御
回路11は６つの通電タイミング信号を出力してインバー
タ回路２のスイッチング素子たるトランジスタのベース
に与えるようになる。
（発明が解決しようとする問題点） 従来の構成では、誘起電圧UV,VV及びWVに含まれるス
パイク状の電圧成分を除去するために90度遅れ位相特性
を有するフィルタ回路４乃至６を設けているので、フィ
ルタ回路４乃至６の時定数が大きく、このため、急激な
速度変動に追従できない問題があり、又、低速度領域で
の位置検出が困難になる問題がある。更に、誘起電圧U
V,VV及びWVに含まれるスパイク状の電圧成分の大きさ
は、固定子巻線3U,3V及び3Wの電流即ち負荷の大きさに
よって変化するので、負荷変動が大きいとフィルタ回路
４乃至６以降の信号波形に位相誤差を生ずることになっ
て広範囲の動作は不可能であり、従って、用途としては
負荷変動の小さなコンプレッサ等に限定される問題があ
る。
パイク状の電圧成分を除去するために90度遅れ位相特性
を有するフィルタ回路４乃至６を設けているので、フィ
ルタ回路４乃至６の時定数が大きく、このため、急激な
速度変動に追従できない問題があり、又、低速度領域で
の位置検出が困難になる問題がある。更に、誘起電圧U
V,VV及びWVに含まれるスパイク状の電圧成分の大きさ
は、固定子巻線3U,3V及び3Wの電流即ち負荷の大きさに
よって変化するので、負荷変動が大きいとフィルタ回路
４乃至６以降の信号波形に位相誤差を生ずることになっ
て広範囲の動作は不可能であり、従って、用途としては
負荷変動の小さなコンプレッサ等に限定される問題があ
る。
尚、このような問題を解消するために、特開昭61−17
0290号広報に開示されたようなものが考えられている。
これは、トランジスタ（転流素子）と固定子巻線（駆動
巻線）との間にインピーダンス素子を挿入して、固定子
巻線の任意の２つの端子間の巻線を一辺とするブリッジ
回路を構成し、このブリッジ回路の２つの頂点の電位差
を検出する差動増幅回路により位置検出信号を得る構成
である。しかしながら、このような構成では、大容量の
ブラシレスモータのように大電流（例えば数＋アンペ
ア）が流れる場合には、トランジスタと固定子巻線との
間に挿入されたインピーダンス素子の発熱が大きくなる
という新たな問題が生じ、又、低速度領域においても時
間に対する電流変化が小さいので、低速度領域での位置
検出が困難であるという問題は解消されない。
0290号広報に開示されたようなものが考えられている。
これは、トランジスタ（転流素子）と固定子巻線（駆動
巻線）との間にインピーダンス素子を挿入して、固定子
巻線の任意の２つの端子間の巻線を一辺とするブリッジ
回路を構成し、このブリッジ回路の２つの頂点の電位差
を検出する差動増幅回路により位置検出信号を得る構成
である。しかしながら、このような構成では、大容量の
ブラシレスモータのように大電流（例えば数＋アンペ
ア）が流れる場合には、トランジスタと固定子巻線との
間に挿入されたインピーダンス素子の発熱が大きくなる
という新たな問題が生じ、又、低速度領域においても時
間に対する電流変化が小さいので、低速度領域での位置
検出が困難であるという問題は解消されない。
本発明は上記事情に鑑みてなされたもので、その目的
は、固定子巻線の誘起電圧に基づいてその固定子巻線の
通電を制御するものであっても、固定子巻線の誘起電圧
を高速度且つ正確に検出して位置検出信号を得ることが
でき、急激な速度変動に対する応答性がよく、負荷変動
に対しても広範囲に動作し得、又、低速度領域に対して
も確実に位置検出信号を得ることができ、更に、インピ
ーダンス素子の大きな発熱の問題もないブラシレスモー
タの駆動装置を提供するにある。
は、固定子巻線の誘起電圧に基づいてその固定子巻線の
通電を制御するものであっても、固定子巻線の誘起電圧
を高速度且つ正確に検出して位置検出信号を得ることが
でき、急激な速度変動に対する応答性がよく、負荷変動
に対しても広範囲に動作し得、又、低速度領域に対して
も確実に位置検出信号を得ることができ、更に、インピ
ーダンス素子の大きな発熱の問題もないブラシレスモー
タの駆動装置を提供するにある。
［発明の構成］ （問題点を解決するための手段） 本発明のブラシレスモータの駆動装置は、永久磁石の
回転子の回転に応じて複数相の固定子巻線に誘起される
電圧信号を夫々分圧する分圧回路を設け、この分圧回路
による各相分圧信号の内の任意の二相の電位差を検出す
る差動増幅手段を設け、この差動増幅手段の出力信号の
ゼロクロス点を検出する比較手段を設け、この比較手段
の出力信号を遅延させる遅延手段を設け、この遅延手段
の出力信号と前記比較手段の出力信号とを処理して位置
検出信号を出力する論理手段を設け、この論理手段から
の位置検出信号に基づいて通電タイミング信号を出力す
る制御回路を設け、そして、この制御回路からの通電タ
イミング信号に基づいて前記固定子巻線の通電を制御す
る出力回路を設ける構成に特徴を有する。
回転子の回転に応じて複数相の固定子巻線に誘起される
電圧信号を夫々分圧する分圧回路を設け、この分圧回路
による各相分圧信号の内の任意の二相の電位差を検出す
る差動増幅手段を設け、この差動増幅手段の出力信号の
ゼロクロス点を検出する比較手段を設け、この比較手段
の出力信号を遅延させる遅延手段を設け、この遅延手段
の出力信号と前記比較手段の出力信号とを処理して位置
検出信号を出力する論理手段を設け、この論理手段から
の位置検出信号に基づいて通電タイミング信号を出力す
る制御回路を設け、そして、この制御回路からの通電タ
イミング信号に基づいて前記固定子巻線の通電を制御す
る出力回路を設ける構成に特徴を有する。
（作用） 固定子巻線に誘起される電圧信号を分圧回路，差動増
幅手段及び比較手段により処理することによってスパイ
ク状の電圧成分を含んだ位置検出信号が得られ、そし
て、この位置検出信号のスパイク状の電圧成分は遅延手
段及び論理手段により除去されて制御回路に与えられる
位置検出信号が得られる。従って、従来のような時定数
の大なるフィルタ回路を設ける必要がないので、応答性
をよくし得て、急激な速度変動，固定子巻線の電流変化
即ち負荷変動に対しても高速度で位置検出を行ない得、
又、固定子巻線と出力回路との間にインピーダンス素子
を挿入する必要がないので、インピーダンス素子の大き
な発熱の問題もなくなる。
幅手段及び比較手段により処理することによってスパイ
ク状の電圧成分を含んだ位置検出信号が得られ、そし
て、この位置検出信号のスパイク状の電圧成分は遅延手
段及び論理手段により除去されて制御回路に与えられる
位置検出信号が得られる。従って、従来のような時定数
の大なるフィルタ回路を設ける必要がないので、応答性
をよくし得て、急激な速度変動，固定子巻線の電流変化
即ち負荷変動に対しても高速度で位置検出を行ない得、
又、固定子巻線と出力回路との間にインピーダンス素子
を挿入する必要がないので、インピーダンス素子の大き
な発熱の問題もなくなる。
（実施例） 以下本発明の一実施例につき第１図乃至第３図を参照
しながら説明する。
しながら説明する。
先ず、第１図及び第２図に従って全体の構成について
述べる。21は直流電源であり、これの正及び負端子は母
線22及び23に接続されている。24は出力回路たるインバ
ータ回路であり、これは母線22,23間にスイッチング素
子たるNPN形のトランジスタ25乃至27及び28乃至30を三
相ブリッジ接続して構成されている。尚、31乃至36はト
ランジスタ25乃至30に並列に接続されたダイオードであ
る。37はブラシレスモータであり、これは、U,V及びＷ
相の固定子巻線38U,38V及び38Wを有する固定子38と、永
久磁石形の回転子39とを備えている。そして、固定子巻
線38U,38V及び38Wの一端子は共通に接続され、各他端子
はトランジスタ25及び28の共通接続点たる出力端子OU,
トランジスタ26及び29の共通接続点たる出力端子OV及び
トランジスタ27及び30の共通接続点たる出力端子OWに夫
々接続されている。40は分圧回路であり、これは、出力
端子OU,OV及びOWと母線23との間に、抵抗41と42との直
列回路、抵抗43と44との直列回路及び抵抗45と46との直
列回路を接続して構成され、その抵抗41と42,抵抗43と4
4及び抵抗45と46の各共通接続点を出力端子40U,40V及び
40Wとしている。47はバッファ回路であり、これは、U,V
及びＷ相用の演算増幅器48U,48V及び48Wからなり、各非
反転入力端子（＋）は前記出力端子40U,40V及び40Wに夫
々接続され、各反転入力端子（−）は自己の出力端子に
夫々接続されている。49は差動増幅手段であり、これ
は、第２図に示すように、U,V及びＷ相用の差動増幅回
路50U,50V及び50Wからなる。Ｕ相用の差動増幅回路50U
は、抵抗51U,52U,53U,54U及び演算増幅器55Uからなり、
その演算増幅器55Uの反転入力端子（−）と出力端子と
の間に抵抗53Uが接続されているとともに、演算増幅器5
5Uの非反転入力端子（＋）抵抗54Uを介してアースされ
ることにより構成されている。他のＶ及びＷ相用の差動
増幅回路50V及び50Wも同構成であり、差動増幅回路50U
と同一部分にはその符号に添字Ｕの代りに添字Ｖ及びＷ
を付して示す。そして、演算増幅器55Uの反転入力端子
（−）及び演算増幅器55Wの非反転入力端子（＋）は夫
々抵抗51U及び52Wを介してＵ相用の演算増幅器48Uの出
力端子に接続され、演算増幅器55Vの反転入力端子
（−）及び演算増幅器55Uの非反転入力端子（＋）は夫
々抵抗51V及び52Uを介してＶ相用の演算増幅器48Vの出
力端子に接続され、演算増幅器55Wの反転入力端子
（−）及び演算増幅器55Vの非反転入力端子（＋）は夫
々抵抗51W及び52Vを介してＷ相用の演算増幅器48Wの出
力端子に接続されている。56は比較手段であり、これ
は、第２図に示すように、U,V及びＷ相用の比較回路57
U,57V及び57Wからなる。Ｕ相用の比較回路57Uは、比較
器58U,フォトカプラ59U,抵抗60U及び61Uからなり、比較
器58Uの非反転入力端子（＋）がアースされ、その比較
器58Uの出力端子がフォトカプラ59Uの発光ダイオード59
Ua及び抵抗60Uを介して直流電圧Vccが印加された母線62
に接続され、そして、この母線62とアースとの間に抵抗
61U及びフォトカプラ59Uのフォトトランジスタ59Ubのコ
レクタ，エミック間が直列に接続されて構成されてい
る。その他のＶ及びＷ相用の比較回路57V及び57Wも同構
成であり、比較回路57Uと同一部分にはその符号に添字
Ｕの代りに添字Ｖ及びＷを付して示す。そして、比較器
58U,58V及び58Wの各反転入力端子（−）は演算増幅器55
U,55V及び55Wの出力端子に夫々接続されている。63は遅
延手段であり、これは、第２図に示すように、U,V及び
Ｗ相用の遅延回路64U,64V及び64Wからなる。Ｕ相用の遅
延回路64Uは、ナンド回路65U,66U,67U,コンデンサ68U,
抵抗69U,70U及び71Uからなり、ナンド回路65Uの出力端
子は抵抗69及びコンデンサ68Uを介して母線62に接続さ
れ、抵抗69U及びコンデンサ68Uの共通接続点はナンド回
路66Uの一方の入力端子に接続され、ナンド回路66Uの他
方の入力端子は抵抗70Uを介して母線62に接続されると
ともに抵抗71Uを介してナンド回路67Uの出力端子に接続
され、そして、ナンド回路66Uの出力端子はナンド回路6
7Uの一方及び他方の入力端子に共通に接続されて構成さ
れている。他のＶ及びＷ相用の遅延回路64V及び64Wも同
構成であり、遅延回路64Uと同一部分にはその符号に添
字Ｕの代りに添字Ｖ及びＷを付して示す。そして、Ｕ相
用のナンド回路65Uの一方及び他方の入力端子は共通に
接続された上でフォトトランジスタ59Ubのコレクタに接
続され、Ｖ相用のナンド回路65Vの一方及び他方の入力
端子は共通に接続された上でフォトトランジスタ59Vbの
コレクタに接続され、Ｗ相用のナンド回路65Wの一方及
び他方の入力端子は共通に接続された上でフォトトラン
ジスタ59Wbのコレクタに接続されている。72は論理手段
であり、これは、第２図に示すように、U,V及びＷ相用
の論理回路73U,73V及び73Wからなる。Ｕ相用の論理回路
73Uは、ナンド回路74U,インバータ75U,アンド回路76U,
フリップフロップ回路77U及び78Uからなり、ナンド回路
74Uの出力端子はアンド回路76Uの一方の入力端子に接続
され、アンド回路76Uの出力端子はフリップフロップ回
路77Uのリセット入力端子Ｒに接続され、インバータ75U
の出力端子はフリップフロップ回路77Uのクロック入力
端子Ｃに接続され、フリップフロップ回路77U及び78Uの
各データ入力端子Ｄは母線62に接続されているとともに
各セット入力端子Ｓはアースされ、フリップフロップ回
路77Uのセット出力端子Ｑはフリップフロップ回路78Uの
リセット入力端子Ｒに接続され、そして、インバータ75
Uの入力端子はフリップフロップ回路78Uのクロック入力
端子Ｃに接続されている。他のＶ及びＷ相用の論理回路
73V及び73Wも同構成であり、論理回路73Uと同一部分に
は同一符号に添字Ｕの代りに添字Ｖ及びＷを付して示
す。そして、論理回路73Uにおいて、ナンド回路74Vの一
方の入力端子はナンド回路65Vの入力端子，インバータ7
5Vの入力端子及びナンド回路74Wの一方の入力端子に接
続され、ナンド回路74Vの他方の入力端子はナンド回路7
4Vの他方の入力端子，ナンド回路65Wの入力端子及びイ
ンバータ75の入力端子の接続され、アンド回路76Uの他
方の入力端子はナンド回路67Vの出力端子に接続されて
いる。Ｖ相用の論理回路73Vにおいて、ナンド回路74Vの
一方の入力端子はナンド回路65Uの入力端子，インバー
タ75Uの入力端子及びナンド回路74Wの他方の入力端子に
接続され、アンド回路76Vの他方の入力端子はナンド回
路67Wの出力端子に接続されている。Ｗ相用の論理回路7
3において、アンド回路76Wの他方の入力端子はナンド回
路67Uの出力端子に接続されている。更に、各U,V及びＷ
相用のフリップフロップ回路78U,78V及び78Wの各セット
出力端子Ｑは制御回路79の３本の入力端子に接続され、
制御回路79の６本の出力端子はインバータ回路24におけ
るトランジスタ25乃至30のベースに接続されている。
述べる。21は直流電源であり、これの正及び負端子は母
線22及び23に接続されている。24は出力回路たるインバ
ータ回路であり、これは母線22,23間にスイッチング素
子たるNPN形のトランジスタ25乃至27及び28乃至30を三
相ブリッジ接続して構成されている。尚、31乃至36はト
ランジスタ25乃至30に並列に接続されたダイオードであ
る。37はブラシレスモータであり、これは、U,V及びＷ
相の固定子巻線38U,38V及び38Wを有する固定子38と、永
久磁石形の回転子39とを備えている。そして、固定子巻
線38U,38V及び38Wの一端子は共通に接続され、各他端子
はトランジスタ25及び28の共通接続点たる出力端子OU,
トランジスタ26及び29の共通接続点たる出力端子OV及び
トランジスタ27及び30の共通接続点たる出力端子OWに夫
々接続されている。40は分圧回路であり、これは、出力
端子OU,OV及びOWと母線23との間に、抵抗41と42との直
列回路、抵抗43と44との直列回路及び抵抗45と46との直
列回路を接続して構成され、その抵抗41と42,抵抗43と4
4及び抵抗45と46の各共通接続点を出力端子40U,40V及び
40Wとしている。47はバッファ回路であり、これは、U,V
及びＷ相用の演算増幅器48U,48V及び48Wからなり、各非
反転入力端子（＋）は前記出力端子40U,40V及び40Wに夫
々接続され、各反転入力端子（−）は自己の出力端子に
夫々接続されている。49は差動増幅手段であり、これ
は、第２図に示すように、U,V及びＷ相用の差動増幅回
路50U,50V及び50Wからなる。Ｕ相用の差動増幅回路50U
は、抵抗51U,52U,53U,54U及び演算増幅器55Uからなり、
その演算増幅器55Uの反転入力端子（−）と出力端子と
の間に抵抗53Uが接続されているとともに、演算増幅器5
5Uの非反転入力端子（＋）抵抗54Uを介してアースされ
ることにより構成されている。他のＶ及びＷ相用の差動
増幅回路50V及び50Wも同構成であり、差動増幅回路50U
と同一部分にはその符号に添字Ｕの代りに添字Ｖ及びＷ
を付して示す。そして、演算増幅器55Uの反転入力端子
（−）及び演算増幅器55Wの非反転入力端子（＋）は夫
々抵抗51U及び52Wを介してＵ相用の演算増幅器48Uの出
力端子に接続され、演算増幅器55Vの反転入力端子
（−）及び演算増幅器55Uの非反転入力端子（＋）は夫
々抵抗51V及び52Uを介してＶ相用の演算増幅器48Vの出
力端子に接続され、演算増幅器55Wの反転入力端子
（−）及び演算増幅器55Vの非反転入力端子（＋）は夫
々抵抗51W及び52Vを介してＷ相用の演算増幅器48Wの出
力端子に接続されている。56は比較手段であり、これ
は、第２図に示すように、U,V及びＷ相用の比較回路57
U,57V及び57Wからなる。Ｕ相用の比較回路57Uは、比較
器58U,フォトカプラ59U,抵抗60U及び61Uからなり、比較
器58Uの非反転入力端子（＋）がアースされ、その比較
器58Uの出力端子がフォトカプラ59Uの発光ダイオード59
Ua及び抵抗60Uを介して直流電圧Vccが印加された母線62
に接続され、そして、この母線62とアースとの間に抵抗
61U及びフォトカプラ59Uのフォトトランジスタ59Ubのコ
レクタ，エミック間が直列に接続されて構成されてい
る。その他のＶ及びＷ相用の比較回路57V及び57Wも同構
成であり、比較回路57Uと同一部分にはその符号に添字
Ｕの代りに添字Ｖ及びＷを付して示す。そして、比較器
58U,58V及び58Wの各反転入力端子（−）は演算増幅器55
U,55V及び55Wの出力端子に夫々接続されている。63は遅
延手段であり、これは、第２図に示すように、U,V及び
Ｗ相用の遅延回路64U,64V及び64Wからなる。Ｕ相用の遅
延回路64Uは、ナンド回路65U,66U,67U,コンデンサ68U,
抵抗69U,70U及び71Uからなり、ナンド回路65Uの出力端
子は抵抗69及びコンデンサ68Uを介して母線62に接続さ
れ、抵抗69U及びコンデンサ68Uの共通接続点はナンド回
路66Uの一方の入力端子に接続され、ナンド回路66Uの他
方の入力端子は抵抗70Uを介して母線62に接続されると
ともに抵抗71Uを介してナンド回路67Uの出力端子に接続
され、そして、ナンド回路66Uの出力端子はナンド回路6
7Uの一方及び他方の入力端子に共通に接続されて構成さ
れている。他のＶ及びＷ相用の遅延回路64V及び64Wも同
構成であり、遅延回路64Uと同一部分にはその符号に添
字Ｕの代りに添字Ｖ及びＷを付して示す。そして、Ｕ相
用のナンド回路65Uの一方及び他方の入力端子は共通に
接続された上でフォトトランジスタ59Ubのコレクタに接
続され、Ｖ相用のナンド回路65Vの一方及び他方の入力
端子は共通に接続された上でフォトトランジスタ59Vbの
コレクタに接続され、Ｗ相用のナンド回路65Wの一方及
び他方の入力端子は共通に接続された上でフォトトラン
ジスタ59Wbのコレクタに接続されている。72は論理手段
であり、これは、第２図に示すように、U,V及びＷ相用
の論理回路73U,73V及び73Wからなる。Ｕ相用の論理回路
73Uは、ナンド回路74U,インバータ75U,アンド回路76U,
フリップフロップ回路77U及び78Uからなり、ナンド回路
74Uの出力端子はアンド回路76Uの一方の入力端子に接続
され、アンド回路76Uの出力端子はフリップフロップ回
路77Uのリセット入力端子Ｒに接続され、インバータ75U
の出力端子はフリップフロップ回路77Uのクロック入力
端子Ｃに接続され、フリップフロップ回路77U及び78Uの
各データ入力端子Ｄは母線62に接続されているとともに
各セット入力端子Ｓはアースされ、フリップフロップ回
路77Uのセット出力端子Ｑはフリップフロップ回路78Uの
リセット入力端子Ｒに接続され、そして、インバータ75
Uの入力端子はフリップフロップ回路78Uのクロック入力
端子Ｃに接続されている。他のＶ及びＷ相用の論理回路
73V及び73Wも同構成であり、論理回路73Uと同一部分に
は同一符号に添字Ｕの代りに添字Ｖ及びＷを付して示
す。そして、論理回路73Uにおいて、ナンド回路74Vの一
方の入力端子はナンド回路65Vの入力端子，インバータ7
5Vの入力端子及びナンド回路74Wの一方の入力端子に接
続され、ナンド回路74Vの他方の入力端子はナンド回路7
4Vの他方の入力端子，ナンド回路65Wの入力端子及びイ
ンバータ75の入力端子の接続され、アンド回路76Uの他
方の入力端子はナンド回路67Vの出力端子に接続されて
いる。Ｖ相用の論理回路73Vにおいて、ナンド回路74Vの
一方の入力端子はナンド回路65Uの入力端子，インバー
タ75Uの入力端子及びナンド回路74Wの他方の入力端子に
接続され、アンド回路76Vの他方の入力端子はナンド回
路67Wの出力端子に接続されている。Ｗ相用の論理回路7
3において、アンド回路76Wの他方の入力端子はナンド回
路67Uの出力端子に接続されている。更に、各U,V及びＷ
相用のフリップフロップ回路78U,78V及び78Wの各セット
出力端子Ｑは制御回路79の３本の入力端子に接続され、
制御回路79の６本の出力端子はインバータ回路24におけ
るトランジスタ25乃至30のベースに接続されている。
次に、本実施例の作用につき第３図のタイムチャート
をも参照して説明する。
をも参照して説明する。
回転子39の回転中は各固定子巻線38U,38V及び38Wに電
圧信号たる誘起電圧UV,VV,WVが誘起され、これらは分圧
回路40により分圧されてTTL（トランジスタトランジス
タロジック）レベルまで下げられて出力端子40U,40V及
び40Wから第３図（ａ），（ｂ）及び（ｃ）で示すよう
に分圧信号たる分圧誘起電圧UVa,VVa及びWVaとして出力
される。更に、Ｕ及びＶ相用の分圧誘起電圧UVa及びVVa
は演算増幅器48U及び48Vを介してＵ相用の差動増幅回路
50Uに与えられ、Ｖ及びＷ相用の分圧誘起電圧VVa及びWV
aは演算増幅器48V及び48Wを介してＶ相用の差動増幅回
路50Vに与えられ、Ｗ及びＵ相用の分圧誘起電圧WVa及び
UVaは演算増幅器48W及び48Uを介してＷ相用の差動増幅
回路50Wに与えられる。これにより、U,V及びＷ相用の差
動増幅回路50U,50V及び50Wは第３図（ｄ），（ｅ）及び
（ｆ）で示すように差電圧出力信号S50U,S50V及びS50W
を出力する。そして、これらの差電圧出力信号S50U,S50
V及びS50Wは比較回路57U,57V及び57Wに与えられること
から、比較回路57U,57V及び57Wは差電圧出力信号S50U,S
50V及びS50Wのゼロクロス点を検出して第３図（ｇ），
（ｈ）及び（ｉ）で示すようにハイレベルのゼロクロス
検出信号S57U,S57V及びS57Wを出力する。
圧信号たる誘起電圧UV,VV,WVが誘起され、これらは分圧
回路40により分圧されてTTL（トランジスタトランジス
タロジック）レベルまで下げられて出力端子40U,40V及
び40Wから第３図（ａ），（ｂ）及び（ｃ）で示すよう
に分圧信号たる分圧誘起電圧UVa,VVa及びWVaとして出力
される。更に、Ｕ及びＶ相用の分圧誘起電圧UVa及びVVa
は演算増幅器48U及び48Vを介してＵ相用の差動増幅回路
50Uに与えられ、Ｖ及びＷ相用の分圧誘起電圧VVa及びWV
aは演算増幅器48V及び48Wを介してＶ相用の差動増幅回
路50Vに与えられ、Ｗ及びＵ相用の分圧誘起電圧WVa及び
UVaは演算増幅器48W及び48Uを介してＷ相用の差動増幅
回路50Wに与えられる。これにより、U,V及びＷ相用の差
動増幅回路50U,50V及び50Wは第３図（ｄ），（ｅ）及び
（ｆ）で示すように差電圧出力信号S50U,S50V及びS50W
を出力する。そして、これらの差電圧出力信号S50U,S50
V及びS50Wは比較回路57U,57V及び57Wに与えられること
から、比較回路57U,57V及び57Wは差電圧出力信号S50U,S
50V及びS50Wのゼロクロス点を検出して第３図（ｇ），
（ｈ）及び（ｉ）で示すようにハイレベルのゼロクロス
検出信号S57U,S57V及びS57Wを出力する。
さて、これらのゼロクロス検出信号（位置検出信号）
S57U,S57V及びS57Wは分圧誘起電圧UVa,VVa及びWVaのス
パイク状の電圧成分（これはインバータ回路24の転流時
に対アーム還流ダイオード31乃至36のいずれかが導通す
ることにより生ずる。）を含んでいるので、これを除去
する必要がある。以下これについてＵ相を代表して述べ
る。Ｖ及びＷ相用のゼロクロス検出信号S57V及びS57Wは
ナンド回路74Uに与えられるので、そのナンド回路74Uは
第３図（ｊ）で示すようにハイレベルの出力信号S74Uを
出力する。又、Ｖ相用のゼロクロス検出信号S57Vは遅延
回路64Vに与えられるので、遅延回路64Vは第３図（ｋ）
で示すようにゼロクロス信号S57Vを遅延させ且つ反転さ
せた遅延出力信号S64Vを出力する。そして、前述の出力
信号S74U及び遅延出力信号S64Vはアンド回路76Uに与え
られるので、そのアンド回路76Uは第３図（ｌ）で示す
ように出力信号S76Uを出力してフリップフロップ回路77
Uのリセット入力端子Ｒに与える。このフリップフロッ
プ回路77Uのクロック入力端子Ｃには、第３図（ｍ）で
示すようにＵ相用のゼロクロス検出信号S57Uをインバー
タ75Uで反転させた出力信号S75Uが与えられる。従っ
て、フリップフロップ回路77Uは出力信号S75Uのロウレ
ベルからハイレベルへの立上りによりデータ入力端子Ｄ
の内容即ちハイレベルを読込み、出力信号S76Uによりリ
セットされることを繰返し、セット出力端子Ｑから第３
図（ｎ）で示すように出力信号S77Uを出力する。更に、
この出力信号S77Uはフリップフロップ回路78Uのリセッ
ト入力端子Ｒに与えられるとともに、そのフリップフロ
ップ回路78Uのクロック入力端子ＣにはＵ相用のゼロク
ロス検出信号S57Uが与えられる。これにより、フリップ
フロップ回路78Uは、ゼロクロス検出信号S57Uのロウレ
ベルからハイレベルへの立上りによりデータ入力端子Ｄ
の内容即ちハイレベルを読込み、出力信号S77Uによりリ
セットされることを繰返し、セット出力端子Ｑから第３
図（ｏ）で示すように位置検出信号PSUを出力すること
になる。
S57U,S57V及びS57Wは分圧誘起電圧UVa,VVa及びWVaのス
パイク状の電圧成分（これはインバータ回路24の転流時
に対アーム還流ダイオード31乃至36のいずれかが導通す
ることにより生ずる。）を含んでいるので、これを除去
する必要がある。以下これについてＵ相を代表して述べ
る。Ｖ及びＷ相用のゼロクロス検出信号S57V及びS57Wは
ナンド回路74Uに与えられるので、そのナンド回路74Uは
第３図（ｊ）で示すようにハイレベルの出力信号S74Uを
出力する。又、Ｖ相用のゼロクロス検出信号S57Vは遅延
回路64Vに与えられるので、遅延回路64Vは第３図（ｋ）
で示すようにゼロクロス信号S57Vを遅延させ且つ反転さ
せた遅延出力信号S64Vを出力する。そして、前述の出力
信号S74U及び遅延出力信号S64Vはアンド回路76Uに与え
られるので、そのアンド回路76Uは第３図（ｌ）で示す
ように出力信号S76Uを出力してフリップフロップ回路77
Uのリセット入力端子Ｒに与える。このフリップフロッ
プ回路77Uのクロック入力端子Ｃには、第３図（ｍ）で
示すようにＵ相用のゼロクロス検出信号S57Uをインバー
タ75Uで反転させた出力信号S75Uが与えられる。従っ
て、フリップフロップ回路77Uは出力信号S75Uのロウレ
ベルからハイレベルへの立上りによりデータ入力端子Ｄ
の内容即ちハイレベルを読込み、出力信号S76Uによりリ
セットされることを繰返し、セット出力端子Ｑから第３
図（ｎ）で示すように出力信号S77Uを出力する。更に、
この出力信号S77Uはフリップフロップ回路78Uのリセッ
ト入力端子Ｒに与えられるとともに、そのフリップフロ
ップ回路78Uのクロック入力端子ＣにはＵ相用のゼロク
ロス検出信号S57Uが与えられる。これにより、フリップ
フロップ回路78Uは、ゼロクロス検出信号S57Uのロウレ
ベルからハイレベルへの立上りによりデータ入力端子Ｄ
の内容即ちハイレベルを読込み、出力信号S77Uによりリ
セットされることを繰返し、セット出力端子Ｑから第３
図（ｏ）で示すように位置検出信号PSUを出力すること
になる。
以上は、Ｕ相用の論理回路73Uの動作について述べた
ものであるが、他のＶ及びＷ相用の論理回路73V及び73W
の動作原理も論理回路73Uと同様であり、結果として、
論理回路73V及び73Wにおけるフリップフロップ回路78V
及び78Wの各セット出力端子Ｑから第３図（ｐ）及び
（ｑ）で示すように位置検出信号PSV及びPSWが出力され
るようになる。従って、誘起電圧UV,VV及びWV即ち分圧
誘起電圧UVa,VVa及びWVaから180度通電の夫々120度位相
の異なる位置検出信号PSU,PSV及びPSWを得ることができ
るのである。この場合、位置検出信号PSU,PSV及びPSWは
第３図（ｇ），（ｈ）及び（ｉ）に示すゼロクロス検出
信号（位置検出信号）S57U,S57V及びS57Wとは異なりス
パイク状の電圧成分は含んでいない。而して、これらの
位置検出信号PSU,PSV及びPSWは制御回路79に与えられ、
制御回路79はこれらに基づいて第３図（ｒ），（ｓ），
（ｔ），（ｕ），（ｖ）及び（ｗ）で示すような通電タ
イミング信号TUa,TUb,TVa,TVb,TWa及びTWbを出力するよ
うになる。そして、通電タイミング信号TUa及びTUbはＵ
相用のトランジスタ25及び28の各ベースに与えられ、通
電タイミング信号TVa及びTVbはＶ相用のトランジスタ26
及び29の各ベースに与えられ、通電タイミング信号TWa
及びTWbはＷ相用のトランジスタ27及び30の各ベースに
与えられ、トランジスタ25乃至30は順次オンして固定子
巻線38U,38V及び38Wに通電するようになる。
ものであるが、他のＶ及びＷ相用の論理回路73V及び73W
の動作原理も論理回路73Uと同様であり、結果として、
論理回路73V及び73Wにおけるフリップフロップ回路78V
及び78Wの各セット出力端子Ｑから第３図（ｐ）及び
（ｑ）で示すように位置検出信号PSV及びPSWが出力され
るようになる。従って、誘起電圧UV,VV及びWV即ち分圧
誘起電圧UVa,VVa及びWVaから180度通電の夫々120度位相
の異なる位置検出信号PSU,PSV及びPSWを得ることができ
るのである。この場合、位置検出信号PSU,PSV及びPSWは
第３図（ｇ），（ｈ）及び（ｉ）に示すゼロクロス検出
信号（位置検出信号）S57U,S57V及びS57Wとは異なりス
パイク状の電圧成分は含んでいない。而して、これらの
位置検出信号PSU,PSV及びPSWは制御回路79に与えられ、
制御回路79はこれらに基づいて第３図（ｒ），（ｓ），
（ｔ），（ｕ），（ｖ）及び（ｗ）で示すような通電タ
イミング信号TUa,TUb,TVa,TVb,TWa及びTWbを出力するよ
うになる。そして、通電タイミング信号TUa及びTUbはＵ
相用のトランジスタ25及び28の各ベースに与えられ、通
電タイミング信号TVa及びTVbはＶ相用のトランジスタ26
及び29の各ベースに与えられ、通電タイミング信号TWa
及びTWbはＷ相用のトランジスタ27及び30の各ベースに
与えられ、トランジスタ25乃至30は順次オンして固定子
巻線38U,38V及び38Wに通電するようになる。
このように本実施例においては、固定子巻線38U,38V
及び38Wに誘起される誘起電圧UV,VV及びWVを分圧回路40
により分圧し、その分圧誘起電圧UVa,VVa及びWVaからバ
ッファ回路47,差動増幅手段49及び比較手段56を介して
ゼロクロス検出信号（位置検出信号）S57U,S57V及びS57
Wを得、更に、これらのゼロクロス検出信号S57U,S57V及
びS57Wから遅延手段63及び論理手段72を介してスパイク
状の電圧成分を除去して位置検出信号PSU,PSV及びPSWを
得るようにしたものである。従って、従来とは異なり誘
起電圧UV,VV及びWVを移相させるための時定数の大なる
フィルタ回路４乃至６を設ける必要がないので、固定子
巻線38U,38V及び38Wの誘起電圧UV,VV,WVを高速度且つ正
確に検出して位置検出信号PSU,PSV及びPSWを得ることが
でき、急激な速度変動に対する応答性がよく、又、負荷
変動に対しても広範囲に動作し得るとともに、低速度領
域に対しても確実に位置検出信号を得ることができる。
更に、インバータ回路24と固定子巻線38U,38V及び38Wと
の間にインピーダンス素子を挿入する必要もないので、
インピーダンス素子の大きな発熱の問題もない。
及び38Wに誘起される誘起電圧UV,VV及びWVを分圧回路40
により分圧し、その分圧誘起電圧UVa,VVa及びWVaからバ
ッファ回路47,差動増幅手段49及び比較手段56を介して
ゼロクロス検出信号（位置検出信号）S57U,S57V及びS57
Wを得、更に、これらのゼロクロス検出信号S57U,S57V及
びS57Wから遅延手段63及び論理手段72を介してスパイク
状の電圧成分を除去して位置検出信号PSU,PSV及びPSWを
得るようにしたものである。従って、従来とは異なり誘
起電圧UV,VV及びWVを移相させるための時定数の大なる
フィルタ回路４乃至６を設ける必要がないので、固定子
巻線38U,38V及び38Wの誘起電圧UV,VV,WVを高速度且つ正
確に検出して位置検出信号PSU,PSV及びPSWを得ることが
でき、急激な速度変動に対する応答性がよく、又、負荷
変動に対しても広範囲に動作し得るとともに、低速度領
域に対しても確実に位置検出信号を得ることができる。
更に、インバータ回路24と固定子巻線38U,38V及び38Wと
の間にインピーダンス素子を挿入する必要もないので、
インピーダンス素子の大きな発熱の問題もない。
尚、本発明は上記し且つ図面に示す実施例のみに限定
されるものではなく、例えば三相に限られず複数相のブ
ラシレスモータ全般に適用でき、又、遅延手段及び論理
手段はマイクロコンピュータで構成してもよい等、要旨
を逸脱しない範囲内で適宜変形して実施し得ることは勿
論である。
されるものではなく、例えば三相に限られず複数相のブ
ラシレスモータ全般に適用でき、又、遅延手段及び論理
手段はマイクロコンピュータで構成してもよい等、要旨
を逸脱しない範囲内で適宜変形して実施し得ることは勿
論である。
［発明の効果］ 本発明のブラシレスモータの駆動装置は以上説明した
ように、複数相の固定子巻線に誘起される誘起電圧から
分圧回路，差動増幅手段及び比較手段により位置検出信
号を得、この位置検出信号から遅延手段及び論理手段を
介してスパイク状の電圧成分を除去するようにしたの
で、固定子巻線の誘起電圧を高速度且つ正確に検出して
位置検出信号を得ることができ、急激な速度変動に対す
る応答性がよく、負荷変動に対しても広範囲に動作し
得、又、低速度領域に対しても確実に位置検出信号を得
ることができ、更にインピーダンス素子の大きな発熱の
問題もないという優れた効果を奏するものである。
ように、複数相の固定子巻線に誘起される誘起電圧から
分圧回路，差動増幅手段及び比較手段により位置検出信
号を得、この位置検出信号から遅延手段及び論理手段を
介してスパイク状の電圧成分を除去するようにしたの
で、固定子巻線の誘起電圧を高速度且つ正確に検出して
位置検出信号を得ることができ、急激な速度変動に対す
る応答性がよく、負荷変動に対しても広範囲に動作し
得、又、低速度領域に対しても確実に位置検出信号を得
ることができ、更にインピーダンス素子の大きな発熱の
問題もないという優れた効果を奏するものである。
第１図乃至第３図は本発明の一実施例を示し、第１図は
全体の電気的構成図、第２図はバッファ回路，差動増幅
手段，比較手段，遅延手段及び論理手段の具体的な電気
的構成図、第３図は作用説明用のタイムチャートであ
り、第４図は従来の電気的構成図、第５図は同作用説明
用のタイムチャートである。 図面中、21は直流電源、24はインバータ回路（出力回
路）、25乃至30はトランジスタ（スイッチング素子）、
37はブラシレスモータ、38は固定子、38U,38V及び38Wは
固定子巻線、39は回転子、40は分圧回路、49は差動増幅
手段、56は比較手段、63は遅延手段、72は論理手段、79
は制御回路を示す。
全体の電気的構成図、第２図はバッファ回路，差動増幅
手段，比較手段，遅延手段及び論理手段の具体的な電気
的構成図、第３図は作用説明用のタイムチャートであ
り、第４図は従来の電気的構成図、第５図は同作用説明
用のタイムチャートである。 図面中、21は直流電源、24はインバータ回路（出力回
路）、25乃至30はトランジスタ（スイッチング素子）、
37はブラシレスモータ、38は固定子、38U,38V及び38Wは
固定子巻線、39は回転子、40は分圧回路、49は差動増幅
手段、56は比較手段、63は遅延手段、72は論理手段、79
は制御回路を示す。
Claims (1)
- 【請求項１】永久磁石形の回転子と、この回転子に回転
力を与えるべく磁界を作用させる複数相の固定子巻線を
有する固定子とを備えたブラシレスモータにおいて、前
記回転子の回転に応じて複数相の固定子巻線に誘起され
る電圧信号を夫々分圧する分圧回路と、この分圧回路に
よる各相分圧信号の内の任意の二相の電位差を検出する
差動増幅手段と、この差動増幅手段の出力信号のゼロク
ロス点を検出する比較手段と、この比較手段の出力信号
を遅延させる遅延手段と、この遅延手段の出力信号と前
記比較手段の出力信号とを処理して位置検出信号を出力
する論理手段と、この論理手段からの位置検出信号に基
づいて通電タイミング信号を出力する制御回路と、この
制御回路からの通電タイミング信号に基づいて前記固定
子巻線の通電を制御する出力回路とを具備してなるブラ
シレスモータの駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62247112A JP2538616B2 (ja) | 1987-09-30 | 1987-09-30 | ブラシレスモ―タの駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62247112A JP2538616B2 (ja) | 1987-09-30 | 1987-09-30 | ブラシレスモ―タの駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0191690A JPH0191690A (ja) | 1989-04-11 |
| JP2538616B2 true JP2538616B2 (ja) | 1996-09-25 |
Family
ID=17158615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62247112A Expired - Lifetime JP2538616B2 (ja) | 1987-09-30 | 1987-09-30 | ブラシレスモ―タの駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2538616B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2659737B2 (ja) * | 1988-01-28 | 1997-09-30 | 株式会社東芝 | ブラシレスモータの駆動装置 |
| JP2836199B2 (ja) * | 1990-06-20 | 1998-12-14 | 松下電器産業株式会社 | 無整流子直流電動機 |
| JP2014219266A (ja) * | 2013-05-08 | 2014-11-20 | 東芝三菱電機産業システム株式会社 | 電圧検出回路およびそれを備えた電力変換装置 |
| JP6453108B2 (ja) * | 2015-02-25 | 2019-01-16 | 日立ジョンソンコントロールズ空調株式会社 | 電力変換装置、アクティブフィルタ、及びモータ駆動装置 |
| JP6280252B2 (ja) * | 2017-01-31 | 2018-02-14 | 東芝三菱電機産業システム株式会社 | 電力変換装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0681543B2 (ja) * | 1985-02-20 | 1994-10-12 | 松下冷機株式会社 | 無整流子直流電動機の位置検出回路 |
-
1987
- 1987-09-30 JP JP62247112A patent/JP2538616B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0191690A (ja) | 1989-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7977899B2 (en) | Motor controlling device, motor drive system, method of motor control, semiconductor device and electronic device | |
| JP4026889B2 (ja) | モータ駆動信号の同期方法及びｂｅｆｍ信号の再生回路 | |
| US7902775B2 (en) | Motor driving device | |
| US20040080293A1 (en) | Rotation drive control circuit of multiphases direct current motor and the start-up method thereof | |
| EP0954090A2 (en) | Method and apparatus for driving a polyphase, brushless DC motor | |
| US5892339A (en) | Three-phase brushless DC motor driving circuits and methods using one hall signal | |
| US8134317B2 (en) | Motor controller, motor drive system and pump unit | |
| JP2007110778A (ja) | モータ駆動装置および駆動方法 | |
| JP2538616B2 (ja) | ブラシレスモ―タの駆動装置 | |
| JPH06351280A (ja) | モータの相電流検出装置 | |
| JP2871653B2 (ja) | モータ用インバータ駆動回路 | |
| JPH10341588A (ja) | 誘導負荷の電流ゼロ交差検出および電圧モードｐｗｍ駆動の最適化 | |
| JP2659737B2 (ja) | ブラシレスモータの駆動装置 | |
| JP3240535B2 (ja) | モータの相電流検出装置 | |
| JP3286053B2 (ja) | ブラシレスモータの制御回路 | |
| JP3524834B2 (ja) | Ｄｃブラシレスモータ装置 | |
| JP3766162B2 (ja) | ブラシレスモータの駆動装置 | |
| KR100308005B1 (ko) | 센서가 없는 비엘디씨(bldc) 모터의 위치감지장치 | |
| JPH0799796A (ja) | ステッピングモータの駆動装置 | |
| US6208160B1 (en) | Detection of a perturbation in the synchronization of the driving in a tripolar mode of a brushless, sensorless DC motor for minimizing torque ripple | |
| JP2813110B2 (ja) | ブラシレスモータの速度検出装置 | |
| Su et al. | Development of a sensor-less speed control inverter for an automotive accessory permanent magnet motor | |
| KR100394622B1 (ko) | 비엘디씨 전동기의 구동장치 | |
| KR100394690B1 (ko) | 하이브리드 전기 자동차의 비엘디씨 전동기 구동장치 | |
| JP3274894B2 (ja) | モータ駆動方法 |