JPH0799796A - ステッピングモータの駆動装置 - Google Patents
ステッピングモータの駆動装置Info
- Publication number
- JPH0799796A JPH0799796A JP23977893A JP23977893A JPH0799796A JP H0799796 A JPH0799796 A JP H0799796A JP 23977893 A JP23977893 A JP 23977893A JP 23977893 A JP23977893 A JP 23977893A JP H0799796 A JPH0799796 A JP H0799796A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- input terminal
- coil
- circuit
- operation means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Control Of Stepping Motors (AREA)
Abstract
(57)【要約】
【目的】 簡易な回路によってコイルの断線あるいは短
絡を確実に検出することの可能なステッピングモータの
駆動回路を提供する。 【構成】 ステッピングモータのコイルに対する励磁電
流を接断するスイッチング素子１３１〜１３４と並列に
プルアップ抵抗１３５〜１３８を設けると共に、ダイオ
ード１７１〜１７４、プルダウン抵抗１７５、１７６を
介して接地する。ダイオードのアノード側は第１の排他
的論理和回路１７７によって断線検出信号にまとめられ
る。電源バス１４とスイッチング素子との間には短絡検
出回路１６が設けられ、第３から第６の論理和回路１８
１〜１８４および第２の排他的論理和回路１８５によっ
て異常検出回路にまとめられる。これによりコイルの断
線および短絡を確実に検出することが可能となる。
絡を確実に検出することの可能なステッピングモータの
駆動回路を提供する。 【構成】 ステッピングモータのコイルに対する励磁電
流を接断するスイッチング素子１３１〜１３４と並列に
プルアップ抵抗１３５〜１３８を設けると共に、ダイオ
ード１７１〜１７４、プルダウン抵抗１７５、１７６を
介して接地する。ダイオードのアノード側は第１の排他
的論理和回路１７７によって断線検出信号にまとめられ
る。電源バス１４とスイッチング素子との間には短絡検
出回路１６が設けられ、第３から第６の論理和回路１８
１〜１８４および第２の排他的論理和回路１８５によっ
て異常検出回路にまとめられる。これによりコイルの断
線および短絡を確実に検出することが可能となる。
Description
【０００１】
【産業上の利用分野】本発明はステッピングモータの駆
動装置に係わり、特にステッピングモータの異常検出機
能を有する駆動装置に関する。
動装置に係わり、特にステッピングモータの異常検出機
能を有する駆動装置に関する。
【０００２】
【従来の技術】ステッピングモータは、 １．回転角度が入力パルス数に比例するため、オープン
ループ制御が可能。 ２．回転速度が入力パルスの周波数に比例するため、広
範囲の回転速度制御が可能。 ３．入力パルスのない時には停止位置が保持されるた
め、ブレーキ、ロック機構が不要。 ４．ブラシ等のしゅう動部がないため、信頼性が高い。 ５．パルスで駆動されるため、マイクロコンピュータ等
のディジタル素子により直接駆動が可能。 等の特徴を有するために、種々の分野で利用されてい
る。
ループ制御が可能。 ２．回転速度が入力パルスの周波数に比例するため、広
範囲の回転速度制御が可能。 ３．入力パルスのない時には停止位置が保持されるた
め、ブレーキ、ロック機構が不要。 ４．ブラシ等のしゅう動部がないため、信頼性が高い。 ５．パルスで駆動されるため、マイクロコンピュータ等
のディジタル素子により直接駆動が可能。 等の特徴を有するために、種々の分野で利用されてい
る。
【０００３】ステッピングモータには各種の形式が存在
するが、低速での振動を低減し、分解能を高めるために
４つのコイルを有する４相ステッピングモータが実用化
されている。図４は、従来から使用されている４相ステ
ッピングモータの駆動回路図である。
するが、低速での振動を低減し、分解能を高めるために
４つのコイルを有する４相ステッピングモータが実用化
されている。図４は、従来から使用されている４相ステ
ッピングモータの駆動回路図である。
【０００４】ステッピングモータ１０は円筒形の永久磁
石であるロータ１１と、４つのコイル１２１、１２２、
１２３および１２４を有するステータ１２とから構成さ
れる。４つのコイル１２１、１２２、１２３および１２
４の一方の端子は接地され、他方の端子はスイッチング
部１３を介して電源バス１４に接続されている。
石であるロータ１１と、４つのコイル１２１、１２２、
１２３および１２４を有するステータ１２とから構成さ
れる。４つのコイル１２１、１２２、１２３および１２
４の一方の端子は接地され、他方の端子はスイッチング
部１３を介して電源バス１４に接続されている。
【０００５】スイッチング部１３はマイクロコンピュー
タ１５によって制御されるが、マイクロコンピュータ１
５はバス１５１を中心として、ＣＰＵ１５２、メモリ１
５３、ディジタルインターフェイス１５４およびアナロ
グインターフェイス１５５から構成されている。即ちス
イッチング部１３はディジタルインターフェイス１５４
に接続され、マイクロコンピュータ１５で発生されるパ
ターンに応じて４つのコイル１２１、１２２、１２３お
よび１２４の１つあるいは２つが順次励磁される。
タ１５によって制御されるが、マイクロコンピュータ１
５はバス１５１を中心として、ＣＰＵ１５２、メモリ１
５３、ディジタルインターフェイス１５４およびアナロ
グインターフェイス１５５から構成されている。即ちス
イッチング部１３はディジタルインターフェイス１５４
に接続され、マイクロコンピュータ１５で発生されるパ
ターンに応じて４つのコイル１２１、１２２、１２３お
よび１２４の１つあるいは２つが順次励磁される。
【０００６】４相ステッピングモータにおいては、４つ
のコイルの１つが断線あるいは短絡した場合にはステッ
ピングモータの回転応答性が低下し、４つのコイルの２
つが同時に断線あるいは短絡した場合にはステッピング
モータは動作不能となる。従って駆動回路には、短絡お
よび断線検出回路１６が設置されることが普通である。
のコイルの１つが断線あるいは短絡した場合にはステッ
ピングモータの回転応答性が低下し、４つのコイルの２
つが同時に断線あるいは短絡した場合にはステッピング
モータは動作不能となる。従って駆動回路には、短絡お
よび断線検出回路１６が設置されることが普通である。
【０００７】短絡および断線検出回路１６は電源バス１
４とスイッチング部１３との間に直列に設置される検出
抵抗１６１と、検出抵抗１６１の両端の電圧を検出する
アンプ１６２とから構成されている。そしてアンプ１６
２の出力電圧が下限しきい値以下である場合にはコイル
断線と判断し、上限しきい値以上である場合にはコイル
短絡と判断する。
４とスイッチング部１３との間に直列に設置される検出
抵抗１６１と、検出抵抗１６１の両端の電圧を検出する
アンプ１６２とから構成されている。そしてアンプ１６
２の出力電圧が下限しきい値以下である場合にはコイル
断線と判断し、上限しきい値以上である場合にはコイル
短絡と判断する。
【０００８】
【発明が解決しようとする課題】しかしながら上記検出
回路は、いわゆるアナログ回路でありアナログ／ディジ
タル変換器が必要であり高価となることは避けることが
できなかった。本発明は上記問題点に鑑みなされたもの
であって、簡易な回路によってコイルの断線あるいは短
絡を確実に検出することの可能なステッピングモータの
駆動回路を提供することを目的とする。
回路は、いわゆるアナログ回路でありアナログ／ディジ
タル変換器が必要であり高価となることは避けることが
できなかった。本発明は上記問題点に鑑みなされたもの
であって、簡易な回路によってコイルの断線あるいは短
絡を確実に検出することの可能なステッピングモータの
駆動回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】第１の発明にかかるステ
ッピングモータの駆動装置は、円筒状のステータの内面
に９０度間隔に設けられた第１、第２、第３および第４
の凸極に巻回されそれぞれの巻線の一方の端子が共通に
接地される第１、第２、第３および第４のコイルの他方
の端子と電源バスとの間に設置される第１、第２、第３
および第４のスイッチング素子と、第１、第２、第３お
よび第４のスイッチング素子に対して２相励磁信号を供
給する制御部と、第１、第２、第３および第４のスイッ
チング素子に並列に設置され、第１、第２、第３および
第４のコイルの直流インピーダンスに比較し大である同
一の抵抗値を有する第１、第２、第３および第４のプル
アップ抵抗と、第１の入力端子が第１のコイルの他方の
端子に第２の入力端子が第２のコイルの他方の端子に接
続される第１の論理和演算手段と、第１の入力端子が第
３のコイルの他方の端子に第２の入力端子が第４のコイ
ルの他方の端子に接続される第２の論理和演算手段と、
一方の端子が第１の論理和演算手段の出力に接続され他
方の端子が接地されるプルアップ抵抗の抵抗値の２倍以
上の抵抗値を有する第１のプルダウン抵抗と、一方の端
子が第２の論理和演算手段の出力に接続され他方の端子
が接地される第１のプルダウン抵抗と同一の抵抗値を有
する第２のプルダウン抵抗と、第１の入力端子が第１の
プルダウン抵抗の一方の端子に第２の入力端子が第２の
プルダウン抵抗の一方の端子に接続される第１の排他的
論理和手段と、第１の排他的論理和手段の演算結果に基
づいて第１、第２、第３および第４のコイルの断線を検
出する異常検出手段と、を具備する。
ッピングモータの駆動装置は、円筒状のステータの内面
に９０度間隔に設けられた第１、第２、第３および第４
の凸極に巻回されそれぞれの巻線の一方の端子が共通に
接地される第１、第２、第３および第４のコイルの他方
の端子と電源バスとの間に設置される第１、第２、第３
および第４のスイッチング素子と、第１、第２、第３お
よび第４のスイッチング素子に対して２相励磁信号を供
給する制御部と、第１、第２、第３および第４のスイッ
チング素子に並列に設置され、第１、第２、第３および
第４のコイルの直流インピーダンスに比較し大である同
一の抵抗値を有する第１、第２、第３および第４のプル
アップ抵抗と、第１の入力端子が第１のコイルの他方の
端子に第２の入力端子が第２のコイルの他方の端子に接
続される第１の論理和演算手段と、第１の入力端子が第
３のコイルの他方の端子に第２の入力端子が第４のコイ
ルの他方の端子に接続される第２の論理和演算手段と、
一方の端子が第１の論理和演算手段の出力に接続され他
方の端子が接地されるプルアップ抵抗の抵抗値の２倍以
上の抵抗値を有する第１のプルダウン抵抗と、一方の端
子が第２の論理和演算手段の出力に接続され他方の端子
が接地される第１のプルダウン抵抗と同一の抵抗値を有
する第２のプルダウン抵抗と、第１の入力端子が第１の
プルダウン抵抗の一方の端子に第２の入力端子が第２の
プルダウン抵抗の一方の端子に接続される第１の排他的
論理和手段と、第１の排他的論理和手段の演算結果に基
づいて第１、第２、第３および第４のコイルの断線を検
出する異常検出手段と、を具備する。
【００１０】第２の発明にかかるステッピングモータの
駆動装置は、電源バスと前記第１、第２、第３および第
４のスイッチング素子との間に設置される過電流検出手
段と、第１の入力端子が前記第１のスイッチング素子の
制御端子に接続され第２の入力端子が第３のスイッチン
グ素子の制御端子に接続される第３の論理和演算手段
と、第１の入力端子が第２のスイッチング素子の制御端
子に接続され第２の入力端子が第４のスイッチング素子
の制御端子に接続される第４の論理和演算手段と、第１
の入力端子が第３の論理和演算手段に接続され第２の入
力端子が第４の論理和演算手段に接続される第５の論理
和演算手段と、第１の入力端子が第１の排他的論理和手
段の出力に接続され第２の入力端子が第５の論理和演算
手段に接続される第２の排他的論理和演算手段と、第１
の入力端子が過電流検出手段の出力に接続され第２の入
力端子が第２の排他的論理和演算手段の出力に接続され
る第６の論理和演算手段と、を具備し、異常検出手段が
第６の論理和演算手段の出力に基づいて第１、第２、第
３および第４のコイルの断線だけでなく第１、第２、第
３および第４のコイルの短絡をも検出する異常検出手段
である。
駆動装置は、電源バスと前記第１、第２、第３および第
４のスイッチング素子との間に設置される過電流検出手
段と、第１の入力端子が前記第１のスイッチング素子の
制御端子に接続され第２の入力端子が第３のスイッチン
グ素子の制御端子に接続される第３の論理和演算手段
と、第１の入力端子が第２のスイッチング素子の制御端
子に接続され第２の入力端子が第４のスイッチング素子
の制御端子に接続される第４の論理和演算手段と、第１
の入力端子が第３の論理和演算手段に接続され第２の入
力端子が第４の論理和演算手段に接続される第５の論理
和演算手段と、第１の入力端子が第１の排他的論理和手
段の出力に接続され第２の入力端子が第５の論理和演算
手段に接続される第２の排他的論理和演算手段と、第１
の入力端子が過電流検出手段の出力に接続され第２の入
力端子が第２の排他的論理和演算手段の出力に接続され
る第６の論理和演算手段と、を具備し、異常検出手段が
第６の論理和演算手段の出力に基づいて第１、第２、第
３および第４のコイルの断線だけでなく第１、第２、第
３および第４のコイルの短絡をも検出する異常検出手段
である。
【００１１】
【作用】第１の発明にかかるステッピングモータの駆動
装置にあっては、コイルが断線した時にはスイッチング
素子がオフ状態になってもコイルの他の一方の端子は高
電位に保持されるため断線検知が可能となり、４つのコ
イルの断線検知を１入力の異常検出手段で行うことがで
きる。
装置にあっては、コイルが断線した時にはスイッチング
素子がオフ状態になってもコイルの他の一方の端子は高
電位に保持されるため断線検知が可能となり、４つのコ
イルの断線検知を１入力の異常検出手段で行うことがで
きる。
【００１２】第２の発明にかかるステッピングモータの
駆動装置にあっては、過電流検出手段によって検出され
るコイルの短絡情報をコイルの断線情報に重畳して異常
検出手段に入力することができる。
駆動装置にあっては、過電流検出手段によって検出され
るコイルの短絡情報をコイルの断線情報に重畳して異常
検出手段に入力することができる。
【００１３】
【実施例】図１は、本発明にかかるステッピングモータ
の駆動装置の実施例の回路図であって、ステッピングモ
ータ１０は円柱状のロータ１１と、４つの巻線１２１、
１２２、１２３および１２４を有するステータ１２とか
ら構成される。第１のコイル１２１と第２のコイル１２
２とは直列に接続され、その接続点は接地されている。
の駆動装置の実施例の回路図であって、ステッピングモ
ータ１０は円柱状のロータ１１と、４つの巻線１２１、
１２２、１２３および１２４を有するステータ１２とか
ら構成される。第１のコイル１２１と第２のコイル１２
２とは直列に接続され、その接続点は接地されている。
【００１４】第３のコイル１２３と第４のコイル１２４
とも直列に接続され、その接続点も接地されている。第
１、第２、第３および第４のコイル１２１、１２２、１
２３および１２４の接地されていない端子のそれぞれ
は、スイッチング素子である第１、第２、第３および第
４のＭＯＳＦＥＴ１３１、１３２、１３３および１３４
のドレイン端子に接続される。
とも直列に接続され、その接続点も接地されている。第
１、第２、第３および第４のコイル１２１、１２２、１
２３および１２４の接地されていない端子のそれぞれ
は、スイッチング素子である第１、第２、第３および第
４のＭＯＳＦＥＴ１３１、１３２、１３３および１３４
のドレイン端子に接続される。
【００１５】第１、第２、第３および第４のＭＯＳＦＥ
Ｔ１３１、１３２、１３３および１３４のソース端子
は、短絡電流検出回路１６を介して共通に電源バス１４
に接続される。第１、第２、第３および第４のＭＯＳＦ
ＥＴ１３１、１３２、１３３および１３４のそれぞれに
並列にプルアップ抵抗１３５、１３６、１３７および１
３８が接続される。
Ｔ１３１、１３２、１３３および１３４のソース端子
は、短絡電流検出回路１６を介して共通に電源バス１４
に接続される。第１、第２、第３および第４のＭＯＳＦ
ＥＴ１３１、１３２、１３３および１３４のそれぞれに
並列にプルアップ抵抗１３５、１３６、１３７および１
３８が接続される。
【００１６】第１、第２、第３および第４のコイル１２
１、１２２、１２３および１２４の接地されていない端
子のそれぞれには、第１、第２、第３および第４のダイ
オード１７１、１７２、１７３および１７４のアノード
が接続される。また第１および第３のダイオード１７１
および１７３のカソードは共通に接続され、第１のプル
ダウン抵抗１７５を介して接地される。さらに第２およ
び第４のダイオード１７２および１７４のカソードは共
通に接続され、第２のプルダウン抵抗１７６を介して接
地される。
１、１２２、１２３および１２４の接地されていない端
子のそれぞれには、第１、第２、第３および第４のダイ
オード１７１、１７２、１７３および１７４のアノード
が接続される。また第１および第３のダイオード１７１
および１７３のカソードは共通に接続され、第１のプル
ダウン抵抗１７５を介して接地される。さらに第２およ
び第４のダイオード１７２および１７４のカソードは共
通に接続され、第２のプルダウン抵抗１７６を介して接
地される。
【００１７】第１および第３のダイオード１７１、１７
３の並列接続は第１の論理和演算手段を、第２および第
４のダイオード１７２、１７４の並列接続は第２の論理
和演算手段を構成する。第１、第２、第３および第４の
ＭＯＳＦＥＴ１３１、１３２、１３３および１３４のゲ
ートはマイクロコンピュータ１５のディジタルインター
フェイスに接続され、マイクロコンピュータ１５で発生
される２相励磁パターンに従ってオンオフ制御される。
３の並列接続は第１の論理和演算手段を、第２および第
４のダイオード１７２、１７４の並列接続は第２の論理
和演算手段を構成する。第１、第２、第３および第４の
ＭＯＳＦＥＴ１３１、１３２、１３３および１３４のゲ
ートはマイクロコンピュータ１５のディジタルインター
フェイスに接続され、マイクロコンピュータ１５で発生
される２相励磁パターンに従ってオンオフ制御される。
【００１８】なおプルアップ抵抗の抵抗値Ｚｕは、ステ
ッピングモータのコイルの直流インピーダンスＺｌに比
較して十分大とするとともにプルダウン抵抗の抵抗値Ｚ
ｄの１／２倍以下の値とする。例えば第１のＭＯＳＦＥ
Ｔ１３１のゲートにオン指令が与えられると、電源バス
１４から第１のコイル１２１に電力が供給され、第１の
コイル１２１の非接地端子は“Ｈ”レベルとなる。
ッピングモータのコイルの直流インピーダンスＺｌに比
較して十分大とするとともにプルダウン抵抗の抵抗値Ｚ
ｄの１／２倍以下の値とする。例えば第１のＭＯＳＦＥ
Ｔ１３１のゲートにオン指令が与えられると、電源バス
１４から第１のコイル１２１に電力が供給され、第１の
コイル１２１の非接地端子は“Ｈ”レベルとなる。
【００１９】第１のＭＯＳＦＥＴ１３１がオフの時に
は、 Ｚｕ ＞＞ Ｚｌ であるため、第１のコイル１２１の非接地端子は“Ｌ”
レベルとなる。第１のコイル１２１に断線が発生する
と、第１のＭＯＳＦＥＴ１３１がオフとなっても第１の
コイル１２１の非接地端子の電圧は“Ｈ”レベルを維持
する。
は、 Ｚｕ ＞＞ Ｚｌ であるため、第１のコイル１２１の非接地端子は“Ｌ”
レベルとなる。第１のコイル１２１に断線が発生する
と、第１のＭＯＳＦＥＴ１３１がオフとなっても第１の
コイル１２１の非接地端子の電圧は“Ｈ”レベルを維持
する。
【００２０】第１および第３のダイオード１７１および
１７３の並列接続で構成される第１の論理和回路の出力
は第１の排他的論理和回路１７７の第１の入力端子に接
続され、第２および第４のダイオード１７２および１７
４の並列接続で構成される第２の論理和回路の出力は第
１の排他的論理和回路１７７の第２の入力端子に接続さ
れる。
１７３の並列接続で構成される第１の論理和回路の出力
は第１の排他的論理和回路１７７の第１の入力端子に接
続され、第２および第４のダイオード１７２および１７
４の並列接続で構成される第２の論理和回路の出力は第
１の排他的論理和回路１７７の第２の入力端子に接続さ
れる。
【００２１】図２は第１の発明にかかるステッピングモ
ータ駆動装置のタイミング図であって上から順に、第１
のコイル１２１への印加電圧Ｖ１、第３のコイル１２３
への印加電圧Ｖ３、第２のコイル１２２への印加電圧Ｖ
２、第４のコイル１２４への印加電圧Ｖ４、第１および
第３のダイオード１７１および１７３の並列接続で構成
される第１の論理和回路の出力Ｏ１、第２および第４の
ダイオード１７２および１７４の並列接続で構成される
第２の論理和回路の出力Ｏ２、および第１の排他的論理
和回路の出力ＸＯ１を示す。
ータ駆動装置のタイミング図であって上から順に、第１
のコイル１２１への印加電圧Ｖ１、第３のコイル１２３
への印加電圧Ｖ３、第２のコイル１２２への印加電圧Ｖ
２、第４のコイル１２４への印加電圧Ｖ４、第１および
第３のダイオード１７１および１７３の並列接続で構成
される第１の論理和回路の出力Ｏ１、第２および第４の
ダイオード１７２および１７４の並列接続で構成される
第２の論理和回路の出力Ｏ２、および第１の排他的論理
和回路の出力ＸＯ１を示す。
【００２２】即ち正常動作時においては、Ｖ１、Ｖ２、
Ｖ３およびＶ４は周期４Ｔ、デューティ比５０％のパル
スであり、Ｏ１およびＯ２は周期４Ｔ、デューティ比７
５％のパルスであり、ＸＯ１は周期２Ｔ、デューティ比
５０％のパルスである。時刻ｔ1 で第１のコイル１２１
に断線が発生したとすると、ＸＯ１の周期およびデュー
ティ比が変化する。
Ｖ３およびＶ４は周期４Ｔ、デューティ比５０％のパル
スであり、Ｏ１およびＯ２は周期４Ｔ、デューティ比７
５％のパルスであり、ＸＯ１は周期２Ｔ、デューティ比
５０％のパルスである。時刻ｔ1 で第１のコイル１２１
に断線が発生したとすると、ＸＯ１の周期およびデュー
ティ比が変化する。
【００２３】従って第１の排他的論理和回路１７７の出
力ＸＯ１の周期およびデューティ比をディジタルインタ
ーフェイスを介してマイクロコンピュータ１５で監視す
ることにより、ステッピングモータ１０の第１、第２、
第３および第４のコイル１２１、１２２、１２３および
１２４の断線を検出することが可能である。さらにステ
ッピングモータ１０が停止中はＶ１、Ｖ２、Ｖ３および
Ｖ４は全て“Ｌ”レベルであるが、例えば時刻ｔ2 にお
いて第１のコイル１２１に断線が発生すると、Ｖ１は
“Ｈ”レベルとなり第１の排他的論理和回路１７７の出
力ＸＯ１は“Ｈ”レベルに維持される。
力ＸＯ１の周期およびデューティ比をディジタルインタ
ーフェイスを介してマイクロコンピュータ１５で監視す
ることにより、ステッピングモータ１０の第１、第２、
第３および第４のコイル１２１、１２２、１２３および
１２４の断線を検出することが可能である。さらにステ
ッピングモータ１０が停止中はＶ１、Ｖ２、Ｖ３および
Ｖ４は全て“Ｌ”レベルであるが、例えば時刻ｔ2 にお
いて第１のコイル１２１に断線が発生すると、Ｖ１は
“Ｈ”レベルとなり第１の排他的論理和回路１７７の出
力ＸＯ１は“Ｈ”レベルに維持される。
【００２４】従ってステッピングモータ１０停止中での
断線も検出可能である。第２の発明にかかるステッピン
グモータ１０の第１、第２、第３および第４のコイル１
２１、１２２、１２３および１２４の短絡は、電流検出
抵抗１６１、第１のバイアス抵抗１６２、第２のバイア
ス抵抗１６３およびＰＮＰトランジスタ１６４で構成さ
れる短絡検出回路１６によって検出される。
断線も検出可能である。第２の発明にかかるステッピン
グモータ１０の第１、第２、第３および第４のコイル１
２１、１２２、１２３および１２４の短絡は、電流検出
抵抗１６１、第１のバイアス抵抗１６２、第２のバイア
ス抵抗１６３およびＰＮＰトランジスタ１６４で構成さ
れる短絡検出回路１６によって検出される。
【００２５】即ちコイルの短絡が発生すると電流検出抵
抗１６１を流れる電流が大となり、電流検出抵抗１６１
の両端に発生する電圧も大となる。従って第１および第
２のバイアス抵抗１６２および１６３で定まるＰＮＰト
ランジスタ１６４のベースに対するバイアス電圧がしき
い値以上となり、ＰＮＰトランジスタ１６４がオンとな
り、コレクタ電圧が“Ｈ”レベルとなる。
抗１６１を流れる電流が大となり、電流検出抵抗１６１
の両端に発生する電圧も大となる。従って第１および第
２のバイアス抵抗１６２および１６３で定まるＰＮＰト
ランジスタ１６４のベースに対するバイアス電圧がしき
い値以上となり、ＰＮＰトランジスタ１６４がオンとな
り、コレクタ電圧が“Ｈ”レベルとなる。
【００２６】マイクロコンピュータ１５のディジタルイ
ンターフェイスの１つのポートでコイルの断線および短
絡を検出するため、第３から第６の論理和回路１８１か
ら１８４および第２の排他的論理和回路１８５が追設さ
れる。第３の論理和回路１８１の第１の入力端子には第
１のＭＯＳＦＥＴ１３１に対するゲート信号が、第２の
入力端子には第２のＭＯＳＦＥＴ１３２に対するゲート
信号が接続される。
ンターフェイスの１つのポートでコイルの断線および短
絡を検出するため、第３から第６の論理和回路１８１か
ら１８４および第２の排他的論理和回路１８５が追設さ
れる。第３の論理和回路１８１の第１の入力端子には第
１のＭＯＳＦＥＴ１３１に対するゲート信号が、第２の
入力端子には第２のＭＯＳＦＥＴ１３２に対するゲート
信号が接続される。
【００２７】第４の論理和回路１８２の第１の入力端子
には第３のＭＯＳＦＥＴ１３３に対するゲート信号が、
第２の入力端子には第４のＭＯＳＦＥＴ１３４に対する
ゲート信号が接続される。第５の論理和回路１８３の第
１の入力端子には第３の論理和回路１８１の反転出力
が、第２の入力端子には第４の論理和回路１８２の反転
出力が接続される。
には第３のＭＯＳＦＥＴ１３３に対するゲート信号が、
第２の入力端子には第４のＭＯＳＦＥＴ１３４に対する
ゲート信号が接続される。第５の論理和回路１８３の第
１の入力端子には第３の論理和回路１８１の反転出力
が、第２の入力端子には第４の論理和回路１８２の反転
出力が接続される。
【００２８】第２の排他的論理和回路１８５の第１の入
力端子には第５の論理和回路１８３の出力が、第２の入
力端子には第１の排他的論理和回路１７７の出力が接続
される。さらに第６の論理和回路１８４の第１の入力端
子にはＰＮＰトランジスタ１６４のコレクタが、第２の
入力端子には第２の排他的論理和回路１８５の出力が接
続される。
力端子には第５の論理和回路１８３の出力が、第２の入
力端子には第１の排他的論理和回路１７７の出力が接続
される。さらに第６の論理和回路１８４の第１の入力端
子にはＰＮＰトランジスタ１６４のコレクタが、第２の
入力端子には第２の排他的論理和回路１８５の出力が接
続される。
【００２９】そして第６の論理和回路１８４の反転出力
がマイクロコンピュータ１５のディジタル１５５に接続
される。２相励磁においては、第１のＭＯＳＦＥＴ１３
１に対するゲート信号と第２のＭＯＳＦＥＴ１３２に対
するゲート信号とは、ならびに第３のＭＯＳＦＥＴ１３
３に対するゲート信号と第４のＭＯＳＦＥＴ１３４に対
するゲート信号とは逆位相であるため、正常に２相励磁
が行われている限り第３および第４の論理和回路１８１
および１８２の反転出力は“Ｌ”レベルであり、第５の
論理和回路１８３の出力は“Ｌ”レベルであるが、一相
通電時や出力オフ時には“Ｈ”レベルとなる。
がマイクロコンピュータ１５のディジタル１５５に接続
される。２相励磁においては、第１のＭＯＳＦＥＴ１３
１に対するゲート信号と第２のＭＯＳＦＥＴ１３２に対
するゲート信号とは、ならびに第３のＭＯＳＦＥＴ１３
３に対するゲート信号と第４のＭＯＳＦＥＴ１３４に対
するゲート信号とは逆位相であるため、正常に２相励磁
が行われている限り第３および第４の論理和回路１８１
および１８２の反転出力は“Ｌ”レベルであり、第５の
論理和回路１８３の出力は“Ｌ”レベルであるが、一相
通電時や出力オフ時には“Ｈ”レベルとなる。
【００３０】従って第２の排他的論理和回路１８５の出
力は、一相通電時や出力オフ時には第１の排他的論理和
回路１７７の出力を反転したパルスとなる。さらに短絡
検出回路１６で短絡が検出されない場合は、第６の論理
和回路１８４の第１の入力端子は“Ｌ”レベルに維持さ
れるため、第６の論理和回路１８４の反転出力は第１の
排他的論理和回路１７７の出力を反転したパルスとな
る。
力は、一相通電時や出力オフ時には第１の排他的論理和
回路１７７の出力を反転したパルスとなる。さらに短絡
検出回路１６で短絡が検出されない場合は、第６の論理
和回路１８４の第１の入力端子は“Ｌ”レベルに維持さ
れるため、第６の論理和回路１８４の反転出力は第１の
排他的論理和回路１７７の出力を反転したパルスとな
る。
【００３１】逆に短絡検出回路１６で短絡が検出された
場合は、第６の論理和回路１８４の第１の入力端子は
“Ｈ”レベルとなるため第６の論理和回路１８４の反転
出力は“Ｌ”レベルを維持する。従ってマイクロコンピ
ュータ１５は第６の論理和回路１８４の反転出力を監視
することにより、ステッピングモータのコイルの断線だ
けでなく、コイルの短絡をも検出することが可能とな
る。
場合は、第６の論理和回路１８４の第１の入力端子は
“Ｈ”レベルとなるため第６の論理和回路１８４の反転
出力は“Ｌ”レベルを維持する。従ってマイクロコンピ
ュータ１５は第６の論理和回路１８４の反転出力を監視
することにより、ステッピングモータのコイルの断線だ
けでなく、コイルの短絡をも検出することが可能とな
る。
【００３２】図３は第２の発明にかかるステッピングモ
ータ駆動装置のタイミング図であって、上から順に第１
のコイル１２１への印加電圧Ｖ１、第３のコイル１２３
への印加電圧Ｖ３、第２のコイル１２２への印加電圧Ｖ
２、第４のコイル１２４への印加電圧Ｖ４、第２の排他
的倫理和回路１８５の出力ＸＯ２、短絡検出回路１６の
出力Ｓ、および第６の論理和回路１８４の反転出力Ｏ６
を示す。
ータ駆動装置のタイミング図であって、上から順に第１
のコイル１２１への印加電圧Ｖ１、第３のコイル１２３
への印加電圧Ｖ３、第２のコイル１２２への印加電圧Ｖ
２、第４のコイル１２４への印加電圧Ｖ４、第２の排他
的倫理和回路１８５の出力ＸＯ２、短絡検出回路１６の
出力Ｓ、および第６の論理和回路１８４の反転出力Ｏ６
を示す。
【００３３】即ち、時刻ｔ1 におけるステッピングモー
タ動作中のコイル断線および時刻ｔ 2 における停止中の
コイル断線は第１の発明と同様に検出可能である。さら
に時刻ｔ3 において２相励磁中に第１のコイル１２１に
短絡が発生した場合には、第６の論理和回路１８４の反
転出力Ｏ６は本来“Ｈ”レベルを維持するべきタイミン
グで“Ｌ”レベルとなることから検出が可能となる。
タ動作中のコイル断線および時刻ｔ 2 における停止中の
コイル断線は第１の発明と同様に検出可能である。さら
に時刻ｔ3 において２相励磁中に第１のコイル１２１に
短絡が発生した場合には、第６の論理和回路１８４の反
転出力Ｏ６は本来“Ｈ”レベルを維持するべきタイミン
グで“Ｌ”レベルとなることから検出が可能となる。
【００３４】また時刻ｔ4 において第１のコイル１２１
の１相励磁中に短絡が発生した場合には、第６の論理和
回路１８４の反転出力Ｏ６は本来“Ｈ”レベルを維持す
るべきであるにもかかわらず、“Ｌ”レベルに反転する
ことから検出が可能となる。
の１相励磁中に短絡が発生した場合には、第６の論理和
回路１８４の反転出力Ｏ６は本来“Ｈ”レベルを維持す
るべきであるにもかかわらず、“Ｌ”レベルに反転する
ことから検出が可能となる。
【００３５】
【発明の効果】第１の発明にかかるステッピングモータ
の駆動装置によれば、マイクロコンピュータの１つのデ
ィジタル入力ポートを使用する簡易な構成によって、ス
テッピングモータの４つのコイルの断線を検出すること
が可能となる。第２の発明にかかるステッピングモータ
の駆動装置によれば、マイクロコンピュータの１つのデ
ィジタル入力ポートを使用する簡易な構成によって、ス
テッピングモータの４つのコイルの断線および短絡を検
出することが可能となる。
の駆動装置によれば、マイクロコンピュータの１つのデ
ィジタル入力ポートを使用する簡易な構成によって、ス
テッピングモータの４つのコイルの断線を検出すること
が可能となる。第２の発明にかかるステッピングモータ
の駆動装置によれば、マイクロコンピュータの１つのデ
ィジタル入力ポートを使用する簡易な構成によって、ス
テッピングモータの４つのコイルの断線および短絡を検
出することが可能となる。
【図１】図１は、本発明の実施例の構成図である。
【図２】図２は、第１の発明のタイミング図である。
【図３】図３は、第２の発明のタイミング図である。
【図４】図４は、従来から使用されている４相ステッピ
ングモータの駆動回路図である。
ングモータの駆動回路図である。
１１…ロータ １２１、１２２、１２３、１２４…コイル １３１、１３２、１３３、１３４…ＭＯＳＦＥＴ １３５、１３６、１３７、１３８…プルアップ抵抗 １４…電源バス １５…マイクロコンピュータ １６…短絡検出回路 １７１、１７２、１７３、１７４…ダイオード １７５、１７６…プルダウン抵抗 １７７…第１の排他的論理和回路 １８１、１８２、１８３、１８４…論理和回路 １８５…第２の排他的論理和回路
Claims (2)
- 【請求項１】 円筒状のステータの内面に９０度間隔に
設けられた第１、第２、第３および第４の極に巻回さ
れ、それぞれの巻線の一方の端子が共通に接地される第
１、第２、第３および第４のコイルの他方の端子と、電
源バスとの間に設置される第１、第２、第３および第４
のスイッチング素子と、 前記第１、第２、第３および第４のスイッチング素子に
対して２相励磁信号を供給する制御部と、からなるステ
ッピングモータの駆動装置において、 前記第１、第２、第３および第４のスイッチング素子に
並列に設置され、前記第１、第２、第３および第４のコ
イルの直流インピーダンスに比較し大である同一の抵抗
値を有する第１、第２、第３および第４のプルアップ抵
抗と、 第１の入力端子が前記第１のコイルの他方の端子に、第
２の入力端子が前記第２のコイルの他方の端子に接続さ
れる第１の論理和演算手段と、 第１の入力端子が前記第３のコイルの他方の端子に、第
２の入力端子が前記第４のコイルの他方の端子に接続さ
れる第２の論理和演算手段と、 一方の端子が前記第１の論理和演算手段の出力に接続さ
れ、他方の端子が接地される前記プルアップ抵抗の抵抗
値の２倍以上の抵抗値を有する第１のプルダウン抵抗
と、 一方の端子が前記第２の論理和演算手段の出力に接続さ
れ、他方の端子が接地される前記第１のプルダウン抵抗
と同一の抵抗値を有する第２のプルダウン抵抗と、 第１の入力端子が前記第１のプルダウン抵抗の一方の端
子に、第２の入力端子が前記第２のプルダウン抵抗の一
方の端子に接続される第１の排他的論理和手段と、 前記第１の排他的論理和手段の演算結果に基づいて前記
第１、第２、第３および第４のコイルの断線を検出する
異常検出手段と、を具備するステッピングモータの駆動
装置。 - 【請求項２】 前記電源バスと前記第１、第２、第３お
よび第４のスイッチング素子との間に設置される過電流
検出手段と、 第１の入力端子が前記第１のスイッチング素子の制御端
子に接続され、第２の入力端子が前記第３のスイッチン
グ素子の制御端子に接続される第３の論理和演算手段
と、 第１の入力端子が前記第２のスイッチング素子の制御端
子に接続され、第２の入力端子が前記第４のスイッチン
グ素子の制御端子に接続される第４の論理和演算手段
と、 第１の入力端子が前記第３の論理和演算手段に接続さ
れ、第２の入力端子が前記第４の論理和演算手段に接続
される第５の論理和演算手段と、 第１の入力端子が前記第１の排他的論理和手段の出力に
接続され、第２の入力端子が第５の論理和演算手段に接
続される第２の排他的論理和演算手段と、 第１の入力端子が前記過電流検出手段の出力に接続さ
れ、第２の入力端子が前記第２の排他的論理和演算手段
の出力に接続される第６の論理和演算手段と、を具備
し、 前記異常検出手段が、前記第６の排他的論理和演算手段
の出力に基づいて前記第１、第２、第３および第４のコ
イルの断線だけでなく前記第１、第２、第３および第４
のコイルの短絡をも検出する異常検出手段である請求項
１に記載のステッピングモータの駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23977893A JPH0799796A (ja) | 1993-09-27 | 1993-09-27 | ステッピングモータの駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23977893A JPH0799796A (ja) | 1993-09-27 | 1993-09-27 | ステッピングモータの駆動装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0799796A true JPH0799796A (ja) | 1995-04-11 |
Family
ID=17049758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23977893A Withdrawn JPH0799796A (ja) | 1993-09-27 | 1993-09-27 | ステッピングモータの駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0799796A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6781341B2 (en) | 2002-05-21 | 2004-08-24 | Mitsubishi Denki Kabushiki Kaisha | Abnormality detector for a motor drive system |
| WO2005067134A1 (ja) * | 2004-01-09 | 2005-07-21 | Rohm Co., Ltd | モータドライブ回路のパワートランジスタ保護回路、モータドライブ回路および半導体装置 |
| JP2006166590A (ja) * | 2004-12-07 | 2006-06-22 | Yaskawa Electric Corp | 電力変換装置と欠相検出方法 |
| EP2284379A3 (en) * | 2009-08-03 | 2015-01-14 | Hitachi Automotive Systems, Ltd. | Internal combustion engine controller |
| KR20180100750A (ko) * | 2017-03-02 | 2018-09-12 | 엘지전자 주식회사 | 히트 펌프 및 그 제어 방법 |
| WO2021261387A1 (ja) * | 2020-06-25 | 2021-12-30 | パナソニックＩｐマネジメント株式会社 | ステッピングモータ異常検知装置 |
-
1993
- 1993-09-27 JP JP23977893A patent/JPH0799796A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6781341B2 (en) | 2002-05-21 | 2004-08-24 | Mitsubishi Denki Kabushiki Kaisha | Abnormality detector for a motor drive system |
| WO2005067134A1 (ja) * | 2004-01-09 | 2005-07-21 | Rohm Co., Ltd | モータドライブ回路のパワートランジスタ保護回路、モータドライブ回路および半導体装置 |
| JP2006166590A (ja) * | 2004-12-07 | 2006-06-22 | Yaskawa Electric Corp | 電力変換装置と欠相検出方法 |
| EP2284379A3 (en) * | 2009-08-03 | 2015-01-14 | Hitachi Automotive Systems, Ltd. | Internal combustion engine controller |
| KR20180100750A (ko) * | 2017-03-02 | 2018-09-12 | 엘지전자 주식회사 | 히트 펌프 및 그 제어 방법 |
| WO2021261387A1 (ja) * | 2020-06-25 | 2021-12-30 | パナソニックＩｐマネジメント株式会社 | ステッピングモータ異常検知装置 |
| JP2022006768A (ja) * | 2020-06-25 | 2022-01-13 | パナソニックＩｐマネジメント株式会社 | ステッピングモータ異常検知装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0123807B1 (en) | Driving and detection of back emf in permanent magnet step motors | |
| EP0282598B1 (en) | Dc motor drive system | |
| US6563284B2 (en) | Single wire digital width modulation for fan control with tachometer feedback | |
| US8018188B2 (en) | Method and device for determining the position of a rotor of a brushless and sensorless electric motor | |
| US5382890A (en) | Integrated circuit driver having current limiter for brushless motor | |
| JPS59149780A (ja) | モ−タ駆動装置 | |
| US4740734A (en) | Control apparatus for brushless dc motors | |
| JP2837528B2 (ja) | 電動機巻線電流の制御方法および制御装置並びに制御信号発生装置 | |
| US5063339A (en) | Stepping motor driving device | |
| US20050062452A1 (en) | Method and apparatus for determining phase current of switched reluctance electric machines | |
| JPH0799796A (ja) | ステッピングモータの駆動装置 | |
| US9991827B1 (en) | Methods and apparatus for automatic lead angle adjustment using fly-back voltage for brushless DC control | |
| JPH0810989B2 (ja) | 界磁巻線付モータの回転を逆転させる制御装置 | |
| EP1263126B1 (en) | Apparatus for controlling the rotation of a step motor | |
| JP2000295890A (ja) | ブラシレスモータ駆動制御装置 | |
| JPH0640756B2 (ja) | ステツピングモ−タの異常検知装置 | |
| KR100282366B1 (ko) | 센서리스 비엘디씨(bldc) 모터의 구동방법 | |
| JPH09166610A (ja) | モータの回転異常検出装置 | |
| JPH0739194A (ja) | ステッピングモータ駆動装置 | |
| JP2595897Y2 (ja) | ４相ステッピングモータ駆動回路 | |
| JP2008220087A (ja) | モータ駆動装置および方法 | |
| JPS6011757Y2 (ja) | ブラシレスモ−タの正逆回転制御装置 | |
| JPS6223280Y2 (ja) | ||
| KR930000152Y1 (ko) | 쵸퍼형 5상 스텝 모터 구동회로 | |
| JP3274211B2 (ja) | モータの駆動制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001128 |