JP2659737B2

JP2659737B2 - ブラシレスモータの駆動装置

Info

Publication number: JP2659737B2
Application number: JP63020936A
Authority: JP
Inventors: 嘉伸中村
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1988-01-28
Filing date: 1988-01-28
Publication date: 1997-09-30
Anticipated expiration: 2012-09-30
Also published as: JPH01194886A

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は固定子巻線に誘起される誘起電圧に基づいて
位置検出信号を得るようにしたブラシレスモータの駆動
装置に関する。

（従来の技術）ブラシレスモータにおいては、固定子巻線と永久磁石
形の回転子との相対的位置をホール素子等の位置検出素
子を用いずに固定子巻線に誘起される誘起電圧を利用し
て検出する方式が採用されるようになってきている。

この従来例を第４図に示す。即ち、１は直流電源、２
はブラシレスモータ３の固定子巻線3U,3V及び3Wに通電
するためのインバータ回路、4,5及び６は固定子巻線3U,
3V及び3Wに誘起される誘起電圧UV,VV及びVWを90度移相
させるフィルタ回路、７はこれらのフィルタ回路４乃至
６の出力信号から中性点電圧NVを得る検出回路、8,9及
び10はフィルタ回路4,5及び６の出力信号と中性点電圧N
Vとを夫々比較する比較器、11は制御回路である。第５
図は従来例の動作を示すタイムチャートであり、今、こ
れを参照してＵ相について考えてみる。固定子巻線3Uに
誘起される誘起電圧UV（第５図（ａ）参照）には、イン
バータ回路２の転流時に対アーム還流ダイオードの導通
によって生ずるスパイク状の電圧成分が含まれている。
このスパイク状の電圧成分の影響をなくすために、誘起
電圧UVをフィルタ回路４によって90度位相をシフトさ
せ、第５図（ｂ）で示すような移相電圧DUVとする。そ
の後、この移相電圧DUVと第５図（ｂ）に示す中性点電
圧NVとを比較器８により比較し、第５図（ｃ）で示すよ
うに位置検出信号PSUを得る。他のＶ及びＷ相について
も同様であり、誘起電圧VV及びWVに基づいて比較器９及
び10から第５図（ｄ）及び（ｅ）で示すように位置検出
信号PSV及びPSWを得る。これらの位置検出信号PSU,PSV
及びPSWは180度通電の120度位相の異なる信号となり、
これらが制御回路11に与えられることにより、その制御
回路11は６つの通電タイミング信号を出力してインバー
タ回路２のスイッチング素子たるトランジスタのベース
に与えるようになる。

（発明が解決しようとする課題）従来の構成では、誘起電圧UV,VV及びWVに含まれるス
パイク状の電圧成分を除去するために90度遅れ位相特性
を有するフィルタ回路４乃至６を設けているので、フィ
ルタ回路４乃至６の時定数が大きく、このため、急激な
速度変動に追従できない問題があり、又、低速度領域で
の位置検出が困難になる問題がある。更に、誘起電圧U
V,VV及びWVに含まれるスパイク状の電圧成分の大きさ
は、固定子巻線3U,3V及3Wの電流即ち負荷の大きさによ
って変化するので、負荷変動が大きいとフィルタ回路４
乃至６以降の信号波形に位相誤差を生ずることになって
広範囲の動作は不可能であり、従って、用途としては負
荷変動の小さなコンプレッサ等に限定される問題があ
る。

尚、このような問題を解消するために、特開昭61−17
0290号公報に開示されたようなものが考えられている。
これは、トランジスタ（転流素子）と固定子巻線（駆動
巻線）との間にインピーダンス素子を挿入して、固定子
巻線の任意の２つの端子間の巻線を一辺とするブリッジ
回路を構成し、このブリッジ回路の２つの頂点の電位差
を検出する差動増幅回路により位置検出信号を得る構成
である。しかしながら、このような構成では、大容量の
ブラシレスモータのように大電流（例えば数十アンペ
ア）が流れる場合には、トランジスタと固定子巻線との
間に挿入されたインピーダンス素子の発熱が大きくなる
という新たな問題が生じ、又、低速度領域においても時
間に対する電流変化が小さいので、低速度領域での位置
検出が困難であるという問題は解消されない。

本発明は上記事情に鑑みてなされたもので、その目的
は、固定子巻線の誘起電圧に基づいてその固定子巻線の
通電を制御するものであっても、固定子巻線の誘起電圧
を高速度且つ正確に検出して位置検出信号を得ることが
でき、急激な速度変動に対する応答性がよく、負荷変動
に対しても広範囲に動作し得、又、低速度領域に対して
も確実に位置検出信号を得ることができ、更に、インピ
ーダンス素子の大きな発熱の問題もなく、しかも、ブラ
シレスモータの負荷が増大して回転数が低下し、これに
応じて誘起電圧が低下しても、プラシレスモータを常に
最大トルクを出せる位相で制御することができるブラシ
レスモータの駆動装置を提供するにある。

［発明の構成］（課題を解決するための手段）本発明のブラシレスモータの駆動装置は、永久磁石の
回転子の回転に応じて複数相の固定子巻線に誘起される
誘起電圧を夫々分圧する分圧回路を設け、この分圧回路
による各相分圧信号の内の任意の二相の電位差を検出す
る差動増幅手段を設け、負荷状態に応じて変化される基
準電圧信号を発生する基準電圧信号発生手段を設け、こ
の基準電圧信号発生手段の基準電圧信号と前記差動増幅
手段の出力信号とを比較する比較手段を設け、この比較
手段の出力信号を遅延させる遅延手段を設け、この遅延
手段の出力信号と前記比較手段の出力信号とを処理して
位置検出信号を出力する論理手段を設け、この論理手段
からの位置検出信号に基づいて通電タイミング信号を出
力する制御回路を設け、そして、この制御回路からの通
電タイミング信号に基づいて前記固定子巻線の通電を制
御する出力回路を設ける構成に特徴を有する。

又、基準電圧信号発生手段としては、ブラシレスモー
タへの印加電圧とそのブラシレスモータの回転数に比例
した電圧との差を検出する差動増幅手段と、この差動増
幅手段の出力信号を他相の位置検出信号に基づいて正，
負の切換える切換手段とから構成することが好ましい。

（作用）固定子巻線に誘起される誘起分圧を分圧回路，差動増
幅手段，基準電圧信号発生手段及び比較手段により処理
することによってスパイク状の電圧成分を含んだ位置検
出信号が得られ、そして、この位置検出信号のスパイク
状の電圧成分は遅延手段及び論理手段により除去されて
制御回路に与えられる位置検出信号が得られる。従っ
て、従来のような時定数の大なるフィルタ回路を設ける
必要がないので、応答性をよくし得て、急激な速度変
動，固定子巻線の電流変化即ち負荷変動に対しても高速
度で位置検出を行ない得、又、固定子巻線と出力回路と
の間にインピーダンス素子を挿入する必要がないので、
インピーダンス素子の大きな発熱の問題もなくなる。

又、基準電圧信号発生手段からの基準電圧信号の値
は、ブラシレスモータの負荷状態に応じて変化するよう
になり、従って、ブラシレスモータに負荷が加わって電
流が増大した時にそのブラシレスモータの回転数が低下
してこれに応じて誘起電圧が減少しても、位置検出信号
の検出タイミングが遅れるようなことはなく、最大トル
クを生ずる位相で制御し得て効率よく運転することが可
能になる。

（実施例）以下本発明の一実施例につき第１図乃至第３図を参照
しながら説明する。

先ず、第１図及び第２図に従って全体の構成について
述べる。21は電圧調整可能な直流電源であり、これの正
及び負端子は母線22及び23に接続され、母線23はアース
されている。24は出力回路たるインバータ回路であり、
これは母線22,23間にスイッチ素子たるNPN形のトランジ
スタ25乃至27及び28乃至30を三相ブリッジ接続して構成
されている。尚、31乃至36はトランジスタ25乃至30に並
列に接続されたダイオードである。37はブラシレスモー
タであり、これは、U,V及びＷ相の固定子巻線38U,38V及
び38Wを有する固定子38と、永久磁石形の回転子39とを
備えている。そして、固定子巻線38U,38V及び38Wの一端
子は共通に接続され、各他端子はトランジスタ25及び28
の共通接続点たる出力端子OU,トランジスタ26及び29の
共通接続点たる出力端子OV及びトランジスタ27及び30の
共通接続点たる出力端子OWに夫々接続されている。40は
分圧回路であり、これは、出力端子OU,OV及びOWと母線2
3との間に、抵抗41と42との直列回路，抵抗43と44との
直列回路及び抵抗45と46との直列回路を接続して構成さ
れ、その抵抗41と42,抵抗43と44及び抵抗45と46の各共
通接続点を出力端子40U,40V及び40Wとしている。47はバ
ッファ回路であり、これは、Ｕ、Ｖ及びＷ相用の演算増
幅器48U,48V及び48Wからなり、各非反転入力端子は前記
出力端子40U,40V及び40Wに夫々接続され、各反転入力端
子は自己の出力端子に夫々接続されている。49は差動増
幅手段であり、これは、第２図に示すように、U,V及び
Ｗ相用の差動増幅回路50U,50V及び50Wからなる。Ｕ相用
の差動増幅回路50Uは、抵抗51U,52U,53U,54U及び演算増
幅器55Uからなり、その演算増幅器55Uの反転入力端子と
出力端子との間に抵抗53Uが接続されているとともに、
演算増幅器55Uの非反転入力端子が抵抗54Uを介してアー
スされることにより構成されている。他のＶ及びＷ相用
の差動増幅回路50V及び50Wも同構成であり、差動増幅回
路50Uと同一部分にはその符号に添字Ｕの代りに添字Ｖ
及びＷを付して示す。そして、演算増幅器55Uの反転入
力端子及び演算増幅器55Wの非反転入力端子は夫々抵抗5
1U及び52Wを介してＵ相用の演算増幅器48Uの出力端子に
接続され、演算増幅器55Vの反転入力端子及び演算増幅
器55Uの非反転入力端子は夫々抵抗51V及び52Uを介して
Ｖ相用の演算増幅器48Vの出力端子に接続され、演算増
幅器55Wの反転入力端子及び演算増幅器55Vの非反転入力
端子は夫々抵抗51W及び52Vを介してＷ相用の演算増幅器
48Wの出力端子に接続されている。56は比較手段であ
り、これは、第２図に示すように、U,V及びＷ相用の比
較回路57U,57V及び57Wからなる。Ｕ相用の比較回路57U
は、比較器58U,フォトカプラ59U,抵抗60U及び61Uからな
り、その比較器58Uの出力端子がフォトカプラ59Uの発光
ダイオード59Ua及び抵抗60Uを介して直流電圧Vc₁が印加
された母線62₁に接続され、そして、直流電圧Vc₂が印加
された母線62₂とアースとの間に抵抗61U及びフォトカプ
ラ59Uのフォトトランジスタ59Ubのコレクタ，エミッタ
間が直列に接続されて構成されている。他のＶ及びＷ相
用の比較回路57V及び57Wも同構成であり、比較回路57U
と同一部分にはその符号に添字Ｕの代りに添字Ｖ及びＷ
を付して示す。そして、比較器58U,58V及び58Wの各反転
入力端子は演算増幅器55U,55V及び55Wの出力端子に夫々
接続されている。63は遅延手段であり、これは、第２図
に示すように、U,V及びＷ相用の遅延回路64U,64V及び64
Wからなる。Ｕ相用の遅延回路64Uは、インバータ65U及
び66U,抵抗67U及び68U,インバータ69U及び70U並びにコ
ンデンサ71Uからなり、インバータ65U及び66U,抵抗67U
及び68U並びにインバータ69U及び70Uが直列に接続され
且つインバータ66U及び抵抗67Uの直列回路に並列にコン
デンサ71Uが接続されて構成されている。他のＶ及びＷ
相用の遅延回路64及び64Wも同構成であり、遅延回路64U
と同一部分にはその符号に添字Ｕの代りに添字Ｖ及びＷ
を付して示す。そして、Ｕ相用のインバータ65Uの入力
端子はフォトトランジスタ59Ubのコレクタに接続され、
Ｖ相用のインバータ65Vの入力端子はフォトトランジス
タ59Vbのコレクタに接続され、Ｗ相用のインバータ65W
の入力端子はフォトトランジスタ59Wbのコレクタに接続
されている。72は論理手段であり、これは、第２図に示
すように、U,V及びＷ相用の論理回路73U,73V及び73Wか
らなる。Ｕ相用の論理回路73Uは、インバータ74U並びに
Ｄ形のフリップフロップ回路75U,76U及び77Uからなり、
各フリップフロップ回路75U,76U及び77Uのリセット入力
端子Ｒ及びデータ入力端子Ｄはアースされ、フリップフ
ロップ回路75Uのリセット出力端子はフリップフロッ
プ回路77Uのクロック入力端子Ｃに接続され、フリップ
フロップ回路76Uのリセット出力端子がフリップフロ
ップ回路77Uのセット入力端子Ｓに接続され、そして、
フリップフロップ回路76Uのクロック入力端子Ｃがイン
バータ回路74Uの出力端子に接続されて構成されてい
る。他のＶ及びＷ相用の論理回路73V及び73Wも同構成で
あり、論理回路73Uと同一部分には同一符号に添字Ｕの
代りに添字Ｖ及びＷを付して示す。そして、Ｕ相用の論
理回路73Uにおいて、フリップフロップ回路75Uのクロッ
ク入力端子Ｃ及びインバータ74Uの入力端子はフォトト
ランジスタ59Ubのコレクタに接続され、フリップフロッ
プ回路75Uのセット入力端子ＳはＶ相用の遅延回路64Vに
おけるインバータ70Vの出力端子に接続され、フリップ
フロップ回路76Uのセット入力端子Ｓは同遅延回路64Vに
おけるインバータ69Vの出力端子に接続されている。
又、Ｖ相用の論理回路73Vにおいて、フリップフロップ
回路75Vのクロック入力端子Ｃ及びインバータ74Vの入力
端子はフォトトランジスタ59Vbのコレクタに接続され、
フリップフロップ回路75Vのセット入力端子ＳはＷ相用
の遅延回路64Wにおけるインバータ70Wの出力端子に接続
され、フリップフロップ回路76Vのセット入力端子Ｓは
同遅延回路64Wにおけるインバータ69Wの出力端子に接続
されている。更に、Ｗ相用の論理回路73Wにおいて、フ
リップフロップ回路75Wのクロック入力端子Ｃ及びイン
バータ74Wの入力端子はフォトトランジスタ59Wbのコレ
クタに接続され、フリップフロップ回路75Wのセット入
力端子ＳはＵ相用の遅延回路64Uにおけるインバータ70U
の出力端子に接続され、フリップフロップ回路76Wのセ
ット入力端子Ｓは同遅延回路64Uにおけるインバータ69U
の出力端子に接続されている。而して、各U,V及びＷ相
用のフリップフロップ回路77U,77V及び77Wの各リセット
出力端子は制御回路78の３本の入力端子に接続され、
その制御回路78の６本の出力端子はインバータ回路24に
おけるトランジスタ25乃至30のベースに接続されてい
る。さて、79は基準電圧発生手段であり、以下これにつ
いて述べる。即ち、80は分圧回路であり、これは母線22
とアースとの間に抵抗81及び82を直列に接続して構成さ
れている。83は電圧検出回路であり、これは、第２図に
示すように、演算増幅器84,85及び抵抗86,87からなり、
バッファとしての演算増幅器84の反転入力端子が出力端
子に接続され、その出力端子が演算増幅器85の非反転入
力端子に接続され、演算増幅器85の出力端子が抵抗86,8
7を直列に介してアースされているとともに、その抵抗8
6,87の共通接続点が演算増幅器85の反転入力端子に接続
されて構成されている。そして、この電圧検出回路83に
おける演算増幅器84の非反転入力端子は分圧回路80にお
ける検出端子たる81,82の共通接続点に接続されてい
る。88は差動増幅手段であり、これは、第２図に示すよ
うに、抵抗89乃至92及び演算増幅器93からなり、演算増
幅器93の反転入力端子が抵抗91を介して出力端子に接続
され、その演算増幅器93の非反転入力端子が抵抗92を介
してアースされて構成されている。そして、この演算増
幅器93において、反転入力端子は抵抗89を介して演算増
幅器85の出力端子に接続され、非反転入力端子は抵抗90
を介して制御回路78の後述する如き信号を出力する制御
端子に接続されている。94は切換手段であり、これは、
第２図に示すように、U,V及びＷ相用の切換回路95U,95V
及び95Wからなる。Ｕ相用の切換回路95Uは、抵抗96U,97
U,98U,演算増幅器99U及びアナログスイッチ100Uからな
り、演算増幅器99Uにおいて、反転入力端子及び非反転
入力端子が抵抗96U及び97Uを夫々介して演算増幅器93の
出力端子に接続され、非反転入力端子がアナログスイッ
チ100Uを介してアースされて構成されている。他のＶ及
びＷ相用の切換回路95V及び95Wも同構成であり、Ｕ相用
の切換回路95Uと同一部分にはその符号に添字Ｕの代り
に添字Ｖ及びＷを付して示す。そして、Ｕ相用の切換回
路95Uにおいて、演算増幅器99Uの出力端子はＵ相用の比
較回路57Uにおける比較器58Uの非反転入力端子に接続さ
れ、アナログスイッチ100Uのゲート端子はＷ相用の論理
回路73Wにおけるフリップフロップ回路77Wのリセット出
力端子に接続されている。又、Ｖ相用の切換回路95V
において、演算増幅器99Vの出力端子はＶ相用の比較回
路57Vにおける比較器58Vの非反転入力端子に接続され、
アナログスイッチ100Vのゲート端子はＵ相用の論理回路
73Uにおけるフリップフロップ回路77Uのリセット出力端
子に接続されている。更には、Ｗ相用の切換回路95W
において、演算増幅器99Wの出力端子はＷ相用の比較回
路57Wにおける比較器58Wの非反転入力端子に接続され、
アナログスイッチ100Wのゲート端子はＶ相用の論理回路
73Vにおけるフリップフロップ回路77Vのリセット出力端
子に接続されている。

次に、本実施例の作用につき第３図のタイムチャート
をも参照して説明する。

回転子39の回転中は各固定子巻線38U,38V及び38Wに電
圧信号たる誘起電圧UV,VV,WVが誘起され、これらは分圧
回路40により分圧されてTTL（トランジスタトランジス
タロジック）レベルまで下げられて出力端子40U,40V及
び40Wから第３図（ａ），（ｂ）及び（ｃ）で示すよう
に分圧信号たる分圧誘起電圧UVa,VVa及びWVaとして出力
される。更に、Ｕ及びＶ相用の分圧誘起電圧UVa及びVVa
は演算増幅器48U及び48Vを介してＵ相用の差動増幅回路
50Uに与えられ、Ｖ及びＷ相用の分圧誘起電圧VVa及びWV
aは演算増幅器48V及び48Wを介してＶ相用の差動増幅回
路50Vに与えられ、Ｗ及びＵ相用の分圧誘起電圧WVa及び
UVaは演算増幅器48W及び48Uを介してＷ相用の差動増幅
回路50Wに与えられる。これにより、U,V及びＷ相用の差
動増幅回路50U,50V及び50Wは第３図（ｄ），（ｅ）及び
（ｆ）で示すように差電圧出力信号S50U,S50V及びS50W
を出力する。そして、これらの差電圧出力信号S50U,S50
V及びS50Wは比較回路57U,57V及び57Wに与えられる。比
較回路57U,57V及び57Wには後述するように切換回路95U,
95V及び95Wから予め基準電圧信号S95U,S95V及びS95W
〔第３図（ｄ），（ｅ）及び（ｆ）参照〕が与えられて
いる。従って、比較回路57U,57V及び57Wは基準電圧信号
S95U,S95V及びS95Wと差電圧出力信号S50U,S50V及びS50W
とを夫々比較して第３図（ｇ），（ｈ）及び（ｉ）で示
すハイレベルの比較検出信号S57U,S57V及びS57Wを出力
する。

さて、これらの比較検出信号（位置検出信号）S57U,S
57V及びS57Wは分圧誘起電圧UVa,VVa及びWVaのスパイク
状の電圧成分（これはインバータ回路24の転流時に対ア
ーム還流ダイオード31乃至36のいずれかが導通すること
により生ずる。）を含んでいるので、これを除去する必
要がある。先ず、Ｖ相用の遅延回路64Vに比較検出信号S
57Vが与えられると、遅延回路64Vのインバータ70Vは第
３図（ｊ）て示すようなハイレベルの遅延出力信号S70V
を出力してＵ相用の論理回路73Uにおけるフリップフロ
ップ回路75Uのセット入力端子Ｓに与える。このフリッ
プフロップ回路75Uは、そのクロック入力端子Ｃに比較
検出信号S57Uが与えられるようになっていて、比較検出
信号S57Uのロウレベルからハイレベルへの立上によりデ
ータ入力端子Ｄの内容即ちロウレベルを読込み、遅延出
力信号S70Vのロウレベルからハイレベルの立上りにより
セットされることを繰返し、結果として、リセット出力
端子から第３図（ｋ）で示すようにハイレベルの出力
信号S75Uを出力する。従って、この出力信号S75Uは比較
検出信号S57Uのロウレベルからハイレベルへの立上りを
検出したものとなる。又、遅延回路64Vにおけるインバ
ータ69Vは遅延出力信号S70Vを反転させた出力信号を出
力してＵ相用の論理回路73Uにおけるフリップフロップ
回路76Uのセット入力端子Ｓに与える。このフリップフ
ロップ回路76Uは、クロック入力端子Ｃに比較検出信号S
57Uを反転させた信号が与えられるようになっていて、
前記フリップフロップ回路75Uと同様に作動し、結果と
して、リセット出力端子から第３図（ｌ）で示すよう
にハイレベルの出力信号S76Uを出力する。従って、この
出力信号S76Uは比較検出信号S57Uのハイレベルからロウ
レベルへの立下りを検出したものとなる。そして、これ
らの出力信号S75U及びS76Uはフリップフロップ回路77U
のクロック入力端子Ｃ及びセット入力端子Ｓに夫々与え
られるようになり、そのフリップフロップ回路77Uは、
前記フリップフロップ回路75Uと同様に作動して、結果
として、リセット出力端子から第３図（ｍ）で示すよ
うなハイレベルの位置検出信号PSUを出力することにな
る。この位置検出信号PSUを比較検出信号S57Uと比較し
てみると、位置検出信号PSUからは比較検出信号S57Uの
スパイク状の電圧成分が除去されている。この場合、フ
リップフロップ回路75U及び76Uにより比較検出信号S57U
の立上り及び立下りを検出しているので、比較回路57U
で発生し得るチャタリングも取除くことができる。

以上は、Ｕ相用の論理回路73Uの動作について述べた
ものであるが、他のＶ及びＷ相用の論理回路73V及び73W
の動作原理も論理回路73Uと同様であり、結果として、
論理回路73V及び73Wにおけるフリップフロップ回路78V
及び78Wの各リセット出力端子から第３図（ｎ）及び
（ｏ）で示すような位置検出信号PSV及びPSWが出力され
るようになる。従って、誘起電力UV,VV及びWV即ち分圧
誘起電圧UVa,VVa及びWVaから180度通電の夫々120度位相
の異なる位置検出信号PSU,PSV及びPSWを得ることができ
るものである。而して、これらの位置検出信号PSU,PSV
及びPSWは制御回路78に与えられ、制御回路78はこれら
に基づいて第３図（ｐ），（ｑ），（ｒ），（ｓ），
（ｔ）及び（ｕ）で示すような通電タイミング信号TUa,
TUb,TVa,TVd,TWa及びTWbを出力するようになる。そし
て、通電タイミング信号TUa及びTUbはＵ相用のトランジ
スタ25及び28の各ベースに与えられ、通電タイミング信
号TVa及びTVbはＶ相用のトランジスタ26及び29の各ベー
スに与えられ、通電タイミング信号TWa及びTWbはＷ相用
のトランジスタ27及び30の各ベースに与えられ、トラン
ジスタ25乃至30は順次オンして固定子巻線38U,38V及び3
8Wに通電するようになる。

ところで、ブラシレスモータ37の特性においては、無
負荷運転時の入力電圧（直流電源電圧）に対して回転数
が比例するため、回転数に対して誘起電圧も比例する関
係にある。そこで、例えば第３図（ｖ）で示すようＵ相
とＶ相との端子電圧の差電圧出力信号S50U′を求め、そ
のゼロクロス点を検出することにより第３図（ｗ）で示
すように比較検出信号S57U′を得、これを前述したよう
に遅延手段63及び論理手段72により処理することにより
スパイク状の電圧成分を除去した位置検出信号を得るこ
とも考えられる。ところが、ブラシレスモータ37の特性
上、一定入力電圧（一定印加電圧）に対して負荷が増大
すると回転数が低下するので、誘起電圧の値も下がるよ
うになり、従って、前述したようにゼロクロス点を検出
するようにした場合には、負荷の増大にともなって検出
する位相がずれ（即ち２相分の相電圧値の等しい点がず
れ）、最大トルクが出せなくなって効率が低下する問題
が生ずる。

そこで、以上のような問題が生じないように本実施例
においては基準電圧信号発生手段79が次のように動作す
る。即ち、直流電源21による直流電源電圧は分圧回路80
によりTTLレベルまで下げられた上で電圧検出回路83に
与えられる。従って、電圧検出回路83からは直流電源電
圧に比例した検出電圧信号S83が出力され、この検出電
圧信号S83は差動増幅手段88に与えられる。一方、差動
増幅手段88には制御回路78から通電タイミング信号TUa,
TUb,TVa,TVb,TWa及びTWbから得られる回転数に比例した
電圧信号S78が与えられるようになっている。この場
合、直流電源電圧が一定であるとすると、ブラシレスモ
ータ37が無負荷状態であれば、電圧信号S78は電圧検出
回路83の検出電圧信号S83と等しくなり、差動増幅手段8
8の出力は零となる（前述のゼロクロス点検出の場合に
相当する）。このような状態で、ブラシレスモータ37の
負荷が増大すると、回転数が低下するので電圧信号S78
も低下し、差動増幅手段88は検出電圧信号S83及び電圧
信号S78の差電圧信号ΔＶを生ずる。この差電圧信号Δ
Ｖは切換回路95U,95V及び95Wに与えられる。そして、こ
の差電圧信号ΔＶは、Ｕ相用の切換回路95Uにおいては
アナログスイッチ100Uに与えられるＷ相用の位置検出信
号PSWのハイレベル，ロウレベルにより正，負に切換え
られて基準電圧信号S95Vとして出力され、Ｖ相用の切換
回路95Vにおいてはアナログスイッチ100Vに与えられる
Ｕ相用の位置検出信号PSUのハイレベル，ロウレベルに
より正，負に切換えられて基準電圧信号S95Vとして出力
され、そして、Ｗ相用の切換回路95Wにおいてはアナロ
グスイッチ100Wに与えられるＶ相用の位置検出信号PSV
により正，負に切換えられて基準電圧信号S95Wとして出
力されることになる。このように、差電圧出力信号S57
U,S57V及びS57Wのレベルに対して差動増幅手段88の出力
レベルを合せておけば即ち基準電圧信号S95U,S95V及びS
95Wの値を変化させれば、ブラシレスモータ37の負荷が
増大して回転数が低下し、これに応じて誘起電圧が低下
しても、常に最大トルクを得ることができる位相で制御
することが可能になる。

このように本実施例においては、固定子巻線38U,38V
及び38Wに誘起される誘起電圧UV,VV及びWVを分圧回路40
により分圧し、その分圧誘起電圧UV,VVa及びWVaからバ
ッファ回路47,差動増幅手段49及び比較手段56を介して
比較検出信号（位置検出信号）S57U,S57V及びS57Wを
得、更に、これらの比較検出信号S57U,S57V及びS57Wか
ら遅延手段63及び論理手段72を介してスパイク状の電圧
成分を除去して位置検出信号PSU,PSV及びPSWを得るよう
にしたものである。従って、従来とは異なり誘起電圧U
V,VV及びWVを移相させるための時定数の大なるフィルタ
回路４乃至６を設ける必要がないので、固定子巻線38U,
38V及び38Wの誘起電圧UV,VV及びWVを高速度且つ正確に
検出して位置検出信号PSU,PSV及びPSWを得ることがで
き、急激な速度変動に対する応答性がよく、又、負荷変
動に対しても広範囲に動作し得るとともに、低速度領域
に対しても確実に位置検出信号を得ることができる。更
に、インバータ回路24と固定子巻線38U,38V及び38Wとの
間にインピーダンス素子を挿入する必要もないので、イ
ンピーダンス素子の大きな発熱の問題もない。

更に、本実施例においては、比較手段56に基準電圧信
号S95U,S95V及びS95Wを与える基準電圧信号発生手段79
を分圧回路80,電圧検出回路83,差動増幅手段88及び切換
手段94により構成して、基準電圧信号S95U,S95V及びS95
Wを差電圧出力信号S57U,S57V及びS57Wのレベルに応じて
変化させるとともに他相の位置検出信号PSW,PSU及びPSV
により正，負に切換えるようにしたものである。従っ
て、ブラシレスモータ37の負荷が増大してその回転数が
低下し、これに応じて誘起電圧が低下しても、ブラシレ
スモータ37を常に最大トルクを出せる位相で制御するこ
とができる。

尚、上記実施例では比較手段に与える基準電圧信号を
直流電源電圧と回転数とにより変化させるようにした
が、負荷の増大は負荷電流に比例することからこの負荷
電流に応じて変化させるようにしてもよく、或いは負荷
電流と回転数により変化させるようにしてもよい。

その他、本発明は上記し且つ図面に示す実施例のみ限
定されるものではなく、例えば三相に限られず複数相の
ブラシレスモータ全般に適用でき、又、制御回路ととも
に遅延手段及び論理手段をマイクロコンピュータで構成
してもよい等、要旨を逸脱しない範囲内で適宜変形して
実施し得ることは勿論である。

［発明の効果］本発明は以上説明した通りであるので、次のような効
果を奏するものである。

複数相の固定子巻線に誘起される誘起電圧から分圧回
路，差動増幅手段，基準電圧信号発生手段及び比較手段
により位置検出信号を得、この位置検出信号から遅延手
段及び論理手段を介してスパイク状の電圧成分を除去す
るようにしたので、固定子巻線の誘起電圧を高速度且つ
正確に検出して位置検出信号を得ることができ、急激な
速度変動に対する応答性がよく、負荷変動に対しても広
範囲に動作し得、又、低速度領域に対しても確実に位置
検出信号を得ることができ、更にインピーダンス素子の
大きさな発熱の問題もない。

比較手段に基準電圧信号を与える基準電圧信号発生手
段を負荷状態に応じて基準電圧信号を変化させるように
構成したので、ブラシレスモータの負荷が増大してその
回転数が低下し、これに応じて誘起電圧が低下しても、
ブラシレスモータを常に最大トルクを出せる位相で制御
することができる。

【図面の簡単な説明】

第１図乃至第３図は本発明の一実施例を示し、第１図は
全体の電気的構成図、第２図はバッファ回路，差動増幅
手段，比較手段，遅延手段，論理手段及び基準電圧信号
発生手段の具体的な電気的構成図、第３図は作用説明用
のタイムチャートであり、第４図は従来の電気的構成
図、第５図は同作用説明用のタイムチャートである。図面中、21は直流電源、24はインバータ回路（出力回
路）、25乃至30はトランジスタ（スイッチング素子）、
37はブラシレスモータ、38は固定子、38U,38V及び38Wは
固定子巻線、39は回転子、40は分圧回路、49は差動増幅
手段、56は比較手段、63は遅延手段、72は論理手段、78
は制御回路、79は基準電圧信号発生手段、80は分圧回
路、83は電圧検出回路、８は差動増幅手段、94は切換手
段を示す。

Claims

(57)【特許請求の範囲】

【請求項１】永久磁石形の回転子と、この回転子に回転
力を与えるべく磁界を作用させる複数相の固定子巻線を
有する固定子とを備えたブラシレスモータにおいて、前記回転子の回転に応じて複数相の固定子巻線に誘起さ
れる誘起電圧を夫々分圧する分圧回路と、この分圧回路による各相分圧信号の内の任意の二相の電
位差を検出する差動増幅手段と、負荷状態に応じて変化する基準電圧信号を発生する基準
電圧信号発生手段と、この基準電圧信号発生手段の基準電圧信号と前記差動増
幅手段の出力信号とを比較する比較手段と、この比較手段の出力信号を遅延させる遅延手段と、この遅延手段の出力信号と前記比較手段の出力信号とを
処理して位置検出信号を出力する論理手段と、この論理手段からの位置検出信号に基づいて通電タイミ
ング信号を出力する制御回路と、この制御回路からの通電タイミング信号に基づいて前記
固定子巻線の通電を制御する出力回路とを具備してなる
ブラシレスモータの駆動装置。
【請求項２】基準電圧信号発生手段は、ブラシレスモー
タへの印加電圧とそのブラシレスモータの回転数に比例
した電圧との差を検出する差動増幅手段と、この差動増
幅手段の出力信号を他相の位置検出信号に基づいて正，
負に切換える切換手段とから構成されていることを特徴
とする請求項１記載のブラシレスモータの駆動装置。