JPH0191690A - ブラシレスモータの駆動装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は固定子巻線に誘起される誘起電圧に基づいて位
置検出信号を得るようにしたブラシレスモータの駆動装
置に関する。

（従来の技術） ブラシレスモータにおいては、固定子巻線と永久磁石形
の回転子との相対的位置をホール素子等の位置検出素子
を用いずに固定子巻線に誘起される誘起電圧を利用して
検出する方式が採用されるようになってきている。

この従来例を第４図に示す。即ち、１は直流電源、２は
ブラシレスモータ３の固定子巻線３Ｕ。

３Ｖ及び３Ｗに通電するためのインバータ回路、４．５
及び６は固定子巻線３Ｕ、３Ｖ及び３Ｗに誘起される誘
起電圧ＵＶ、ＶＶ及びＶＷを９０度移相させるフィルタ
回路、７はこれらのフィルタ回路４乃至６の出力信号か
ら中性点電圧ＮＶを得る検出回路、８．９及び１０はフ
ィルタ回路４゜５及び６の出力信号と中性点電圧ＮＶと
を夫々比較する比較器、１１は制御回路である。第５図
は従来例の動作を示すタイムチャートであり、今、これ
を参照してＵ相について考えてみる。固定子巻線３Ｕに
誘起される誘起電圧ＵＶ（第５図（ａ）参照）には、イ
ンバータ回路２の転流時に対アーム還流ダイオードの導
通によって生ずるスパイク状の電圧成分が含まれている
。このスパイク状の電圧成分の影響をなくすために、誘
起電圧ＵＶをフィルタ回路４によって９０度位相をシフ
トさせ、第５図（ｂ）で示すような移相電圧ＤＵＶとす
る。

その後、この移相電圧ＤＵＶと第５図（ｂ）に示す中性
点電圧ＮＶとを比較器８により比較し、第５図（ｃ）で
示すように位置検出信号ＰＳＵを得る。他のＶ及びＷ相
についても同様であり、誘起電圧ＶＶ及びＷｖに基づい
て比較器９及び１０から第５図（ｄ）及び（ｅ）で示す
ように位置検出信号ＰＳｖ及びＰＳＷを得る。これらの
位置検出信号ＰＳＵ、ＰＳＶ及びｐｓｗは１８０度通電
の１２０度位相の異なる信号となり、これらが制御回路
１１に与えられることにより、その制御回路１１は６つ
の通電タイミング信号を出力してインバータ回路２のス
イッチング素子たるトランジスタのベースに与えるよう
になる。

ｈで （発明〜解決しようとする問題点） 従来の構成では、誘起電圧ＵＶ、ＶＶ及びＷＶに含まれ
るスパイク状の電圧成分を除去するために９０度遅れ位
相特性を有するフィルタ回路４乃至６を設けているので
、フィルタ回路４乃至６の時定数が大きく、このため、
急激な速度変動に追従できない問題があり、又、低速度
領域での位置検出が困難になる問題がある。更に、誘起
電圧ＵＶ、ＶＶ及びＷＶに含まれるスパイク状の電圧成
分の大きさは、固定子巻線３Ｕ、３Ｖ及び３Ｗの電流即
ち負荷の大きさによって変化するので、負６Ｉ変動が大
きいとフィルタ回路４乃至６以降の信号波形に位相誤差
を生ずることになって広範囲の動作は不可能であり、従
って、用途としては負荷変動の小さなコンプレッサ等の
限定される問題がある。

尚、このような問題を解消するたに、特開昭６１−１７
０２９０号公報に開示されたようなものが考えれている
。これは、トランジスタ（転流索子）と同定子巻線（駆
動巻線）との間にインピーダンス素子を挿入して、固定
子巻線の任意の２つの端子間の巻線を一辺とするブリッ
ジ回路を構成し、このブリッジ回路の２つの頂点の電位
差を検出する停動増幅回路により位置検出信号を得る構
成である。しかしながら、このような構成では、人容瓜
のブラシレスモータのように大電流（例えば数十アンペ
ア）が流れる場合には、トランジスタと固定子巻線との
間に挿入されたインピーダンス素子の発熱が大きくなる
という新たな問題が生じ、又、低速度領域においても時
間に対する電流変化が小さいので、低速度領域での位置
検出が困難であるという問題は解消されない。

本発明は上記事情に鑑みてなされたもので、その目的は
、固定子巻線の誘起電圧に基づいてその固定子巻線の通
電を制御するものであっても、固定子巻線の誘起電圧を
高速度且つ正確に検出して位置検出信号を得ることがで
き、急激な速度変動に対する応答性がよく、負荷変動に
対しても広範囲に動作し得、又、低速度領域に対しても
確実に位置検出信号を得ることができ、更に、インピー
ダンス素子の大きな発熱の問題もないブラシレスモータ
の駆動装置を提供するにある。

［発明の構成］ （問題点を解決するための手段） 本発明のブラシレスモータの駆動装置は、永久磁石の回
転子の回転に応じて複数相の固定子巻線に誘起される電
圧信号を夫々分圧する分圧回路を設け、この分圧回路に
よる各相分圧信号の内の任意の二相の電位差を検出する
差動増幅手段を設け、この差動増幅手段の出力信号のゼ
ロクロス点を検出する比較手段を設け、この比較手段の
出力信号を遅延させる遅延手段を設け、この遅延手段の
出力信号と前記比較手段の出力信号とを処理して位置検
出信号を出力する論理手段を設け、この論理手段からの
位置検出信号に基づいて通電タイミング信号を出力する
制御回路を設け、そして、この制御回路からの通電タイ
ミング信号に基づいて前記固定子巻線の通電を制御する
出力回路を設ける構成に特徴をｑする。

（作用） 固定子巻線に誘起される電圧信号を分圧回路、差動増幅
手段及び比較手段により処理することによってスパイク
状の電圧成分を含んだ位置検出信号が得られ、そして、
この位置検出信号のスパイク状の電圧成分は遅延手段及
び論理手段により除去されて制御回路に与えられる位置
検出信号が得れる。従って、従来のような時定数の大な
るフィルタ回路を設ける必要がないので、応答性をよく
し得て、急激な速度変動、固定子巻線の電流変化即ち負
荷変動に対しても高速度で位置検出を行ない得、又、同
定子巻線と出力回路との間にインピーダンス素子を挿入
する必要がないので、インピーダンス素子の大きな発熱
の問題もなくなる。

（実施例） 以下本発明の一実施例につき第１図乃至第３図を参照し
ながら説明する。

先ず、第１図及び第２図に従って全体の構成について述
べる。２１は直流電源であり、これの正及び負端子は母
線２２及び２３に接続されている。

２４は出力回路たるインバータ回路であり、これは母線
２２．２３間にスイッチング素子たるＮＰＮ形のトラン
ジスタ２５乃至２７及び２８乃至３０を二相ブリッジ接
続して構成されている。尚、３１乃至３６はトランジス
タ２５乃至３０に並列に接続されたダイオードである。

３７はブラシレスモーフであり、これは、Ｕ、Ｖ及びＷ
相の固定子巻線３８Ｕ、３８Ｖ及び３８Ｗをｑする固定
子３８と、永久磁石形の回転Ｔ３９とを備えている。

そして、固定子巻線３８Ｕ、３８Ｖ及び３８Ｗの一端子
は共通に接続され、各他端子はトランジスタ３１及び３
４の共通接続点たる出力端子ＯＵ。

トランジスタ３２及び３５の共通接続点たる出力端子Ｏ
ｖ及びトランジスタ３３及び３５の共通接続点たる出力
端子ＯＷに夫々接続されている。４０は分圧回路であり
、これは、出力端子ＯＵ、ＯＶ及びＯＷと母線２３との
間に、抵抗４１と４２との直列回路、抵抗４３．４４と
の直列回路及び抵抗４５と４６との直列回路を接続して
構成され、その抵抗４１と４２．抵抗４３と４４及び抵
抗４５と４６の各共通接続点を出力端子４０Ｕ、４０Ｖ
及び４０Ｗとしている。４７はバッファ回路であり、こ
れは、Ｕ、Ｖ及びＷ相用の演算増幅５４８Ｕ、４８Ｖ及
び４８Ｗからなり、各非反転入力端子（＋）は前記出力
端子４０Ｕ、４０Ｖ及び４０Ｗに夫々接続され、各反転
入力端子（−）は自己の出力端子に夫々接続されている
。４９は差動増幅手段であり、これは、第２図に示すよ
うに、Ｕ、Ｖ及びＷ相用の差動増幅回路５０Ｕ、５０Ｖ
及び５０Ｗからなる。Ｕ柑用の差動増幅回路５０Ｕは、
抵抗５１Ｕ、５２Ｕ、５３Ｕ、５４Ｕ及び演算増幅器５
５Ｕからなり、その演算増幅器５５Ｕの反転入力端Ｔ（
−）と出力端子との間に抵抗５３Ｕが接続されていると
ともに、演算増幅器５５Ｕの非反転入力端子（＋）がア
ースされることにより構成されている。他のＶ及びＷ相
用の差動増幅回路５０Ｖ及び５０Ｗも同構成であり、差
動増幅回路５０Ｕと同一部分にはその符号に添字Ｕの代
りに添字Ｖ及びＷを付して示す。そして、演算増幅器５
５Ｕの反転入力端子（−）及び演算増幅’５５５　Ｗの
非反転入力端子（＋）は夫々抵抗５１Ｕ及び５２Ｗを介
してＵ相用の演算増幅器４８Ｕの出力端子に接続され、
演算増幅器５５Ｖの反転入力端子（−）及び演算増幅器
５５Ｕの非反転入力端：ｌ’　（＋）は夫々抵抗５１Ｖ
及び５２Ｕを介してＶ相用の演算増幅器４８Ｖの出力端
子に接続され、演算増幅器５５Ｗの反転入力端子（−）
及び演算増幅器５５Ｖの非反転入力端子（＋）は夫々抵
抗５１Ｗ及び５２Ｖを介してＷ相用の演算増幅器４８　
Ｗの出力端子に接続されている。５６は比較手段であり
、これは、第２図に示すように、Ｕ、Ｖ及びＷ相用の比
較回路５７Ｕ、５７Ｖ及び５７Ｗからなる。Ｕ相用の比
較回路５７Ｕは、比較器５８Ｕ、フォトカブラ５９Ｕ、
抵抗６０Ｕ及び６１Ｕからなり、比較６５８Ｕの非反転
入力端子（＋）がアースされ、その比較器５８Ｕの出力
端子がフォトカプラ５９Ｕの発光ダイオード５９Ｕａ及
び抵抗６０Ｕを介して直流電圧Ｖｃｃが印加された母線
６２に接続され、そして、この母線６２とアースとの間
に抵抗６１Ｕ及びフォトカブラ５９Ｕのフォトトランジ
スタ５９Ｕｂのコレクタ。

エミッタ間が直列に接続されて構成されている。

その他のＶ及びＷ相用の比較回路５７Ｖ及び５７Ｗも同
構成であり、比較回路５７Ｕと同一部分にはその７１号
に添字Ｕの代りに添字Ｖ及びＷを付して示す。そして、
比較器５８Ｕ、５８Ｖ及び５８Ｗの各反転入力端子（−
）は演算増幅器５５Ｕ。

５５Ｖ及び５５Ｗの出力端子に夫々接続されている。６
３は遅延手段であり、これは、第２図に示すように、Ｕ
、Ｖ及びＷ相用の遅延回路６４Ｕ。

６４Ｖ及び６４Ｗからなる。Ｕ相用の遅延回路６４Ｕは
、ナンド回路６５Ｕ、６６Ｕ、６７Ｕ、　コンデンサ６
８Ｕ、抵抗６９Ｕ、７０Ｕ及び７１Ｕからなり、ナンド
回路６５Ｕの出力端子は抵抗６９Ｕ及びコンデンサ６８
Ｕを介して母線６２に接続され、抵抗６９Ｕ及びコンデ
ンサ６８Ｕの共通接続点はナンド回路６６Ｕの一方の入
力端子に接続され、ナンド回路６６Ｕの他方の入力端子
は抵抗７０Ｕを介して母線６２に接続されるとともに抵
抗７１Ｕを介してナンド回路６７Ｕの出力Ｆ４Ａ−Ｊ’
に接続され、そして、ナンド回路６６Ｕの出力端子はナ
ンド回路６７Ｕの一方及び他方の入力端子に共通に接続
されて構成されている。他のＶ及びＷ相用の遅延回路６
４Ｖ及び６４Ｗも同構成であり、遅延回路６４Ｕと同一
部分にはその符号に添字Ｕの代りに添字Ｖ及びＷを付し
て示す。そして、Ｕ相用のナンド回路６５Ｕの一方及び
他方の入力端子は共通に接続されたＪ二でフォトトラン
ジスタ５９Ｕｂのコレクタに接続され、■相用のナンド
回路６５Ｖの一方及び他方の入力端子は共通に接続され
た上でフォトトランジスタ５９Ｖｂのコレクタに接続さ
れ、Ｗ相用のナンド回路６５Ｗの一方及び他方の入力端
子は共通に接続された上でフォトトランジスタ５９Ｗｂ
のコレクタに接続されている。７２は論理手段であり、
これは、第２図に示すように、Ｕ、Ｖ及びＷ相用の論理
回路７３Ｕ、７３Ｖ及び７３Ｗからなる。Ｕ相用の論理
回路７３Ｕは、ナンド回路７４Ｕ、インバータ７５Ｕ１
アンド回路７６Ｕ、フリップフロップ回路７７Ｕ及び７
８Ｕからなり、ナンド回路７４Ｕの出力端子はアンド回
路７６Ｕの一方の入力端子に接続され、アンド回路７６
Ｕの出力端子はフリップフロップ回路７７Ｕのリセット
入力端子Ｒに接続され、インバータ７５Ｕの出力端子は
フリップフロップ回路７７Ｕのクロック入力端子Ｃに接
続され、フリップフロップ回路？７Ｕ及び７８Ｕの各デ
ータ入力端子りは母線６２に接続されているとともに各
セット入力端子Ｓはアースされ、フリップフロップ回路
７７Ｕのセット出力端子Ｑはフリップフロップ回路７８
Ｕのリセット入力端子Ｒに接続され、そして、インバー
タ７５Ｕの入力端子はフリップフロップ回路７８Ｕのク
ロック入力端子Ｃに接続されている。他のＶ及びＷ相用
の論理回路７３Ｖ及び７３Ｗも同構成であり、論理回路
７３Ｕと同一部分には同一符号に添字Ｕの代りに添字Ｖ
及びＷを付して示す。そして、論理回路７９Ｕにおいて
、ナンド回路７４Ｖの一方の入力端子はナンド回路６５
Ｖの入力端子、インバータ７５Ｖの入力端子及びナンド
回路７４Ｗの一方の入力端子に接続され、ナンド回路７
４Ｖの他方の入力端子はナンド回路７４Ｖの他方の入力
端子、ナンド回路６５Ｗの入力端子及びインバータ７５
の入力端子に接続され、アンド回路７６Ｕの他方の入力
端子はナンド回路６７Ｖの出力端子に接続されている。

■相用の論理回路７３Ｖにおいて、ナンド回路７４Ｖの
一方の入力端子はナンド回路６５Ｕの入力端子、インバ
ータ７５Ｕの入力端子及びナンド回路７４Ｗの他方の入
力端子に接続され、アンド回路７６Ｖの他方の入力端子
はナンド回路６７Ｗの出力端子に接続されている。Ｗ相
用の論理回路７３Ｗにおいて、アンド回路７６Ｗの他方
の入力端子はナンド回路６７Ｕの出力端子に接続されて
いる。史に、各Ｕ、Ｖ及びＷの相用のフリップフロップ
回路７８Ｕ、７８Ｖ及び７８Ｗの各セット出力端子Ｑは
制御回路７９の３本の入力端子に接続され、制御回路７
９の６本の出力端子はインバータ回路２４におけるトラ
ンジスタ２５乃至３０のベースに接続されている。

次に、本実施例の作用につき第３図のタイムチャートを
も参照して説明する。

回転ｊ’３９の回転中は６固定子蓚線３８Ｕ、３８■及
び３８Ｗに電圧信号たる誘起電圧ＵＶ、ＶＶ、ＷＶが誘
起され、これらは分圧回路４０により分圧されてＴＴＬ
（トランジスタトランジスタロジック）レベルまで下げ
られて出力端子４０Ｕ。

４０Ｖ及び４０Ｗから第３図（ａ）、（ｂ）及び（ｃ）
で示すように分圧伝号たる分圧誘起電圧ＵＶａ、ＶＶａ
及びＷＶａとして出力される、更に、Ｕ及びＶ相用の分
圧誘起電圧ＵＶａ及びＶＶａは演算増幅器４８Ｕ及び４
８Ｖを介してＵ柑用の差動増幅回路５０Ｕに与えられ、
■及びＷ相用の分圧誘起電圧ＶＶａ及びＷＶａは演算増
幅器４８Ｖ及び４８Ｗを介して■相用の差動増幅回路５
０Ｖに与えられ、Ｗ及びＵ相用の分圧誘起電圧ＷＶａ及
びＵＶａは演算増幅器４８Ｗ及び４ｇＵを介してＷ相用
の差動増幅回路５０Ｗに与えられる。これにより、Ｕ、
Ｖ及びＷ相用の差動増幅回路５０Ｕ、５０Ｖ及び５０Ｗ
は第３図（ｄ）、（ｅ）及び（ｆ）で示すように差電圧
出力信号Ｓ　５０　Ｕ。

５ｓｏｖ及びｓｓｏｗを出力する。そして、これらの差
電圧出力信号５５０Ｕ、５５０Ｖ及び５５ＯＷは比較回
路５７Ｕ、５７Ｖ及び５７Ｗに与えられることから、比
較回路５７Ｕ、５７Ｖ及び５７Ｗは差電圧出力信号５５
０Ｕ、５５０Ｖ及び５５０Ｗのゼロクロス点を検出して
第３図（ｇ）。

（ｈ）及び（ｉ）で示すようにハイレベルのゼロクロス
検出信号５５７Ｕ、５５７Ｖ及び５５７Ｗを出力する。

さて、これらのゼロクロス検出信号（位置検出信号）Ｓ
５７Ｕ、５５７Ｖ及び５５７Ｗは分圧誘起電圧ＵＶａ、
ＶＶａ及びＷＶａのスパイク状の電圧成分（これはイン
バータ回路２４の転流時に対アーム還流ダイオード３１
乃至３６のいずれかが導通することにより生ずる。）を
含んでいるので、これを除去する必要がある。以下これ
についてＵ柑を代表して述べる。■及びＷ相用のゼロク
ロス検出信号５５７Ｖ及び５５７Ｗはナンド回路７４Ｕ
に与えられるので、そのナンド回路？４Ｕは第３図（ｊ
）で示すようにハイレバルの出力信号５７４Ｕを出力す
る。又、■相用のゼロクロス検出信号５５７Ｖは遅延回
路”６４Ｖに与えられるので、遅延回路６４Ｖは第３図
（ｋ）で示すようにセロクロス信号５５７Ｖを遅延させ
且つ反転させた遅延出力信号５６４Ｖを出力する。そし
て、前述の出力信号５７４Ｕ及び遅延出力信号５６４Ｖ
はアンド回路７６Ｕに与えられるので、そのアンド回路
７６Ｕは第３図（１）で示すように出力信号５７６Ｕを
出力してフリップフロップ回路７７Ｕのリセット入力端
子Ｒに与える。このフリップフロップ回路７７Ｕのクロ
ック入力端子Ｃには、第３図（ｍ）で示すようにＵ相用
のゼロクロス検出信号５５７Ｕをインバータ７５Ｕで反
転させた出力信号５７５Ｕが与えられる。従って、フリ
ップフロップ回路７７Ｕは出力信号５７５Ｕのロウレベ
ルからハイレベルへの立上りによりデータ入力端子りの
内容即ちハイレバルを読込み、出力信号５７６Ｕにより
リセットされることを繰返し、セット出力端子Ｑから第
３図（ｎ）で示すように出力信号５７７Ｕを出力する。

更に、この出力信号５７７Ｕはフリップフロップ回路７
８Ｕのリセット入力端子Ｒに与えられるとともに、その
フリップフロップ回路７８Ｕのクロック入力端子Ｃには
Ｕ相用のゼロクロス検出信号５５７Ｕが与えられる。こ
れにより、フリップフロップ回路７８Ｕは、ゼロクロス
検出信号５５７Ｕのロウレベルからハイレベルへの立上
りによりデータ入力端子りの内容即ちハイレベルを読込
み、出力信号５７７Ｕによりリセットされることを繰返
し、セ・ノド出力端ＦＱから第３図（０）で示すように
位置検出信号ＰＳＵを出力することになる。

以には、Ｕ相用の論理回路７３Ｕの動作について述べた
ものであるが、他のＶ及びＷ相用の論理回路７３Ｖ及び
７３Ｗの動作原理も論理回路７３Ｕと同様であり、結果
として、論理回路７３Ｖ及び７３Ｗにおけるフリップフ
ロップ回路７８Ｖ及び７８Ｗの各セット出力端子Ｑから
第３図（ｐ）及び（ｑ）で示すように位置検出信号ＰＳ
ｖ及びＰＳＷが出力されるようになる。従って、誘起電
圧ＵＶ、ＶＶ及びＷＶ即ち分圧誘起電圧ＵＶａ。

ＶＶａ及びＷＶａから１８０度通電の夫々１２０度位相
の異なる位置検出信号ＰＳＵ、ＰＳＶ及びＰＳＷを得る
ことができるのである。この場合、（１′／、置検出信
号ＰＳＵ、ＰＳＶ及びＰＳＷは第３図（ｇ）、（ｈ）及
び（ｉ）に示すゼロクロス検出信号（位置検出信号）Ｓ
５７Ｕ、５５７Ｖ及び５５７Ｗとは異なリスバイク状の
電圧成分は含んでいない。而して、これらの位置検出信
号ＰＳＵ。

ＰＳＶ及びＰＳＷは制御回路７９に与えられ、制御回路
７９はこれらに基づいて第３図（ｒ）。

（ｓ）、（ｔ）、（ｕ）、（ｖ）及び（ｗ）で示すよう
な通電タイミング信号ＴＵａ、ＴＵｂ、ＴＶ　ａ　、　
Ｔ　Ｖ　ｂ　、　Ｔ　Ｗ　ａ及びＴＷｂを出力するよう
になる。そして、通電タイミング信号ＴＵａ及びＴＵｂ
はＵ相用のトランジスタ２５及び２８の各ベースに与え
られ、通電タイミング信号ＴＶａ及びＴＶｂはｖトロ用
のトランジスタ２６及び２９の各ベースの与えられ、通
電タイミング信号Ｔ　Ｗ　ａ及びＴＷｂはＷ相用のトラ
ンジスタ２７及び３０の各ベースに与えられ、トランジ
スタ２５乃至３０は順次オンして固定子巻線３８Ｕ、３
ｆｌｌＶ及び３８Ｗに通７ｔｉするようになる。

このように本実施例においては、固定子巻線３８Ｕ、３
８Ｖ及び３８Ｗに誘起される誘起電圧ＵＶ、ＶＶ及びＷ
ｖを分圧回路４０により分圧し、その分圧誘起電圧ＵＶ
ａ、ＶＶａ及びＷＶａからバッファ回路４７．差動増幅
手段４９及び比較手段５６を介してゼロクロス検出信号
（位置検出信号）Ｓ５７Ｕ、５５７ｖ及び５５７Ｗを得
、史ニ、これらのゼロクロス検出信号５５７Ｕ、５５７
Ｖ及び５５７Ｗから遅延手段６３及び論理手段７２を介
してスパイク状の電圧成分を除去して位置検出信号ＰＳ
Ｕ、ＰＳＶ及びＰＳＷを得るようにしたものである。従
って、従来とは異なり誘起電圧ＵＶ、ＶＶ及びＷＶを移
相させるための時定数の人なるフィルタ回路４乃至６を
設ける必要がないので、固定子巻線３８Ｕ、３８Ｖ及び
３８Ｗの誘起電圧ＵＶ、ＶＶ、ＷＶを高速度且つ正確に
検出して位置検出信号ＰＳＵ、ＰＳＶ及びＰＳＷを得る
ことができ、急激な速度変動に対する応答性がよく、叉
、負荷変動に対しても広範囲に動作し得るとともに、低
速度領域に対−しても確実に位置検出信号を得ることが
できる。更に、出力回路２４と同定子巻線３８Ｕ、３８
Ｖ及び３８Ｗとの間にインピーダンス素子を挿入する必
要もないので、インピーダンス素子の大きな発熱の問題
もない。

尚、本発明は上記しＲつ図面に示す実施例のみ限定させ
るものではなく、例えば三相に限られず複数組のブラシ
レスモーフ全般に適用でき、又、遅延手段及び論理手段
はマイクロコンピュータで構成してもよい等、要旨を逸
脱しない範囲内で適宜変形して実施し得ることは勿論で
ある。

［発明の効果］ 本発明のブラシレスモーフの駆動装置は以」二説明した
ように、？Ｍ数相の固定子巻線に誘起される誘起電圧か
ら分圧回路、差動増幅手段及び比較手段により位置検出
信号を得、この位置検出信号から遅延手段及び論理手段
を介してスパイク状の電圧成分を除去するようにしたの
で、固定子巻線の誘起電圧を高速度且つ正確に検出して
位置検出信号を得ることができ、急激な速度変動に対す
る応答性がよく、負６１変動に対しても広範囲に動作し
得、又、低速度領域に対しても確実に位置検出信号を得
ることができ、史にインピーダンス素子の大きな発熱の
問題もないという優れた効−果を奏するものである。

【図面の簡単な説明】

第１図乃至第３図は本発明の一実施例を示し、第１図は
全体の電気的構成図、第２図はバッファ回路、差動増幅
手段、比較手段、遅延手段及び論理手段の具体的な電気
的構成図、第３図は作用説明用のタイムチャートであり
、第４図は従来の電気的構成図、第５図は同作用説明用
のタイムチャートである。 図面中、２１は直流電源、２４はインバータ回路（出力
回路）、２５乃至３０はトランジスタ（スイッチング素
子）、３７はブラシレスモーフ、３８は固定子、３８Ｕ
、３８Ｖ及び３８Ｗは固定子巻線、３９は回転子、４０
は分圧回路、４９は差動増幅１１段、５６は比較手段、
６３は遅延手段、７２は論理丁１段、７９は制御回路を
示す。

Claims (1)

【特許請求の範囲】
1. １．永久磁石形の回転子と、この回転子に回転力を与え
   るべく磁界を作用させる複数相の固定子巻線を有する固
   定子とを備えたブラシレスモータにおいて、前記回転子
   の回転に応じて複数相の固定子巻線に誘起される電圧信
   号を夫々分圧する分圧回路と、この分圧回路による各相
   分圧信号の内の任意の二相の電位差を検出する差動増幅
   手段と、この差動増幅手段の出力信号のゼロクロス点を
   検出する比較手段と、この比較手段の出力信号を遅延さ
   せる遅延手段と、この遅延手段の出力信号と前記比較手
   段の出力信号とを処理して位置検出信号を出力する論理
   手段と、この論理手段からの位置検出信号に基づいて通
   電タイミング信号を出力する制御回路と、この制御回路
   からの通電タイミング信号に基づいて前記固定子巻線の
   通電を制御する出力回路とを具備してなるブラシレスモ
   ータの駆動装置。