JP5480593B2 - 電力変換装置 - Google Patents

Description

本発明は、電動機を駆動する等のために直流電力を３相交流電力に変換する電力変換装置に関し、各相の電流を確実に検出し、安定した３相交流電力の制御を行うことのできる電力変換装置に関するものである。

直流電力を任意の周波数を持った交流電力に変換して電動機等の負荷に供給を行うための装置として、電力変換装置がある。ＰＷＭ制御され３相の交流電力を出力する電力変換装置の代表的な回路構成を図１に示す。直流電力（例えば、商用電源を全波整流して得られる直流電源からの直流電力）が供給される正極ラインＰと負極ラインＮとの間に３組の上下アームが並列接続されており、各相の上下アームにはスイッチング素子（ＩＧＢＴ）Ｓ１〜Ｓ６とダイオードＤ１〜Ｄ６との逆並列回路が組まれている。また、Ｃ１はコンデンサであり、これらによりインバータ主回路１０２を構成している。６個のスイッチング素子はＣＰＵ１０３で生成されたＰＷＭ信号に基づいてゲートドライバ１０４により生成されるゲートドライブＰＷＭ信号によりオン、オフされる。ＣＰＵ１０３は、指令電圧、指令周波数などに基づいてＰＷＭ信号を生成して、Ｕ相、Ｖ相、Ｗ相の各相に電力を供給すると共に、Ｕ相、Ｖ相、Ｗ相からの出力電流Ｉｕ、Ｉｖ、Ｉｗを検出し、その電流波形が所望の波形となるようにフィードバック制御を行い、電動機等の負荷Ｍを駆動制御する。

図１に示した電力変換装置では、出力電流の検出方法として、インバータ主回路１０２の出力端と負荷Ｍの入力端との間の各相に、電流検出用の抵抗Ｒ１１、Ｒ１２、Ｒ１３をそれぞれ設ける回路構成を採用している。Ｒ１１、Ｒ１２、Ｒ１３により、各相の電流信号は電圧信号に変換される。各電圧信号は、絶縁回路Ｉｓ１、Ｉｓ２、Ｉｓ３により絶縁され、ＣＰＵ１０３と同じ電位の電圧信号に変換されたうえで、ゲイン調整部Ｇ１、Ｇ２、Ｇ３によりＣＰＵ１０３に備えられたＡ／Ｄコンバータ部が取り込める電圧範囲に納まるようにゲイン倍し、ＣＰＵ１０３のＡ／Ｄコンバータ部に取り込まれる。

他の出力電流の検出方法の例としては、図２に示すようにホールセンサ等の電流検出装置を用いて各相の出力電流を検出することも考えられる。インバータ主回路１０２の出力端と負荷Ｍの入力端との間の各相に、それぞれホールセンサＣＴ１、ＣＴ２、ＣＴ３を挿入し、各相の電流信号を電圧信号に変換する。各電圧信号はゲイン調整部Ｇ１、Ｇ２、Ｇ３によりＣＰＵ１０３に備えられたＡ／Ｄコンバータ部が取り込める電圧範囲に納まるようにゲイン倍し、ＣＰＵ１０３のＡ／Ｄコンバータ部に取り込まれる。

また、更に別の出力電流の検出方法の例としては、各相の下アームに電流検出用の抵抗を挿入し、下アームの各スイッチング素子のエミッタと電流検出用抵抗との接続点の電圧をローパスフィルタを通した後、直流増幅し、その後サンプルホールド回路にてサンプルホールドされた電圧をＣＰＵに取り込むことが提案され、この際の各相のサンプルホールド回路のアナログスイッチは、ＣＰＵから出力されるそれぞれの相のＰＷＭ信号で駆動される（特開平６−３５１２８０号公報）。

特開平６−３５１２８０号公報

図１に示された方式の電流検出では、抵抗Ｒ１１、Ｒ１２、Ｒ１３およびＣＰＵ１０３で、それぞれ違う電位が基準点となっているため、それぞれの電圧信号を絶縁する必要があり、回路構成が複雑になってしまう。

また、図２に示された方式の電流検出では、センサに別途電源を供給しなくてはならなく、また、電流検出装置の構造によっては、各相の出力ケーブルを電流検出装置に貫通させなくてはならない。このため、コストアップにつながってしまう。

また、特開平６−３５１２８０号公報のように各相の下アームに設けられた電流検出用抵抗による電流検出を行う場合でも、各相のサンプルホールド回路はＣＰＵから出力されるそれぞれの相のＰＷＭ信号で駆動されるため、下アーム側の素子があるキャリア周期の全領域において常にＯＦＦしている場合が考慮されておらず、その常にＯＦＦしている相の電流を正確に検出することができないまま制御が行われる。また、サンプリング信号として各相に対してＰＷＭ信号を用いているため、各相において電流の検出がされるタイミングが統一されておらず、ある相の電流が検出されている間に他の相の電流が検出されないということがある。このような理由から電流検出の精度が下がり、各相の電流検出によるフィードバック制御が不安定になってしまう。更に、このような電流検出に基づいて座標変換により回転座標系を用いて電流ＰＩ制御を行う場合は、正確に測定されないままの検出電流を用いて制御を行うと、座標変換の条件である各相の電流の合計が０になるという条件が満たされないため座標変換を正確に行うことができない。

本発明は、上述の課題を鑑みなされたもので、直流電力を３相交流電力に変換する電力変換装置において、簡単な構成によって電流フィードバック制御に用いる各相の電流を確実に検出し、安定した３相交流電力の制御を行うことのできる電力変換装置を提供することを目的とする。

本発明は、直流電力を３相交流電力に変換し電動機を駆動制御する電力変換装置であって、
３相の上下アームそれぞれにスイッチング素子とダイオードによる逆並列回路を備え、各相それぞれの下アームに電流検出用抵抗が設けられたインバータ主回路と、
前記電流検出用抵抗の電圧信号をそれぞれ増幅するゲイン調整部と、
前記ゲイン調整部によりゲイン倍された各電流検出用抵抗の前記電圧信号をそれぞれサンプリングするサンプルホールド回路と、
前記サンプルホールド回路でサンプリングされた各電流検出用抵抗の前記電圧信号を各相の電流信号として取り込み、該電流信号に基づきフィードバック制御を行いＰＷＭ信号を生成すると共に、前記サンプルホールド回路のサンプリング信号を生成するＣＰＵと、
前記ＰＷＭ信号に基づいて前記スイッチング素子を駆動するゲートドライブ回路とを備え、
前記ＣＰＵは、前記ＰＷＭ信号の同一キャリア周期中で２以上の相の下アームのスイッチング素子をＯＮする場合に、最もＯＮする時間が短い下アームのスイッチング素子に対するＰＷＭ信号に同期して前記サンプリング信号を生成し、前記サンプリング信号がＯＮしている期間内のいずれかのタイミングで、前記サンプルホールド回路でサンプリングされている前記電圧信号を各相の電流信号として取り込むことを特徴とする電力変換装置を提供する。

本発明の電力変換装置において、前記ＣＰＵは、前記ＰＷＭ信号の同一キャリア周期中で２相だけが下アームのスイッチング素子をＯＮする場合に、当該スイッチング素子がＯＮする２相の電流信号から残り１相の電流を演算することが好ましい。

また、本発明は、直流電力を３相交流電力に変換し電動機を駆動制御する電力変換装置であって、
３相の上下アームそれぞれにスイッチング素子とダイオードによる逆並列回路を備え、各相それぞれの下アームに電流検出用抵抗が設けられたインバータ主回路と、
前記インバータ主回路の各相それぞれの下アームに設けられた電流検出用抵抗の電圧信号をそれぞれ増幅するゲイン調整部と、
前記ゲイン調整部によりゲイン倍された各電流検出用抵抗の前記電圧信号をそれぞれサンプリングするサンプルホールド回路と、
前記サンプルホールド回路でサンプリングされた各電流検出用抵抗の前記電圧信号を各相の電流信号として取り込み、該電流信号に基づきフィードバック制御を行いＰＷＭ信号を生成すると共に、前記サンプルホールド回路のサンプリング信号を生成するＣＰＵと、
前記ＰＷＭ信号に基づいて前記スイッチング素子を駆動するゲートドライブ回路とを備え、
前記ＣＰＵは、前記ＰＷＭ信号の同一キャリア周期中で全ての相の下アームのスイッチング素子をＯＮする場合に、最もＯＮする時間が短い下アームのスイッチング素子に対するＰＷＭ信号に同期して前記サンプリング信号を生成し、前記サンプリング信号がＯＮしている期間内のいずれかのタイミングで、前記サンプルホールド回路でサンプリングされている前記電圧信号を各相の電流信号として取り込むことを特徴とする電力変換装置を提供する。

また、本発明は、直流電力を３相交流電力に変換し電動機を駆動制御する電力変換装置であって、
３相の上下アームそれぞれにスイッチング素子とダイオードによる逆並列回路を備え、各相それぞれの下アームに電流検出用抵抗が設けられたインバータ主回路と、
前記各電流検出用抵抗の電圧信号をそれぞれ増幅するゲイン調整部と、
前記ゲイン調整部により増幅された各電流検出用抵抗の前記電圧信号をそれぞれサンプリングするサンプルホールド回路と、
前記サンプルホールド回路でサンプリングされた各電流検出用抵抗の前記電圧信号を各相の電流信号として取り込み、該電流信号に基づきフィードバック制御を行いＰＷＭ信号を生成すると共に、前記サンプルホールド回路のサンプリング信号を生成するＣＰＵと、
前記ＰＷＭ信号に基づいて前記スイッチング素子を駆動するゲートドライブ回路とを備え、
前記ＣＰＵは、前記ＰＷＭ信号の同一キャリア周期中で２相以上の下アームのスイッチング素子をＯＮする場合に、２番目にＯＮする時間が長い下アームのスイッチング素子に対するＰＷＭ信号に同期して前記サンプリング信号を生成し、前記サンプリング信号がＯＮしている期間内のいずれかのタイミングで、前記サンプルホールド回路でサンプリングされている前記電圧信号を各相の電流信号として取り込むことを特徴とする電力変換装置を提供する。

本発明の電力変換装置において、前記ＣＰＵは、前記サンプリング信号の立上りのタイミングを、前記最もＯＮする時間が短い下アームのスイッチング素子に対するＰＷＭ信号に対して所定の遅延時間だけ遅らせて前記サンプリング信号を生成することが好ましい。

本発明の電力変換装置において、前記遅延時間は、前記ＰＷＭ信号の立上りから前記スイッチング素子がターンオンするまでの遅れ時間と、前記スイッチング素子がターンオンしてから電流のオーバーシュートが収束するまでの時間を加算したよりも長いことが好ましい。

本発明によれば、電力変換装置から出力される電流をインバータ主回路の各相の下アームに電流検出用抵抗を設け、この電流検出用抵抗による電流検出のサンプリング信号を、ＰＷＭ信号に基づいてＣＰＵにより、同一の信号として生成、制御することにより簡素化された回路で各相の電流を確実に検出することができる。また、スイッチ素子に発生する立上りの遅れにも簡易に対応することができる。

従来の電力変換装置の概略を示す回路構成図である。 他の従来の電力変換装置の概略を示す回路構成図である。 本発明の電力変換装置の一実施形態の概略を示す回路構成図である。 本発明の電力変換装置における、同一キャリア周期中に全ての下アームのスイッチング素子がＯＮする場合のＰＷＭ信号と電流検出のサンプリング信号との関係の一例を示す図である。 図４の一部の信号を拡大して、サンプリング信号の遅延時間を示す図である。 本発明の電力変換装置における、ＰＷＭ信号と電流、サンプリング信号との関係の一例を示す図である。 本発明の電力変換装置における、同一キャリア周期中に２相のみで下アームのスイッチング素子がＯＮする場合のＰＷＭ信号と電流検出のサンプリング信号との関係の一例を示す図である。 本発明の電力変換装置におけるサンプリング信号のタイミングを決定するフローチャートの一例を示す図である。 本発明の電力変換装置の一実施形態の変形例の概略を示す回路構成図である。 本発明の電力変換装置におけるサンプリング信号のタイミングを決定するフローチャートの変形例を示す図である。 本発明の電力変換装置の他の実施形態における、ＰＷＭ信号と電流検出のサンプリング信号との関係の一例を示す図である。 本発明の電力変換装置の他の実施形態における、サンプリング信号のタイミングを決定するフローチャートの一例を示す図である。

以下、図３〜図１０を参照して本発明の第一実施形態について、図１１、１２を参照して第二実施形態を説明するが、本発明はこれに限定されない。
図３は本発明の電力変換装置の一実施形態の概略を示す回路構成図である。電力変換装置１は、３相の上下アームそれぞれにスイッチング素子Ｓ１〜Ｓ６とダイオードＤ１〜Ｄ６による逆並列回路を備えたインバータ主回路２を備えている。インバータ主回路２の各相それぞれの下アームには、電流検出用抵抗Ｒ１、Ｒ２、Ｒ３が設けられている。また、電力変換装置１は、それら電流検出用抵抗の電圧信号をそれぞれ増幅するゲイン調整部Ｇ１、Ｇ２、Ｇ３と、それらゲイン調整部によりゲイン倍された各電流検出用抵抗の電圧信号をそれぞれサンプリングするサンプルホールド回路ＳＨ１、ＳＨ２、ＳＨ３を備えていて、各サンプルホールド回路は、それぞれアナログスイッチＡＳ１、ＡＳ２、ＡＳ３とコンデンサを備えている。

電力変換装置１を制御するＣＰＵ３は、各サンプルホールド回路でサンプリングされた各電流検出用抵抗の電圧信号を対応する各相の電流信号として取り込む。そして、それら電流信号に基づきフィードバック制御を行いＰＷＭ信号を生成すると共に、サンプルホールド回路のアナログスイッチをＯＮ、ＯＦＦするサンプリング信号を生成する。また、４は、ＣＰＵによって生成されたＰＷＭ信号に基づいてインバータ主回路２のスイッチング素子Ｓ１〜Ｓ６を駆動するゲートドライブ回路である。

図４は、サンプリング信号とＰＷＭ信号との関係を示した図である。
実際のＰＷＭ信号等の生成は全てＣＰＵ内で行われるが、図４はその生成方法を模式的に示したものである。図４の上部分は、搬送波５とＵ、Ｖ、Ｗの各相の電圧指令値６ｕ、６ｖ、６ｗを指令電圧レベルを縦軸としたタイムチャート上に示したものである。搬送波５の谷から隣の谷までがキャリア周期に相当する。指令電圧レベルは、この例では０から１００までの値をとり、指令電圧レベルが５０のときが０Ｖに相当する。

図４の下部分は、Ｕ、Ｖ、Ｗの各相それぞれの上下アームに対するＰＷＭ信号とサンプリング信号を、図４の上部分のタイムチャートに対応するように示したものである。Ｕ相の電圧指令値６ｕと搬送波とが最初に交わるタイミングｔｕ１でＵ相上アームのスイッチング素子をＯＦＦすると共に、Ｕ相下アームのスイッチング素子をＯＮし、次に交わるタイミングｔｕ２でＵ相上アームのスイッチング素子をＯＮすると共に、Ｕ相下アームのスイッチング素子をＯＦＦするように、Ｕ相に対するＰＷＭ信号が生成される。
また、Ｖ相、Ｗ相のＰＷＭについてもＵ相と同様に、それぞれＶ相の指令電圧値６ｖと搬送波５、Ｗ相の指令電圧値６ｗと搬送波５との交点に基づいてスイッチング素子のＯＮ、ＯＦＦのタイミングｔｖ１、ｔｖ２、ｔｗ１、ｔｗ２が決定され、ＰＷＭ信号が生成される。なお、図示しないが、各相のPWM信号には、上アームの立下りと下アームの立ち上がりの間、および下アームの立下りと上アームの立下りの間にデッドタイムが挿入されている。

図４は、Ｕ、Ｖ、Ｗの全ての相の電圧指令値６ｕ、６ｖ、６ｗが同一キャリア周期中に搬送波５との交点を２つ持っている場合の例を示している。このような場合には、３相のうち、下アームのスイッチング素子がＯＮしている時間が最も短い相、図４の例ではＵ相の下アームがＯＮしている期間には、必ず他の２相の下アームもＯＮしている。従って、この期間に電流のサンプリングを行えば、確実に３相全ての電流のサンプリングを行うことができる。そして、図４に示すように、下アームのスイッチング素子がＯＮしている時間が最も短いＵ相下アームのＰＷＭ信号に同期させてサンプリング信号が生成される。ここで、サンプリング信号を特定相の下アームのＰＷＭ信号に同期させるとは、サンプリング信号の立上り、立下りのタイミングが、当該ＰＷＭ信号の立上り、立下りのタイミングに基づいて決定されることを意味する。

ここで、サンプリング信号は、下アームのスイッチング素子がＯＮしている時間が最も短い相の下アームのＰＷＭ信号のターンオンよりも若干の遅延時間を持たせてターンオンさせることが好ましい。図５は、図４の搬送波５とＵ相の電圧指令値６ｕとの交点付近と、それに対応するＵ相の上下アームのＰＷＭ信号、サンプリング信号とを拡大して示した図である。サンプリング信号に遅延時間を持たせるために、下アームのスイッチング素子がＯＮしている時間が最も短い相であるＵ相の電圧指令値６ｕよりもδだけ高くなるように設定された遅延時間発生用の電圧指令値６ｄが用いられている。搬送波５と遅延時間発生用の電圧指令値６ｄとの交点は、Ｕ相下アームのターンオンよりも遅くなり、このタイミングがサンプリング信号のターンオンのタイミングｔｓとして設定される。なお、本実施形態では、サンプリング信号のターンオフのタイミングｔｈは、Ｕ相下アームのターンオフと同一のタイミングとしている。

図６は、このような遅延時間を持たせたサンプリング信号と、対応する相の下アームのＰＷＭ信号、及び、その相の電流の関係を示す図である。ＰＷＭ信号がターンオンしても、ゲートドライバ回路やスイッチング素子の応答の遅れによりターンオンディレイが生じ、更に、電流は、０からの急激な立上りとなるため若干オーバーシュートして、それが収束するまでにサージ収束時間が経過してしまう。このような状況で、サンプリング信号のターンオンをＰＷＭ信号のターンオンと同一のタイミングにしてしまうと、その相の下アームに電流が流れていない状態でサンプルホールド回路のアナログスイッチがＯＮされるため、ホールドされていた電圧が一度開放されてしまうことになり、サンプリングの応答性を悪化させてしまう。従って、サンプリング信号の遅延時間はこのターンオンディレイとサージ収束時間より長く設定されるのが好ましく、遅延時間発生用の電圧指令値６ｄはこのような遅延時間を満足するようにδが決定される。

なお、ＰＷＭ信号に対する電流の遅れは、図６に示されているように、ターンオン時のみでなくターンオフ時にも発生する。しかし、サンプリング信号のターンオフのタイミングについては、その相の下アームに電流が流れている間に設定されていればサンプルホールド回路に十分な電圧がホールドされるため、サンプリング信号のターンオフのタイミングに遅延時間を設けることはせず、ＰＷＭ信号のターンオフと同じタイミングに設定している。

また、図５では遅延時間発生用の電圧指令値６ｄと搬送波５との交点からサンプリング信号のターンオンのタイミングｔｓを決定したが、Ｕ相と搬送波５とが最初に交わるタイミングｔｕ１に、ターンオンディレイとサージ収束時間とを考慮して予め決められた所定の遅延時間を加えることによってｔｓを決定しても良い。

次に、上述のようなＰＭＷ信号、サンプリング信号がＣＰＵで生成された場合のインバータ主回路２やサンプルホールド回路等の動作を説明する。なお、インバータ主回路２の各スイッチング素子Ｓ１〜Ｓ６はＣＰＵからのＰＷＭ信号に基づきゲートドライバ回路４によりＯＮ、ＯＦＦの駆動がなされる。

図４に示す１キャリア周期の開始点においては、各相の上アームのスイッチング素子Ｓ１、Ｓ３、Ｓ５がＯＮされていて、下アームのスイッチング素子Ｓ２、Ｓ４、Ｓ６がＯＦＦされている。次に、搬送波５と最も指令電圧レベルの低いＷ相の電圧指令値とが最初に交わるタイミングｔｗ１にて、Ｗ相の上アームのスイッチング素子Ｓ５がターンオフすると共にＷ相の下アームのスイッチング素子Ｓ６がターンオンし、Ｗ相の電流検出用抵抗Ｒ３に電流が流れる。

次いで、２番目に指令電圧レベルの低いＶ相の電圧指令値と搬送波５とが最初に交わるタイミングｔｖ１にて、Ｖ相の上アームのスイッチング素子Ｓ３がターンオフすると共にＶ相の下アームのスイッチング素子Ｓ４がターンオンし、Ｖ相の電流検出用抵抗Ｒ２に電流が流れる。更に、最も指令電圧レベルの高いＵ相の電圧指令値と搬送波５とが最初に交わるタイミングｔｕ１にて、Ｕ相の上アームのスイッチング素子Ｓ１がターンオフすると共にＵ相の下アームのスイッチング素子Ｓ２がターンオンし、Ｕ相の電流検出用抵抗Ｒ１に電流が流れる。なお、各スイッチング素子Ｓ１〜Ｓ６のターンオン、ターンオフ、及び各相の電流の変化には前述のように若干の遅延が生じる。

そして、スイッチング素子Ｓ２のターンオンから遅延時間分遅れて、サンプリング信号がＣＰＵにより発信され、この単一のサンプリング信号により各相のサンプルホールド回路のアナログスイッチＡＳ１、ＡＳ２、ＡＳ３がＯＮされる。そして、各相の電流検出用抵抗Ｒ１、Ｒ２、Ｒ３における電圧信号は、各相のゲイン調節部Ｇ１、Ｇ２、Ｇ３にてそれぞれ増幅され、各相の電流信号としてサンプルホールド回路に入力される。

ＣＰＵは、搬送波５の頂点（搬送波の指令電圧レベルが１００となるタイミング）で各相の電流信号を取り込み、これに基づきフィードバック制御を行い、次に指令するＰＷＭ信号を生成する。

次に、最も指令電圧レベルの高いＵ相の電圧指令値と搬送波５とが２番目に交わるタイミングｔｕ２にて、Ｕ相の上アームのスイッチング素子Ｓ１がターンオンすると共にＵ相の下アームのスイッチング素子Ｓ２がターンオフする。また、同時にサンプリング信号もＯＦＦされ、この単一の信号により各相のサンプルホールド回路のアナログスイッチＡＳ１、ＡＳ２、ＡＳ３がＯＦＦされる。このタイミングでは各相の下アームに電流が流れているため（Ｕ相もターンオフディレイがある電流が流れている）、アナログスイッチのＯＦＦによりその電流信号がホールドされ、次回アナログスイッチがＯＮしたときに十分な応答速度を確保できる。

その後順次、Ｖ相の電圧指令値と搬送波５とが２番目に交わるタイミングｔｖ２にて、Ｖ相の上アームのスイッチング素子Ｓ３がターンオンすると共にＶ相の下アームのスイッチング素子Ｓ４がターンオフし、Ｗ相の電圧指令値と搬送波５とが最初に交わるタイミングｔｗ２にて、Ｗ相の上アームのスイッチング素子Ｓ５がターンオンすると共にＷ相の下アームのスイッチング素子Ｓ６がターンオフし、１キャリア周期の動作が終了する。

なお、本実施形態では、電流信号の取り込みが、搬送波５の頂点で行われるようになっているが、ＣＰＵへの電流信号の取り込みはこれに限らず、サンプリング信号がＯＮしている期間であれば構わない。

以上は、全ての相Ｕ、Ｖ、Ｗの下アーム側スイッチング素子Ｓ２、Ｓ４、Ｓ６が同一キャリア周期中でＯＮする場合についての説明であったが、出力電圧を大きく発生させる必要があるときには、ＰＷＭ信号は１キャリア周期の全区間においてＯＮまたはＯＦＦになる事が起こり得る。図７はＵ相の下アームのＰＷＭ信号が１キャリア周期の全区間においてＯＦＦになる場合の例を示している。この例において、ＣＰＵがＶ相の指令電圧値６ｖと搬送波５、Ｗ相の指令電圧値６ｗと搬送波５との交点に基づいて、スイッチング素子のＯＮ、ＯＦＦのタイミングｔｖ１、ｔｖ２、ｔｗ１、ｔｗ２を決定し、Ｖ相とＷ相に対するＰＷＭ信号が生成されるのは、図４の例と同一であり、Ｕ相については、Ｕ相の電圧指令値が１キャリア周期の全区間において１００となり、搬送波５と交わる点がないため、Ｕ相の上アームのＰＷＭ信号は常にＯＮ、下アームのＰＷＭ信号は常にＯＦＦとして生成される。

このような場合に、上述と同じ条件で、最もＯＮする時間が短い下アームのスイッチング素子に対するＰＷＭ信号に同期してサンプリング信号を生成すると、その最もＯＮする時間が短いＵ相の下アームのＰＷＭ信号が常にＯＦＦになっているため、サンプリング信号が生成されず、電流の検出が行われなくなってしまう。一方、Ｕ相の下アームには電流が流れないため、下アームに設けられた電流検出用抵抗では、Ｕ相の電流信号を検出することはできないが、他のＶ相、Ｗ相の下アームには電流が流れるため、その電流信号を下アームに設けられた電流検出用抵抗で検出することはできる。そして、電動機のように平衡負荷の場合には、２相の電流を把握することができれば、次式に基づいて残り１相の電流を演算することができる。
（数１）
Ｉｕ＋Ｉｖ＋Ｉｗ＝０
ここで、ＩｕはＵ相の電流、ＩｖはＶ相の電流、ＩｗはＷ相の電流である。

図７に示すように、同一キャリア周期中で２相のみの下アームのスイッチング素子がＯＮする場合には、ＣＰＵは、その状況を判断して、下アームのスイッチング素子がＯＮする２相の中でよりＯＮする時間が短い下アームのスイッチング素子に対するＰＷＭ信号に同期してサンプリング信号を生成する。つまり、Ｖ相の電圧指令値６ｖと搬送波５とが最初に交わるタイミングｔｖ１でＯＮして、Ｖ相の電圧指令値６ｖと搬送波５とが２番目に交わるタイミングｔｖ２でＯＦＦするようにサンプリング信号が生成される。サンプリング信号のターンオンのタイミングｔｓを、タイミングｔｖ１より遅延時間分遅らせるのが好ましいのは、前述の例と同一である。

そして、図７に示す例での各相の電流の検出は、次のような手順で行われる。
図７に示す１キャリア周期の開始点においては、各相の上アームのスイッチング素子Ｓ１、Ｓ３、Ｓ５がＯＮされていて、下アームのスイッチング素子Ｓ２、Ｓ４、Ｓ６がＯＦＦされている。次に、搬送波５と最も指令電圧レベルの低いＷ相の電圧指令値とが最初に交わるタイミングｔｗ１にて、Ｗ相の上アームのスイッチング素子Ｓ５がターンオフすると共にＷ相の下アームのスイッチング素子Ｓ６がターンオンし、Ｗ相の電流検出用抵抗Ｒ３に電流が流れる。

次いで、２番目に指令電圧レベルの低いＶ相の電圧指令値と搬送波５とが最初に交わるタイミングｔｖ１にて、Ｖ相の上アームのスイッチング素子Ｓ３がターンオフすると共にＶ相の下アームのスイッチング素子Ｓ４がターンオンし、Ｖ相の電流検出用抵抗Ｒ２に電流が流れる。そして、スイッチング素子Ｓ４のターンオンから遅延時間分遅れて、サンプリング信号がＣＰＵにより発信され、この単一のサンプリング信号により各相のサンプルホールド回路のアナログスイッチＡＳ１、ＡＳ２、ＡＳ３がＯＮされる。そして、各相の電流検出用抵抗Ｒ１、Ｒ２、Ｒ３における電圧信号は、各相のゲイン調節部Ｇ１、Ｇ２、Ｇ３にてそれぞれ増幅され、各相の電流信号としてサンプルホールド回路に入力される。

ＣＰＵは、搬送波５の頂点（搬送波の指令電圧レベルが１００となるタイミング）でＶ相とＷ相の電流信号を取り込むが、Ｕ相の電流信号は取り込まず、次式に基づいてＵ相の電流を算出する。そして、これら検出電流に基づきフィードバック制御を行い、次に指令するＰＷＭ信号を生成する。
（数２）
Ｉｕ＝−（Ｉｖ＋Ｉｗ）

次に、Ｖ相の電圧指令値と搬送波５とが２番目に交わるタイミングｔｖ２にて、Ｖ相の上アームのスイッチング素子Ｓ３がターンオンすると共にＶ相の下アームのスイッチング素子Ｓ４がターンオフする。また、同時にサンプリング信号もＯＦＦされ、この単一の信号により各相のサンプルホールド回路のアナログスイッチＡＳ１、ＡＳ２、ＡＳ３がＯＦＦされる。このタイミングではＶ相、Ｗ相の下アームに電流が流れているため、アナログスイッチのＯＦＦによりその電流信号がホールドされ、次回アナログスイッチがＯＮしたときに十分な応答速度を確保できる。

その後、Ｗ相の電圧指令値と搬送波５とが最初に交わるタイミングｔｗ２にて、Ｗ相の上アームのスイッチング素子Ｓ５がターンオンすると共にＷ相の下アームのスイッチング素子Ｓ６がターンオフし、１キャリア周期の動作が終了する。

図７は、１相のみについて、下アームのスイッチング素子が同一キャリア周期において常にＯＦＦしている例であるが、場合によっては２相の下アームのスイッチング素子が同一キャリア周期において常にＯＦＦしている状況がありうる。この場合、これら２相の電流を下アームに設置した電流検出用抵抗によって検出することはできず、他の１相の電流のみが検出可能となる。しかし、１相の電流のみから、上述の数式に基づいて残り２相それぞれの電流を算出することはできない。

仮に１相のみの電流を検出したとしても、他の相の電流が不明な状況では、それらをフィードバック制御に適用することで制御を不安定にしかねない。従って、ＣＰＵは、同一キャリア周期中で１相のみの下アームのスイッチング素子がＯＮする場合には、サンプリング信号を生成せず、各相の電流の検出は行わない。または、１相のみの電流検出を行ったとしても、フィードバック制御に適用しない。

図８は、上述した実施形態について、同一キャリア周期において下アームのスイッチング素子がＯＮする相の数によって、どのようにサンプリング信号のＯＮ、ＯＦＦのタイミングが決定されるかをフローチャートにして示したものである。

まず、ＣＰＵはＳＴ１において、ＰＷＭ信号及びサンプリング信号を決定しようとするキャリア周期における各相の指令電圧値を決定する。そして、ＳＴ２において、それら各相の指令電圧値と搬送波の交点を求め、各相のＰＷＭ信号のターンオン、ターンオフのタイミングｔｕ１、ｔｕ２、ｔｖ１、ｔｖ２、ｔｗ１、ｔｗ２を決定し、各相に対するＰＷＭ信号が決定される。なお、当該キャリア周期中で指令電圧値が常に１００の場合は、対応するタイミングは、仮に、ターンオン、ターンオフ共にキャリア周期の中点として設定する。また、当該キャリア周期中で指令電圧値が常に０の場合は、ターンオンのタイミングを当該キャリアの始点、ターンオフのタイミングを当該キャリアの終点として設定する。

次いで、ＳＴ３で、決定されたＰＷＭ信号に対して、２相の下アームに対するＰＷＭ信号が常にＯＦＦかを判定する。２相が常にＯＦＦだった場合はＳＴ９に進み、サンプリング信号を生成せず、電流の検出を行わないことが決定される。２相以上がＯＮする場合は、ＳＴ４に進み、下アームに対するＰＷＭ信号が常にＯＦＦの相が存在するかを判定する。常にＯＦＦの相がない場合はＳＴ５に進み、ある場合はＳＴ７に進む。

ＳＴ５では、３相とも下アームのスイッチング素子がＯＮするため、サンプリング信号のターンオンのタイミングｔｓをｔｕ１、ｔｖ１、ｔｗ１のうちで最も遅いタイミングに遅延時間分遅らせたタイミングとして設定する。そして、ＴＳ６で、サンプリング信号のターンオフのタイミングｔｈをｔｕ２、ｔｖ２、ｔｗ２のうちで最も早いタイミングに設定し、サンプリング信号が決定される。また、３相全ての電流を検出することが決定される。

また、ＳＴ７では、２相のみの下アームのスイッチング素子がＯＮするため、サンプリング信号のターンオンのタイミングｔｓをｔｕ１、ｔｖ１、ｔｗ１のうちで２番目に早いタイミングに遅延時間分遅らせたタイミングとして設定する。そして、ＴＳ６で、サンプリング信号のターンオフのタイミングｔｈをｔｕ２、ｔｖ２、ｔｗ２のうちで２番目に遅いタイミングに設定し、サンプリング信号を決定する。また、２相のみの電流を検出し、それらに基づいて残り１相の電流を算出することが決定される。

本実施形態では、各相のアナログスイッチＡＳ１、ＡＳ２、ＡＳ３へ単一の信号線によりサンプリング信号を発信する構成をとっているが、本実施形態の変形例を示す図９に示すように、ＣＰＵから各アナログスイッチＡＳ１、ＡＳ２、ＡＳ３へのサンプリング信号の端子を別々に設けてもよい。この場合、同一キャリア周期において２相のみの下アームのスイッチング素子がＯＮする場合には、当該ＯＮする相のアナログスイッチに対応する端子のみからサンプリング信号を出力するようにしても良い。

このように構成することにより、下アームのスイッチング素子がＯＮしない相のアナログスイッチがＯＮせずに、直前の電流信号をホールドしたままにできるので、次回その相の下アームのスイッチング素子がＯＮしたときに、より確実に電流検出の応答性を確保することができる。

また、同じく図９に示すように、サンプリング信号生成の際に適用する遅延時間を外部から随時設定更新できる遅延時間設定手段７を設けることもできる。または、ＣＰＵにそのような遅延時間設定手段７を接続できる端子を設けることもできる。遅延時間を外部から設定できることにより、負荷Ｍの特性や、負荷Ｍを駆動する周波数が異なる場合などでも、最適な遅延時間を設定し、制御を安定させることができる。また、ＣＰＵ部分を共通として、インバータ主回路を複数種類用意して、複数機種の電力変換装置を製造するような場合にも、使用するスイッチング素子の特性に合わせて遅延時間を設定することができる。

また、同一キャリア周期中で２相以上の下アームのスイッチング素子がＯＮするときでも、サンプリング信号を同期させる対象であるＯＮする時間が最も短い相のＯＮする時間が遅延時間よりも短い場合には、サンプリング信号が正常に機能しない。従って、スイッチング素子の特性などによりそのような状況が想定される場合には、図１０に示すように生成されるサンプリング信号が正常に機能するものかどうか確認するステップを設けることが望ましい。

図１０では、ＳＴ５、ＳＴ６で、３相共に同一キャリア周期中に下アームのスイッチング素子がＯＮする場合のサンプリング信号のターンオン、ターンオフのタイミングｔｓ、ｔｈを決定した後、ＳＴ１０で、ターンオンのタイミングｔｓがターンオフのタイミングｔｈより早いことを確認する。もしターンオンのタイミングｔｓの方が遅い場合は、サンプリング信号を同期させる相の下アームのスイッチング素子のＰＷＭ信号のＯＮしている時間が遅延時間より短いから、ＳＴ７に戻って、同期させる信号を２番目にＯＮしている時間が短いＰＷＭ信号になるようにサンプリング信号のタイミングを決定する。

また、２相のみが同一キャリア周期中に下アームのスイッチング素子をＯＮする場合も同様に、サンプリング信号のターンオン、ターンオフのタイミングｔｓ、ｔｈをＴＳ７、ＳＴ８で決定した後、ＳＴ１１で、ターンオンのタイミングｔｓがターンオフのタイミングｔｈより早いことを確認する。もしターンオンのタイミングｔｓの方が遅い場合は、ＳＴ１２に進み、ＳＴ９と同様にサンプリング信号を生成せず、電流の検出を行わないことが決定される。

このように、サンプリング信号を同期させる対象であるＯＮする時間が最も短い相のＯＮする時間が遅延時間よりも短い場合には、同一キャリア周期中に３相の下アームのスイッチング素子がＯＮするときは、ＯＮする時間が２番目に短い相の下アームのＰＷＭ信号に同期させてサンプリング信号を生成し、２相のみで下アームのスイッチング素子がＯＮするときは、サンプリングを行わないようにすることで、正確な電流のサンプリングをすることのできない誤ったタイミングでの電流サンプリングを防ぐことができる。

次に、第二実施形態に係る電力変換装置について説明する。第二実施形態と第一実施形態とは、サンプリング信号を生成するにあたって同期させるＰＷＭ信号が異なる。図１１は、第二実施形態におけるサンプリング信号とＰＷＭ信号との関係を示した図であり、Ｗ相の電圧指令値６ｗが最も高く、次いでＵ相、Ｖ相の順に電圧指令値が低くなる例を示している。

図１１でも、図４と同じように、Ｕ、Ｖ、Ｗの全ての相の電圧指令値６ｕ、６ｖ、６ｗが同一キャリア周期中に搬送波５との交点を２つ持っているが、サンプリング信号は第一実施形態と異なり、下アームのスイッチング素子がＯＮしている時間が２番目に長い相のＰＷＭ信号に同期して生成される。このように、第二実施形態では、サンプリング信号は、常に、ＯＮしている時間が２番目に長い相のＰＷＭ信号に同期して生成される。

このため、ＯＮしている時間が最も短い相の電流は正確にサンプルホールドすることができなく、正確にサンプルホールドできる他の２相の電流を検出し、それら２相の電流に基づいて残り１相の電流が算出される。図１１の例では、Ｕ相、Ｖ相の電流が検出された後、次式によってＷ相の電流が算出される。なお、サンプリング信号の立上りに遅延時間を考慮するのが望ましいのは、第一実施形態と同様である。
（数３）
Ｉｗ＝−（Ｉｕ＋Ｉｖ）

図１２は、第二実施形態について、どのようにサンプリング信号のＯＮ、ＯＦＦのタイミングが決定されるかをフローチャートにして示したものである。ＣＰＵが、ＳＴ１で各相の指令電圧値を決定し、ＳＴ２でそれら各相の指令電圧値と搬送波の交点から、各相のＰＷＭ信号のターンオン、ターンオフのタイミングｔｕ１、ｔｕ２、ｔｖ１、ｔｖ２、ｔｗ１、ｔｗ２を決定する。そして、ＳＴ３で、決定されたＰＷＭ信号に対して、２相の下アームに対するＰＷＭ信号が常にＯＦＦかを判定し、２相が常にＯＦＦだった場合はＳＴ９に進み、サンプリング信号を生成せず、電流の検出を行わないことが決定される。ここまでは、第一実施形態と同様である。

ＳＴ３において、２相以上の下アームに対するＰＷＭ信号がＯＮすると判定されると、ＳＴ７’に進み、サンプリング信号のターンオンのタイミングｔｓを、ＯＮする時間が２番目に長い相のＰＷＭ信号の立上りのタイミングに同期させるため、ｔｕ１、ｔｖ１、ｔｗ１のうちで２番目に早いタイミングに遅延時間分遅らせたタイミングとして設定する。そして、ＴＳ６’で、サンプリング信号のターンオフのタイミングｔｈを、ＯＮする時間が２番目に長い相のＰＷＭ信号の立下りのタイミングに同期させるため、ｔｕ２、ｔｖ２、ｔｗ２のうちで２番目に遅いタイミングに設定し、サンプリング信号を決定する。

そして、ＳＴ１１で、ターンオンのタイミングｔｓがターンオフのタイミングｔｈより早いことを確認する。もしターンオンのタイミングｔｓの方が遅い場合は、ＳＴ１２’に進み、ＳＴ９と同様にサンプリング信号を生成せず、電流の検出を行わないことが決定される。

以上、本発明の第一実施形態、その変形例、及び、第二実施例を説明した。本実施形態の負荷Ｍとしては、誘導電動機、直流ブラシレス電動機等の同期機が適用可能である。

本発明は、直流電力を３相交流電力に変換する電力変換装置において、簡単な構成によって電流フィードバック制御に用いる各相の電流を確実に検出し、安定した３相交流電力の制御を行うことのできる電力変換装置を提供することができる。

１、１０１ 電力変換装置
２、１０２ インバータ主回路
３、１０３ ＣＰＵ
４、１０４ ゲートドライバ回路
５ 搬送波
６ｕ Ｕ相電圧指令値
６ｖ Ｖ相電圧指令値
６ｗ Ｗ相電圧指令値
７ 遅延時間設定手段
Ｍ 負荷
Ｐ 正極ライン
Ｎ 負極ライン
Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６ スイッチング素子
Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５、Ｄ６ ダイオード
Ｒ１、Ｒ２、Ｒ３、Ｒ１１、Ｒ１２、Ｒ１３ 電流検出用抵抗
Ｇ１、Ｇ２、Ｇ３ ゲイン調整部
ＳＨ１、ＳＨ２、ＳＨ３ サンプルホールド回路
ＡＳ１、ＡＳ２、ＡＳ３ アナログスイッチ
Ｃ１ コンデンサ

Claims (7)

1. 直流電力を３相交流電力に変換し電動機を駆動制御する電力変換装置であって、
   ３相の上下アームそれぞれにスイッチング素子とダイオードによる逆並列回路を備え、各相それぞれの下アームに電流検出用抵抗が設けられたインバータ主回路と、
   前記各電流検出用抵抗の電圧信号をそれぞれ増幅するゲイン調整部と、
   前記ゲイン調整部により増幅された各電流検出用抵抗の前記電圧信号をそれぞれサンプリングするサンプルホールド回路と、
   前記サンプルホールド回路でサンプリングされた各電流検出用抵抗の前記電圧信号を各相の電流信号として取り込み、該電流信号に基づきフィードバック制御を行いＰＷＭ信号を生成すると共に、前記サンプルホールド回路のサンプリング信号を生成するＣＰＵと、
   前記ＰＷＭ信号に基づいて前記スイッチング素子を駆動するゲートドライブ回路とを備え、
   前記ＣＰＵは、前記ＰＷＭ信号の同一キャリア周期中で２以上の相の下アームのスイッチング素子をＯＮする場合に、最もＯＮする時間が短い下アームのスイッチング素子に対するＰＷＭ信号に同期して前記サンプリング信号を生成し、前記サンプリング信号がＯＮしている期間内のいずれかのタイミングで、前記サンプルホールド回路でサンプリングされている前記電圧信号を各相の電流信号として取り込むことを特徴とする電力変換装置。
2. 前記サンプリング信号の立上り及び立下りは、最もＯＮする時間が短い下アームのスイッチング素子に対するＰＷＭ信号の立上り及び立下りにそれぞれ同期することを特徴とする請求項１に記載の電力変換装置。
3. 前記ＣＰＵは、前記ＰＷＭ信号の同一キャリア周期中で２相だけが下アームのスイッチング素子をＯＮする場合に、当該スイッチング素子がＯＮする２相の電流信号から残り１相の電流を演算することを特徴とする請求項１に記載の電力変換装置。
4. 直流電力を３相交流電力に変換し電動機を駆動制御する電力変換装置であって、
   ３相の上下アームそれぞれにスイッチング素子とダイオードによる逆並列回路を備え、各相それぞれの下アームに電流検出用抵抗が設けられたインバータ主回路と、
   前記各電流検出用抵抗の電圧信号をそれぞれ増幅するゲイン調整部と、
   前記ゲイン調整部により増幅された各電流検出用抵抗の前記電圧信号をそれぞれサンプリングするサンプルホールド回路と、
   前記サンプルホールド回路でサンプリングされた各電流検出用抵抗の前記電圧信号を各相の電流信号として取り込み、該電流信号に基づきフィードバック制御を行いＰＷＭ信号を生成すると共に、前記サンプルホールド回路のサンプリング信号を生成するＣＰＵと、
   前記ＰＷＭ信号に基づいて前記スイッチング素子を駆動するゲートドライブ回路とを備え、
   前記ＣＰＵは、前記ＰＷＭ信号の同一キャリア周期中で全ての相の下アームのスイッチング素子をＯＮする場合に、最もＯＮする時間が短い下アームのスイッチング素子に対するＰＷＭ信号に同期して前記サンプリング信号を生成し、前記サンプリング信号がＯＮしている期間内のいずれかのタイミングで、前記サンプルホールド回路でサンプリングされている前記電圧信号を各相の電流信号として取り込むことを特徴とする電力変換装置。
5. 前記サンプリング信号の立上り及び立下りは、最もＯＮする時間が短い下アームのスイッチング素子に対するＰＷＭ信号の立上り及び立下りにそれぞれ同期することを特徴とする請求項４に記載の電力変換装置。
6. 直流電力を３相交流電力に変換し電動機を駆動制御する電力変換装置であって、
   ３相の上下アームそれぞれにスイッチング素子とダイオードによる逆並列回路を備え、各相それぞれの下アームに電流検出用抵抗が設けられたインバータ主回路と、
   前記各電流検出用抵抗の電圧信号をそれぞれ増幅するゲイン調整部と、
   前記ゲイン調整部により増幅された各電流検出用抵抗の前記電圧信号をそれぞれサンプリングするサンプルホールド回路と、
   前記サンプルホールド回路でサンプリングされた各電流検出用抵抗の前記電圧信号を各相の電流信号として取り込み、該電流信号に基づきフィードバック制御を行いＰＷＭ信号を生成すると共に、前記サンプルホールド回路のサンプリング信号を生成するＣＰＵと、
   前記ＰＷＭ信号に基づいて前記スイッチング素子を駆動するゲートドライブ回路とを備え、
   前記ＣＰＵは、前記ＰＷＭ信号の同一キャリア周期中で２相以上の下アームのスイッチング素子をＯＮする場合に、２番目にＯＮする時間が長い下アームのスイッチング素子に対するＰＷＭ信号に同期して前記サンプリング信号を生成し、前記サンプリング信号がＯＮしている期間内のいずれかのタイミングで、前記サンプルホールド回路でサンプリングされている前記電圧信号を各相の電流信号として取り込むことを特徴とする電力変換装置。
7. 前記サンプリング信号の立上り及び立下りは、２番目にＯＮする時間が長い下アームのスイッチング素子に対するＰＷＭ信号の立上り及び立下りにそれぞれ同期することを特徴とする請求項６に記載の電力変換装置。

Images