JP2007179593A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2007179593A JP2007179593A JP2005373516A JP2005373516A JP2007179593A JP 2007179593 A JP2007179593 A JP 2007179593A JP 2005373516 A JP2005373516 A JP 2005373516A JP 2005373516 A JP2005373516 A JP 2005373516A JP 2007179593 A JP2007179593 A JP 2007179593A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- source
- terminal
- test
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/10—Aspects relating to interfaces of memory device to external buses
- G11C2207/108—Wide data ports
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2227—Standby or low power modes
Abstract
【解決手段】半導体記憶装置は、メモリセルが複数配列されたメモリセルアレイ11と、メモリセルにソース電位を供給するソース端子STと、動作時にソース端子STと第1の電源電位とを電気的に接続し、スタンドバイ時にソース端子STと第1の電源電位とを電気的に非接続にする第1のスイッチ素子NT1と、ソース端子STと第1の電源電位との間に直列に接続され、かつスタンドバイ時にソース電位をクランプするクランプMISトランジスタPT1と、クランプMISトランジスタPT1のゲート端子に第1のバイアス電位を供給するバイアス生成回路22と、テスト時と非テスト時とで、クランプMISトランジスタPT1のバックゲート端子の電位を切り替える切替回路23とを含む。
【選択図】 図3
Description
Y. Takeyama et al., "A Low Leakage SRAM Macro with Replica Cell Biasing Scheme", 2005 Symposium on VLSI Circuits Digest of Technical Papers, p166-167
図1は、本発明の第1の実施形態に係るSRAMの構成を示すブロック図である。SRAMは、スタティック型の複数のメモリセルMCから構成されたメモリセルアレイ11を備えている。メモリセルアレイ11には、それぞれがロウ方向に延在するように複数のワード線WLが配設されている。また、メモリセルアレイ11には、それぞれがカラム方向に延在するように複数のビット線対BL,/BLが配設されている。メモリセルアレイ11の行の選択は、ワード線WLにより行われる。メモリセルアレイ11の列の選択は、ビット線対BL,/BLにより行われる。
VSS_Cell=VP1+|Vth(PT1)|
よって、PMOSトランジスタPT1の閾値電圧がΔ|Vth(PT1)|だけ上昇すると、ソース電位VSS_CellもPMOSトランジスタPT1の閾値上昇分だけ上昇する。
上記第1の実施形態では、クランプ用のMOSトランジスタとしてPMOSトランジスタを用いた場合を示したが、NMOSトランジスタを用いることも可能である。
上記第1の実施形態では、スクリーニングテスト時にクランプ用PMOSトランジスタPT1のバックゲート端子を電源電位VDDに設定している。しかし、ソース電位VSS_Cellよりも高いレベルであれば、バックバイアス効果を利用したスクリーニングテストを行うことが可能である。第3の実施形態は、スクリーニングテスト時に、クランプ用PMOSトランジスタPT1のバックゲート端子を電源電位VDD以外の電位に設定するようにしている。
上記第1の実施形態ではスクリーニングテスト時にクランプ用PMOSトランジスタPT1のバックゲート端子の電位レベルを切り替えることにより閾値電圧を制御したが、他の方法で閾値電圧を制御することも可能である。第4の実施形態は、MOSトランジスタのドレイン−ソース間電圧Vdsが減少すると閾値電圧が増加するDIBL(Drain Induced Barrier Lowering)効果を利用して、クランプ用PMOSトランジスタPT1の閾値電圧を制御するようにしている。
十分なスクリーニングテストを実施するには、図7に示すように、VSS_Cellレベルが完全に安定するまで待つ必要があるが、VSS_Cellレベルの上昇はメモリセルアレイ11のリーク電流によるため時間がかかり、通常、数μs〜数msの時間が必要である。テスト時間の増加はテストコストの増加につながるため、できるだけ短縮することが望ましい。第5の実施形態は、VSS_Cellレベルを所定電位レベルまで強制的にプルアップするようにしている。
VSS_Cell=VDD−2×Vth(DV)
Vth(DV)は、メモリセルMCの駆動用NMOSトランジスタの閾値電圧である。
Δ|Vth(PT1)|は、バックバイアス印加によるPMOSトランジスタPT1の閾値電圧上昇分である。
上記各実施形態では、メモリセルアレイ11の低い方の電源電位であるソース電位VSS_Cellを制御するようにしているが、メモリセルアレイ11の高い方の電源電位であるソース電位VDD_Cellを制御する場合でも同様に実施可能である。第6の実施形態は、メモリセルアレイ11のソース電位VDD_Cellを制御する場合の構成例である。
レベル切替回路23は、NMOSトランジスタNT12と、トランスファーゲートTG1と、インバータ回路INV1とを備えている。トランスファーゲートTG1は、非スクリーニングテスト時(TEST=L)に、NMOSトランジスタNT11のバックゲート端子とソース端子STとを接続する。
VDD_Cell=VN11−Vth(NT11)
よって、NMOSトランジスタNT11の閾値電圧が上昇すると、ソース電位VDD_CellはNMOSトランジスタNT11の閾値上昇分だけ降下する。これにより、リテンション特性のマージンが小さいチップのスクリーニングが可能となる。
図17は、本発明の第7の実施形態に係る半導体集積回路(システムチップ)31の構成を示すブロック図である。
Claims (5)
- 駆動MIS(Metal Insulator Semiconductor)トランジスタと負荷MISトランジスタとを含むスタティック型のメモリセルが複数配列されたメモリセルアレイと、
前記メモリセルにソース電位を供給するソース端子と、
前記メモリセルの動作時に前記ソース端子と第1の電源電位とを電気的に接続し、前記メモリセルのスタンドバイ時に前記ソース端子と前記第1の電源電位とを電気的に非接続にする第1のスイッチ素子と、
前記ソース端子と前記第1の電源電位との間に直列に接続され、かつ前記メモリセルのスタンドバイ時に前記ソース電位をクランプするクランプMISトランジスタと、
前記クランプMISトランジスタのゲート端子に第1のバイアス電位を供給するバイアス生成回路と、
テスト時と非テスト時とで、前記クランプMISトランジスタのバックゲート端子の電位を切り替える切替回路と
を具備することを特徴とする半導体記憶装置。 - 前記切替回路は、前記テスト時における前記クランプMISトランジスタの閾値電圧の絶対値が、前記非テスト時よりも大きくなるように制御することを特徴とする請求項1に記載の半導体記憶装置。
- 前記第1の電源電位は、接地電位であり、
前記クランプMISトランジスタは、P型であり、
前記切替回路は、前記非テスト時に前記バックゲート端子に前記ソース電位を供給し、前記テスト時に前記バックゲート端子に第2の電源電位を供給することを特徴とする請求項1又は2に記載の半導体記憶装置。 - 前記第2の電源電位と前記ソース端子との間に直列に接続され、かつ前記テスト時に前記ソース電位を前記第2の電源電位側にプルアップするプルアップMISトランジスタをさらに具備することを特徴とする請求項3に記載の半導体記憶装置。
- 駆動MISトランジスタと負荷MISトランジスタとを含むスタティック型のメモリセルが複数配列されたメモリセルアレイと、
前記メモリセルにソース電位を供給するソース端子と、
前記メモリセルの動作時に前記ソース端子と第1の電源電位とを電気的に接続し、前記メモリセルのスタンドバイ時に前記ソース端子と前記第1の電源電位とを電気的に非接続にする第1のスイッチ素子と、
ソース端子が前記ソース端子に接続され、かつ前記メモリセルのスタンドバイ時に前記ソース電位をクランプするクランプMISトランジスタと、
前記クランプMISトランジスタのゲート端子にバイアス電位を供給するバイアス生成回路と、
テスト時と非テスト時とで、前記クランプMISトランジスタのドレイン端子の電位を切り替える切替回路と
を具備することを特徴とする半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005373516A JP4768437B2 (ja) | 2005-12-26 | 2005-12-26 | 半導体記憶装置 |
US11/401,933 US7382674B2 (en) | 2005-12-26 | 2006-04-12 | Static random access memory (SRAM) with clamped source potential in standby mode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005373516A JP4768437B2 (ja) | 2005-12-26 | 2005-12-26 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007179593A true JP2007179593A (ja) | 2007-07-12 |
JP4768437B2 JP4768437B2 (ja) | 2011-09-07 |
Family
ID=38193524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005373516A Expired - Fee Related JP4768437B2 (ja) | 2005-12-26 | 2005-12-26 | 半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7382674B2 (ja) |
JP (1) | JP4768437B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010061701A (ja) * | 2008-09-01 | 2010-03-18 | Renesas Technology Corp | 半導体装置 |
US7916565B2 (en) | 2007-11-09 | 2011-03-29 | Hynix Semiconductor Inc. | Semiconductor memory device having test circuit |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007157287A (ja) * | 2005-12-07 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
JP2007234861A (ja) * | 2006-03-01 | 2007-09-13 | Renesas Technology Corp | 半導体装置の製造方法 |
JP4936749B2 (ja) * | 2006-03-13 | 2012-05-23 | 株式会社東芝 | 半導体記憶装置 |
JP5057757B2 (ja) * | 2006-11-30 | 2012-10-24 | 株式会社東芝 | 半導体集積回路 |
JP5057430B2 (ja) * | 2006-12-18 | 2012-10-24 | ルネサスエレクトロニクス株式会社 | 半導体集積回路とその製造方法 |
US7623405B2 (en) * | 2007-02-15 | 2009-11-24 | Stmicroelectronics, Inc. | SRAM with switchable power supply sets of voltages |
US7688669B2 (en) * | 2007-02-15 | 2010-03-30 | Stmicroelectronics, Inc. | Programmable SRAM source bias scheme for use with switchable SRAM power supply sets of voltages |
US20080211513A1 (en) * | 2007-02-15 | 2008-09-04 | Stmicroelectronics, Inc. | Initiation of fuse sensing circuitry and storage of sensed fuse status information |
JP4908471B2 (ja) * | 2008-08-25 | 2012-04-04 | 株式会社東芝 | 半導体記憶装置、及びそれを用いたトリミング方法 |
JP2010182739A (ja) | 2009-02-03 | 2010-08-19 | Renesas Electronics Corp | 半導体装置 |
US8203900B2 (en) * | 2009-07-09 | 2012-06-19 | Micron Technology, Inc. | Data serializers, output buffers, memory devices and methods of serializing |
US8259486B2 (en) * | 2009-08-03 | 2012-09-04 | Stmicroelectronics International N.V. | Self-timed write boost for SRAM cell with self mode control |
US8218376B2 (en) * | 2010-04-21 | 2012-07-10 | Texas Instruments Incorporated | Reduced power consumption in retain-till-accessed static memories |
US8995204B2 (en) * | 2011-06-23 | 2015-03-31 | Suvolta, Inc. | Circuit devices and methods having adjustable transistor body bias |
US8971138B2 (en) * | 2011-09-01 | 2015-03-03 | Texas Instruments Incorporated | Method of screening static random access memory cells for positive bias temperature instability |
TWI490857B (zh) * | 2012-12-27 | 2015-07-01 | 修平學校財團法人修平科技大學 | 靜態隨機存取記憶體 |
TWI490868B (zh) * | 2012-12-27 | 2015-07-01 | 修平學校財團法人修平科技大學 | 5t靜態隨機存取記憶體 |
WO2016157412A1 (ja) * | 2015-03-31 | 2016-10-06 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
TWI570717B (zh) * | 2015-05-08 | 2017-02-11 | 修平學校財團法人修平科技大學 | 5t靜態隨機存取記憶體 |
JP2017063096A (ja) * | 2015-09-24 | 2017-03-30 | ルネサスエレクトロニクス株式会社 | 半導体装置および認証システム |
US9620200B1 (en) * | 2016-03-26 | 2017-04-11 | Arm Limited | Retention voltages for integrated circuits |
TWI618091B (zh) * | 2017-05-26 | 2018-03-11 | 修平學校財團法人修平科技大學 | 雙埠靜態隨機存取記憶體 |
TWI618082B (zh) * | 2017-05-26 | 2018-03-11 | 修平學校財團法人修平科技大學 | 5t靜態隨機存取記憶體 |
TWI618084B (zh) * | 2017-06-23 | 2018-03-11 | 修平學校財團法人修平科技大學 | 7t雙埠靜態隨機存取記憶體 |
TWI618083B (zh) * | 2017-06-23 | 2018-03-11 | 修平學校財團法人修平科技大學 | 7t靜態隨機存取記憶體 |
TWI618085B (zh) * | 2017-06-23 | 2018-03-11 | 修平學校財團法人修平科技大學 | 靜態隨機存取記憶體 |
TWI638361B (zh) * | 2017-12-08 | 2018-10-11 | 修平學校財團法人修平科技大學 | 具高寫入速度之7t靜態隨機存取記憶體 |
US11018670B2 (en) * | 2019-01-28 | 2021-05-25 | Texas Instruments Incorporated | Output buffer circuit |
Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS588079B2 (ja) * | 1974-03-29 | 1983-02-14 | 株式会社日立製作所 | ハンドウタイメモリ |
JPS5936360B2 (ja) * | 1983-10-21 | 1984-09-03 | 株式会社日立製作所 | 半導体メモリ |
JPS601720B2 (ja) * | 1983-10-21 | 1985-01-17 | 株式会社日立製作所 | 半導体メモリ |
JPH02143992A (ja) * | 1988-11-25 | 1990-06-01 | Hitachi Ltd | 半導体記憶装置 |
JPH03237690A (ja) * | 1990-02-15 | 1991-10-23 | Mitsubishi Electric Corp | 半導体記憶装置 |
JPH0614439B2 (ja) * | 1987-04-24 | 1994-02-23 | 株式会社東芝 | 記憶装置の試験方法 |
JPH0668699A (ja) * | 1992-08-20 | 1994-03-11 | Fujitsu Ltd | 半導体記憶装置及びその試験方法 |
JPH09116417A (ja) * | 1995-10-19 | 1997-05-02 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JP2679977B2 (ja) * | 1986-09-19 | 1997-11-19 | 株式会社日立製作所 | 半導体集積回路 |
JP2841665B2 (ja) * | 1990-03-23 | 1998-12-24 | 三菱電機株式会社 | スタティックram |
JP2874935B2 (ja) * | 1990-02-13 | 1999-03-24 | 三菱電機株式会社 | 半導体メモリ装置 |
JP2000315400A (ja) * | 1999-04-30 | 2000-11-14 | Mitsubishi Electric Corp | 半導体集積回路 |
JP2002216497A (ja) * | 2001-01-23 | 2002-08-02 | Mitsubishi Electric Corp | スタティック型半導体記憶装置 |
JP2006073065A (ja) * | 2004-08-31 | 2006-03-16 | Toshiba Corp | 半導体記憶装置 |
JP2006331519A (ja) * | 2005-05-25 | 2006-12-07 | Toshiba Corp | 半導体記憶装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6977519B2 (en) * | 2003-05-14 | 2005-12-20 | International Business Machines Corporation | Digital logic with reduced leakage |
-
2005
- 2005-12-26 JP JP2005373516A patent/JP4768437B2/ja not_active Expired - Fee Related
-
2006
- 2006-04-12 US US11/401,933 patent/US7382674B2/en not_active Expired - Fee Related
Patent Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS588079B2 (ja) * | 1974-03-29 | 1983-02-14 | 株式会社日立製作所 | ハンドウタイメモリ |
JPS5936360B2 (ja) * | 1983-10-21 | 1984-09-03 | 株式会社日立製作所 | 半導体メモリ |
JPS601720B2 (ja) * | 1983-10-21 | 1985-01-17 | 株式会社日立製作所 | 半導体メモリ |
JP2679977B2 (ja) * | 1986-09-19 | 1997-11-19 | 株式会社日立製作所 | 半導体集積回路 |
JPH0614439B2 (ja) * | 1987-04-24 | 1994-02-23 | 株式会社東芝 | 記憶装置の試験方法 |
JPH02143992A (ja) * | 1988-11-25 | 1990-06-01 | Hitachi Ltd | 半導体記憶装置 |
JP2874935B2 (ja) * | 1990-02-13 | 1999-03-24 | 三菱電機株式会社 | 半導体メモリ装置 |
JPH03237690A (ja) * | 1990-02-15 | 1991-10-23 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2841665B2 (ja) * | 1990-03-23 | 1998-12-24 | 三菱電機株式会社 | スタティックram |
JPH0668699A (ja) * | 1992-08-20 | 1994-03-11 | Fujitsu Ltd | 半導体記憶装置及びその試験方法 |
JPH09116417A (ja) * | 1995-10-19 | 1997-05-02 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JP2000315400A (ja) * | 1999-04-30 | 2000-11-14 | Mitsubishi Electric Corp | 半導体集積回路 |
JP2002216497A (ja) * | 2001-01-23 | 2002-08-02 | Mitsubishi Electric Corp | スタティック型半導体記憶装置 |
JP2006073065A (ja) * | 2004-08-31 | 2006-03-16 | Toshiba Corp | 半導体記憶装置 |
JP2006331519A (ja) * | 2005-05-25 | 2006-12-07 | Toshiba Corp | 半導体記憶装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7916565B2 (en) | 2007-11-09 | 2011-03-29 | Hynix Semiconductor Inc. | Semiconductor memory device having test circuit |
JP2010061701A (ja) * | 2008-09-01 | 2010-03-18 | Renesas Technology Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4768437B2 (ja) | 2011-09-07 |
US7382674B2 (en) | 2008-06-03 |
US20070147147A1 (en) | 2007-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4768437B2 (ja) | 半導体記憶装置 | |
US10475521B2 (en) | Semiconductor storage device and test method thereof using a common bit line | |
JP4988588B2 (ja) | 静的ランダムアクセスメモリ用のワード線ドライバ回路 | |
US7447058B2 (en) | Write margin of SRAM cells improved by controlling power supply voltages to the inverters via corresponding bit lines | |
KR100460459B1 (ko) | 향상된 테스트 모드를 갖는 반도체 메모리 장치 | |
JP2007207406A (ja) | 半導体記憶装置 | |
KR100621554B1 (ko) | 반도체 메모리 장치 | |
US20050281109A1 (en) | SRAM memory cell and method for compensating a leakage current flowing into the SRAM memory cell | |
JP2010061701A (ja) | 半導体装置 | |
KR20070000959A (ko) | 전압 공급 회로 및 반도체 메모리 | |
JP2007018636A (ja) | 電流制限回路及び半導体記憶装置 | |
US9530487B2 (en) | Method of writing memory with regulated ground nodes | |
JPH11219589A (ja) | スタティック型半導体記憶装置 | |
CN111433848B (zh) | 输入缓冲电路 | |
JP2011065727A (ja) | 半導体記憶装置及び半導体装置 | |
JP2008027493A (ja) | 半導体記憶装置 | |
US7821817B2 (en) | Semiconductor storage device | |
US9136844B2 (en) | Semiconductor device having level shifter | |
US20090268536A1 (en) | Precharge voltage supply circuit and semiconductor device using the same | |
KR100341191B1 (ko) | 노이즈를 억제하면서 내부 회로에 외부로부터 전원 전위를공급할 수 있는 반도체 집적 회로 장치 | |
KR20040067793A (ko) | 번인시험시의 소비전력을 저감하는 반도체 기억장치 | |
JP2009009682A (ja) | プログラマブルrom | |
JP2014099225A (ja) | 半導体装置 | |
JP6251793B1 (ja) | 半導体記憶装置 | |
JP2006040466A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080728 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110506 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110524 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110616 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140624 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |