JP2006085118A - 駆動ユニット及びこれを有する表示装置 - Google Patents

Abstract

【課題】 消費電力を減少させ、誤動作を防止することができる駆動ユニット及びこれを有する表示装置を提供する。
【解決手段】 駆動ユニットにおいて、回路部は第１クロック及び第１クロックと異なる位相を有する第２クロックに応答して、駆動信号を出力する多数のステージで構成され、配線部は第１及び第２クロックを回路部に提供する。配線部は、第１及び第２クロックをそれぞれ入力受ける第１及び第２クロック配線、第１クロック配線を偶数番目ステージに連結させる多数の第１連結配線、及び第２クロック配線を奇数番目ステージに連結させる多数の第２連結配線を含む。又、配線部は多数の第１連結配線を奇数番目ステージにそれぞれ連結させる多数の第３連結配線、及び多数の第２連結配線を前記偶数番目ステージにそれぞれ連結させる多数の第４連結配線を含む。従って、駆動ユニットとこれを有する表示装置の消費電力を減少させ、誤動作を防止できる。
【選択図】 図２

Description

本発明は駆動ユニット及びこれを有する表示装置に関し、より詳細には、消費電力を減少させて誤動作を防止することができる駆動ユニット及びこれを有する表示装置に関するものである。

一般に、表示装置は、表示パネル、表示パネルを駆動するためのゲート信号を出力するゲートドライバー、及び表示パネルにデータ信号を出力するデータドライバーを含む。ゲートドライバー及びデータドライバーのそれぞれは、チップ形態で表示パネル上に実装される。

チップ形態を有するゲートドライバーを表示パネル上に実装する過程で発生する不良を減少させるために、最近の表示装置はゲートドライバーが表示パネルに形成された構造を採択している。

図１は、表示パネルに形成される従来のゲートドライバーのレイアウト図である。

図１を参照すると、従来のゲートドライバー１０は外部から各種信号の入力を受ける配線部ＬＳ、及び互いに従属的に連結された多数のステージを有する一つのシフトレジストで構成され、配線部ＬＳから提供される各種信号に応答してゲート信号を出力する回路部ＣＳを含む。

前記配線部ＬＳは、開始信号配線ＳＴＶＬ、クロック配線ＣＫＶＬ、クロックバー配線ＣＫＶＢＬ、及びオフ電圧配線Ｖｏｆｆを含む。前記配線部ＬＳは、開始信号配線ＳＴＶＬ、クロック配線ＣＫＶＬ、クロックバー配線ＣＫＶＢＬ、及びオフ電圧配線Ｖｏｆｆを回路部に電気的に連結させるための多数の連結配線を更に含む。

多数の連結配線と開始信号配線ＳＴＶＬ、クロック配線ＣＫＶＬ、クロックバー配線ＣＫＶＢＬ、及びオフ電圧配線Ｖｏｆｆとの間には寄生キャパシタンスＣｐが生成され、このような寄生キャパシタンスＣｐは、表示装置の消費電力Ｐを増加させる。即ち、消費電力Ｐは、次の数式（１）を満足する。

Ｐ＝ｆ×Ｃｐ×△Ｖ² ・・・（１）
数式（１）において、ｆは周波数、Ｃｐは寄生キャパシタンス、△Ｖは振幅である。

数式（１）に示すように、寄生キャパシタンスＣｐと消費電力Ｐとは比例関係にあるので、寄生キャパシタンスＣｐが増加するほど、消費電力Ｐが増加する。

又、クロック配線ＣＫＶＬ及びクロックバー配線ＣＫＶＢＬにそれぞれ提供されるクロック及びクロックバー信号の振幅（△Ｖ）は、ほぼ３０Ｖである。このとき、クロック配線ＣＫＶＬとクロックバー配線ＣＫＶＢＬを回路部ＣＳに電気的に連結させる連結配線ＣＬは、表示装置の消費電力Ｐをより増加させる。

一方、多数の連結配線ＣＬは、開始信号配線ＳＴＶＬ、クロック配線ＣＫＶＬ、クロックバー配線ＣＫＶＢＬ、及びオフ電圧配線Ｖｏｆｆと互いに異なる層に具備され、多数の連結配線ＣＬのそれぞれは、開始信号配線ＳＴＶＬ、クロック配線ＣＫＶＬ、クロックバー配線ＣＫＶＢＬ、及びオフ電圧配線Ｖｏｆｆと多数のコンタクト電極ＣＥ１、ＣＥ２、ＣＥ３、ＣＥ４、ＣＥ５、ＣＥ６、ＣＥ７、ＣＥ８、ＣＥ９、ＣＥ１０、ＣＥ１１、ＣＥ１２によりコンタクトされる。

多数のコンタクト電極ＣＥ１〜ＣＥ１２が形成された部分でゲートドライバー１０が腐食される現象が発生し、その結果、ゲートドライバー１０が誤動作を発生させる。

従って、本発明の目的は、消費電力を減少させて、誤動作を防止するための駆動ユニットを提供することにある。

又、本発明の他の目的は、前記した駆動ユニットを有する表示装置を提供することにある。

上記課題を解決するために、本願第１発明は、従属的に連結された多数のステージで構成され、前記多数のステージのそれぞれは第１クロック及び前記第１クロックと異なる位相を有する第２クロックに応答して駆動信号を出力する回路部、及び外部から前記第１及び第２クロックの入力を受けて前記回路部に提供する配線部を含む駆動ユニットを提供する。

ここで、前記配線部は、前記第１及び第２クロックをそれぞれ入力受ける第１及び第２クロック配線、前記第１クロック配線を前記多数のステージのうち、偶数番目ステージに連結させる多数の第１連結配線、 前記第２クロック配線を前記多数のステージのうち、奇数番目ステージに連結させる多数の第２連結配線、前記多数の第１連結配線を前記奇数番目ステージにそれぞれ連結させる多数の第３連結配線、及び前記多数の第２連結配線を前記偶数番目ステージにそれぞれ連結させる多数の第４連結配線を含む。

本願第２発明は、第１発明において、前記多数の第３連結配線のそれぞれは、前記多数の第１連結配線と連結された現在ステージを次段ステージに電気的に連結させ、前記多数の第４連結配線のそれぞれは、前記多数の第２連結配線と連結された現在ステージを次段ステージに電気的に連結させることを特徴とする駆動ユニットを提供する。

本願第３発明は、第２発明において、前記配線部は、前記多数のステージのうち、一番目ステージと前記第１クロック配線を電気的に連結させる第５連結配線を更に含むことを特徴とする駆動ユニットを提供する。

本願第４発明は、第２発明において、前記奇数番目ステージは、第１クロックに応答して前記駆動信号を出力する第１駆動部、及び前記第１クロックと異なる位相を有する第２クロックに応答して前記駆動信号を放電させる第１放電部を含み、前記偶数番目ステージは、前記第２クロックに応答して前記駆動信号を出力する第２駆動部、及び前記第１クロックに応答して前記駆動信号を放電させる第２放電部を含むことを特徴とする駆動ユニットを提供する。

本願第５発明は、第４発明において、前記第１駆動部は、前記第３連結配線を通じて前段ステージの前記第２放電部と電気的に連結され前記第２放電部から前記第１クロックの入力を受けて前記駆動信号を出力し、前記第２駆動部は、前記第４連結配線を通じて前段ステージの前記第１放電部と電気的に連結され前記第１放電部から前記第２クロックの入力を受けて前記駆動信号を出力することを特徴とする駆動ユニットを提供する。

本願第６発明は、第５発明において、前記第１駆動部は、前記第２放電部から前記第１クロックの入力を受けて、前記駆動信号を前記第１クロックに転換させるプルアップ部と、次段ステージのうち、一つのステージの後段駆動信号に応答して前記駆動信号をオフ電圧に放電させるプルダウン部と、前段ステージのうち、一つのステージの前段駆動信号に応答して前記プルアップ部をターンオンさせ、前記後段駆動信号に応答して前記プルアップ部をターンオフさせるプルアップ駆動部と、前記駆動信号を前記オフ電圧状態にホールディングさせるホールディング部と、前記ホールディング部のオン／オフをスイッチングするスイッチング部と、を含むことを特徴とする駆動ユニットを提供する。

本願第７発明は、第５発明において、前記第２駆動部は、前記第１放電部と電気的に連結され前記第２クロックの入力を受け、前記駆動信号を前記第２クロックに転換させるプルアップ部と、次段ステージのうち、一つのステージの後段駆動信号に応答して前記駆動信号をオフ電圧に放電させるプルダウン部と、前段ステージのうち、一つのステージの前段駆動信号に応答して前記プルアップ部をターンオンさせ、前記後段駆動信号に応答して前記プルアップ部をターンオフさせるプルアップ駆動部と、前記駆動信号を前記オフ電圧状態にホールディングさせるホールディング部と、前記ホールディング部のオン／オフをスイッチングするスイッチング部と、を含むことを特徴とする駆動ユニットを提供する。

本願第８発明は、第１発明において、前記多数の第３連結配線のそれぞれは、前記多数の第１連結配線と連結された現在ステージを前段ステージに電気的に連結させ、前記多数の第４連結配線のそれぞれは、前記多数の第２連結配線と連結された現在ステージを前段ステージに電気的に連結させることを特徴とする駆動ユニットを提供する。

本願第９発明は、第８発明において、前記多数のステージのうち、最後ステージを前記第１又は第２クロック配線と電気的に連結させる第６連結配線を更に含むことを特徴とする請求項８記載の駆動ユニットを提供する。

本願第１０発明は、第１発明において、前記配線部は、外部から前記回路部の動作を開始する開始信号の入力を受けて前記回路部に提供する開始信号配線と、外部からオフ電圧の入力を受けて前記回路部に提供するオフ電圧配線と、を更に含むことを特徴とする駆動ユニットを提供する。

本願第１１発明は、第１発明において、前記第１及び第２クロック配線は第１層に具備され、前記多数の第１及び第２連結配線は前記第１層と異なる第２層に具備されることを特徴とする請求項１記載の駆動ユニットを提供する。

本願第１２発明は、第１１発明において、前記第１クロック配線を前記多数の第１連結配線と電気的に連結させる第１コンタクト電極と、前記第２クロック配線を前記多数の第２連結配線と電気的に連結させる第２コンタクト電極と、を更に含むことを特徴とする駆動ユニットを提供する。

本願第１３発明は、第１１発明において、前記多数の第３及び第４連結配線は、前記第１層に具備されることを特徴とする駆動ユニットを提供する。

本願第１４発明は、第１３発明において、前記多数の第３連結配線を前記多数の第１連結配線に電気的に連結させる第３コンタクト電極と、前記多数の第４連結配線を前記多数の第２連結配線に電気的に連結させる第４コンタクト電極と、を更に含むことを特徴とする駆動ユニットを提供する。

本願第１５発明は、ゲート信号及びデータ信号に応答して映像を表示する表示パネルと、
前記表示パネルに前記データ信号を提供するデータドライバーと、前記表示パネルに前記ゲート信号を提供するゲートドライバーと、を含み、前記ゲートドライバーは、従属的に連結された多数のステージで構成され、前記多数のステージのそれぞれは第１クロック、及び前記第１クロックと異なる位相を有する第２クロックに応答して前記ゲート信号を出力する回路部と、外部から前記第１及び第２クロックの入力を受けて前記回路部に提供する配線部とを含み、前記配線部は、前記第１及び第２クロックをそれぞれ入力受ける第１及び第２クロック配線と、前記第１クロック配線を前記多数のステージのうち、偶数番目ステージに連結させる多数の第１連結配線と、前記第２クロック配線を前記多数のステージのうち、奇数番目ステージに連結させる多数の第２連結配線と、前記多数の第１連結配線を前記奇数番目ステージにそれぞれ連結させる多数の第３連結配線と、前記多数の第２連結配線を前記偶数番目ステージにそれぞれ連結させる多数の第４連結配線と、を含むことを特徴とする表示装置を提供する。

本願第１６発明は、第１５発明において、前記ゲートドライバーは、前記表示パネルに形成されることを特徴とする表示装置を提供する。

本願第１７発明は、第１５発明において、前記表示パネルは、前記ゲート信号を出力する前記ゲートドライバー、前記ゲート信号の入力を受ける多数のゲートライン、及び前記データ信号の入力を受ける多数のデータラインが具備された第１表示基板と、前記第１表示基板と対向して結合する第２表示基板と、前記第１表示基板と前記第２表示基板との間に形成された液晶層と、を含むことを特徴とする表示装置を提供する。

このような駆動ユニット及びこれを有する表示装置によると、コンタクト電極の個数が従来より減少して、コンタクト電極の腐食による駆動ユニットの誤動作を防止することができ、駆動ユニットに提供される信号の歪曲を防止することができる。

以下、添付図面を参照して、本発明の好ましい実施例をより詳細に説明する。

図２は、本発明の一実施例によるゲートドライバーのブロック図である。

図２を参照すると、本発明の一実施例によるゲートドライバー１００は、互いに従属的に連結された第１乃至第ｎ＋１ステージ（ＳＲＣ１〜ＳＲＣｎ＋１）で構成され、ゲート信号を順次に出力する回路部ＣＳ及び前記回路部ＣＳに各種制御信号を提供する配線部ＬＳを含む。ここで、ｎは偶数である。

前記第１乃至第ｎ＋１ステージ（ＳＲＣ１〜ＳＲＣｎ＋１）のそれぞれは、第１クロック端子ＣＫ１、第２クロック端子ＣＫ２、第１入力端子ＩＮ１、第２入力端子ＩＮ２、接地電圧端子Ｖ１、リセット端子ＲＥ、及び出力端子ＯＵＴを含む。

前記第１乃至第ｎ＋１ステージ（ＳＲＣ１〜ＳＲＣｎ＋１）のうち、奇数番目ステージ（ＳＲＣ１、ＳＲＣ３、．．．、ＳＲＣｎ＋１）の前記第１クロック端子ＣＫ１には第１クロックＣＫＶが提供され、偶数番目ステージ（ＳＲＣ２、．．．、ＳＲＣｎ）の前記第１クロック端子ＣＫ１には前記第１クロックＣＫＶと異なる位相を有する第２クロックＣＫＶＢが提供される。一方、前記奇数番目ステージ（ＳＲＣ１、ＳＲＣ３、．．．、ＳＲＣｎ＋１）の前記第２クロック端子ＣＫ２には前記第２クロックＣＫＶＢが提供され、前記偶数番目ステージ（ＳＲＣ２、．．．、ＳＲＣｎ）の前記第２クロック端子ＣＫ２には前記第１クロックＣＫＶが提供される。

前記第１ステージＳＲＣ１の第１入力端子ＩＮ１には、前段ステージの出力信号ではない開始信号ＳＴＶが提供される。又、第ｎステージＳＲＣｎの第２入力端子ＩＮ２に出力信号を提供するために、ダミーとして準備された第ｎ＋１ステージ（ＳＲＣｎ＋１）の第２入力端子ＩＮ２には、次段ステージの出力信号の代わりに前記開始信号ＳＴＶが提供される。又、前記第１乃至第ｎ＋１ステージ（ＳＲＣ１〜ＳＲＣｎ＋１）の電圧端子Ｖ１にはオフ電圧Ｖｏｆｆが提供される。本発明の一例として、前記オフ電圧Ｖｏｆｆは、−５〜−７Ｖの電圧レベルを有する。前記複数のステージ（ＳＲＣ１〜ＳＲＣｎ＋１）の前記リセット端子ＲＥには前記第ｎ＋１ステージ（ＳＲＣｎ＋１）から出力された出力信号が提供される。

前記奇数番目ステージ（ＳＲＣ１、ＳＲＣ３、．．．、ＳＲＣｎ＋１）のそれぞれの出力端子ＯＵＴからは前記第１クロックＣＫＶのハイ区間が出力され、前記偶数番目ステージ（ＳＲＣ２、．．．、ＳＲＣｎ）の出力端子ＯＵＴからは前記第２クロックＣＫＶＢのハイ区間が出力される。従って、前記第１乃至第ｎステージ（ＳＲＣ１〜ＳＲＣｎ）は順次にゲート信号を出力することができる。

前記配線部ＬＳは前記回路部ＣＳに隣接して具備され、外部から各種制御信号の入力を受けて前記回路部ＣＳに提供する。前記配線部ＬＳは、互いに平行に延長された開始信号配線ＳＬ１、第１クロック配線ＳＬ２、第２クロック配線ＳＬ３、オフ電圧配線ＳＬ４、及びリセット配線ＳＬ５を含む。

前記開始信号配線ＳＬ１は、外部から提供された前記開始信号ＳＴＶを前記第１ステージＳＲＣ１の第１入力端子ＩＮ１及び前記第ｎ＋１ステージ（ＳＲＣｎ＋１）の第２入力端子ＩＮ２に提供する。ここで、前記開始信号ＳＴＶは、前記回路部ＣＳの動作を開始する信号である。

前記第１クロック配線ＳＬ２は外部から前記第１クロックＣＫＶの入力を受け、前記第２クロック配線ＳＬ３は外部から前記第２クロックＣＫＶＢの入力を受ける。又、前記オフ電圧配線ＳＬ４は、外部から前記オフ電圧Ｖｏｆｆの入力を受け、前記リセット配線ＳＬ５は前記第ｎ＋１ステージ（ＳＲＣｎ＋１）から出力されたゲート信号を前記第１乃至第ｎステージ（ＳＲＣ１〜ＳＲＣｎ＋１）のリセット端子ＲＥに提供する。

前記リセット配線ＳＬ５は、前記回路部ＣＳと前記開始信号配線ＳＬ１との間に配置される。前記第１クロック配線ＳＬ２は、前記開始信号配線ＳＬ１と前記第２クロック配線ＳＬ３との間に配置される。前記オフ電圧配線ＳＬ４は、前記回路部ＣＳと最も遠く離れて前記配線部ＬＳの最外部に配置される。

前記配線部ＬＳは、多数の第１及び第２連結配線ＣＬ１、ＣＬ２、多数の第３及び第４連結配線ＣＬ３、ＣＬ４を更に含む。

前記多数の第１連結配線ＣＬ１は、前記第１クロック配線ＳＬ２を前記偶数番目ステージ（ＳＲＣ２、．．．、ＳＲＣｎ）の第２クロック端子ＣＫ２と電気的に連結させる。従って、前記第１クロックＣＬＶは、前記多数の第１連結配線ＣＬ１を通じて前記偶数番目ステージ（ＳＲＣ２、．．．、ＳＲＣｎ）の第２クロック端子ＣＫ２に入力される。

前記多数の第２連結配線ＣＬ２は、前記第２クロック配線ＳＬ３を前記奇数番目ステージ（ＳＲＣ１、ＳＲＣ３、．．．、ＳＲＣｎ＋１）の第２クロック端子ＣＫ２と電気的に連結させる。従って、前記第２クロックＣＫＶＢは、前記第２クロック配線ＳＬ３を通じて前記奇数番目ステージ（ＳＲＣ１、ＳＲＣ３、．．．、ＳＲＣｎ＋１）の第２クロック端子ＣＫ２に入力される。

前記多数の第３連結配線ＣＬ３のそれぞれは、前記多数の第１連結配線ＣＬ１と連結された現在ステージを次段ステージに電気的に連結させる。特に、前記多数の第３連結配線ＣＬ３のそれぞれは、次段ステージの第１クロック端子ＣＫ１と電気的に連結される。従って、前記第１クロックＣＫＶは、多数の第３連結配線ＣＬ３を通じて前記次段ステージの第１クロック端子ＣＫ１に入力される。

前記多数の第４連結配線ＣＬ４のそれぞれは、前記多数の第２連結配線ＣＬ２と連結された現在ステージを次段ステージに電気的に連結させる。特に、前記多数の第４連結配線ＣＬ４のそれぞれは、次段ステージの第１クロック端子ＣＫ１と電気的に連結される。従って、前記第２クロックＣＫＶＢは、多数の第４連結配線ＣＬ４を通じて前記次段ステージの第１クロック端子ＣＫ１に入力される。

一方、前記配線部ＬＳは、前記多数のステージのうち、第１ステージＳＲＣ１と前記第１クロック配線ＳＬ２を電気的に連結させる第５連結配線ＣＬ５を更に含む。

図３は、図２に図示された第ｎ及び第ｎ＋１ステージを具体的に示す回路図である。

図３を参照すると、第ｎステージＳＲＣｎは、出力端子ＯＵＴｎから出力される第ｎ出力信号を第２クロックＣＫＶＢ（図１に図示）にプルアップさせるプルアップ部１０１、及び第ｎ＋１ステージ（ＳＲＣｎ＋１）の第ｎ＋１出力信号に応答してプルアップされた前記第ｎ出力信号をプルダウンさせるプルダウン部１０２を含む。

前記プルアップ部１０１は、ゲート電極が第１ノードＮ１に連結され、ドレイン電極が第４連結配線ＣＬ４に連結され、ソース電極が前記出力端子ＯＵＴｎに連結された第１トランジスタＮＴ１を含む。従って、前記第１トランジスタＮＴ１のドレイン電極は、前記第４連結配線ＣＬ４を通じて第ｎ−１ステージ（ＳＲＣｎ−１）の第２クロック端子ＣＫ２から前記第２クロックＣＫＶＢの入力を受ける。前記プルダウン部１０２は、ゲート電極が第２入力端子ＩＮ２に連結され、ドレイン電極が前記出力端子ＯＵＴｎに連結され、ソース電極にオフ電圧Ｖｏｆｆが提供される第２トランジスタＮＴ２を含む。

前記第ｎステージＳＲＣｎは、第ｎ−１ステージ（ＳＲＣｎ−１）の第ｎ−１出力信号に応答して前記プルアップ部１０１をターンオンさせ、第ｎ＋１ステージ（ＳＲＣｎ＋１）の第ｎ＋１出力信号に応答して前記プルアップ部１０１をターンオフさせるプルアップ駆動部を更に含む。前記プルアップ駆動部は、バッファー部１０３、充電部１０４、及び第１放電部１０５を含む。

前記バッファー部１０３は、ゲート電極及びドレイン電極が第１入力端子ＩＮ１に共通的に連結され、ソース電極が前記第１ノードＮ１に連結された第３トランジスタＮＴ３を含む。前記充電部１０４は、第１電極が前記第１ノードＮ１に連結され、第２電極が第２ノードＮ２に連結された第１キャパシタＣ１を含む。前記第１放電部１０５は、ゲート電極が前記第２入力端子ＩＮ２に連結され、ドレイン電極が前記第１ノードＮ１に連結され、ソース電極に前記オフ電圧Ｖｏｆｆが提供される第４トランジスタＮＴ４を含む。

前記第ｎ−１ステージ（ＳＲＣｎ−１）の第ｎ−１出力信号に応答して、前記第３トランジスタＮＴ３がターンオンされると、第ｎ−１出力信号は前記第１キャパシタＣ１に充電される。前記第１キャパシタＣ１に前記第１トランジスタＮＴ１のしきい電圧以上の電荷が充電されると、前記第１トランジスタＮＴ１がブートストラップ（ＢＯＯＴＳＴＲＡＰ）され、前記第ｎ−１ステージから提供された前記第２クロックＣＫＶＢのハイ区間を前記出力端子ＯＵＴｎに出力する。以後、前記ｎ＋１出力信号に応答して前記第４トランジスタＮＴ４がターンオンされると、前記第１キャパシタＣ１に充電された電荷は、前記オフ電圧Ｖｏｆｆに放電される。

前記第ｎステージＳＲＣｎは、前記第ｎ出力信号を前記オフ電圧Ｖｏｆｆ状態にホールディングさせるホールディング部１０６、第１クロックＣＫＶ（図１に図示）に応答して、前記第ｎ出力信号を前記オフ電圧Ｖｏｆｆに放電させる第２放電部１０７、及び前記ホールディング部１０６の駆動を制御するスイッチング部１０８を更に含む。

前記ホールディング部１０６は、ゲート電極が第３ノードＮ３に連結され、ドレイン電極が前記第２ノードＮ２に連結され、ソース電極に前記オフ電圧Ｖｏｆｆが提供される第５トランジスタＮＴ５を含む。前記放電部１０７は、ゲート電極が第２クロック端子ＣＫ２に連結され、ドレイン電極が前記第２ノードＮ２に連結され、ソース電極に前記オフ電圧Ｖｏｆｆが提供される第６トランジスタＮＴ６を含む。

前記スイッチング部１０８は、第７乃至第１０トランジスタＮＴ７、ＮＴ８、ＮＴ９、ＮＴ１０、第２及び第３キャパシタＣ２、Ｃ３を含む。

前記第７トランジスタＮＴ７のゲート電極とドレイン電極は第４連結配線ＣＬ４に連結され、ソース電極はキャパシタＣ３を介して前記第３ノードＮ３に連結される。前記第８トランジスタＮＴ８のドレイン電極は第４連結配線ＣＬ４に連結され、ゲート電極は前記第２キャパシタＣ２を通じて前記第４連結配線ＣＬ４に連結され、ソース電極は前記第３ノードＮ３に連結される。前記第８トランジスタＮＴ８のゲート電極とソース電極との間には、前記第３キャパシタＣ３が連結される。前記第７及び第８トランジスタＮＴ７、ＮＴ８のゲート電極は、前記第４連結配線ＣＬ４を通じて第ｎ−１ステージ（ＳＲＣｎ−１）の第２クロック端子ＣＫ２から前記第２クロックＣＫＶＢの入力を受ける。

前記第９トランジスタＮＴ９のゲート電極は前記第２ノードＮ２に連結され、ドレイン電極は前記第７トランジスタＮＴ７のソース電極に連結され、ソース電極には前記オフ電圧Ｖｏｆｆが提供される。前記第１０トランジスタＮＴ１０のゲート電極は前記第２ノードに連結され、ドレイン電極は前記第３ノードＮ３に連結され、ソース電極には前記オフ電圧Ｖｏｆｆが提供される。

前記第２クロックＣＫＶＢにより前記第７及び第８トランジスタＮＴ７、ＮＴ８がターンオンされた状態で、前記出力端子ＯＵＴｎに前記第１クロックＣＫＶが出力されると、前記第２ノードＮ２の電位はハイ状態に上昇される。前記第２ノードＮ２の電位が上昇されるにつれて、前記第９及び第１０トランジスタＮＴ９、ＮＴ１０がターンオンされ、前記第７及び第８トランジスタＮＴ７、ＮＴ８から出力された電圧は、前記第９及び第１０トランジスタＮＴ９、ＮＴ１０を通じて前記オフ電圧ＶＳＳに放電される。従って、前記第３ノードＮ３の電位は、ロー状態に維持され前記第５トランジスタＮＴ５はターンオフされる。

以後、前記第ｎ出力信号が第ｎ＋１出力信号により前記オフ電圧Ｖｏｆｆに放電されると、前記第２ノードＮ２の電位はロー状態に漸次下落する。従って、前記第９及び第１０トランジスタＮＴ９、ＮＴ１０はターンオフ状態に転換され、前記第７及び第８トランジスタＮＴ７、ＮＴ８から出力された電圧により前記第３ノードＮ３の電位は漸次上昇する。前記第３ノードＮ３の電位が上昇するにつれて、前記第５トランジスタＮＴ５はターンオンされ、ターンオンされた前記第５トランジスタＮＴ５により前記第２ノードＮ２の電位は、前記オフ電圧Ｖｏｆｆにより速くダウンされる。

このような状態で、前記第２クロック端子ＣＫ２に提供される前記第１クロックＣＫＶにより前記第６トランジスタＮＴ６がターンオンされると、前記第２ノードＮ２の電位は前記オフ電圧Ｖｏｆｆに確実に放電される。

一方、前記第ｎステージＳＲＣｎは、リップル防止部１０９及びリセット部１１０を更に含む。

前記リップル防止部１０９は、第１１及び第１２トランジスタＮＴ１１、ＮＴ１２を含む。前記第１１トランジスタＮＴ１１のゲート電極は第４連結配線ＣＬ４に連結され、ドレイン電極は前記第１２トランジスタＮＴ１２のソース電極に連結され、ソース電極は第２ノードＮ２に連結される。前記第１２トランジスタＮＴ１２のゲート電極は前記第２クロック端子ＣＫ２に連結され、ドレイン電極は前記第１入力端子ＩＮ１に連結され、ソース電極は前記第１１トランジスタＮＴ１１のドレイン電極に連結される。

前記リップル防止部１０９は、前記第ｎ出力信号が前記オフ電圧Ｖｏｆｆに放電された後に前記第１及び第２クロックＣＫ１、ＣＫ２によりリップル（ripple）されることを防止する。

前記リセット部１１０はゲート電極がリセット端子ＲＥに連結され、ドレイン電極が第１ノードＮ１に連結され、ソース電極に前記オフ電圧Ｖｏｆｆが提供される第１３トランジスタＮＴ１３を含む。前記リセット端子ＲＥに前記第ｎ＋１出力信号が提供されると、前記第１３トランジスタＮＴ１３がターンオンされ、前記第１ノードＮ１の電位は前記オフ電圧Ｖｏｆｆに放電される。従って、前記第ｎ出力信号は、前記第ｎ＋１出力信号により前記オフ電圧Ｖｏｆｆにより確実に放電される。

前記第ｎ＋１ステージ（ＳＲＣｎ＋１）は、前記第ｎステージＳＲＣｎと同じ構成を有する。但し、前記第ｎ＋１ステージ（ＳＲＣｎ＋１）でプルアップ部１０１の第１トランジスタＮＴ１は、第３連結配線ＣＬ３を通じて前記第ｎステージＳＲＣｎの第２クロック端子ＣＫ２と電気的に連結される。従って、前記第１トランジスタＳＲＣｎのドレイン電極は、前記第３連結配線ＣＬ３を通じて前記第ｎステージＳＲＣｎから前記第１クロックＣＫＶの入力を受ける。

又、前記プルアップ部１０１の以外に、前記第ｎ＋１ステージ（ＳＲＣｎ＋１）のスイッチング部１０８の第７及び第８トランジスタＮＴ７、ＮＴ８は、第３連結配線ＣＬ３を通じて前記第ｎステージＳＲＣｎの第２クロック端子ＣＫ２と電気的に連結される。

図４は図３に図示されたゲートドライバーのレイアウト図であり、図５は図４に図示された切断線Ｉ−Ｉ’及びＩＩ−ＩＩ’に沿って切断した断面図である。

図４及び図５を参照すると、ゲートドライバー１００は、配線部ＬＳ及び回路部ＣＳを含む。前記配線部ＬＳは第１金属物質で形成され、第１層に具備された開始信号配線ＳＬ１、第１及び第２クロック配線ＳＬ２、ＳＬ３、オフ電圧配線ＳＬ４、リセット配線ＳＬ５、第３及び第４連結配線ＣＬ３、ＣＬ４を含む。又、前記配線部ＬＳは第２金属物質で形成され、前記第１層と異なる第２層に具備された第１及び第２連結配線ＣＬ１、ＣＬ２、第６連結配線ＣＬ６を更に含む。

基板１２０上に前記第１金属物質で構成された前記開始信号配線ＳＬ１、第１及び第２クロック配線ＳＬ２、ＳＬ３、オフ電圧配線ＳＬ４、リセット配線ＳＬ５、第３及び第４連結配線ＣＬ３、ＣＬ４が形成される。本発明の一例として、前記第１金属物質はアルミニウム（Ａｌ）又はアルミニウム合金を含む。前記基板１２０上にゲート絶縁膜１２１が全体的に形成され、前記開始信号配線ＳＬ１、第１及び第２クロック配線ＳＬ２、ＳＬ３、オフ電圧配線ＳＬ４、リセット配線ＳＬ５、第３及び第４連結配線ＣＬ３、ＣＬ４が前記ゲート絶縁膜１２１によりカバーされる。

前記ゲート絶縁膜１２１上には、前記第２金属物質で構成された前記第１及び第２連結配線ＣＬ１、ＣＬ２、前記第６連結配線ＣＬ６が形成される。本発明の一例として、前記第２金属物質はクロム（Ｃｒ）を含む。前記基板１２０上に前記保護膜１２２が全体的に形成され、前記第１及び第２連結配線ＣＬ１、ＣＬ２、前記第６連結配線ＣＬ６が前記保護膜１２２によりカバーされる。

奇数番目ステージに対応して前記配線部ＬＳには、第１、第２、及び第３コンタクト電極ＣＴ１、ＣＴ２、ＣＴ３が形成され、前記回路部ＣＳには、第４、第５、第６、第７、第８、第９、第１０、第１１コンタクト電極ＣＴ４、ＣＴ５、ＣＴ６、ＣＴ７、ＣＴ８、ＣＴ９、ＣＴ１０、ＣＴ１１が形成される。

前記第１コンタクト電極ＣＴ１は、前記オフ電圧配線ＳＬ４と前記第６連結配線ＣＬ６を電気的に連結させ、前記第２コンタクト電極ＣＴ２は、前記第２クロック配線ＳＬ３と前記第２連結配線ＣＬ２を電気的に連結させ、前記第３コンタクト電極ＣＴ３は、前記第２クロック配線ＳＬ３と前記第４連結配線ＣＬ４を電気的に連結させる。

前記回路部ＣＳに形成された前記第４乃至第１１コンタクト電極（ＣＴ４〜ＣＴ１１）は、前記奇数番目ステージに形成された第１乃至第１３トランジスタ（ＮＴ１〜ＮＴ１３、図２に図示）を互いに有機的に結合させる。

前記奇数番目ステージに対応して前記配線部ＬＳと前記回路部ＣＳに形成されたコンタクト電極の個数は、総１１個である。

一方、偶数番目ステージに対応して前記配線部ＬＳに形成された第２コンタクト電極ＣＴ２は、前記第１クロック配線ＳＬ２と前記第１連結配線ＣＬ１を電気的に連結させ、第３コンタクト電極ＣＴ３は、前記第１クロック配線ＳＬ２と前記第３連結配線ＣＬ３を電気的に連結させる。

前記回路部ＣＳに形成された前記第４乃至第１１コンタクト電極（ＣＴ４〜ＣＴ１１）は、偶数番目ステージに形成された第１乃至第１３トランジスタ（ＮＴ１〜ＮＴ１３、図２に図示）を互いに有機的に結合させる。

従って、前記偶数番目ステージに形成されたコンタクト電極の個数は、前記奇数番目ステージに形成されたコンタクト電極の個数と同様に１１個である。

図１を更に参照すると、従来のゲートドライバー１０の全てのステージに対応して形成されるコンタクト電極の個数は１２個である。反面、本発明の一実施例による前記ゲートドライバー１００の全てのステージに対応して形成されたコンタクト電極の個数は、従来より１個減少した１１個である。

このように、本発明の一実施例による前記ゲートドライバー１００は、従来のゲートドライバー１０より少ない個数のコンタクト電極を具備することにより、前記コンタクト電極の腐食による前記ゲートドライバー１００の誤動作を防止することができる。

又、コンタクト電極の個数が全体的に減少し、前記ゲートドライバー１００に形成された第２コンタクト電極ＣＴ２がコンタクト抵抗を減少させる程度で充分に大きく形成されることができる。従って、前記第２コンタクト電極ＣＴ２のコンタクト抵抗を減少させることができ、その結果、前記ゲートドライバー１００に入力される第１又は第２クロックＣＫＶ、ＣＫＶＢが前記コンタクト抵抗により歪曲されることを防止することができる。

又、前記第１及び第２クロック配線ＳＬ２、ＳＬ３を前記回路部ＣＳに電気的に連結させるための連結配線の数が全体的に減少される。その結果、前記連結配線と前記第１及び第２クロック配線ＳＬ２、ＳＬ３との間で生成される寄生キャパシタンスＣｐが減少される。数式１に記載されたように、寄生キャパシタンスＣｐの減少により、表示装置の全体的な消費電力Ｐを節減できる。

図６は、本発明の他の実施例によるゲートドライバーのブロック図である。但し、図６に図示された構成要素のうち、図２に図示された構成要素と同じ構成要素については、同じ参照符号を付与し、その具体的な説明は省略する。

図６を参照すると、本発明の他の実施例によるゲートドライバー２００は、互いに従属的に連結された第１乃至第ｎ＋１ステージ（ＳＲＣ１〜ＳＲＣｎ＋１）で構成され、ゲート信号を順次に出力する回路部ＣＳ及び前記回路部ＣＳに各種制御信号を提供する配線部ＬＳを含む。ここで、ｎは偶数である。

前記配線部ＬＳは前記回路部ＣＳに隣接して具備され、外部から各種制御信号の入力を受けて前記回路部ＣＳに提供する。前記配線部ＬＳは、互いに平行に延長された開始信号配線ＳＬ１、第１クロック配線ＳＬ２、第２クロック配線ＳＬ３、オフ電圧配線ＳＬ４、及びリセット配線ＳＬ５を含む。前記配線部ＬＳは、多数の第１及び第２連結配線ＣＬ１、ＣＬ２、多数の第３及び第４連結配線ＣＬ３、ＣＬ４を更に含む。

前記多数の第１連結配線ＣＬ１は、前記第１クロック配線ＳＬ２を前記奇数番目ステージ（ＳＲＣ２、．．．、ＳＲＣｎ）の第１クロック端子ＣＫ１と電気的に連結させる。前記多数の第２連結配線ＣＬ２は、前記第２クロック配線ＳＬ３を前記偶数番目ステージ（ＳＲＣ１、ＳＲＣ３、．．．、ＳＲＣｎ＋１）の第１クロック端子ＣＫ１と電気的に連結させる。

前記多数の第３連結配線ＣＬ３のそれぞれは、前記多数の第１連結配線ＣＬ１と連結された現在ステージを前段ステージに電気的に連結させる。特に、前記多数の第３連結配線ＣＬ３のそれぞれは、前段ステージの第２クロック端子ＣＫ２と電気的に連結される。従って、前記第１クロックＣＫＶは、多数の第３連結配線ＣＬ３を通じて前記前段ステージの第２クロック端子ＣＫ２に入力される。

前記多数の第４連結配線ＣＬ４のそれぞれは、前記多数の第２連結配線ＣＬ２と連結された現在ステージを前段ステージに電気的に連結させる。特に、前記多数の第４連結配線ＣＬ４のそれぞれは、前段ステージの第２クロック端子ＣＫ２と電気的に連結される。従って、前記第２クロックＣＫＶＢは、多数の第４連結配線ＣＬ４を通じて前記前段ステージの第２クロック端子ＣＫ２に入力される。

一方、前記配線部ＬＳは、前記多数のステージのうち、第ｎ＋１ステージ（ＳＲＣｎ＋１）と前記第２クロック配線ＳＬ３を電気的に連結させる第７連結配線ＣＬ７を更に含む。

図７は、図６に図示された第ｎ及び第ｎ＋１ステージを具体的に示す回路図である。

図７を参照すると、第ｎステージＳＲＣｎは、出力端子ＯＵＴｎから出力される第ｎ出力信号を第２クロックＣＫＶＢ（図１に図示）にプルアップさせるプルアップ部２０１、及び第ｎ＋１ステージ（ＳＲＣｎ＋１）の第ｎ＋１出力信号に応答してプルアップされた前記第ｎ出力信号をプルダウンさせるプルダウン部２０２を含む。

前記プルアップ部２０１は、ゲート電極が第１ノードＮ１に連結され、ドレイン電極が第１クロック端子ＣＫ１に連結され、ソース電極が前記出力端子ＯＵＴｎに連結された第１トランジスタＮＴ１を含む。前記プルダウン部２０２は、ゲート電極が第２入力端子ＩＮ２に連結され、ドレイン電極が前記出力端子ＯＵＴｎに連結され、ソース電極にオフ電圧Ｖｏｆｆが提供される第２トランジスタＮＴ２を含む。

前記第ｎステージＳＲＣｎは、第ｎ−１ステージ（ＳＲＣｎ−１）の第ｎ−１出力信号に応答して前記プルアップ部１０１をターンオンさせ、第ｎ＋１ステージ（ＳＲＣｎ＋１）の第ｎ＋１出力信号に応答して、前記プルアップ部２０１をターンオフさせるプルアップ駆動部を更に含む。前記プルアップ駆動部は、バッファー部２０３、充電部２０４、及び第１放電部２０５を含む。

前記バッファー部２０３は、ゲート及びドレイン電極が第１入力端子ＩＮ１に共通的に連結され、ソース電極が前記第１ノードＮ１に連結された第３トランジスタＮＴ３を含む。前記充電部２０４は、第１電極が前記第１ノードＮ１に連結され、第２電極が第２ノードＮ２に連結された第１キャパシタＣ１を含む。前記第１放電部２０５は、ゲート電極が前記第２入力端子ＩＮ２に連結され、ドレイン電極が前記第１ノードＮ１に連結され、ソース電極に前記オフ電圧Ｖｏｆｆが提供される第４トランジスタＮＴ４を含む。

前記第ｎステージＳＲＣｎは、前記第ｎ出力信号を前記オフ電圧Ｖｏｆｆ状態にホールディングさせるホールディング部２０６、第１クロックＣＫＶ（図１に図示）に応答して前記第ｎ出力信号を前記オフ電圧Ｖｏｆｆに放電させる第２放電部２０７、及び前記ホールディング部１０６の駆動を制御するスイッチング部２０８を更に含む。

前記ホールディング部２０６は、ゲート電極が第３ノードＮ３に連結され、ドレイン電極が前記第２ノードＮ２に連結され、ソース電極に前記オフ電圧Ｖｏｆｆが提供される第５トランジスタＮＴ５を含む。前記放電部１０７は、ゲート電極が第３連結配線ＣＬ３に連結され、ドレイン電極が前記第２ノードＮ２に連結され、ソース電極に前記オフ電圧Ｖｏｆｆが提供される第６トランジスタＮＴ６を含む。従って、前記放電部２０７のゲート電極は、前記第３連結配線ＣＬ３を通じて第ｎ＋１ステージ（ＳＲＣｎ＋１）から前記第１クロックＣＫＶの入力を受ける。

前記スイッチング部２０８は、第７乃至第１０トランジスタＮＴ７、ＮＴ８、ＮＴ９、ＮＴ１０、第２及び第３キャパシタＣ２、Ｃ３を含む。

前記第７トランジスタＮＴ７のゲート電極とドレイン電極は、第１クロック端子ＣＫ１に連結され、ソース電極はキャパシタＣ３を介して前記第３ノードＮ３に連結される。前記第８トランジスタＮＴ８のドレイン電極は前記第１クロック端子ＣＫ１に連結され、ゲート電極は前記第２キャパシタＣ２を通じて前記第１クロック端子ＣＫ１に連結され、ソース電極は前記第３ノードＮ３に連結される。前記第８トランジスタＮＴ８のゲート電極とソース電極との間には前記第３キャパシタＣ３が連結される。

前記第９トランジスタＮＴ９のゲート電極は前記第２ノードＮ２に連結され、ドレイン電極は前記第７トランジスタＮＴ７のソース電極に連結され、ソース電極には前記オフ電圧Ｖｏｆｆが提供される。前記第１０トランジスタＮＴ１０のゲート電極は、前記第２ノードに連結され、ドレイン電極は前記第３ノードＮ３に連結され、ソース電極には前記オフ電圧Ｖｏｆｆが提供される。

一方、前記第ｎステージＳＲＣｎは、リップル防止部２０９及びリセット部２１０を更に含む。

前記リップル防止部２０９は、第１１及び第１２トランジスタＮＴ１１、ＮＴ１２を含む。前記第１１トランジスタＮＴ１１のゲート電極は第１クロック端子ＣＫ１に連結され、ドレイン電極は前記第１２トランジスタＮＴ１２のソース電極に連結され、ソース電極は第２ノードＮ２に連結される。前記第１２トランジスタＮＴ１２のゲート電極は、前記第３連結配線ＣＬ３に連結され、ドレイン電極は前記第１入力端子ＩＮ２に連結され、ソース電極は前記第１１トランジスタＮＴ１１のドレイン電極に連結される。従って、前記第１２トランジスタＮＴ１２のゲート電極は、前記第３連結配線ＣＬ３を通じて第ｎ＋１ステージ（ＳＲＣｎ＋１）から前記第１クロックＣＫＶの入力を受ける。

前記リセット部２１０は、ゲート電極がリセット端子ＲＥに連結され、ドレイン電極が第１ノードＮ１に連結され、ソース電極に前記オフ電圧Ｖｏｆｆが提供される第１３トランジスタＮＴ１３を含む。

前記第ｎ＋１ステージ（ＳＲＣｎ＋１）は、前記第ｎステージＳＲＣｎと同じ構成を有する。但し、第ｎ＋１ステージ（ＳＲＣｎ＋１）の第１クロック端子ＣＫ１を通じて入力された第１クロックＣＫＶは、第３連結配線ＣＬ３を通じて前記第ｎステージＳＲＣｎに提供される。特に、前記第３連結配線は、第ｎステージ（ＳＲＣｎ＋１）の第２放電部２０７の第６トランジスタＮＴ６のゲート電極及びリップル防止部２０９の第１２トランジスタＮＴ１２のゲート電極と電気的に連結され、前記第１クロックＣＫＶを提供する。

図８は、図６に図示されたゲートドライバーのレイアウト図である。

図８を参照すると、ゲートドライバー２００は、配線部ＬＳ及び回路部ＣＳを含む。前記配線部ＬＳは第１金属物質で形成され、第１層に具備された開始信号配線ＳＬ１、第１及び第２クロック配線ＳＬ２、ＳＬ３、オフ電圧配線ＳＬ４、リセット配線ＳＬ５、第３及び第４連結配線ＣＬ３、ＣＬ４を含む。又、前記配線部ＬＳは、第２金属物質で形成され、前記第１層と異なる第２層に具備された第１及び第２連結配線ＣＬ１、ＣＬ２、第６連結配線ＣＬ６を更に含む。

奇数番目ステージに対応して、前記配線部ＬＳには第１、第２、及び第３コンタクト電極ＣＴ１、ＣＴ２、ＣＴ３が形成され、前記回路部ＣＳには第４、第５、第６、第７、第８、第９、第１０、及び第１１コンタクト電極ＣＴ４、ＣＴ５、ＣＴ６、ＣＴ７、ＣＴ８、ＣＴ９、ＣＴ１０、ＣＴ１１が形成される。

前記第１コンタクト電極ＣＴ１は、前記オフ電圧配線ＳＬ４と前記第６連結配線ＣＬ６を電気的に連結させ、前記第２コンタクト電極ＣＴ２は、前記第１クロック配線ＳＬ２と前記第１連結配線ＣＬ１を電気的に連結させ、前記第３コンタクト電極ＣＴ３は前記第１クロック配線ＳＬ２と前記第３連結配線ＣＬ３を電気的に連結させる。

前記回路部ＣＳに形成された前記第４乃至第１１コンタクト電極（ＣＴ４〜ＣＴ１１）は、前記奇数番目ステージに形成された第１乃至第１３トランジスタ（ＮＴ１〜ＮＴ１３、図２に図示）を互いに有機的に結合させる。

従って、前記奇数番目ステージに対応して前記配線部ＬＳと前記回路部ＣＳに形成されたコンタクト電極の個数は総１１個である。

一方、偶数番目ステージに対応して前記配線部ＬＳに形成された第２コンタクト電極ＣＴ２は、前記第２クロック配線ＳＬ３と前記第２連結配線ＣＬ２を電気的に連結させ、第３コンタクト電極ＣＴ３は前記第２クロック配線ＳＬ３と前記第４連結配線ＣＬ４を電気的に連結させる。

前記回路部ＣＳに形成された前記第４乃至第１１コンタクト電極（ＣＴ４〜ＣＴ１１）は、前記偶数番目ステージに形成された第１乃至第１３トランジスタ（ＮＴ１〜ＮＴ１３、図２に図示）を互いに有機的に結合させる。

従って、前記偶数番目ステージに形成されたコンタクト電極の個数は、前記奇数番目ステージに形成されたコンタクト電極の個数と同様に１１個である。

図１を更に参照すると、従来のゲートドライバー１０の全てのステージに対応して形成されるコンタクト電極の個数は１２個である。反面に、本発明の一実施例による前記ゲートドライバー１００の全てのステージに対応して形成されたコンタクト電極の個数は、従来より１個減少した１１個である。

このように、本発明の一実施例による前記ゲートドライバー２００は、従来のゲートドライバー１０より少ない個数のコンタクト電極を具備することにより、前記コンタクト電極の腐食による前記ゲートドライバー２００の誤動作を防止できる。

又、コンタクト電極の個数が全体的に減少して、前記ゲートドライバー２００に形成された第２コンタクト電極ＣＴ２がコンタクト抵抗を減少させる程度で充分に大きく形成されることができる。従って、前記第２コンタクト電極ＣＴ２のコンタクト抵抗を減少させることができ、その結果、前記ゲートドライバー２００に入力される第１又は第２クロックＣＫＶ、ＣＫＶＢが前記コンタクト抵抗により歪曲されることを防止できる。

又、前記第１及び第２クロック配線ＳＬ２、ＳＬ３を前記回路部ＣＳに電気的に連結させるための連結配線の数が全体的に減少される。その結果、前記連結配線と前記第１及び第２クロック配線ＳＬ２、ＳＬ３との間で生成される寄生キャパシタンスＣｐが減少される。数式１に記載されたように、寄生キャパシタンスＣｐの減少によって、表示装置の全体的な消費電力Ｐを節減できる。

図９は、本発明の他の実施例による表示装置を示す平面図である。

図９を参照すると、本発明の他の実施例による表示装置５００は、第１表示基板３１０、前記第１表示基板３１０と向かい合う第２表示基板３２０、及び前記第１表示基板３１０と前記第２表示基板３２０との間に介在された液晶層（図示せず）で構成された表示パネル３００を含む。

前記第１表示基板３１０は、映像を表示する表示領域ＤＡと前記表示領域ＤＡに隣接した第１及び第２周辺領域ＰＡ１、ＰＡ２に区分される。

前記表示領域ＤＡに対応して、前記第１表示基板３１０には第１方向Ｄ１に延長された多数のゲートライン（ＧＬ１〜ＧＬｎ）及び前記第１方向Ｄ１と直交する第２方向Ｄ２に延長され、前記多数のゲートライン（ＧＬ１〜ＧＬｎ）と絶縁され交差する多数のデータライン（ＤＬ１〜ＤＬｍ）が具備され、マトリックス形態の画素領域が定義される。

前記各画素領域には、薄膜トランジスタＴＦＴ、及び前記薄膜トランジスタＴＦＴに連結された液晶キャパシタＣｌｃで構成された画素が具備される。前記薄膜トランジスタ１１０は、ゲート電極が該当ゲートラインに連結され、ソース電極が該当データラインに連結され、ドレイン電極が前記液晶キャパシタＣｌｃに結合される。

前記第１周辺領域ＳＡ１は前記多数のゲートライン（ＧＬ１〜ＧＬｎ）の一端部と隣接する領域であり、前記第２周辺領域ＳＡ２は前記多数のデータライン（ＤＬ１〜ＤＬｍ）の一端部と隣接する領域である。前記第１周辺領域ＳＡ１に対応して前記第１表示基板３１０には、前記多数のゲートライン（ＧＬ１〜ＧＬｎ）にゲート信号を順次に出力するゲートドライバー１００が形成される。

前記第２周辺領域ＳＡ２に対応して前記第１表示基板３１０には、チップ形態に構成され前記多数のデータライン（ＤＬ１〜ＤＬｍ）にデータ信号を出力するデータドライバー３７０が実装される。

前記第２周辺領域ＳＡ２の一側には、前記表示パネル３００を駆動するための外部装置（図示せず）と前記表示パネル３００を電気的に連結するためのフレキシブル回路基板（以下、ＦＰＣ）４００が更に装着される。前記ＦＰＣ４００は、前記データ駆動チップ３７０と電気的に連結される。前記ゲート駆動回路１００は、前記データ駆動チップ３７０を通じて前記ＦＰＣ４００と連結されたり、前記ＦＰＣ４００と直接的に連結される。

このような駆動ユニット及びこれを有する表示装置によると、ゲートドライバーに形成されるコンタクト電極の個数が全体的に減少して、コンタクト電極の腐食によるゲートドライバーの誤動作を防止することができる。

又、第１及び第２クロック配線を回路部に電気的に連結させるための連結配線の個数が全体的に減少し、連結配線と第１及び第２クロック配線との間で生成される寄生キャパシタンスが減少される。その結果、表示装置の全体的な消費電力を節減できる。

以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できる。

従来のゲートドライバーのレイアウト図である。 本発明の一実施例によるゲートドライバーのブロック図である。 図２に図示された第ｎ及び第ｎ＋１ステージを具体的に示す回路図である。 図２に図示されたゲートドライバーのレイアウト図である。 図４に図示されたＩ−Ｉ’及びＩＩ−ＩＩ’に沿って切断した断面図である。 本発明の他の実施例によるゲートドライバーのブロック図である。 図６に図示された第ｎ及び第ｎ＋１ステージを具体的に示す回路図である。 図６に図示されたゲートドライバーのレイアウト図である。 本発明の他の実施例による表示装置を示す平面図である。

符号の説明

１００、２００ ゲートドライバー
１０１ プルアップ部
１０２ プルダウン部
１０３ バッファー部
１０４ 充電部
１０５ 第１放電部
１０６ ホールディング部
１０７ 第２放電部
１０８ スイッチング部
１０９ リップル防止部
１１０ リセット部
３００ 表示パネル
３１０ 第１表示基板
３２０ 第２表示基板
３７０ データドライバー
４００ フレキシブル回路基板
５００ 表示装置

Claims (17)

1. 従属的に連結された多数のステージで構成され、前記多数のステージのそれぞれは第１クロック及び前記第１クロックと異なる位相を有する第２クロックに応答して駆動信号を出力する回路部と、
   外部から前記第１及び第２クロックの入力を受けて前記回路部に提供する配線部と、を含み、
   前記配線部は、
   前記第１及び第２クロックをそれぞれ入力受ける第１及び第２クロック配線と、
   前記第１クロック配線を前記多数のステージのうち、偶数番目ステージに連結させる多数の第１連結配線と、
   前記第２クロック配線を前記多数のステージのうち、奇数番目ステージに連結させる多数の第２連結配線と、
   前記多数の第１連結配線を前記奇数番目ステージにそれぞれ連結させる多数の第３連結配線と、
   前記多数の第２連結配線を前記偶数番目ステージにそれぞれ連結させる多数の第４連結配線と、を含むことを特徴とする駆動ユニット。
2. 前記多数の第３連結配線のそれぞれは、前記多数の第１連結配線と連結された現在ステージを次段ステージに電気的に連結させ、
   前記多数の第４連結配線のそれぞれは、前記多数の第２連結配線と連結された現在ステージを次段ステージに電気的に連結させることを特徴とする請求項１記載の駆動ユニット。
3. 前記配線部は、前記多数のステージのうち、一番目ステージと前記第１クロック配線を電気的に連結させる第５連結配線を更に含むことを特徴とする請求項２記載の駆動ユニット。
4. 前記奇数番目ステージは、第１クロックに応答して前記駆動信号を出力する第１駆動部、及び前記第１クロックと異なる位相を有する第２クロックに応答して前記駆動信号を放電させる第１放電部を含み、
   前記偶数番目ステージは、前記第２クロックに応答して前記駆動信号を出力する第２駆動部、及び前記第１クロックに応答して前記駆動信号を放電させる第２放電部を含むことを特徴とする請求項２記載の駆動ユニット。
5. 前記第１駆動部は、前記第３連結配線を通じて前段ステージの前記第２放電部と電気的に連結され前記第２放電部から前記第１クロックの入力を受けて前記駆動信号を出力し、
   前記第２駆動部は、前記第４連結配線を通じて前段ステージの前記第１放電部と電気的に連結され前記第１放電部から前記第２クロックの入力を受けて前記駆動信号を出力することを特徴とする請求項４記載の駆動ユニット。
6. 前記第１駆動部は、
   前記第２放電部から前記第１クロックの入力を受けて、前記駆動信号を前記第１クロックに転換させるプルアップ部と、
   次段ステージのうち、一つのステージの後段駆動信号に応答して前記駆動信号をオフ電圧に放電させるプルダウン部と、
   前段ステージのうち、一つのステージの前段駆動信号に応答して前記プルアップ部をターンオンさせ、前記後段駆動信号に応答して前記プルアップ部をターンオフさせるプルアップ駆動部と、
   前記駆動信号を前記オフ電圧状態にホールディングさせるホールディング部と、
   前記ホールディング部のオン／オフをスイッチングするスイッチング部と、を含むことを特徴とする請求項５記載の駆動ユニット。
7. 前記第２駆動部は、
   前記第１放電部と電気的に連結され前記第２クロックの入力を受け、前記駆動信号を前記第２クロックに転換させるプルアップ部と、
   次段ステージのうち、一つのステージの後段駆動信号に応答して前記駆動信号をオフ電圧に放電させるプルダウン部と、
   前段ステージのうち、一つのステージの前段駆動信号に応答して前記プルアップ部をターンオンさせ、前記後段駆動信号に応答して前記プルアップ部をターンオフさせるプルアップ駆動部と、
   前記駆動信号を前記オフ電圧状態にホールディングさせるホールディング部と、
   前記ホールディング部のオン／オフをスイッチングするスイッチング部と、を含むことを特徴とする請求項５記載の駆動ユニット。
8. 前記多数の第３連結配線のそれぞれは、前記多数の第１連結配線と連結された現在ステージを前段ステージに電気的に連結させ、
   前記多数の第４連結配線のそれぞれは、前記多数の第２連結配線と連結された現在ステージを前段ステージに電気的に連結させることを特徴とする請求項１記載の駆動ユニット。
9. 前記多数のステージのうち、最後ステージを前記第１又は第２クロック配線と電気的に連結させる第６連結配線を更に含むことを特徴とする請求項８記載の駆動ユニット。
10. 前記配線部は、
    外部から前記回路部の動作を開始する開始信号の入力を受けて前記回路部に提供する開始信号配線と、
    外部からオフ電圧の入力を受けて前記回路部に提供するオフ電圧配線と、を更に含むことを特徴とする請求項１記載の駆動ユニット。
11. 前記第１及び第２クロック配線は第１層に具備され、前記多数の第１及び第２連結配線は前記第１層と異なる第２層に具備されることを特徴とする請求項１記載の駆動ユニット。
12. 前記第１クロック配線を前記多数の第１連結配線と電気的に連結させる第１コンタクト電極と、
    前記第２クロック配線を前記多数の第２連結配線と電気的に連結させる第２コンタクト電極と、を更に含むことを特徴とする請求項１１記載の駆動ユニット。
13. 前記多数の第３及び第４連結配線は、前記第１層に具備されることを特徴とする請求項１１記載の駆動ユニット。
14. 前記多数の第３連結配線を前記多数の第１連結配線に電気的に連結させる第３コンタクト電極と、
    前記多数の第４連結配線を前記多数の第２連結配線に電気的に連結させる第４コンタクト電極と、を更に含むことを特徴とする請求項１３記載の駆動ユニット。
15. ゲート信号及びデータ信号に応答して映像を表示する表示パネルと、
    前記表示パネルに前記データ信号を提供するデータドライバーと、
    前記表示パネルに前記ゲート信号を提供するゲートドライバーと、を含み、
    前記ゲートドライバーは、
    従属的に連結された多数のステージで構成され、前記多数のステージのそれぞれは第１クロック、及び前記第１クロックと異なる位相を有する第２クロックに応答して前記ゲート信号を出力する回路部と、
    外部から前記第１及び第２クロックの入力を受けて前記回路部に提供する配線部と、を含み、
    前記配線部は、
    前記第１及び第２クロックをそれぞれ入力受ける第１及び第２クロック配線と、
    前記第１クロック配線を前記多数のステージのうち、偶数番目ステージに連結させる多数の第１連結配線と、
    前記第２クロック配線を前記多数のステージのうち、奇数番目ステージに連結させる多数の第２連結配線と、
    前記多数の第１連結配線を前記奇数番目ステージにそれぞれ連結させる多数の第３連結配線と、
    前記多数の第２連結配線を前記偶数番目ステージにそれぞれ連結させる多数の第４連結配線と、を含むことを特徴とする表示装置。
16. 前記ゲートドライバーは、前記表示パネルに形成されることを特徴とする請求項１５記載の表示装置。
17. 前記表示パネルは、
    前記ゲート信号を出力する前記ゲートドライバー、前記ゲート信号の入力を受ける多数のゲートライン、及び前記データ信号の入力を受ける多数のデータラインが具備された第１表示基板と、
    前記第１表示基板と対向して結合する第２表示基板と、
    前記第１表示基板と前記第２表示基板との間に形成された液晶層と、を含むことを特徴とする請求項１５記載の表示装置。
    

Images