JP2009128888A - 液晶駆動回路 - Google Patents

液晶駆動回路 Download PDF

Info

Publication number
JP2009128888A
JP2009128888A JP2007307331A JP2007307331A JP2009128888A JP 2009128888 A JP2009128888 A JP 2009128888A JP 2007307331 A JP2007307331 A JP 2007307331A JP 2007307331 A JP2007307331 A JP 2007307331A JP 2009128888 A JP2009128888 A JP 2009128888A
Authority
JP
Japan
Prior art keywords
circuit
serial data
liquid crystal
duty
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2007307331A
Other languages
English (en)
Inventor
Yoshiyuki Yamagata
嘉之 山形
Tetsuya Tokunaga
哲也 徳永
Yasuo Osawa
康夫 大澤
Kensuke Goto
賢介 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2007307331A priority Critical patent/JP2009128888A/ja
Priority to US12/274,645 priority patent/US8154496B2/en
Priority to TW097145886A priority patent/TWI401644B/zh
Priority to CN2008101819433A priority patent/CN101599242B/zh
Priority to EP08020672A priority patent/EP2065874A1/en
Publication of JP2009128888A publication Critical patent/JP2009128888A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/04—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions
    • G09G3/16—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions by control of light from an independent source
    • G09G3/18—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/04—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】液晶駆動回路において、誤ったデューティ駆動状態への変更を防止すると共に、異なるデューティ駆動状態に対応したシリアルデータが取り込まれて、意図しない表示が行われることを防止する。
【解決手段】シリアルデータ受信回路１０によって受信されたシリアルデータに基づいて液晶表示セグメントを点灯又は消灯させるための駆動信号を生成すると共に、１／４デューティ駆動と１／３デューティ駆動とが切り換え可能な液晶駆動信号生成回路３０を備える。また、シリアルデータ受信回路１０が１／４デューティ駆動に対応したシリアルデータを受信した時には、識別データに基づいて、液晶駆動信号生成回路３０を１／４デューティ駆動状態に設定し、その後、シリアルデータ受信回路１０が１／３デューティ駆動に対応したシリアルデータを受信した時には、シリアルデータが液晶駆動信号生成回路３０に取り込まれるのを禁止する状態設定回路を備える。
【選択図】図３

Description

液晶表示セグメントを点灯又は消灯させるためのセグメント信号及びコモン信号を生成する液晶駆動回路に関する。
一般にセグメントタイプの液晶表示装置は、複数の液晶表示セグメント（以下、ＬＣＤセグメントという）を有しており、それぞれのＬＣＤセグメントにコモン信号及びセグメント信号を印加して表示を行う。コモン信号は一定の波形パターンが繰り返し現れる信号であり、前記コモン信号を基準として表示データに対応したセグメント信号を発生させ、ＬＣＤセグメントの点灯又は消灯を行う。このような液晶表示装置を駆動するための液晶駆動回路は、特許文献１に記載されている。
ところで、前記液晶駆動回路には１／４デューティ駆動と１／３デューティ駆動の２つの駆動状態を持つものがある。このような液晶駆動回路の状態設定は以下の方法で行われていた。
すなわち、表示データを含むシリアルデータに、２ビットの識別データ（DD0,DD1）が付加され、それぞれの駆動状態で４ステップと３ステップのシリアルデータに分けて入力される。１／４デューティ駆動においては、識別データ(DD0,DD1)=(0,0),(0,1),(1,0),(1,1)で区別される４ステップのシリアルデータが入力され、識別データ(DD0,DD1)=(0,0)に対応した第１ステップのシリアルデータに含まれるコントロールビットDTが"0"に設定される。
一方、１／３デューティ駆動においては、識別データ(DD0,DD1)=(0,0),(0,1),(1,0)で区別される３ステップのシリアルデータが入力され、識別データ(DD0,DD1)=(0,0)に対応した第１ステップのシリアルデータに含まれるコントロールビットDTが"1"に設定される。
この液晶駆動回路はパワーダウン検出型リセット回路を内蔵しており、電源電圧が動作電圧よりも低い一定の範囲でリセット信号が出力されることで、回路の初期化が行われる。これにより、電源投入後の無意味な表示を防止している。このリセット状態は、正常に電源電圧が動作電圧に達した後も、デューティ駆動状態が設定されるまで続く。そして、シリアルデータが正常に入力されると、その識別データを認識し、コントロールビットDTが"0"の時は４つ識別データが入力されたのを確認した時、コントロールビットDTが"1"の時は３つの識別データが入力されたのを確認した時、リセット状態は解除される。
特開平７−３１９４１８号公報
しかしながら、上述の状態設定方法では、駆動状態を示すビットがコントロールビットDTのみのため、ノイズ等の原因により、コントロールビットDTに誤りが生じた場合、駆動状態が変わってしまう。変化した駆動状態は、次に識別データ(DD0,DD1)=(0,0)に対応した第１ステップのシリアルデータが正しく入力されるまで変わることがない。このため、ＬＣＤセグメントの表示にも異常が生じる。例えば、１／４デューティ駆動にて動作させるために、４ステップ全てのシリアルデータを入力し、リセット状態を解除したとする。この後、識別データ(DD0,DD1)=(0,0)に対応した第１ステップのシリアルデータ入力を行う際に、ノイズ等により、コントロールビットDTが誤って"1"に設定されると、駆動状態が変わり１／３デューティ駆動に対応した意図しない信号波形が出力されてしまう。
また、従来の液晶駆動回路は、コントロールビットDTが誤って書き換えられることがなくても、異なる駆動状態に対応したシリアルデータが、フォーマットさえ正しければ入力される構成になっていた。例えば、液晶駆動回路が１／４デューティ駆動に設定されている時に、１／３デューティ駆動に対応したシリアルデータが入力されると、このシリアルデータに基づいて意図しないＬＣＤセグメントの表示が行われるという不具合が生じる。
そこで、本発明の液晶駆動回路は、表示データと、１／ｎデューティ駆動、１／ｍデューティ駆動のうち、いずれかに対応したものかを識別するための識別データと、を含むシリアルデータを受信するシリアルデータ受信回路と、前記シリアルデータ受信回路によって受信された前記シリアルデータに基づいて液晶表示セグメントを点灯又は消灯させるためのセグメント信号及びコモン信号を生成すると共に、１／ｎデューティ駆動と１／ｍデューティ駆動とが切り換え可能な液晶駆動信号生成回路と、前記シリアルデータ受信回路が１／ｎデューティ駆動に対応したシリアルデータを受信した時には、前記識別データに基づいて、前記液晶駆動信号生成回路を１／ｎデューティ駆動状態に設定し、その後、前記シリアルデータ受信回路が１／ｍデューティ駆動に対応したシリアルデータを受信した時には、前記識別データに基づいて、前記シリアルデータが前記液晶駆動信号生成回路に取り込まれるのを禁止すると共に、前記液晶駆動信号生成回路のデューティ駆動状態の変更を禁止する、状態設定回路と、を備えることを特徴とする。
本発明の液晶駆動回路によれば、誤ったデューティ駆動状態への変更を防止することができる。また、あるデューティ駆動状態に設定された場合に、他のデューティ駆動状態に対応したシリアルデータが取り込まれて、意図しない表示が行われるという不具合を解消することができる。
本発明の実施形態による液晶駆動回路について図面を参照しながら説明する。まず、ＬＣＤセグメントとデューティ駆動状態（一例として、１／４デューティ駆動）の関係について説明する。図１はオーディオ機器用の液晶表示装置のＬＣＤセグメントを示す図である。この液晶表示装置は４つのＬＣＤセグメントを持っており、これらのＬＣＤセグメントにそれぞれコモン信号ＣＯＭ１〜ＣＯＭ４が印加される。また、４つのＬＣＤセグメントには共通にセグメント信号ＳＥＧ１が印加される。尚、セグメント信号ＳＥＧ２は、不図示の他のＬＣＤセグメントに印加される。
図２は、コモン信号ＣＯＭ１〜ＣＯＭ４とセグメント信号ＳＥＧ１の波形図である。１／４デューティ駆動においては、４つのコモン信号ＣＯＭ１〜ＣＯＭ４を持っている。コモン信号ＣＯＭ１の波形は、１周期の１／４の期間にＨレベルからＬレベルに変化し、残りの３／４の期間は前記ＨレベルとＬレベルの間につくられる２つの中間レベルで変化するクロック波形を有している。コモン信号ＣＯＭ２〜ＣＯＭ４の波形も同様であるが、コモン信号ＣＯＭ２はコモン信号ＣＯＭ１に対して１／４周期遅れており、コモン信号ＣＯＭ３はコモン信号ＣＯＭ２に対して１／４周期遅れており、コモン信号ＣＯＭ４はコモン信号ＣＯＭ３に対して１／４周期遅れている。
また、図２において、コモン信号ＣＯＭ１〜ＣＯＭ４の波形の下にセグメント信号ＳＥＧ１の波形を示してある。セグメント信号ＳＥＧ１は、コモン信号ＣＯＭ１〜ＣＯＭ４に対応して１／４周期毎に波形を変化させることで、各セグメントを点灯、又は消灯させる。例えば、コモン信号ＣＯＭ１〜ＣＯＭ４に対するＬＣＤセグメントが全て消灯する場合のセグメント信号ＳＥＧ１は、１周期の間、中間レベルで変化するクロック波形である。この場合、全てのＬＣＤセグメントに印加される電界が閾値を超えないので、全てのＬＣＤセグメントは消灯する。
次に、コモン信号ＣＯＭ１に対するＬＣＤセグメントが点灯する場合のセグメント信号ＳＥＧ１は、１周期の最初の１周期の１／４の期間にＬレベルからＨレベルに変化する。一方、コモン信号ＣＯＭ１はこの１／４周期の期間に、ＨレベルからＬレベルに変化する。すなわち、この期間において、セグメント信号ＳＥＧ１とコモン信号ＣＯＭ１とは逆相になっている。そうすると、コモン信号ＣＯＭ１に対するＬＣＤセグメントに、閾値を超える電界が印加されるので、このＬＣＤセグメントが点灯することになる。図２には、その他の場合のセグメント信号ＳＥＧ１の波形が示してある。
以上、１／４デューティ駆動について説明したが、１／３デューティ駆動は、３つのコモン信号を持っている。そして、３つのコモン信号に対応して、セグメント信号の波形を変化させることで、対応するＬＣＤセグメントを点灯又は消灯させることができる。
本実施形態の液晶駆動回路は、上記２つのデューティ駆動状態を切り換え可能に構成されているが、一般には、デューティ駆動状態には、１／ｎデューティ駆動と１／ｍデューティ駆動（ｎ、ｍは２以上の互いに異なる自然数）がある。
以下、本実施形態の液晶駆動回路の具体的な構成について説明する。図３は液晶駆動回路の構成を示す図である。シリアルデータ受信回路１０は、アドレスデータ、表示データ、識別データ、制御データを含むシリアルデータを受信する。シリアルデータは、しばしばデータ長が長くなり、識別データを付加して幾つかのステップに分けてマイクロコンピュータ等から送信されて来る。本実施形態では、１／４デューティ駆動の場合は４つのステップに分けられ、１／３デューティ駆動の場合は３つのステップに分けられるとする。識別データに関しては、３ビットで構成され、シリアルデータの３２ビットの末尾３ビットとして付加される。
１／４デューティ駆動時の識別データを最初のステップからそれぞれ(SR[30],SR[31],SR[32])=(0,0,0),(SR[30],SR[31],SR[32])=(0,0,1),(SR[30],SR[31],SR[32])=(0,1,0),(SR[30],SR[31],SR[32])=(0,1,1)とし、１／３デューティ駆動時の識別データを最初のステップからそれぞれ(SR[30],SR[31],SR[32])=(1,0,0),(SR[30],SR[31],SR[32])=(1,0,1),(SR[30],SR[31],SR[32])=(1,1,0)とする。つまり、シリアルデータはステップによらず１／４デューティ駆動の場合SR[30]=0となり、１／３デューティ駆動の場合SR[30]=1となる。
シリアルデータ受信回路１０は、チップイネーブル信号が入力されるチップイネーブル端子ＣＥ、クロックが入力されるクロック入力端子ＣＬ、前記クロックに同期して送信されるシリアルデータが入力されるシリアルデータ入力端子ＤＩを有している。
１つのステップのシリアルデータが正常にシリアルデータ受信回路１０により受信されると、シリアルデータ受信回路１０から表示データレジスタ２０、および制御データレジスタ２１へとデータが転送される。この際にシリアルデータに付加された識別データに応じて、各レジスタへとデータを取り込むためのラッチクロックLCK[1],LCK[2],LCK[3],LCK[4]がシリアルデータ受信回路１０から表示データレジスタ２０、および制御データレジスタ２１へ送出される。表示データレジスタ２０は、４つの表示データレジスタ１、２、３、４で構成されており、１／４デューティ駆動の場合には、第１〜第４のステップに対応したシリアルデータの表示データが表示データレジスタ１、２、３、４に取り込まれ、１／３デューティ駆動の場合には、第１〜第３のステップに対応したシリアルデータの表示データが表示データレジスタ１、２、３に取り込まれるようになっている。尚、制御データは、最初のステップのシリアルデータに含まれているので、クロックパルスLCK[1]に基づいて制御データレジスタ２１に取り込まれる。
液晶駆動信号生成回路３０は、表示データレジスタ２０、および制御データレジスタ２１に取り込まれた表示データDDATA1〜DDATA4、制御データCDATAに基づいて、液晶表示セグメントを点灯又は消灯させるためのセグメント信号及びコモン信号を生成する。
また、電源電圧VDDが一定の範囲の時に、検出信号ＶＤＥＴ＝Ｈを出力するパワーダウン検出回路４０が設けられ、その後段に、パワーダウン検出回路４０の検出信号ＶＤＥＴ＝Ｈによりリセットされ、その出力端子Ｑから出力信号BSRSET=Ｌを出力するラッチ回路５０が設けられている。ここで、ラッチ回路５０のリセット端子ＲＮには検出信号ＶＤＥＴの反転信号が印加され、ラッチクロック端子ＣＫには、ＡＮＤ回路Ａ５の出力信号が印加され、データ入力端子Ｄには電源電圧VDD＝Ｈが印加されている。ラッチ回路５０はセットとリセットが可能なフリップフロップである。また、ＡＮＤ回路Ａ５には、検出信号ＶＤＥＴの反転信号と、シリアルデータ受信回路１０からのイネーブル信号ＤＩＮ（アドレスが照合されると、チップイネーブル信号の立ち上がりに同期してＨレベルになる信号）が入力されている。
第１のリセット制御回路６０は、４つのＳＲラッチ回路ＳＲ４００、ＳＲ４０１、ＳＲ４１０、ＳＲ４１１を備えている。ＳＲラッチ回路は、セットとリセットが可能なフリップフロップである。ＳＲラッチ回路ＳＲ４００、ＳＲ４０１、ＳＲ４１０、ＳＲ４１１の第１入力端子には、それぞれラッチ回路５０からの出力信号BSRSETが共通入力されている。また、ＳＲラッチ回路ＳＲ４００、ＳＲ４０１、ＳＲ４１０、ＳＲ４１１の第２入力端子には、それぞれＡＮＤ回路Ａ４００、Ａ４０１、Ａ４１０、Ａ４１１の出力信号が入力されている。ＡＮＤ回路Ａ４００、Ａ４０１、Ａ４１０、Ａ４１１の第１の入力端子には、それぞれ、ラッチクロックLCK[1],LCK[2],LCK[3],LCK[4]が入力され、ＡＮＤ回路Ａ４００、Ａ４０１、Ａ４１０、Ａ４１１の第２の入力端子には、識別データSR[30]の反転信号が共通入力されている。そして、４つのＳＲラッチ回路ＳＲ４００、ＳＲ４０１、ＳＲ４１０、ＳＲ４１１のそれぞれの出力信号と、第２のリセット制御回路７０の出力信号ＤＴ３が入力された５入力のＮＯＲ回路ＮＲ４００が設けられている。
また、第２のリセット制御回路７０は、３つのＳＲラッチ回路ＳＲ３００、ＳＲ３０１、ＳＲ３１０を備えている。ＳＲラッチ回路ＳＲ３００、ＳＲ３０１、ＳＲ３１０の第１入力端子には、それぞれラッチ回路５０からの出力信号BSRSETが共通入力されている。また、ＳＲラッチ回路ＳＲ３００、ＳＲ３０１、ＳＲ３１０の第２入力端子には、それぞれＡＮＤ回路Ａ３００、Ａ３０１、Ａ３１０の出力信号が入力されている。ＡＮＤ回路Ａ３００、Ａ３０１、Ａ３１０の第１の入力端子には、それぞれ、ラッチクロックLCK[1],LCK[2],LCK[3]が入力され、ＡＮＤ回路Ａ３００、Ａ３０１、Ａ３１０の第２の入力端子には、識別データSR[30]が共通入力されている。そして、３つのＳＲラッチ回路ＳＲ３００、ＳＲ３０１、ＳＲ３１０のそれぞれの出力信号と、第１のリセット制御回路６０の出力信号ＤＴ４が入力された４入力のＮＯＲ回路ＮＲ３００が設けられている。
第１のリセット制御回路６０の出力信号ＤＴ４と、第２のリセット制御回路７０の出力信号ＤＴ３はＯＲ回路ＯＲ１００に入力され、このＯＲ回路ＯＲ１００の出力信号／ＲＥＳＥＴがリセット信号として液晶駆動信号生成回路３０に入力される。つまり、ＯＲ回路ＯＲ１００の出力信号／ＲＥＳＥＴがＬレベルの時に液晶駆動信号生成回路３０はリセットされ、出力信号／ＲＥＳＥＴがＨレベルの時にリセットが解除される。また、第２のリセット制御回路７０の出力信号ＤＴ３は、デューティ駆動状態を決定するための信号として液晶駆動信号生成回路３０に入力される。つまり、出力信号ＤＴ３がＬレベルの時は、液晶駆動信号生成回路３０は１／４デューティ駆動に設定され、出力信号ＤＴ３がＨレベルのときは、液晶駆動信号生成回路３０は１／３デューティ駆動に設定されるように構成されている。
また、データ転送制御回路８０は、識別データSR[30]、第１のリセット制御回路６０の出力信号ＤＴ４、第２のリセット制御回路７０の出力信号ＤＴ３、及び、ＯＲ回路ＯＲ１００の出力信号の反転信号に基づいて、転送制御信号ＬＣＫＩＮを生成する回路である。
転送制御信号ＬＣＫＩＮは、ＯＲ回路ＯＲ１００の出力信号がＬレベル（リセット状態）の時は、転送制御信号ＬＣＫＩＮはＨレベルである。また、リセットが解除されてＯＲ回路ＯＲ１００の出力信号がＨレベルになると、１／４デューティ駆動状態に設定された場合は、識別データSR[30］が"0"であり、かつ出力信号ＤＴ４はＨレベルの時にだけ、転送制御信号ＬＣＫＩＮはＨレベルになり、１／３デューティ駆動状態に設定された場合は、識別データSR[30］が"1"であり、かつ出力信号ＤＴ３はＨレベルの時にだけ、転送制御信号ＬＣＫＩＮはＨレベルになるように構成されている。
この転送制御信号ＬＣＫＩＮは、４つのＡＮＤ回路Ａ１〜Ａ４に共通入力されている。また、４つのＡＮＤ回路Ａ１〜Ａ４にはそれぞれラッチクロックLCK[1],LCK[2],LCK[3],LCK[4]が入力され、ＡＮＤ回路Ａ１の出力信号LCKREG[1]がラッチクロックとして表示データレジスタ１及び制御データレジスタ２１に入力され、ＡＮＤ回路Ａ２の出力信号LCKREG[2]がラッチクロックとして表示データレジスタ２に入力され、ＡＮＤ回路Ａ３の出力信号LCKREG[3]がラッチクロックとして、表示データレジスタ３に入力され、ＡＮＤ回路Ａ４の出力信号LCKREG[4]がラッチクロックとして、表示データレジスタ４に入力される。
次に、シリアルデータ受信回路１０、液晶駆動信号生成回路３０の構成について詳しく説明する。
［シリアルデータ受信回路の構成］
図４はシリアルデータ受信回路１０の構成を示す図である。シリアルデータ受信回路１０は、シリアルデータ中のアドレスデータの照合を行うＣＣＢインターフェース回路１１（ＣＣＢはComputer Control Busの略）と、ＣＣＢインターフェース回路１１を介して入力されたシリアルデータを取り込む３２ビットのシフトレジスタ１２と、シフトレジスタ１２に取り込まれた３ビットの識別データの中、２ビットの識別データSR[31],SR[32]に基づいて、ラッチクロックLCK[1],LCK[2],LCK[3],LCK[4]を生成するラッチクロック生成回路１３を備えている。
ＣＣＢインターフェース回路１１の構成を図５に示す。ＣＣＢインターフェース回路１１は、マイクロコンピュータ等からクロックに同期してシリアル転送されて来るアドレスデータを取り込み、これを一時記憶するアドレスレジスタ１１１、アドレスレジスタ１１１に一時記憶されたアドレスデータを解読し、ＬＳＩに予め設定された固有のアドレスであるか否かを照合して、アドレス照合信号（照合された場合はＨレベル信号）を発生するアドレスデコーダ１１２、チップイネーブル端子ＣＥ端子に入力されるチップイネーブル信号の立ち上がり及び立ち下がりを検出するチップイネーブル検出回路１１３、チップイネーブル信号の立ち上がりに同期して前記アドレス照合信号を取り込んで保持し、その立ち下がりに同期してリセットされるアドレス照合信号レジスタ１１４を備えている。
そして、アドレス照合信号レジスタ１１４の出力がイネーブル信号ＤＩＮとして利用される。すなわち、イネーブル信号ＤＩＮは、クロック端子ＣＬからのクロックが入力されたクロック出力回路１１５と、シリアルデータ入力端子ＤＩからのシリアルデータが入力されたＡＮＤ回路１６に入力され、イネーブル信号ＤＩＮがＨレベルの時、クロック出力回路１１５を通してクロックがＳＣＬ端子から出力され、ＡＮＤ回路１６を通してシリアルデータがＳＤＩ端子から出力されるようになっている。
また、ラッチクロック生成回路１３の構成を図６に示す。チップイネーブル信号が入力され、その立ち下がりを検出するとＨレベルの出力信号を出力する立ち下がり検出回路１３１、クロック端子ＣＬから入力されたクロックを計数するカウンタ１３２が設けられている。シリアルデータはクロックに同期して転送されて来るので、このクロックを計数することで所定のデータ長のシリアルデータが入力されたことを確認すると、カウンタ１３２の出力信号はＨレベルになる。
立ち下がり検出回路１３１の出力信号と、カウンタ１３２の出力信号は、ＡＮＤ回路１３３に入力されている。また、２ビットの識別データSR[31],SR[32]とその反転データが入力された４つのＡＮＤ回路１３４Ａ〜１３４Ｄが設けられている。これらの４つのＡＮＤ回路１３４Ａ〜１３４Ｄには、前記ＡＮＤ回路１３３が共通に入力されている。
このラッチクロック生成回路１３によれば、第１ステップのシリアルデータが全てシフトレジスタ１２に取り込まれると（この場合、SR[31],SR[32])=(0,0)）、ラッチクロックLCK[1]が生成され、第２ステップのシリアルデータが全てシフトレジスタ１２に取り込まれると（この場合、SR[31],SR[32])=(0,1)）、ラッチクロックLCK[2]が生成され、第３ステップのシリアルデータが全てシフトレジスタ１２に取り込まれると（この場合、SR[31],SR[32])=(1,0)）、ラッチクロックLCK[3]が生成され、第４ステップのシリアルデータが全てシフトレジスタ１２に取り込まれると（この場合、SR[31],SR[32])=(1,1)）、ラッチクロックLCK[4]が生成されることになる。尚、立ち下がり検出回路１３１は、図７に示すように、遅延回路１３１Ａ、インバータ１３１Ｂ及びＮＯＲ回路１３１Ｃで形成することができる。
［液晶駆動信号生成回路の構成］
図８は液晶駆動信号生成回路３０の構成を示す図である。液晶駆動信号生成回路３０は、表示データレジスタ２０、および制御データレジスタ２１に取り込まれた表示データDDATA1〜DDATA4、制御データCDATAに基づいて、液晶表示セグメントを点灯又は消灯させるためのセグメント信号ＳＥＧ１、ＳＥＧ２、・・・を生成するセグメント信号生成回路３１と、第２のリセット制御回路７０の出力信号ＤＴ３に基づいて、コモン信号ＣＯＭ１〜ＣＯＭ４を生成するコモン信号生成回路３２を備えている。
すなわち、第２のリセット制御回路７０の出力信号ＤＴ３がＬレベルの時は、液晶駆動信号生成回路３０は１／４デューティ駆動に設定され、４つのコモン信号ＣＯＭ１〜ＣＯＭ４が生成され、それに応じたセグメント信号ＳＥＧ１、ＳＥＧ２、・・・の波形が生成される。一方、出力信号ＤＴ３がＨレベルのときは、液晶駆動信号生成回路３０は１／３デューティ駆動に設定され、３つのコモン信号ＣＯＭ１〜ＣＯＭ３が生成され、それに応じたセグメント信号ＳＥＧ１、ＳＥＧ２、・・・の波形が生成される。
また、セグメント信号生成回路３１とコモン信号生成回路３２には、ＯＲ回路ＯＲ１００からの出力信号／ＲＥＳＥＴが入力されており、出力信号／ＲＥＳＥＴがＬレベルの時は、セグメント信号生成回路３１とコモン信号生成回路３２はリセットされ、それぞれの出力信号はＬレベルに固定され、信号出力は停止し、全てのＬＣＤセグメントが消灯するようになっている。
以下、上記構成の液晶駆動回路の動作について、図９及び図１０の動作タイミング図を参照しながら説明する。
［電源投入〜リセット状態設定］
まず、電源を投入して電源電圧VDDを印加すると、途中、ある一定の範囲の電圧でパワーダウン検出回路４０が出力信号ＶＤＥＴ＝Ｈレベルのパルス（本発明の電源投入検出信号の一例）を出力する。このパルス信号により後段のラッチ回路がリセットされ、ラッチ回路５０の出力信号BSRSETはＬレベルになり、第１のリセット制御回路のＳＲラッチ回路ＳＲ４００、ＳＲ４０１、ＳＲ４１０、ＳＲ４１１と、第２のリセット制御回路ＳＲラッチ回路ＳＲ３００、ＳＲ３０１、ＳＲ３１０の出力はそれぞれＨレベルにセットされる。この時、ＮＯＲ回路ＮＲ４００の出力信号ＤＴ４と、ＮＯＲ回路ＮＲ３００の出力信号ＤＴ３は、共にＬレベルになる。すると、ＯＲ回路ＯＲ１００の出力信号／ＲＥＳＥＴもＬレベルになる。これにより、回路がどちらのデューティ駆動状態でもないリセット状態であるとして、液晶駆動信号生成回路３０はリセットされる。これにより、こうして電源投入後のＬＣＤセグメントの無意味表示を防ぐことができる。このリセット信号は、回路の動作を決定するシリアルデータが全て入力されるまで出力される。
［リセット状態から１／４デューティ駆動の設定］
次に、上記リセット状態から、液晶駆動回路を１／４デューティ駆動に設定する場合について、図３、図９を参照しながら説明する。１／４デューティ駆動に対応した３ビットの識別データ(SR[30],SR[31],SR[32])=(0,0,0),(SR[30],SR[31],SR[32])=(0,0,1),(SR[30],SR[31],SR[32])=(0,1,0),(SR[30],SR[31],SR[32])=(0,1,1)が付加された、４ステップのシリアルデータがシリアルデータ受信回路１０に次々と入力される。
この時、識別データ(SR[30],SR[31],SR[32])=(0,0,0)に対応した第１ステップのシリアルデータが入力されると、ＣＣＢインターフェース回路１１でアドレス照合が行われ、その結果がＯＫになると、チップイネーブル信号の立ち上がりに同期してイネーブル信号ＤＩＮがＨレベルになる。すると、第１ステップのシリアルデータがＣＣＢインターフェース回路１１を通して、シフトレジスタ１２に取り込まれる。また、前記イネーブル信号ＤＩＮに応じて、ラッチ回路５０に電源電圧VDDのＨレベルが取り込まれ、その出力信号BSRSETはＨレベルになる。
そして、第１のステップのシリアルデータがシフトレジスタ１２にすべて入力されると、チップイネーブル信号の立ち下がりに同期してラッチクロックLCK[1]が生成され、これに基づいてＳＲラッチ回路ＳＲ４００がＬレベルを出力する。その後、同様にして、第２、第３及び第４ステップのシリアルデータが次々とシリアルデータ受信回路１０に入力される。そして、ラッチクロックLCK[2],LCK[3],LCK[4]に同期して、ＳＲラッチ回路ＳＲ４０１、ＳＲ４１０、Ｓ４１１は次々とＬレベルを出力し、これに基づいて、ＮＯＲ回路ＮＲ４００の出力信号ＤＴ４はＨレベルを出力する。これにより、ＯＲ回路０Ｒ１００の出力信号はＨレベルに変化し、液晶駆動信号生成回路３０のリセットは解除される。
また、データ転送制御回路８０は、識別データSR[30]が"0"でなければ、その出力信号LCKINがＨレベルにならない状態に設定される。つまり、識別データSR[30]が"0"でなければ、その出力信号LCKINがＬレベルであり、ラッチクロックLCK[1],LCK[2],LCK[3],LCK[4]
が表示データレジスタ２０、制御データレジスタ２１に入力されない状態になる。この場合、識別データSR[30]が"0"であるので、出力信号LCKINがＨレベルでありシリアルデータは表示データレジスタ２０、制御データレジスタ２１に転送される。
また、ＮＯＲ回路ＮＲ４００の出力信号ＤＴ４は、第２のリセット制御回路７０のＮＯＲ回路ＮＲ３００にも入力されているので、ＮＯＲ回路ＮＲ３００の出力信号はＬレベルに固定される。すなわち、液晶駆動信号生成回路３０は１／４デューティ駆動に設定される。
このようにして、１／４デューティ駆動が設定され、その後、再び、パワーダウン検出回路４０から検出信号ＶＤＥＴ＝Ｈが出力され、回路が再びリセットされるまで、１／３デューティ駆動に対応したシリアルデータは、表示データレジスタ２０、制御データレジスタ２１に転送されないように設定される。また、途中でデューティ駆動状態が１／４デューティ駆動から１／３デューティ駆動に変更されることもない。
［リセット状態から１／３デューティ駆動の設定］
次に、上記リセット状態から液晶駆動回路を１／３デューティ駆動に設定する場合について、図３、図１０を参照しながら説明する。１／３デューティ駆動に対応した３ビットの識別データ(SR[30],SR[31],SR[32])=(1,0,0),(SR[30],SR[31],SR[32])=(1,0,1),(SR[30],SR[31],SR[32])=(1,1,0)が付加された、３ステップのシリアルデータがシリアルデータ受信回路１０にすべて入力されると、同様にして、ラッチクロックLCK[1],LCK[2],LCK[3]に同期して、ＳＲラッチ回路ＳＲ３００、ＳＲ３０１、ＳＲ３１０は次々とＬレベルを出力し、ＮＯＲ回路ＮＲ３００の出力信号ＤＴ３はＨレベルを出力する。これにより、ＯＲ回路０Ｒ１００の出力信号はＨレベルに変化し、液晶駆動信号生成回路３０のリセットは解除される。尚、ＣＣＢインターフェース回路１１のアドレス照合はＯＫであるとする。
また、データ転送制御回路８０は識別データSR[30]が"1"でなければ、その出力信号LCKINがＨレベルにならない状態に設定される。つまり、識別データSR[30]が"1"でなければ、その出力信号LCKINがＬレベルであり、ラッチクロックLC K[1],LCK[2],LCK[3]が表示データレジスタ２０、制御データレジスタ２１に入力されない状態になる。この場合、識別データSR[30]が"1"であるので、出力信号LCKINがＨレベルでありシリアルデータは表示データレジスタ２０、制御データレジスタ２１に転送される。
また、ＮＯＲ回路ＮＲ３００の出力信号ＤＴ３は、第１のリセット制御回路６０のＮＯＲ回路ＮＲ４００にも入力されているので、ＮＯＲ回路ＮＲ４００の出力信号はＬレベルに固定される。すなわち、液晶駆動信号生成回路３０は１／３デューティ駆動に設定される。
このようにして、１／３デューティ駆動が設定され、その後、再び、パワーダウン検出回路４０から検出信号ＶＤＥＴ＝Ｈが出力され、回路が再びリセットされるまで、１／４デューティ駆動に対応したシリアルデータは、表示データレジスタ２０、制御データレジスタ２１に転送されないように設定される。また、途中でデューティ駆動状態が１／３デューティ駆動から１／４デューティ駆動に変更されることもない。
なお、本発明は上記実施形態に限定されることなく、その要旨を逸脱しない範囲で変更が可能である。例えば、実施形態の液晶駆動回路は、１／３デューティ駆動、１／４デューティ駆動という、２つのデューティ駆動状態を切り換え可能に構成されているが、本発明は１／ｎデューティ駆動と１／ｍデューティ駆動（ｎ、ｍは２以上の互いに異なる自然数）とを切り換える液晶駆動回路に適用することができる。また、入力シリアルビット数は３２ビットに限定されることはない。
オーディオ機器用の液晶表示装置のＬＣＤセグメントを示す図である。 １／４デューティ駆動の場合のコモン信号及びセグメント信号の波形図である。 本発明の実施形態による液晶駆動回路の構成を示す図である。 シリアルデータ受信回路の構成を示す図である。 ＣＣＢインターフェース回路の構成を示す図である。 ラッチクロック生成回路の構成を示す図である。 立ち下がり検出回路の構成を示す図である。 液晶駆動信号生成回路の構成を示す図である。 本発明の実施形態による液晶駆動回路が１／４デューティ駆動に設定される場合の動作を説明するタイミング図である。 本発明の実施形態による液晶駆動回路が１／３デューティ駆動に設定される場合の動作を説明するタイミング図である。
符号の説明
１０ シリアルデータ受信回路 １１ ＣＣＢインターフェース回路
１２ シフトレジスタ １３ ラッチクロック生成回路
２０ 表示データレジスタ ２１ 制御データレジスタ
３０ 液晶駆動信号生成回路 ３１ セグメント信号生成回路
３２ コモン信号生成回路
６０ 第１のリセット制御回路 ７０ 第２のリセット制御回路
８０ データ転送制御回路

Claims (9)

  1. 表示データと、１／ｎデューティ駆動、１／ｍデューティ駆動のうち、いずれかに対応したものかを識別するための識別データと、を含むシリアルデータを受信するシリアルデータ受信回路と、
    前記シリアルデータ受信回路によって受信された前記シリアルデータに基づいて液晶表示セグメントを点灯又は消灯させるためのセグメント信号及びコモン信号を生成すると共に、１／ｎデューティ駆動と１／ｍデューティ駆動とが切り換え可能な液晶駆動信号生成回路と、
    前記シリアルデータ受信回路が１／ｎデューティ駆動に対応したシリアルデータを受信した時には、前記識別データに基づいて、前記液晶駆動信号生成回路を１／ｎデューティ駆動状態に設定し、その後、前記シリアルデータ受信回路が１／ｍデューティ駆動に対応したシリアルデータを受信した時には、前記識別データに基づいて、前記シリアルデータが前記液晶駆動信号生成回路に取り込まれるのを禁止すると共に、前記液晶駆動信号生成回路のデューティ駆動状態の変更を禁止する、状態設定回路と、を備えることを特徴とする液晶駆動回路。
  2. 表示データと、１／ｎデューティ駆動、１／ｍデューティ駆動のうち、いずれかに対応したものかを識別するための識別データと、を含むシリアルデータを受信するシリアルデータ受信回路と、
    前記シリアルデータ受信回路により受信されたシリアルデータが転送されるデータレジスタと、
    前記データレジスタに転送された前記シリアルデータに基づいて、液晶表示セグメントを点灯又は消灯させるためのセグメント信号及びコモン信号を生成すると共に、１／ｎデューティ駆動と１／ｍデューティ駆動とが切り換え可能な液晶駆動信号生成回路と、
    電源投入時に前記液晶駆動信号生成回路をリセット状態に設定し、前記シリアルデータ受信回路が１／ｎデューティ駆動に対応したシリアルデータを受信した時には、前記識別データに基づいて、前記シリアルデータを前記データレジスタに転送し、前記液晶駆動信号生成回路のリセット状態を解除すると共に前記液晶駆動信号生成回路を１／ｎデューティ駆動状態に設定し、
    前記リセット状態の解除後に、前記シリアルデータ受信回路が１／ｍデューティ駆動に対応したシリアルデータを受信した時には、前記識別データに基づいて、前記シリアルデータが前記データレジスタへ転送されるのを禁止すると共に、前記液晶駆動信号生成回路のデューティ駆動状態の変更を禁止する、状態設定回路と、備えることを特徴とする液晶駆動回路。
  3. 前記シリアルデータは、１／ｎデューティ駆動、１／ｍデューティ駆動に対応して、複数のステップに区分されたシリアルデータで構成され、各ステップのシリアルデータは異なる識別データを含むことを特徴とする請求項１又請求項２に記載の液晶駆動回路。
  4. 前記状態設定回路は、電源投入検知信号に基づいて、前記液晶駆動信号生成回路をリセット状態に設定するための第１のリセット信号を生成し、その後前記シリアルデータ受信回路が１／ｎデューティ駆動に対応した前記シリアルデータを全て受信した時に、前記液晶駆動信号生成回路のリセット状態を解除するための第１のリセット解除信号を生成する第１のリセット制御回路と、
    電源投入時に前記液晶駆動信号生成回路をリセット状態に設定するための第２のリセット信号を生成し、その後、前記シリアルデータ受信回路が１／ｍデューティ駆動に対応した前記シリアルデータを全て受信した時に、前記液晶駆動信号生成回路のリセット状態を解除するための第２のリセット解除信号を生成する第２のリセット制御回路と、を備えることを特徴とする請求項２又は請求項３のいずれかに記載の液晶駆動回路。
  5. 前記識別データ、前記第１のリセット解除信号に基づいて、前記１／ｎデューティ駆動に対応した前記シリアルデータを前記データレジスタに転送することを可能にし、
    前記識別データ、前記第２のリセット解除信号に基づいて、前記１／ｍデューティ駆動に対応した前記シリアルデータを前記データレジスタに転送することを可能にするデータ転送制御回路を備えることを特徴とする請求項４に記載の液晶駆動回路。
  6. 前記シリアルデータ受信回路は、前記シリアルデータを取り込むシフトレジスタと、前記シフトレジスタに取り込まれたシリアルデータに含まれる前記識別データに基づいて、ラッチクロックを発生するラッチクロック生成回路を備え、
    前記データレジスタは前記ラッチクロック及び前記データ転送制御回路の出力に基づいて、前記表示データを取り込むことを特徴とする請求項５に記載の液晶駆動回路。
  7. 前記第１のリセット制御回路は前記電源投入検知信号に基づいてリセットされ、前記ラッチクロックによりセットされる第１のフリップフロップを備え、
    前記第２のリセット制御回路は前記電源投入検知信号に基づいてリセットされ、前記ラッチクロックによりセットされる第２のフリップフロップを備えることを特徴とする請求項６に記載の液晶駆動回路。
  8. 前記第２のリセット制御回路の出力に応じて、前記液晶駆動信号生成回路の１／ｎデューティ駆動と１／ｍデューティ駆動とが切り換えられることを特徴とする請求項４に記載の液晶駆動回路。
  9. 前記シリアルデータ受信回路は、前記シリアルデータに含まれたアドレスデータの照合を行うインターフェース回路を備え、前記インターフェース回路によるアドレス照合結果に基づいて、前記シリアルデータを前記シフトレジスタに取り込むことを特徴とする請求項６に記載の液晶駆動回路。
JP2007307331A 2007-11-28 2007-11-28 液晶駆動回路 Ceased JP2009128888A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007307331A JP2009128888A (ja) 2007-11-28 2007-11-28 液晶駆動回路
US12/274,645 US8154496B2 (en) 2007-11-28 2008-11-20 Liquid crystal display drive circuit
TW097145886A TWI401644B (zh) 2007-11-28 2008-11-27 液晶驅動電路
CN2008101819433A CN101599242B (zh) 2007-11-28 2008-11-28 液晶驱动电路
EP08020672A EP2065874A1 (en) 2007-11-28 2008-11-28 Liquid crystal display drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007307331A JP2009128888A (ja) 2007-11-28 2007-11-28 液晶駆動回路

Publications (1)

Publication Number Publication Date
JP2009128888A true JP2009128888A (ja) 2009-06-11

Family

ID=40293776

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007307331A Ceased JP2009128888A (ja) 2007-11-28 2007-11-28 液晶駆動回路

Country Status (5)

Country Link
US (1) US8154496B2 (ja)
EP (1) EP2065874A1 (ja)
JP (1) JP2009128888A (ja)
CN (1) CN101599242B (ja)
TW (1) TWI401644B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9058761B2 (en) * 2009-06-30 2015-06-16 Silicon Laboratories Inc. System and method for LCD loop control

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5683791A (en) * 1979-12-11 1981-07-08 Casio Computer Co Ltd Liquid crystal drive circuit
JPS63237094A (ja) * 1987-03-26 1988-10-03 株式会社東芝 大型ｌｅｄ表示システム
JPH01105297A (ja) * 1987-06-19 1989-04-21 Toshiba Corp 表示制御方式
JPH06167941A (ja) * 1992-11-30 1994-06-14 New Japan Radio Co Ltd 表示駆動装置
JPH07210121A (ja) * 1994-01-11 1995-08-11 Canon Inc 表示制御システム
JPH07319418A (ja) * 1994-05-25 1995-12-08 Sanyo Electric Co Ltd 表示駆動回路
JPH08274652A (ja) * 1995-03-30 1996-10-18 Mazda Motor Corp シリアル・パラレル変換器及び機器の制御装置
JP2001013927A (ja) * 1999-06-25 2001-01-19 Toshiba Corp モニタ用デジタルインターフェイス回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5778444A (en) 1996-05-06 1998-07-07 Motorola, Inc. Method and apparatus for reset-sensitive and controlled register write accesses in a data processing system with user and test modes
JP4159268B2 (ja) * 2001-06-06 2008-10-01 日本電気株式会社 液晶表示装置の駆動方法
JP4353676B2 (ja) * 2002-05-24 2009-10-28 富士通マイクロエレクトロニクス株式会社 集積半導体回路、表示装置および信号伝送システム
KR100687336B1 (ko) * 2003-03-25 2007-02-27 비오이 하이디스 테크놀로지 주식회사 액정구동장치 및 그 구동방법
US7369111B2 (en) * 2003-04-29 2008-05-06 Samsung Electronics Co., Ltd. Gate driving circuit and display apparatus having the same
KR100608106B1 (ko) * 2003-11-20 2006-08-02 삼성전자주식회사 소스 라인 리페어 기능을 갖는 액정표시장치 및 소스 라인리페어 방법
KR101056369B1 (ko) * 2004-09-18 2011-08-11 삼성전자주식회사 구동유닛 및 이를 갖는 표시장치
TWI292569B (en) * 2005-03-11 2008-01-11 Himax Tech Ltd Chip-on-glass liquid crystal display and transmission method thereof
JP4796983B2 (ja) * 2007-03-08 2011-10-19 オンセミコンダクター・トレーディング・リミテッド シリアル／パラレル変換回路、液晶表示駆動回路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5683791A (en) * 1979-12-11 1981-07-08 Casio Computer Co Ltd Liquid crystal drive circuit
JPS63237094A (ja) * 1987-03-26 1988-10-03 株式会社東芝 大型ｌｅｄ表示システム
JPH01105297A (ja) * 1987-06-19 1989-04-21 Toshiba Corp 表示制御方式
JPH06167941A (ja) * 1992-11-30 1994-06-14 New Japan Radio Co Ltd 表示駆動装置
JPH07210121A (ja) * 1994-01-11 1995-08-11 Canon Inc 表示制御システム
JPH07319418A (ja) * 1994-05-25 1995-12-08 Sanyo Electric Co Ltd 表示駆動回路
JPH08274652A (ja) * 1995-03-30 1996-10-18 Mazda Motor Corp シリアル・パラレル変換器及び機器の制御装置
JP2001013927A (ja) * 1999-06-25 2001-01-19 Toshiba Corp モニタ用デジタルインターフェイス回路

Also Published As

Publication number Publication date
US20090140969A1 (en) 2009-06-04
TWI401644B (zh) 2013-07-11
EP2065874A1 (en) 2009-06-03
CN101599242B (zh) 2011-08-17
US8154496B2 (en) 2012-04-10
TW200923878A (en) 2009-06-01
CN101599242A (zh) 2009-12-09

Similar Documents

Publication Publication Date Title
US8149204B2 (en) Gate driver with error blocking mechanism, method of operating the same, and display device having the same
JP2016004388A (ja) 通信システム及び電子回路
US8112569B2 (en) Integrated circuit and electronic device
JP2008180830A (ja) 表示装置
TWI649733B (zh) 顯示裝置及其閘極驅動器
US9557964B2 (en) Random number generator and method for generating random number thereof
JP2009128888A (ja) 液晶駆動回路
JP5125605B2 (ja) リセット制御を有する集積回路装置
US20100327964A1 (en) Semiconductor device and method of removing semiconductor device noise
US9274170B2 (en) Semiconductor device
JP2009171696A (ja) マトリクスコンバータ及びその出力電圧制御方法
JP4908056B2 (ja) 半導体装置および半導体装置のテスト実行方法
US20070206718A1 (en) Register circuit, semiconductor device, and electric appliance
JP2008241930A (ja) 液晶駆動装置
JP2005084559A (ja) パワーオンリセット回路
US20130194878A1 (en) Semiconductor device including semiconductor memory circuit
US6459751B1 (en) Multi-shifting shift register
JP5456705B2 (ja) 画像形成装置
US6201422B1 (en) State machine, semiconductor device and electronic equipment
KR101100754B1 (ko) 이중버퍼 구조를 가진 타이머 회로
JP6769490B2 (ja) 集積回路装置
JP2009265132A (ja) タイミングコントローラ、画像信号線駆動回路および画像表示装置
KR100925291B1 (ko) 액정 표시 장치
JP2005218190A (ja) 出力短絡保護回路
JP2009044219A (ja) データ通信システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100127

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110531

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130204

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130215

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131003

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131211

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20140417