JPH07319418A

JPH07319418A - 表示駆動回路

Info

Publication number: JPH07319418A
Application number: JP11112294A
Authority: JP
Inventors: Tetsuya Tokunaga; 哲也徳永
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1994-05-25
Filing date: 1994-05-25
Publication date: 1995-12-08
Anticipated expiration: 2015-10-23
Also published as: JP3101491B2

Abstract

(57)【要約】【目的】簡単な構成によって、表示画面に消灯及び点
灯を行う。【構成】電源投入時及び減電時、電源電圧が所定値よ
り小さくなると、電圧検出回路２１の“Ｈ”レベルの出
力信号によって、Ｒ−Ｓフリップフロップ２３がリセッ
トされる。そして、Ｒ−Ｓフリップフロップ２３のＱ端
子から“Ｌ”レベルの出力信号が第１及び第２ナンドゲ
ート１４及び１８に印加され、第１及び第２信号生成回
路１３及び１７の出力信号は第１及び第２ナンドゲート
１４及び１８でそれぞれ遮断される。その為、第１バッ
ファ回路１５から発生するセグメント信号は“Ｌ”レベ
ルになり、第２バッファ回路１９から発生するコモン信
号は中間レベルになり、表示は消灯される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶等の表示回路を駆
動する表示駆動回路に関する。

【０００２】

【従来の技術】一般に、表示回路は複数のセグメントを
有しており、それらセグメントに共通にコモン信号を印
加すると共に、それぞれのセグメントにセグメント信号
を印加して表示を行う。コモン信号は一定の波形パター
ンが繰り返し表われる信号であり、前記コモン信号を基
準として表示データに対応したセグメント信号を発生さ
せ、セグメントの消灯または点灯を行う。

【０００３】このような表示回路を制御するセグメント
信号を発生する回路は図２に示される回路により構成さ
れる。図２において、入力端子（１）を介して印加され
る入力クロックに同期して、表示データが入力端子
（２）からシフトレジスタ（３）に印加される。表示デ
ータがすべてシフトレジスタ（３）取り込まれると、ラ
ッチ回路、（４）を構成するラッチ回路（４ａ）乃至
（４ｆ）のＣ端子にラッチ信号が印加され、シフトレジ
スタ（３）の表示データがラッチ回路（４）にラッチさ
れる。

【０００４】その後、ラッチ回路（４）にラッチされた
表示データはセグメントドライバ（５）に印加される。
即ち、ラッチ回路（４ａ），（４ｂ）及び（４ｃ）のＱ
出力は第１ドライバ（５ａ）に印加され、ラッチ回路
（４ｄ），（４ｅ）及び（４ｆ）のＱ出力は第２ドライ
バ（５ｂ）に印加される。そして、コモン信号を発生す
るコモンドライバ（図示せず）に印加されるタイミング
信号に基づいて、第１及び第２ドライバ（５ａ）及び
（５ｂ）からそれぞれセグメント信号が発生する。

【０００５】また、電圧検出回路（６）は、電流投入時
や減電時に、電源電圧が所定値以下になると、リセット
信号を発生し、該リセット信号をラッチ回路（４ａ）乃
至（４ｆ）のリセット端子に印加する。その結果、すべ
てのラッチ回路はリセットされ、セグメントドライバ
（５）は表示回路を消灯する消灯信号となるセグメント
信号を発生する。

【０００６】

【発明が解決しようとする課題】しかしながら、図２の
回路では、表示回路の消灯はラッチ回路のリセット手段
によって行われるので、それぞれのラッチ回路にリセッ
ト手段を設けなくてはならない。特に、ＩＣ化した場合
ラッチ回路の占める割合が大きく、デューティを多くし
たり、また、表示回路のセグメントを多くすれば、表示
データの数は多くなり、ラッチ回路の数も多くなる。当
然リセット手段の数も多くなる為、全体の素子数が多く
なり、図２の回路はＩＣ化に不向きなものとなってい
た。

【０００７】

【課題を解決するための手段】本発明は上述の点に鑑み
成されたものであり、表示データが供給されるシフトレ
ジスタと、前記シフトレジスタの表示データをラッチす
るラッチ回路と、タイミング信号に応じて前記ラッチ回
路にラッチされる表示データに基づきセグメント信号を
発生するセグメントドライバと、前記タイミング信号に
応じてコモン信号を発生するコモンドライバとから成る
表示駆動回路において、電源電圧が所定値以下になると
出力信号を発生する電圧検出手段と、該電圧検出手段の
出力信号を保持する保持手段と、該保持手段の出力信号
に応じて、少なくとも前記コモン信号の発生を禁止する
禁止手段と、を備えたことを特徴とする。

【０００８】また、前記電圧検出手段の出力信号が無く
なり、表示データが前記シフトレジスタに取り込まれる
ことにより、少なくとも前記コモン信号の発生を再開さ
せる手段とを備えることを特徴とする。さらに、表示デ
ータに制御データを付加し、前記制御データ又は前記保
持手段の出力信号の一方に応じて禁止手段を制御する手
段を備えたことを特徴とする。

【０００９】

【作用】本発明に依れば、電源電圧が所定値より低くな
ると、電圧検出手段から出力信号が発生し、前記出力信
号は保持手段に保持される。そして、保持手段の出力信
号により、コモンドライバからのコモン信号の発生が禁
止されるため、減電時や電源投入時に表示を消灯させる
ことができる。

【００１０】また、電源電圧が所定値以上になってから
最初の表示データがシフトレジスタにすべて取り込まれ
ると、コモン信号が再び発生し始め、表示の点灯が再開
される。さらに、制御データを表示データ中に設け、保
持手段の出力信号と共に前記制御データに応じて、禁止
手段を制御し、制御データにより強制消灯や点灯を行う
ことができる。

【００１１】

【実施例】図１は本発明の一実施例を示す図であり、１
／３デューティー・１／２バイアス方式の液晶表示駆動
の場合を示すものである。（７）はＣＥ（チップイネー
ブル）端子、（８）はＤＩ（データ入力）端子、（９）
はＣＬ（クロック）端子、（１０）はシフトレジスタ、
（１１）はシフトレジスタ（１０）のビット数と等しい
数を有すると共にリセット機能のないラッチ回路（１
２）は第１信号生成回路（１３）と、発生禁止回路とな
る第１ナンドゲート（１４）と、第１バッファ回路（１
５）とから成るセグメントドライバ、（１６）は第２信
号生成回路（１７）と、発生禁止回路となる第２ナンド
ゲート（１８）と、第２バッファ回路（１９）とから成
るコモンドライバ（２０）はタイミング信号を発生する
タイミング回路、（２１）は電源電圧のレベルを検出す
る電圧検出回路、（２２）はＣＥ信号の立ち下がりで出
力信号を発生する切り出し回路、（２３）は電圧検出回
路（２１）及び切り出し回路（２２）の出力信号に応じ
てリセット・セットされるＤ−Ｓフリップフロップであ
る。

【００１２】図１において、通常動作の場合、ＤＩ端子
（８）を介して表示データが印加される。表示データが
印加される前、ＣＥ端子（７）、ＤＩ端子（８）及びＣ
Ｌ端子（９）はすべて“Ｌ”レベルにあるが、表示デー
タが印加される時、ＣＥ端子（７）に印加されるＣＥ信
号が“Ｌ”から“Ｈ”レベルに変化する。その後、クロ
ック信号がＣＬ端子（９）に、表示データがクロック信
号に同期してＤＩ端子（８）に印加される。表示データ
及びクロック信号は、ＣＥ信号により一方の入力が
“Ｈ”レベルとなるアンドゲート（２４）を通過し、表
示データはクロック信号に同期してシフトレジスタ（１
０）に取り込まれる。すべての表示データがシフトレジ
スタ（１０）に取り込まれると、ＣＥ信号が“Ｈ”から
“Ｌ”レベルに変化し、アンドゲート（２４）は一方の
入力が“Ｌ”レベルとなり、表示データ及びクロック信
号の通過が禁止される。

【００１３】また、切り出し回路（２２）において、Ｃ
Ｅ信号が“Ｈ”から“Ｌ”レベルになる立ち下がりを検
出し、“Ｈ”レベルとなる出力パルスが発生する。そし
て、前記出力パルスがラッチ回路（１１）に印加され、
シフトレジスタ（１０）の表示データがラッチ回路（１
１）に取り込まれる。一方、切り出し回路（２２）の出
力パルスはＲ−Ｓフリップフロップ（２３）のＳ端子に
も印加される。その為、Ｒ−Ｓフリップフロップ（２
３）のＱ端子から“Ｈ”レベルの出力信号が発生し、第
１及び第２ナンドゲート（１４）及び（１８）に印加さ
れ、第１及び第２ナンドゲート（１４）及び（１８）は
導通状態にある。尚、電圧検出回路（２１）において、
電源電圧Ｖ_CCは所定レベルより大きく、“Ｌ”レベルの
出力信号が発生する。

【００１４】ところで、タイミング回路（２０）から発
生するタイミング信号は第２信号生成回路（１７）に印
加され、前記タイミング信号に応じて第２信号生成回路
（１７）からそれぞれ２つの出力信号が発生する。前記
出力信号は導通状態にあるナンドゲート（１８）を介し
て第２バッファ回路（１９）に印加され、ナンドゲート
（１８）の出力信号に応じて“Ｈ”レベル、“Ｌ”レベ
ル、中間レベルの３レベルのコモン信号が第２バッファ
回路（１９）から発生する。第２バッファ回路（１９）
の出力端を図１の如くそれぞれＣＯＭ１，ＣＯＭ２，Ｃ
ＯＭ３とすると、図３の如くＣＯＭ１，ＣＯＭ２，ＣＯ
Ｍ３の順にコモン信号が発生する。

【００１５】このようにコモン信号が発生している状態
で、ラッチ回路（１１）にラッチされた表示データは、
第１信号生成回路（１３）にそれぞれ３ビット毎に印加
される。そして、タイミング回路（２０）の前記タイミ
ング信号に応じて、第１信号生成回路（１３）は３ビッ
トの表示データのうち１ビットを選択する。第１信号生
成回路（１３）の出力信号は導通状態にあるナンドゲー
ト（１４）を介して第１バッファ回路（１５）に印加さ
れ、反転された後、セグメント信号が第１バッファ回路
（１５）から発生する。ここで、第１信号生成回路（１
３）において、例えば、出力端ＣＯＭ１のコモン信号が
発生していると図１の如くラッチ回路（１１）から印加
される３ビットの表示データのうち左側の表示データが
選択され、出力端ＣＯＭ２のコモン信号発生時真中の表
示データが、そして、出力端ＣＯＭ３のコモン信号発生
時右側の表示データが選択される。

【００１６】上記したように発生したセグメント信号と
コモン信号とのレベル差が“Ｈ”と“Ｌ”とのレベル差
であれば、液晶セグメント（図示せず）を点灯させるこ
とができ、また、前記レベル差が０または中間レベル等
に等しい値であれば、液晶セグメントは消灯される。
尚、例えば出力端ＣＯＭ１乃至３のコモン信号に対し
て、液晶セグメントを表示させようとする場合、セグメ
ント信号を図３の如く、それぞれのコモン信号とのレベ
ル差が“Ｈ”レベルと“Ｌ”レベルとのレベル差になる
ように発生させればよい。よって、このようにして、コ
モン信号に同期して、表示データに応じてセグメント信
号を発生させることにより、表示データに応じた表示を
行うことができる。

【００１７】ところで、電源投入時及び減電時、電圧検
出回路（２１）において、電源電圧が所定レベル以下で
あることが検出されると、電圧検出回路（２１）から
“Ｈ”レベルの出力信号が発生し、Ｒ−Ｓフリップフロ
ップ（２３）のＲ端子に印加される。そして、Ｒ−Ｓフ
リップフロップ（２３）はリセット状態となり、Ｑ端子
から“Ｌ”レベルの出力信号が発生し、第１及び第２ナ
ンドゲート（１４）及び（１８）の一方の入力に印加さ
れる。その為、第１ナンドゲート（１４）の出力信号
は、第１信号生成回路（１３）の出力レベルに依らず常
に“Ｈ”レベルとなり、第１信号生成回路（１３）の出
力信号は第１バッファ回路（１５）で反転されるので、
セグメント信号はすべて“Ｌ”レベルになる。また、第
２ナンドゲート（１８）の出力信号も第２信号生成回路
（１７）の出力信号に依らず“Ｈ”レベルとなり、第２
バッファ回路（１９）の出力信号、即ち、コモン信号は
すべて中間レベルになる。よって、セグメント信号とコ
モン信号とのレベル差は常に中間レベルと等しくなり、
表示画面は消灯される。

【００１８】そして、電圧検出回路（２１）において、
電源電圧が所定レベル以上であることが検出されると、
電圧検出回路（２１）の出力信号は“Ｈ”レベルから
“Ｌ”レベルになる。“Ｈ”から“Ｌ”レベルになった
直後の最初の表示データがシフトレジスタ（１０）にす
べて印加されると、切り出し回路（２２）から出力パル
スが発生する。これにより、Ｒ−Ｓフリップフロップ
（２３）はセット状態となり、Ｑ端子から“Ｈ”レベル
の出力信号が発生し、セグメント信号及びコモン信号が
第１及び第２ナンドゲート（１４）及び（１８）を通過
可能の状態になる。よって、電圧検出回路（２１）の出
力レベルが“Ｌ”レベルになって、最初の表示データが
すべてシフトレジスタ（１０）に印加されるまで、表示
画面は消灯状態を保ち、その後は、表示データに応じた
表示が行われる。

【００１９】また、表示データ中に表示画面を制御する
制御ビットを設けた場合、図１のシフトレジスタ（１
０）及びラッチ回路（１１）に制御ビット用のレジスタ
及びラッチ回路をそれぞれ設け、前記ラッチ回路の出力
をオアゲート（２５）を介して第１及び第２ナンドゲー
ト（１４）及び（１８）に印加されるように構成する。
このような構成にした場合、制御ビットを含む表示デー
タがすべてシフトレジスタ（１０）に印加されると、次
に表示データはラッチ回路（１１）に取り込まれる。そ
して、表示データはセグメントドライバ（１２）に印加
され、一方、制御ビットはオアゲート（２５）を介して
第１及び第２ナンドゲート（１４）及び（１８）に印加
される。制御ビットが“Ｌ”レベルであると、第１及び
第２信号生成回路（１３）及び（１７）の出力信号はそ
れぞれ第１及び第２ナンドゲート（１４）及び（１８）
を通過し、第１及び第２バッファ回路（１５）及び（１
９）に印加される。その為、表示が表示データに応じて
行われる。逆に、制御ビットが“Ｈ”レベルにあると、
第１及び第２ナンドゲート（１４）及び（１８）は第１
及び第２信号生成回路（１３）及び（１７）の出力信号
を遮断するので、セグメント信号は“Ｌ”レベルにな
り、コモン信号は中間レベルになり、表示画面は強制的
に消灯される。このようにすれば、表示画面の強制点灯
・消灯を簡単に行える。

【００２０】また、図１の回路の駆動方式は１／３デュ
ーティ駆動方式であるが、デューティを１／２デューテ
ィ、１／４デューティ等、１／ｍデューティ駆動方式に
しても、セグメント信号の数が同じであれば、第１ナン
ドゲート（１４）の数を増やさなくとも、消灯すること
ができる。

【００２１】

【発明の効果】本発明に依れば、セグメント信号及びコ
モン信号を消灯用の信号を発生させることにより、表示
画面の消去を行うことができるので、素子数を減少させ
ることができ、ＩＣ化に向いた回路構成をすることがで
きる。特にデューティーやセグメント数が多い場合に
は、表示データを取り込むラッチ回路群にリセット回路
を設けた時と比べ、顕著に素子を少なくできる。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図である。

【図２】従来例を示すブロック図である。

【図３】本発明の一実施例の動作を示すタイミングフロ
ーチャートである。

【符号の説明】

７ＣＥ端子８ＤＩ端子９ＣＬ端子１０シフトレジスタ１１ラッチ回路群１２セグメントドライバ１３第１信号生成回路１４第１ナンドゲート１５第１バッファ回路１６コモンドライバ１７第２信号生成回路１８第２ナンドゲート１９第２バッファ回路２０タイミング回路２１電圧検出回路２２切り出し回路２３Ｒ−Ｓフリップフロップ

Claims

【特許請求の範囲】

【請求項１】表示データが供給されるシフトレジスタ
と、前記シフトレジスタの表示データをラッチするラッ
チ回路と、タイミング信号に応じて前記ラッチ回路にラ
ッチされる表示データに基づきセグメント信号を発生す
るセグメントドライバと、前記タイミング信号に応じて
コモン信号を発生するコモンドライバとから成る表示駆
動回路において、電源電圧が所定値以下になると出力信号を発生する電圧
検出手段と、該電圧検出手段の出力信号を保持する保持手段と、該保持手段の出力信号に応じて、少なくとも前記コモン
信号の発生を禁止する禁止手段と、を備えたことを特徴とする表示駆動回路。
【請求項２】前記電圧検出手段の出力信号が無くな
り、表示データがすべて前記シフトレジスタに取り込ま
れることにより、少なくとも前記コモン信号の発生を再
開させる手段とを備えることを特徴とする請求項１記載
の表示駆動回路。
【請求項３】表示データに制御データを付加し、前記
制御データ又は前記保持手段の出力信号の一方に応じて
禁止手段を制御する手段を備えたことを特徴とする請求
項１または２記載の表示駆動回路。