KR100759185B1 - 디스플레이의 주기적 리세트를 위한 시스템 및 방법 - Google Patents
디스플레이의 주기적 리세트를 위한 시스템 및 방법 Download PDFInfo
- Publication number
- KR100759185B1 KR100759185B1 KR1020060069538A KR20060069538A KR100759185B1 KR 100759185 B1 KR100759185 B1 KR 100759185B1 KR 1020060069538 A KR1020060069538 A KR 1020060069538A KR 20060069538 A KR20060069538 A KR 20060069538A KR 100759185 B1 KR100759185 B1 KR 100759185B1
- Authority
- KR
- South Korea
- Prior art keywords
- video
- synchronization signal
- circuit
- reset
- display
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
- H04N19/426—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements using memory downsizing methods
- H04N19/427—Display on the fly, e.g. simultaneous writing to and reading from decoding memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0232—Special driving of display border areas
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
Description
Claims (10)
- 디스플레이를 구동하는 비디오 회로를 갖는 전자 디바이스로서, 상기 비디오 회로는,상기 디스플레이의 비디오 파라미터들을 저장하는 적어도 한 개의 작업 레지스터; 및주기적 신호의 수신에 응답하여 상기 비디오 회로의 적어도 한 개의 작업 레지스터에 미리 결정된 비디오 파라미터들을 제공하도록 구성되는 리세트 회로를 포함하는 전자 디바이스.
- 제1항에 있어서,상기 비디오 회로는 적어도 한 개의 비디오 동기화 신호와 연관되고,상기 리세트 회로는, 상기 적어도 한 개의 비디오 동기화 신호를 수신하고, 상기 적어도 한 개의 비디오 동기화 신호를 수신할 때마다 상기 비디오 회로의 적어도 한 개의 작업 레지스터에 상기 미리 결정된 비디오 파라미터들을 제공하도록 구성되는전자 디바이스.
- 제2항에 있어서, 상기 비디오 회로와 연관된 상기 적어도 한 개의 비디오 동기화 신호는 수직 동기화 신호를 포함하는 전자 디바이스.
- 제2항에 있어서, 상기 비디오 회로와 연관된 상기 적어도 한 개의 비디오 동기화 신호는 수평 동기화 신호를 포함하는 전자 디바이스.
- 제2항에 있어서, 상기 리세트 회로는,상기 적어도 한 개의 비디오 동기화 신호를 수신하고, 상기 적어도 한 개의 비디오 동기화 신호에 기초하여 리세트 신호를 발생시키기 위해 구성되는 카운터 회로; 및상기 리세트 신호에 응답하여 상기 적어도 한 개의 작업 레지스터에 상기 미리 결정된 비디오 파라미터들을 제공하도록 구성되는 래치(latch)를 포함하는 전자 디바이스.
- 제1항에 있어서, 상기 비디오 회로와 연관된 복수 개의 비디오 파라미터들 중에 특정 비디오 파라미터를 식별하도록 구성되는 멀티플렉서(multiplexer)를 더 포함하는 전자 디바이스.
- 제1항에 있어서, 상기 비디오 회로가 상기 디스플레이의 오버스캔(overscan) 영역에서 스캐닝(scanning)되는 동안 상기 디스플레이가 리세트되는 전자 디바이스.
- 디스플레이를 구동하기 위해, 상기 디스플레이의 비디오 파라미터들을 저장하는 적어도 한 개의 작업 레지스터를 포함하는 비디오 회로를 갖는 전자 디바이스의 방법으로서,주기적 신호를 수신하는 단계;상기 주기적 신호의 수신에 응답하여 상기 비디오 회로의 적어도 한 개의 작업 레지스터에 미리 결정된 비디오 파라미터들을 제공하는 단계를 포함하는 방법.
- 제8항에 있어서,주기적 신호를 수신하는 상기 단계는 상기 비디오 회로와 연관된 적어도 한 개의 비디오 동기화 신호를 수신하는 단계를 포함하고,상기 비디오 회로의 적어도 한 개의 작업 레지스터에 미리 결정된 비디오 파라미터들을 제공하는 상기 단계는, 상기 적어도 한 개의 비디오 동기화 신호를 수신할 때마다 상기 비디오 회로의 적어도 한 개의 작업 레지스터에 상기 미리 결정된 비디오 파라미터들을 제공하는 단계를 포함하는방법.
- 제9항에 있어서, 상기 적어도 한 개의 비디오 동기화 신호에 기초하여 리세트 신호를 발생시키는 단계를 더 포함하고, 상기 비디오 회로의 적어도 한 개의 작업 레지스터에 미리 결정된 비디오 파라미터들을 제공하는 상기 단계는, 상기 리세 트 신호에 응답하여 상기 적어도 한 개의 작업 레지스터에 상기 미리 결정된 비디오 파라미터들을 제공하는 단계를 포함하는 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/189,484 US20070024744A1 (en) | 2005-07-26 | 2005-07-26 | System and method for periodic reset of a display |
US11/189,484 | 2005-07-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070014036A KR20070014036A (ko) | 2007-01-31 |
KR100759185B1 true KR100759185B1 (ko) | 2007-09-14 |
Family
ID=37693884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060069538A KR100759185B1 (ko) | 2005-07-26 | 2006-07-25 | 디스플레이의 주기적 리세트를 위한 시스템 및 방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20070024744A1 (ko) |
KR (1) | KR100759185B1 (ko) |
CN (1) | CN1932963A (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8743128B2 (en) | 2009-09-01 | 2014-06-03 | Blackberry Limited | Mobile wireless communications device with reset functions and related methods |
CN103810958B (zh) * | 2014-01-23 | 2017-02-08 | 北京京东方光电科技有限公司 | 驱动电路及其工作方法和显示装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08221041A (ja) * | 1995-02-20 | 1996-08-30 | Fujitsu General Ltd | 表示装置の同期制御回路 |
JPH10260905A (ja) | 1997-03-18 | 1998-09-29 | Fujitsu Ltd | 電子機器 |
KR19990024911A (ko) * | 1997-09-09 | 1999-04-06 | 윤종용 | 액정 표시 장치용 해상도 모드신호 발생회로 |
JPH11341303A (ja) | 1998-05-22 | 1999-12-10 | Matsushita Electric Ind Co Ltd | 疑似垂直同期信号生成回路 |
KR20040039739A (ko) * | 2002-11-04 | 2004-05-12 | 비오이 하이디스 테크놀로지 주식회사 | 게이트 구동 집적회로 및 그 초기화 방법 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4393379A (en) * | 1980-12-31 | 1983-07-12 | Berting John P | Non-multiplexed LCD drive circuit |
JPS63116866A (ja) * | 1986-11-06 | 1988-05-21 | Sharp Corp | 文字フオント変換方式 |
EP0752785A3 (en) * | 1995-07-03 | 1998-03-25 | Matsushita Electric Industrial Co., Ltd. | Video display device |
US6323849B1 (en) * | 1999-01-22 | 2001-11-27 | Motorola, Inc. | Display module with reduced power consumption |
JP3750566B2 (ja) * | 2000-06-22 | 2006-03-01 | セイコーエプソン株式会社 | 電気泳動表示装置の駆動方法、駆動回路、電気泳動表示装置および電子機器 |
CA2435940A1 (en) * | 2001-02-06 | 2002-08-15 | Ronald S. Kolarovic | Adaptive motor speed control in an infant incubator |
JP3636148B2 (ja) * | 2002-03-07 | 2005-04-06 | セイコーエプソン株式会社 | 表示ドライバ、電気光学装置、及び表示ドライバのパラメータ設定方法 |
TWI248048B (en) * | 2003-04-15 | 2006-01-21 | Rohm Co Ltd | Organic EL element drive circuit and organic el display device using the same drive circuit |
-
2005
- 2005-07-26 US US11/189,484 patent/US20070024744A1/en not_active Abandoned
-
2006
- 2006-07-24 CN CNA2006101074262A patent/CN1932963A/zh active Pending
- 2006-07-25 KR KR1020060069538A patent/KR100759185B1/ko active IP Right Grant
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08221041A (ja) * | 1995-02-20 | 1996-08-30 | Fujitsu General Ltd | 表示装置の同期制御回路 |
JPH10260905A (ja) | 1997-03-18 | 1998-09-29 | Fujitsu Ltd | 電子機器 |
KR19990024911A (ko) * | 1997-09-09 | 1999-04-06 | 윤종용 | 액정 표시 장치용 해상도 모드신호 발생회로 |
JPH11341303A (ja) | 1998-05-22 | 1999-12-10 | Matsushita Electric Ind Co Ltd | 疑似垂直同期信号生成回路 |
KR20040039739A (ko) * | 2002-11-04 | 2004-05-12 | 비오이 하이디스 테크놀로지 주식회사 | 게이트 구동 집적회로 및 그 초기화 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20070014036A (ko) | 2007-01-31 |
US20070024744A1 (en) | 2007-02-01 |
CN1932963A (zh) | 2007-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4904641B2 (ja) | 液晶表示制御回路 | |
US9495928B2 (en) | Driving circuit, driving method, display apparatus and electronic apparatus | |
US7190343B2 (en) | Liquid crystal display and driving method thereof | |
JP2007192982A (ja) | アクティブマトリクス表示装置、およびそのタイミング制御用半導体装置 | |
US11263988B2 (en) | Gate driving circuit and display device using the same | |
TWI556223B (zh) | 液晶顯示裝置及其操作方法 | |
KR101471388B1 (ko) | 디스플레이 장치용 타이밍 컨트롤러 | |
US8044915B2 (en) | Liquid crystal display apparatus and method of preventing malfunction in same | |
JP2003331594A (ja) | シフトレジスタ装置および表示装置 | |
CN109669583B (zh) | 触控显示装置和触控显示面板的驱动方法 | |
JP6632876B2 (ja) | バッファメモリ装置及び表示駆動デバイス | |
KR19980081501A (ko) | 액정 디스플레이 패널의 제어기와 제어 방법 및 액정디스플레이 장치 | |
KR100759185B1 (ko) | 디스플레이의 주기적 리세트를 위한 시스템 및 방법 | |
JPH08129360A (ja) | エレクトロルミネセンス表示装置 | |
JP5933183B2 (ja) | 表示パネルの駆動装置、半導体集積装置、及び表示パネル駆動装置における画素データ取り込み方法 | |
CN110955352A (zh) | 触控面板显示器及触控面板显示器的控制方法 | |
JP2008180830A (ja) | 表示装置 | |
CN110955351B (zh) | 触摸面板控制装置、触摸面板控制方法和输入显示装置 | |
US7102607B2 (en) | Liquid crystal driving device | |
US7499064B2 (en) | Display system, data driver, and display drive method for avoiding degradation of display quality | |
JP3101491B2 (ja) | 表示駆動回路 | |
JP2007003558A (ja) | パーシャル表示機能を有する表示装置 | |
US10134346B2 (en) | Display device | |
US9946101B2 (en) | Gate driver control circuit | |
KR100905337B1 (ko) | 게이트 구동 집적회로 및 그 초기화 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120830 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20130830 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140828 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150824 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160829 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170830 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20190829 Year of fee payment: 13 |