JP2004234834A - アドレススクランブル - Google Patents
アドレススクランブル Download PDFInfo
- Publication number
- JP2004234834A JP2004234834A JP2004022801A JP2004022801A JP2004234834A JP 2004234834 A JP2004234834 A JP 2004234834A JP 2004022801 A JP2004022801 A JP 2004022801A JP 2004022801 A JP2004022801 A JP 2004022801A JP 2004234834 A JP2004234834 A JP 2004234834A
- Authority
- JP
- Japan
- Prior art keywords
- chunk
- data
- word line
- array
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
Landscapes
- Static Random-Access Memory (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Read Only Memory (AREA)
Abstract
【課題】メモリセルアレイを操作する方法を提供すること。
【解決手段】本方法は、メモリセルアレイのワード線を、データの組を書き込むためのアドレスとしてキャッシュメモリからメモリセルアレイに割り当てること、およびデータの特定の組の第1のチャンクをキャッシュメモリからアレイの第1のワード線に書き込み、データの特定の組の第2のチャンクをキャッシュメモリからアレイの第2のワード線に書き込むことによって、データの組のアドレスをスクランブルすることを含み、第1のチャンクはデータの特定の組の第1のサブセットを含み、第2のチャンクはデータの特定の組の第2のサブセットを含む。
【選択図】図2
【解決手段】本方法は、メモリセルアレイのワード線を、データの組を書き込むためのアドレスとしてキャッシュメモリからメモリセルアレイに割り当てること、およびデータの特定の組の第1のチャンクをキャッシュメモリからアレイの第1のワード線に書き込み、データの特定の組の第2のチャンクをキャッシュメモリからアレイの第2のワード線に書き込むことによって、データの組のアドレスをスクランブルすることを含み、第1のチャンクはデータの特定の組の第1のサブセットを含み、第2のチャンクはデータの特定の組の第2のサブセットを含む。
【選択図】図2
Description
本発明は、一般的には、不揮発性メモリ(NVM)アレイ、たとえばEEPROM(電気的消去可能なプログラム可能読出し専用メモリ)アレイにおける読出しおよび書込み動作の実施に関し、詳細には、このような読出しおよび書込み動作を、アドレススクランブルを用いて実施する方法に関する。
不揮発性メモリ(NVM)アレイは、たとえばEEPROM(電気的消去可能なプログラム可能読出し専用メモリ)アレイだが、それに限定されるものではなく、データの記憶に使用される。一般に、そこに記憶されたデータは、アレイの存続期間に何度も行われるプログラミングまたは消去のいずれかによって変わり得る。NVMアレイ中では、各セルは個別にプログラミングすることができる。個別セルではなくセル群を消去することができるEPROM(消去可能なプログラム可能読出し専用メモリ)またはFLASHアレイとは対照的に、EEPROMアレイ中では、各セルは個別に消去することができる。
ここで図1を参照すると、一般的なNVMアレイ10を示してある。NVMアレイ10は通常、ワード線14(アレイの行)およびビット線16(列)に接続されたメモリセル12からなる行および列を含むことができる。メモリセル12は、1または複数ビット(たとえば、シングルビットセルやデュアルビットセル)を格納することができる。以下の説明は、図1における意味での左側ビット18および右側ビット19を有するデュアルビットセルに対するものである。
各メモリセルは、1本のワード線および少なくとも1本のビット線に接続することができる。アレイアーキテクチャによっては、図1に示すようにメモリセルの別の端子を別のビット線に接続することができ、この場合、ビット線の1本はドレイン線と呼ばれ、他方の線はソース線である。他のアレイアーキテクチャでは、共通のソース接地に接続するなど、他の接続も可能である。数ビットのセルの読出し、プログラミング(書込みとも呼ばれる)または消去は、ワード線およびビット線への特定の電圧の印加を必要とする。
1ビットのメモリセルのプログラミングにより、その閾値電圧Vtが高くなる。プログラミングは通常、ソースを接地させた状態での、プログラミングされるビットに接続されたワード線およびドレイン線への正の電圧の印加を含む。ビットの読出しは通常、ソースを接地させた状態での、書込みに使われるよりもはるかに低い正の電圧のワード線への印加と、ドレイン線への正の電圧の印加とを含む。セルの消去は、閾値電圧Vtを低下させる。消去は通常、ソースを浮動させた状態での、ワード線への負の電圧の印加と、ドレイン線への正の電圧の印加とを含む。
ワード線プログラミング用電圧は一般に、プログラミングされるビットが接続されたワード線にのみ印加される。アレイ中の他のすべてのワード線は通常、たとえば他のワード線上のビットの望ましくないプログラミングやアレイ中の他のビットへの望ましくない妨害、およびそれに限定されない様々な問題を回避するために接地される。したがって、共通ワード線に接続されたビットにデータをプログラミングすることによって、1バイトのデータのプログラミングを一度の書込み動作で行うことができる。
NVMアレイへのデータ書込みを望むユーザは通常、たとえばSRAM(スタティックランダムアクセスメモリ)だがそれに限定されないキャッシュメモリにデータを書き込むことができる。キャッシュメモリは、NVMアレイ中の適切なビットにデータを経路指定しまたは「アドレス指定」する。上述したように、一度の書込み動作によって、共通ワード線に接続されたビットに1バイトのデータをプログラミングすることができる。したがって、効率的な書込み動作では、図1に参照番号20で示すように、バイトアドレスは共通ワード線上のセルの左側ビット18および右側ビット19両方を含むことになる。
書込み(すなわち、プログラミング)動作とは異なり、読出し動作では、複数のワード線を一度に使うことが可能である。これは、読出し動作においてより低いワード線電圧を使うことによって可能となり、この電圧は、アレイ中の他のビットの望ましくない妨害またはプログラミングを引き起こさないほど十分に低くすることができる。複数のワード線を一度に使うことは読出し動作の速度を向上させることになるので、そうした使用の動機づけとなる。複数のワード線上のビットを同時に読み出すためには、ビットは共通のビット線に接続すべきである。したがって、所与のセルの左側ビット18は、図1に参照番号22で示すように、同じセルの右側ビット19とは異なるバイトアドレスに属すことになる。
上記の説明を鑑みると、読出し動作の速度を向上させようとする試みにおいて、NVMアレイのバイトアドレスには矛盾が起こり得る。書込み動作では、バイトアドレスは、共通ワード線上のセルの左側ビット18および右側ビット19の両方を含むことができる。しかし、読出し動作では、バイトアドレスは、複数のワード線上の左側ビット18(または複数のワード線上の右側ビット19)のみを含むことができる。このことは、書込み動作および読出し動作両方に対するバイトのアドレス指定における問題を提起する。
本発明は、NVMアレイにおける書込み動作と読出し動作の間の上述した矛盾に対する解決方法の提供を試みるものである。
本発明は、たとえばNROM(窒化物読出し専用メモリ)セルおよびアレイだがそれに限定されないどの種類のNVMセルおよびアレイでも実施することができる。本発明は、たとえば大容量記憶装置やコードフラッシュアプリケーションなどだがそれに限定されない様々なアプリケーションで実装することができる。
本発明の好ましい実施形態によれば、データは、データバイトなどの形で、たとえばSRAM(スタティックランダムアクセスメモリ)だがそれに限定されないキャッシュメモリに格納することができる。データバイトは、データチャンクに分割することができる。各バイトは、アレイに書き込みするための特定のワード線アドレスを有することができる。キャッシュメモリからアレイへの書込みは、データチャンクのワード線アドレスのスクランブルを含むことができ、そうすることによって、あるチャンクが第1のワード線アドレスに書き込まれ、別のチャンクが異なるワード線アドレスに書き込まれる。このようにして、共通のビット線に沿った1バイト全体に関連づけられたビットを格納することが可能である。アレイからの読出しはしたがって、共通のビット線に沿ったバイトのビット群の読出しを含むことができ、そうすることによってチャンクを元のバイト群に逆スクランブルする。
したがって本発明の実施形態によると、メモリセルアレイを操作する方法が提供される。本方法は、メモリセルアレイのワード線を、キャッシュメモリからメモリセルアレイへデータの組を書き込むためのアドレスとしてメモリセルアレイに割り当てること、および特定のデータの組の第1のチャンクをキャッシュメモリからアレイの第1のワード線に書き込み、特定のデータの組の第2のチャンクをキャッシュメモリからアレイの第2のワード線に書き込むことによって、データの組のアドレスをスクランブルすることを含み、第1のチャンクはデータの特定の組の第1のサブセットを含み、第2のチャンクはデータの特定の組の第2のサブセットを含む。
本発明の実施形態によると、本方法は、第1のチャンクを第1のワード線から、第2のチャンクを第2のワード線から逐次読み出すことによって、アレイからの特定のデータの組を読み出すことをさらに含む。データは、少なくとも4ビットからなる少なくとも2つのチャンクを含む、少なくとも1バイトを含むことができる。
さらに本発明の実施形態によると、本方法は、アドレスをキャッシュメモリ中のビットA1、...An(Anは最上位ビット(MSB))に割り当てること、およびA0、すなわち最下位ビット(LSB)を、ビットのどのチャンクが読み出されまたは書き込まれるか判定するように適合された「チャンク選択」と呼ばれる1ビットの情報に割り当てることを含む。データの組は、チャンク選択には書き込まれず、キャッシュメモリに書き込むことができる。第1のおよび第2のワード線は、隣接ワード線となることも、非隣接ワード線となることもできる。
さらに本発明の実施形態によると、本方法は、特定のデータの組をアレイから読み出すことを含み、この読み出しは、チャンク選択をLSBからビットA1に切り換えてLSBを第1のワード線に割り当てること、第1のチャンクを第1のワード線から読み出すこと、チャンク選択をビットA1からLSBに切換えてビットA1を第2のワード線に割り当てること、および第2のチャンクを第2のワード線から読み出すことによって行われる。
本発明の実施形態によると、本方法は、データの組のアドレスのスクランブルを逆スクランブルすることによって、メモリセルアレイからキャッシュメモリへ逆方向に内部書込みすることをさらに含む。
本発明は、添付の図面と共に以下の詳細な説明によってより完全に理解されよう。
ここで図2を参照すると、本発明の実施形態による、NVMアレイ用のアレイアーキテクチャを示してある。図1と同様、NVMアレイは、ワード線14およびビット線16に接続されたデュアルビットのメモリセル12を含むことができる。各デュアルビットセル12は、左側ビットおよび右側ビットを含むことができる。本発明は、こうしたアーキテクチャに限定されないことを強調しておく。
アレイの1つのセクタ26は、セクタ26の各ワード線14ごとに4列のデュアルビットセル、合計で8ビットすなわち1バイトによって定義することができる(ただし、本発明はこうした値に限定されない)。セクタ26は、何本のワード線14を含んでもよい。図示した実施形態では、セクタ26は、128本のワード線(WL0、WL1、WL2、...WL127)、すなわち合計1ページ(=128バイト)を含む。ただし、本発明はこうした値に限定されないことを強調しておく。
本発明の実施形態によると、1つまたは複数のセンス増幅器30は、アレイのビット群を読み出すのに使うことができる。たとえば、図示した実施形態では、4つのセンス増幅器SA0、SA1、SA2およびSA3を示してあり、各センス増幅器30は、1バイトのうち2ビットを読み出すのに使うことができる。したがって、データの各バイトは8ビットを含むので、1バイトの読出しには、4ビット群に対して逐次実施される2度の読出し動作が必要となることがある。こうした4ビット群は、本明細書ではチャンクと呼ぶ。ただし、本発明はバイトにも4ビットのチャンクにも限定されず、他の量のビットが、本発明を実施するのに使用できることが理解されよう。
ここで図3を参照すると、本発明の実施形態による、図2のアーキテクチャにおけるアドレススクランブルを用いた書込み動作および読出し動作を示してある。ユーザは、本明細書ではSRAM32と呼ばれるSRAM(スタティックランダムアクセスメモリ)などだがそれに限定されないキャッシュメモリ32にデータを書き込むことができる。SRAM32は、データをNVMアレイ中の適切なビットにアドレス指定する。データは好ましくは、SRAM32にバイト単位で書き込まれる。
SRAM32はビットA0、A1、...Anを含むことができ、A0は最下位ビット(LSB)であり、Anは最上位ビット(MSB)である。ワード線アドレス(「wl addr」)はnビットA1、...Anを含むことができ、LSB(A0)は、1ビットの情報を格納するのに専用でよい。この1ビットの情報は、「チャンク選択アドレスビット」または単に「チャンク選択」と呼ばれ、後でさらに説明するように、処理の各ステップでどのビットチャンクが読み出されまたは書き込まれるか判定するのに使うことができる。参照矢印34で示すように、SRAM32へのデータの書込み中、チャンク選択アドレスビット(LSB)は無視することができる。
上述したように、各バイトは、4ビットからなる2つのチャンクを含むことができる。たとえば、バイト0は「チャンクAバイト0」および「チャンクBバイト0」を含むことができ、バイト1は「チャンクAバイト1」および「チャンクBバイト1」を含むことができる。
データは次いで、隣接する2バイトなど異なる2バイトのうちのビット群からなるチャンクのアドレスをスクランブルすることによって、SRAM32からアレイに書き込むことができる。たとえば、矢印40で示すように、チャンクAバイト0およびチャンクAバイト1は、第1のワード線WLA0に書き込むことができる。矢印42で示すように、チャンクBバイト0およびチャンクBバイト1は、アレイ中の第2のワード線WLA1に書き込むことができる。この例では、チャンクは隣接するワード線に書き込まれたが、本発明は隣接するワード線への書込みに限定されず、チャンクは隣接しないワード線に書き込むこともできる。バイトをSRAM32から読み出すことができる間、ワード線アドレスのみがアクティブであることができることに留意されたい。
チャンク選択アドレスは、アドレススクランブルを制御することができる。たとえば、チャンク選択アドレスは、「書込みデータ」バイトを生成するために、以下のように活動化することができる。
Write data byte 0={chunk A byte 0,chunk A byte 1}
Write data byte 1={chunk B byte 0,chunk B byte 1}
残りのバイト群は、SRAM32からアレイに相応に書き込むことができる。
Write data byte 1={chunk B byte 0,chunk B byte 1}
残りのバイト群は、SRAM32からアレイに相応に書き込むことができる。
アレイからSRAM32への内部書込みは、上述したアドレススクランブルを逆スクランブルすることによって実施することができる。
読出し動作は、チャンクレベルの単位(たとえば、チャンクごとに4ビット)で実施することができる。交互に起こる二度の読出し動作に対して、LSBアドレスは、以下で説明するように、書込みアドレスのチャンク選択と最下位ビットの間でトグルすることができる。
読出し動作は、チャンクレベルの単位(たとえば、チャンクごとに4ビット)で実施することができる。交互に起こる二度の読出し動作に対して、LSBアドレスは、以下で説明するように、書込みアドレスのチャンク選択と最下位ビットの間でトグルすることができる。
第1のユーザ読出しサイクルの間、バイト0のチャンクAは、矢印47で示すように、「チャンク選択」アドレスと「WLA0」アドレスを交換することによって読み出すことができる、そうすることによって、矢印44で示すように、「WLA0」がLSBアドレスに、「チャンク選択」がA1アドレスになる。バイト0の最初の4ビット(すなわち、チャンクA)の読出しの後、バイト0の次の4ビット(すなわち、チャンクB)は、矢印46で示すように、ワード線をWLA1アドレスに増分してチャンク選択をLSBアドレスに切り換えることによって読み出すことができる。バイトすべてがアレイから読み出されるまで、チャンク選択アドレスと増分ワード線アドレスの間の交換を続けることができる。
チップ内のワード線アドレスへのアクセスは一般に、ビット線アドレスへのアクセスよりも大幅に遅いことに留意されたい。したがって、ビット選択アドレスの前にワード線アドレスを挿入することによってワード線の間の交換にさらに時間をかけることができ、その結果、読出しアクセスの速度が向上する。
以上、本発明を具体的に示し説明したが、本発明は上記の内容に限定されないことが当業者には理解されよう。そうではなく、本発明の範囲は、添付の特許請求の範囲によって定義される。
10 NVMアレイ
12 メモリセル、デュアルビットセル
14 ワード線
16 ビット線
18 左側ビット
19 右側ビット
26 セクタ
30 センス増幅器
32 キャッシュメモリ、SRAM
12 メモリセル、デュアルビットセル
14 ワード線
16 ビット線
18 左側ビット
19 右側ビット
26 セクタ
30 センス増幅器
32 キャッシュメモリ、SRAM
Claims (9)
- メモリセルアレイを操作する方法であって、
メモリセルアレイのワード線を、キャッシュメモリからメモリセルアレイへデータの組を書き込むためのアドレスとして割り当てるステップと、
特定のデータの組の第1のチャンクを前記キャッシュメモリから前記アレイの第1のワード線に書き込み、前記特定のデータの組の第2のチャンクを前記キャッシュメモリから前記アレイの第2のワード線に書き込むことによって、前記データの組のアドレスをスクランブルするステップとを含み、前記第1のチャンクが前記特定のデータの組の第1のサブセットを含み、前記第2のチャンクが前記特定のデータの組の第2のサブセットを含む方法。 - 前記第1のチャンクを前記第1のワード線から逐次読み出し、前記第2のチャンクを前記第2のワード線から逐次読み出すことによって、前記アレイから前記特定のデータの組を読み出すステップをさらに含む、請求項1に記載の方法。
- 前記データが、少なくとも4ビットからなる少なくとも2つのチャンクを含む少なくとも1バイトを含む、請求項1に記載の方法。
- 割り当てるステップが、前記アドレスを前記キャッシュメモリ中のビットA1、...Anに割り当てるステップであって、Anが最上位ビット(MSB)であるステップと、A0すなわち最下位ビット(LSB)を、前記ビットのどのチャンクが読み出されまたは書き込まれるか判定するように適合された「チャンク選択」と呼ばれる1ビットの情報に割り当てるステップとを含む、請求項1に記載の方法。
- 前記データの組を、前記チャンク選択には書き込まず、前記キャッシュメモリに書き込むステップをさらに含む、請求項4に記載の方法。
- 前記第1のおよび第2のワード線が隣接ワード線を構成する、請求項1に記載の方法。
- 前記第1のおよび第2のワード線が非隣接ワード線を構成する、請求項1に記載の方法。
- 前記特定のデータの組を前記アレイから読み出すステップをさらに含み、該読み出すステップが、前記チャンク選択をLSBからビットA1に切り換えてLSBを前記第1のワード線に割り当て、前記第1のチャンクを前記第1のワード線から読み出し、前記チャンク選択をビットA1からLSBに切り換えてビットA1を前記第2のワード線に割り当て、および前記第2のチャンクを前記第2のワード線から読み出すことによって行われる、請求項5に記載の方法。
- 前記データの組のアドレスの前記スクランブルを逆スクランブルすることによって、前記メモリセルアレイから前記キャッシュメモリへ逆方向に内部書込みするステップをさらに含む、請求項1に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/354,188 US6967896B2 (en) | 2003-01-30 | 2003-01-30 | Address scramble |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004234834A true JP2004234834A (ja) | 2004-08-19 |
Family
ID=32655539
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004022801A Pending JP2004234834A (ja) | 2003-01-30 | 2004-01-30 | アドレススクランブル |
Country Status (4)
Country | Link |
---|---|
US (1) | US6967896B2 (ja) |
EP (1) | EP1443521A2 (ja) |
JP (1) | JP2004234834A (ja) |
IL (1) | IL160092A0 (ja) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7136304B2 (en) | 2002-10-29 | 2006-11-14 | Saifun Semiconductor Ltd | Method, system and circuit for programming a non-volatile memory array |
US7178004B2 (en) | 2003-01-31 | 2007-02-13 | Yan Polansky | Memory array programming circuit and a method for using the circuit |
TWI222598B (en) * | 2003-07-09 | 2004-10-21 | Sunplus Technology Co Ltd | Device and method protecting data by scrambling address lines |
US7638850B2 (en) | 2004-10-14 | 2009-12-29 | Saifun Semiconductors Ltd. | Non-volatile memory structure and method of fabrication |
US20080025084A1 (en) * | 2005-09-08 | 2008-01-31 | Rustom Irani | High aspect ration bitline oxides |
WO2007080586A2 (en) * | 2006-01-10 | 2007-07-19 | Saifun Semiconductors Ltd. | Rd algorithm improvement for nrom technology |
US7808818B2 (en) | 2006-01-12 | 2010-10-05 | Saifun Semiconductors Ltd. | Secondary injection for NROM |
US7692961B2 (en) | 2006-02-21 | 2010-04-06 | Saifun Semiconductors Ltd. | Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection |
US7701779B2 (en) | 2006-04-27 | 2010-04-20 | Sajfun Semiconductors Ltd. | Method for programming a reference cell |
WO2008032326A2 (en) * | 2006-09-12 | 2008-03-20 | Saifun Semiconductors Ltd. | Methods, circuits and systems for reading non-volatile memory cells |
US7811887B2 (en) * | 2006-11-02 | 2010-10-12 | Saifun Semiconductors Ltd. | Forming silicon trench isolation (STI) in semiconductor devices self-aligned to diffusion |
US20080192544A1 (en) * | 2007-02-13 | 2008-08-14 | Amit Berman | Error correction coding techniques for non-volatile memory |
US20090065841A1 (en) * | 2007-09-06 | 2009-03-12 | Assaf Shappir | SILICON OXY-NITRIDE (SiON) LINER, SUCH AS OPTIONALLY FOR NON-VOLATILE MEMORY CELLS |
US8098525B2 (en) * | 2007-09-17 | 2012-01-17 | Spansion Israel Ltd | Pre-charge sensing scheme for non-volatile memory (NVM) |
US7864588B2 (en) * | 2007-09-17 | 2011-01-04 | Spansion Israel Ltd. | Minimizing read disturb in an array flash cell |
US20090109755A1 (en) * | 2007-10-24 | 2009-04-30 | Mori Edan | Neighbor block refresh for non-volatile memory |
IL187046A0 (en) * | 2007-10-30 | 2008-02-09 | Sandisk Il Ltd | Memory randomization for protection against side channel attacks |
US8339865B2 (en) * | 2007-11-01 | 2012-12-25 | Spansion Israel Ltd | Non binary flash array architecture and method of operation |
US8120960B2 (en) * | 2007-11-07 | 2012-02-21 | Spansion Israel Ltd. | Method and apparatus for accessing a non-volatile memory array comprising unidirectional current flowing multiplexers |
US7924628B2 (en) * | 2007-11-14 | 2011-04-12 | Spansion Israel Ltd | Operation of a non-volatile memory array |
US7945825B2 (en) * | 2007-11-25 | 2011-05-17 | Spansion Isreal, Ltd | Recovery while programming non-volatile memory (NVM) |
US8208300B2 (en) * | 2008-01-08 | 2012-06-26 | Spansion Israel Ltd | Non-volatile memory cell with injector |
US9547774B2 (en) | 2012-07-18 | 2017-01-17 | Nexenta Systems, Inc. | System and method for distributed deduplication of encrypted chunks |
US9037856B2 (en) * | 2012-07-18 | 2015-05-19 | Nexenta Systems, Inc. | System and method for distributed deduplication of encrypted chunks |
KR102133573B1 (ko) * | 2013-02-26 | 2020-07-21 | 삼성전자주식회사 | 반도체 메모리 및 반도체 메모리를 포함하는 메모리 시스템 |
CN113299336A (zh) * | 2020-02-24 | 2021-08-24 | 长鑫存储技术(上海)有限公司 | 修复电路、存储器和修复方法 |
Family Cites Families (135)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3895360A (en) | 1974-01-29 | 1975-07-15 | Westinghouse Electric Corp | Block oriented random access memory |
US4389705A (en) | 1981-08-21 | 1983-06-21 | Mostek Corporation | Semiconductor memory circuit with depletion data transfer transistor |
US4388705A (en) | 1981-10-01 | 1983-06-14 | Mostek Corporation | Semiconductor memory circuit |
US4527257A (en) | 1982-08-25 | 1985-07-02 | Westinghouse Electric Corp. | Common memory gate non-volatile transistor memory |
US4725984A (en) | 1984-02-21 | 1988-02-16 | Seeq Technology, Inc. | CMOS eprom sense amplifier |
JPH0770230B2 (ja) | 1985-04-18 | 1995-07-31 | 日本電気株式会社 | 半導体メモリ |
US4667217A (en) | 1985-04-19 | 1987-05-19 | Ncr Corporation | Two bit vertically/horizontally integrated memory cell |
US5268870A (en) | 1988-06-08 | 1993-12-07 | Eliyahou Harari | Flash EEPROM system and intelligent programming and erasing methods therefor |
US5042009A (en) | 1988-12-09 | 1991-08-20 | Waferscale Integration, Inc. | Method for programming a floating gate memory device |
US5293563A (en) | 1988-12-29 | 1994-03-08 | Sharp Kabushiki Kaisha | Multi-level memory cell with increased read-out margin |
US5027321A (en) | 1989-11-21 | 1991-06-25 | Intel Corporation | Apparatus and method for improved reading/programming of virtual ground EPROM arrays |
IL96808A (en) * | 1990-04-18 | 1996-03-31 | Rambus Inc | Introductory / Origin Circuit Agreed Using High-Performance Brokerage |
EP0461904A3 (en) | 1990-06-14 | 1992-09-09 | Creative Integrated Systems, Inc. | An improved semiconductor read-only vlsi memory |
KR920006991A (ko) | 1990-09-25 | 1992-04-28 | 김광호 | 반도체메모리 장치의 고전압발생회로 |
JP2987193B2 (ja) | 1990-11-20 | 1999-12-06 | 富士通株式会社 | 半導体記憶装置 |
US6002614A (en) | 1991-02-08 | 1999-12-14 | Btg International Inc. | Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell |
US5142496A (en) | 1991-06-03 | 1992-08-25 | Advanced Micro Devices, Inc. | Method for measuring VT 's less than zero without applying negative voltages |
US5245572A (en) | 1991-07-30 | 1993-09-14 | Intel Corporation | Floating gate nonvolatile memory with reading while writing capability |
JP2965415B2 (ja) | 1991-08-27 | 1999-10-18 | 松下電器産業株式会社 | 半導体記憶装置 |
US5305262A (en) | 1991-09-11 | 1994-04-19 | Kawasaki Steel Corporation | Semiconductor integrated circuit |
US6223264B1 (en) * | 1991-10-24 | 2001-04-24 | Texas Instruments Incorporated | Synchronous dynamic random access memory and data processing system using an address select signal |
JP3358663B2 (ja) | 1991-10-25 | 2002-12-24 | ローム株式会社 | 半導体記憶装置およびその記憶情報読出方法 |
JP2564067B2 (ja) | 1992-01-09 | 1996-12-18 | 株式会社東芝 | センス回路を有する読み出し出力回路 |
US6222762B1 (en) | 1992-01-14 | 2001-04-24 | Sandisk Corporation | Multi-state memory |
JPH05290584A (ja) | 1992-04-08 | 1993-11-05 | Nec Corp | 半導体記憶装置 |
US5657332A (en) | 1992-05-20 | 1997-08-12 | Sandisk Corporation | Soft errors handling in EEPROM devices |
US5289412A (en) | 1992-06-19 | 1994-02-22 | Intel Corporation | High-speed bias-stabilized current-mirror referencing circuit for non-volatile memories |
US5450341A (en) | 1992-08-31 | 1995-09-12 | Nippon Steel Corporation | Non-volatile semiconductor memory device having memory cells, each for at least three different data writable thereinto selectively and a method of using the same |
US5450354A (en) | 1992-08-31 | 1995-09-12 | Nippon Steel Corporation | Non-volatile semiconductor memory device detachable deterioration of memory cells |
US5412238A (en) | 1992-09-08 | 1995-05-02 | National Semiconductor Corporation | Source-coupling, split-gate, virtual ground flash EEPROM array |
US5285589A (en) * | 1992-09-24 | 1994-02-15 | Hyatt Jeffrey L | Telephone information file |
US5377153A (en) | 1992-11-30 | 1994-12-27 | Sgs-Thomson Microelectronics, Inc. | Virtual ground read only memory circuit |
US5418743A (en) | 1992-12-07 | 1995-05-23 | Nippon Steel Corporation | Method of writing into non-volatile semiconductor memory |
US5319593A (en) | 1992-12-21 | 1994-06-07 | National Semiconductor Corp. | Memory array with field oxide islands eliminated and method |
US5650568A (en) * | 1993-02-10 | 1997-07-22 | The Charles Stark Draper Laboratory, Inc. | Gimballed vibrating wheel gyroscope having strain relief features |
US5424978A (en) | 1993-03-15 | 1995-06-13 | Nippon Steel Corporation | Non-volatile semiconductor memory cell capable of storing more than two different data and method of using the same |
US5335198A (en) | 1993-05-06 | 1994-08-02 | Advanced Micro Devices, Inc. | Flash EEPROM array with high endurance |
US5463586A (en) | 1993-05-28 | 1995-10-31 | Macronix International Co., Ltd. | Erase and program verification circuit for non-volatile memory |
US5563823A (en) | 1993-08-31 | 1996-10-08 | Macronix International Co., Ltd. | Fast FLASH EPROM programming and pre-programming circuit design |
US5477499A (en) | 1993-10-13 | 1995-12-19 | Advanced Micro Devices, Inc. | Memory architecture for a three volt flash EEPROM |
US5828601A (en) | 1993-12-01 | 1998-10-27 | Advanced Micro Devices, Inc. | Programmed reference |
JP3076185B2 (ja) | 1993-12-07 | 2000-08-14 | 日本電気株式会社 | 半導体メモリ装置及びその検査方法 |
US5440505A (en) | 1994-01-21 | 1995-08-08 | Intel Corporation | Method and circuitry for storing discrete amounts of charge in a single memory element |
KR100256322B1 (ko) | 1994-03-03 | 2000-05-15 | 제니 필더 | 파울러-노드하임 프로그래밍 및 이레이즈를 이용한 저전압 단일트랜지스터 플래쉬 이이피롬셀 |
DE69424771T2 (de) | 1994-03-22 | 2000-10-26 | St Microelectronics Srl | Anordnung zum Lesen einer Speicherzellenmatrix |
US5530803A (en) | 1994-04-14 | 1996-06-25 | Advanced Micro Devices, Inc. | Method and apparatus for programming memory devices |
US5568085A (en) | 1994-05-16 | 1996-10-22 | Waferscale Integration Inc. | Unit for stabilizing voltage on a capacitive node |
US5523972A (en) | 1994-06-02 | 1996-06-04 | Intel Corporation | Method and apparatus for verifying the programming of multi-level flash EEPROM memory |
US5508968A (en) | 1994-08-12 | 1996-04-16 | International Business Machines Corporation | Dynamic random access memory persistent page implemented as processor register sets |
US5583808A (en) | 1994-09-16 | 1996-12-10 | National Semiconductor Corporation | EPROM array segmented for high performance and method for controlling same |
JP3730272B2 (ja) | 1994-09-17 | 2005-12-21 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US5694356A (en) | 1994-11-02 | 1997-12-02 | Invoice Technology, Inc. | High resolution analog storage EPROM and flash EPROM |
US5537358A (en) | 1994-12-06 | 1996-07-16 | National Semiconductor Corporation | Flash memory having adaptive sensing and method |
US6353554B1 (en) * | 1995-02-27 | 2002-03-05 | Btg International Inc. | Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell |
EP0740307B1 (en) | 1995-04-28 | 2001-12-12 | STMicroelectronics S.r.l. | Sense amplifier circuit for semiconductor memory devices |
KR100187656B1 (ko) | 1995-05-16 | 1999-06-01 | 김주용 | 플래쉬 이이피롬 셀의 제조방법 및 그 프로그램 방법 |
EP0830684B1 (en) | 1995-06-07 | 2004-08-25 | Macronix International Co., Ltd. | Automatic programming algorithm for page mode flash memory with variable programming pulse height and pulse width |
CA2226015A1 (en) | 1995-07-03 | 1997-01-23 | Jeewika Chandanie Ranaweera | Method of fabricating a fast programming flash e2prom cell |
EP0753859B1 (en) | 1995-07-14 | 2000-01-26 | STMicroelectronics S.r.l. | Method for setting the threshold voltage of a reference memory cell |
US5644531A (en) | 1995-11-01 | 1997-07-01 | Advanced Micro Devices, Inc. | Program algorithm for low voltage single power supply flash memories |
JP2982670B2 (ja) | 1995-12-12 | 1999-11-29 | 日本電気株式会社 | 不揮発性半導体記憶装置および記憶方法 |
US5677869A (en) | 1995-12-14 | 1997-10-14 | Intel Corporation | Programming flash memory using strict ordering of states |
US5748534A (en) | 1996-03-26 | 1998-05-05 | Invox Technology | Feedback loop for reading threshold voltage |
US5777923A (en) | 1996-06-17 | 1998-07-07 | Aplus Integrated Circuits, Inc. | Flash memory read/write controller |
JP3200012B2 (ja) | 1996-04-19 | 2001-08-20 | 株式会社東芝 | 記憶システム |
US5712815A (en) | 1996-04-22 | 1998-01-27 | Advanced Micro Devices, Inc. | Multiple bits per-cell flash EEPROM capable of concurrently programming and verifying memory cells and reference cells |
US5847441A (en) | 1996-05-10 | 1998-12-08 | Micron Technology, Inc. | Semiconductor junction antifuse circuit |
US5886927A (en) | 1996-06-11 | 1999-03-23 | Nkk Corporation | Nonvolatile memory device with verify function |
DE69702256T2 (de) | 1996-06-24 | 2001-01-18 | Advanced Micro Devices Inc | Verfahren für einen merhfachen, bits pro zelle flash eeprom, speicher mit seitenprogrammierungsmodus und leseverfahren |
KR100265574B1 (ko) | 1996-06-29 | 2000-09-15 | 김영환 | 반도체 메모리장치의 감지증폭기 |
US5787484A (en) * | 1996-08-08 | 1998-07-28 | Micron Technology, Inc. | System and method which compares data preread from memory cells to data to be written to the cells |
TW338165B (en) | 1996-09-09 | 1998-08-11 | Sony Co Ltd | Semiconductor nand type flash memory with incremental step pulse programming |
US5873113A (en) | 1996-09-24 | 1999-02-16 | Altera Corporation | System and method for programming eprom cells using shorter duration pulse(s) in repeating the programming process of a particular cell |
JP3930074B2 (ja) | 1996-09-30 | 2007-06-13 | 株式会社ルネサステクノロジ | 半導体集積回路及びデータ処理システム |
US5812456A (en) | 1996-10-01 | 1998-09-22 | Microchip Technology Incorporated | Switched ground read for EPROM memory array |
US5717632A (en) | 1996-11-27 | 1998-02-10 | Advanced Micro Devices, Inc. | Apparatus and method for multiple-level storage in non-volatile memories |
JP3532725B2 (ja) | 1997-02-27 | 2004-05-31 | 株式会社東芝 | 半導体集積回路 |
US5870335A (en) | 1997-03-06 | 1999-02-09 | Agate Semiconductor, Inc. | Precision programming of nonvolatile memory cells |
US6252799B1 (en) * | 1997-04-11 | 2001-06-26 | Programmable Silicon Solutions | Device with embedded flash and EEPROM memories |
US5805500A (en) | 1997-06-18 | 1998-09-08 | Sgs-Thomson Microelectronics S.R.L. | Circuit and method for generating a read reference signal for nonvolatile memory cells |
JP3189740B2 (ja) | 1997-06-20 | 2001-07-16 | 日本電気株式会社 | 不揮発性半導体メモリのデータ修復方法 |
JP3039458B2 (ja) | 1997-07-07 | 2000-05-08 | 日本電気株式会社 | 不揮発性半導体メモリ |
IL125604A (en) * | 1997-07-30 | 2004-03-28 | Saifun Semiconductors Ltd | Non-volatile electrically erasable and programmble semiconductor memory cell utilizing asymmetrical charge |
US6768165B1 (en) | 1997-08-01 | 2004-07-27 | Saifun Semiconductors Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
JP3951443B2 (ja) | 1997-09-02 | 2007-08-01 | ソニー株式会社 | 不揮発性半導体記憶装置及びその書き込み方法 |
US5926409A (en) | 1997-09-05 | 1999-07-20 | Information Storage Devices, Inc. | Method and apparatus for an adaptive ramp amplitude controller in nonvolatile memory application |
US5940332A (en) | 1997-11-13 | 1999-08-17 | Stmicroelectronics, Inc. | Programmed memory with improved speed and power consumption |
JP3599541B2 (ja) * | 1997-11-27 | 2004-12-08 | シャープ株式会社 | 不揮発性半導体記憶装置 |
US5949728A (en) | 1997-12-12 | 1999-09-07 | Scenix Semiconductor, Inc. | High speed, noise immune, single ended sensing scheme for non-volatile memories |
KR100327421B1 (ko) | 1997-12-31 | 2002-07-27 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자의 프로그램 시스템 및 그의 프로그램 방법 |
US5946258A (en) | 1998-03-16 | 1999-08-31 | Intel Corporation | Pump supply self regulation for flash memory cell pair reference circuit |
US6215148B1 (en) | 1998-05-20 | 2001-04-10 | Saifun Semiconductors Ltd. | NROM cell with improved programming, erasing and cycling |
DE69828966D1 (de) | 1998-09-15 | 2005-03-17 | St Microelectronics Srl | Verfahren zum Schutz des Inhalts nichtflüchtiger Speicherzellen |
US5991202A (en) | 1998-09-24 | 1999-11-23 | Advanced Micro Devices, Inc. | Method for reducing program disturb during self-boosting in a NAND flash memory |
US6233180B1 (en) * | 1999-02-04 | 2001-05-15 | Saifun Semiconductors Ltd. | Device for determining the validity of word line conditions and for delaying data sensing operation |
US6134156A (en) | 1999-02-04 | 2000-10-17 | Saifun Semiconductors Ltd. | Method for initiating a retrieval procedure in virtual ground arrays |
US6128226A (en) | 1999-02-04 | 2000-10-03 | Saifun Semiconductors Ltd. | Method and apparatus for operating with a close to ground signal |
US6157570A (en) | 1999-02-04 | 2000-12-05 | Tower Semiconductor Ltd. | Program/erase endurance of EEPROM memory cells |
US6108240A (en) | 1999-02-04 | 2000-08-22 | Tower Semiconductor Ltd. | Implementation of EEPROM using intermediate gate voltage to avoid disturb conditions |
US6147904A (en) | 1999-02-04 | 2000-11-14 | Tower Semiconductor Ltd. | Redundancy method and structure for 2-bit non-volatile memory cells |
US6075724A (en) | 1999-02-22 | 2000-06-13 | Vantis Corporation | Method for sorting semiconductor devices having a plurality of non-volatile memory cells |
US6044022A (en) | 1999-02-26 | 2000-03-28 | Tower Semiconductor Ltd. | Programmable configuration for EEPROMS including 2-bit non-volatile memory cell arrays |
US6084794A (en) | 1999-05-28 | 2000-07-04 | Winbond Electronics Corp. | High speed flat-cell mask ROM structure with select lines |
US6181605B1 (en) | 1999-10-06 | 2001-01-30 | Advanced Micro Devices, Inc. | Global erase/program verification apparatus and method |
US6201737B1 (en) | 2000-01-28 | 2001-03-13 | Advanced Micro Devices, Inc. | Apparatus and method to characterize the threshold distribution in an NROM virtual ground array |
US6185143B1 (en) | 2000-02-04 | 2001-02-06 | Hewlett-Packard Company | Magnetic random access memory (MRAM) device including differential sense amplifiers |
US6205056B1 (en) | 2000-03-14 | 2001-03-20 | Advanced Micro Devices, Inc. | Automated reference cell trimming verify |
US6240040B1 (en) * | 2000-03-15 | 2001-05-29 | Advanced Micro Devices, Inc. | Multiple bank simultaneous operation for a flash memory |
US6396741B1 (en) * | 2000-05-04 | 2002-05-28 | Saifun Semiconductors Ltd. | Programming of nonvolatile memory cells |
JP4002712B2 (ja) * | 2000-05-15 | 2007-11-07 | スパンション エルエルシー | 不揮発性半導体記憶装置および不揮発性半導体記憶装置のデータ保持方法 |
US6519182B1 (en) * | 2000-07-10 | 2003-02-11 | Advanced Micro Devices, Inc. | Using hot carrier injection to control over-programming in a non-volatile memory cell having an oxide-nitride-oxide (ONO) structure |
JP4579493B2 (ja) * | 2000-08-03 | 2010-11-10 | スパンション エルエルシー | 不揮発性半導体記憶装置及びデータ読出し方法 |
KR100372248B1 (ko) * | 2000-08-03 | 2003-02-17 | 삼성전자주식회사 | 메모리 셀 구제 장치 및 방법 |
JP2002184190A (ja) * | 2000-12-11 | 2002-06-28 | Toshiba Corp | 不揮発性半導体記憶装置 |
US6567303B1 (en) * | 2001-01-31 | 2003-05-20 | Advanced Micro Devices, Inc. | Charge injection |
US6456533B1 (en) * | 2001-02-28 | 2002-09-24 | Advanced Micro Devices, Inc. | Higher program VT and faster programming rates based on improved erase methods |
US6351415B1 (en) * | 2001-03-28 | 2002-02-26 | Tower Semiconductor Ltd. | Symmetrical non-volatile memory array architecture without neighbor effect |
US6535434B2 (en) * | 2001-04-05 | 2003-03-18 | Saifun Semiconductors Ltd. | Architecture and scheme for a non-strobed read sequence |
US6584017B2 (en) * | 2001-04-05 | 2003-06-24 | Saifun Semiconductors Ltd. | Method for programming a reference cell |
US6493266B1 (en) * | 2001-04-09 | 2002-12-10 | Advanced Micro Devices, Inc. | Soft program and soft program verify of the core cells in flash memory array |
US6522585B2 (en) * | 2001-05-25 | 2003-02-18 | Sandisk Corporation | Dual-cell soft programming for virtual-ground memory arrays |
US6574139B2 (en) * | 2001-06-20 | 2003-06-03 | Fujitsu Limited | Method and device for reading dual bit memory cells using multiple reference cells with two side read |
US6525969B1 (en) * | 2001-08-10 | 2003-02-25 | Advanced Micro Devices, Inc. | Decoder apparatus and methods for pre-charging bit lines |
US6510082B1 (en) * | 2001-10-23 | 2003-01-21 | Advanced Micro Devices, Inc. | Drain side sensing scheme for virtual ground flash EPROM array with adjacent bit charge and hold |
US6775759B2 (en) * | 2001-12-07 | 2004-08-10 | Micron Technology, Inc. | Sequential nibble burst ordering for data |
US6885585B2 (en) * | 2001-12-20 | 2005-04-26 | Saifun Semiconductors Ltd. | NROM NOR array |
DE10164415A1 (de) * | 2001-12-29 | 2003-07-17 | Philips Intellectual Property | Verfahren und Anordnung zur Programmierung und Verifizierung von EEPROM-Pages sowie ein entsprechendes Computerprogrammprodukt und ein entsprechendes computerlesbares Speichermedium |
US6529412B1 (en) * | 2002-01-16 | 2003-03-04 | Advanced Micro Devices, Inc. | Source side sensing scheme for virtual ground read of flash eprom array with adjacent bit precharge |
US6975536B2 (en) * | 2002-01-31 | 2005-12-13 | Saifun Semiconductors Ltd. | Mass storage array and methods for operation thereof |
US6587383B1 (en) * | 2002-03-19 | 2003-07-01 | Micron Technology, Inc. | Erase block architecture for non-volatile memory |
US6690602B1 (en) * | 2002-04-08 | 2004-02-10 | Advanced Micro Devices, Inc. | Algorithm dynamic reference programming |
US6594181B1 (en) * | 2002-05-10 | 2003-07-15 | Fujitsu Limited | System for reading a double-bit memory cell |
US6917544B2 (en) * | 2002-07-10 | 2005-07-12 | Saifun Semiconductors Ltd. | Multiple use memory chip |
US6813189B2 (en) * | 2002-07-16 | 2004-11-02 | Fujitsu Limited | System for using a dynamic reference in a double-bit cell memory |
JP4260434B2 (ja) * | 2002-07-16 | 2009-04-30 | 富士通マイクロエレクトロニクス株式会社 | 不揮発性半導体メモリ及びその動作方法 |
-
2003
- 2003-01-30 US US10/354,188 patent/US6967896B2/en not_active Expired - Lifetime
-
2004
- 2004-01-27 IL IL16009204A patent/IL160092A0/xx unknown
- 2004-01-30 JP JP2004022801A patent/JP2004234834A/ja active Pending
- 2004-01-30 EP EP04250527A patent/EP1443521A2/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
EP1443521A2 (en) | 2004-08-04 |
IL160092A0 (en) | 2004-06-20 |
US20040153620A1 (en) | 2004-08-05 |
US6967896B2 (en) | 2005-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004234834A (ja) | アドレススクランブル | |
JP4050548B2 (ja) | 半導体記憶装置 | |
US6297988B1 (en) | Mode indicator for multi-level memory | |
US6975536B2 (en) | Mass storage array and methods for operation thereof | |
JP5112180B2 (ja) | 駆動方式を改善した立体構造のフラッシュメモリ装置及びその駆動方法 | |
US5815434A (en) | Multiple writes per a single erase for a nonvolatile memory | |
JP4806814B2 (ja) | 不揮発性メモリデバイスにおけるマルチレベルプログラミング | |
US20070103992A1 (en) | Memory system | |
US7203791B2 (en) | Flash memory device with partial copy-back mode | |
US9514829B2 (en) | Access line management in a memory device | |
US20060245290A1 (en) | Memory block reallocation in a flash memory device | |
KR100813627B1 (ko) | 멀티-비트 데이터를 저장할 수 있는 플래시 메모리 장치를제어하는 메모리 제어기와 그것을 포함한 메모리 시스템 | |
KR960005355B1 (ko) | 불휘발성 반도체기억장치 및 이를 이용한 기억시스템 | |
EP0903748B1 (en) | Nonvolatile semiconductor memory device | |
US6724663B2 (en) | Erase block architecture for non-volatile memory | |
US6839818B2 (en) | Electrically modifiable, non-volatile, semiconductor memory which can keep a datum stored until an operation to modify the datum is completed | |
US6781879B2 (en) | Nonvolatile semiconductor memory with a page mode | |
KR100732633B1 (ko) | 비연속적인 비트라인 디코딩을 수행하는 플래시 메모리장치 | |
KR102530327B1 (ko) | 비휘발성 메모리 장치 및 그 동작 방법 | |
JPH11273368A (ja) | 不揮発性半導体メモリ | |
KR101309113B1 (ko) | 리드 와일 라이트 동작 시 발생하는 리드 전압의 변동을최소화할 수 있는 노아 플래시 메모리 장치 및 방법 | |
US6768675B1 (en) | Stack-gate flash memory array | |
JPH11154393A (ja) | 不揮発性半導体メモリ | |
JPS62184696A (ja) | 不揮発性半導体記憶装置 | |
JP4047673B2 (ja) | 不揮発性半導体メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090902 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090911 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100222 |