JPS62184696A - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置Info
- Publication number
- JPS62184696A JPS62184696A JP61026284A JP2628486A JPS62184696A JP S62184696 A JPS62184696 A JP S62184696A JP 61026284 A JP61026284 A JP 61026284A JP 2628486 A JP2628486 A JP 2628486A JP S62184696 A JPS62184696 A JP S62184696A
- Authority
- JP
- Japan
- Prior art keywords
- information
- bit
- majority decision
- majority
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000004044 response Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000003031 high energy carrier Substances 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000005461 lubrication Methods 0.000 description 1
- 102220012884 rs397516339 Human genes 0.000 description 1
- 102220092938 rs563986808 Human genes 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
- G06F11/183—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
- G06F11/187—Voting techniques
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Non-Volatile Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は不揮発性半導体記憶装置に係わり、特に、冗長
性を有する半導体記憶装置に関する。
性を有する半導体記憶装置に関する。
一般に不揮発性半導体記憶装置は、半導体基板のPNN
分会逆バイアス電圧全印加してなだれ現象を惹起させ、
なだれ現象によって生じた高エネルギのキャリア會フロ
ーティングゲートに蓄積して情報を記憶させる。一方、
情報の書き換えには。
分会逆バイアス電圧全印加してなだれ現象を惹起させ、
なだれ現象によって生じた高エネルギのキャリア會フロ
ーティングゲートに蓄積して情報を記憶させる。一方、
情報の書き換えには。
紫外線等の照射または蓄積さnているキャリア金逆電界
をがけて放電しt後、再び情報の曹き込みを行なう。し
かしながら、かかる情報の:1llF侠えが多数回繰り
返さnるうちに、記憶素子の特性が劣化し、データ保持
不良が発生することから、記憶さnる1バイト分の情報
に対し4ビットのパリティビット全付加するか、全ビラ
トラ七〇ぞれ0数の記憶素子で構成し、こnら複数の記
憶素子に記憶されている情報の多数決で真の値上判断す
る等の対策が施さnている。
をがけて放電しt後、再び情報の曹き込みを行なう。し
かしながら、かかる情報の:1llF侠えが多数回繰り
返さnるうちに、記憶素子の特性が劣化し、データ保持
不良が発生することから、記憶さnる1バイト分の情報
に対し4ビットのパリティビット全付加するか、全ビラ
トラ七〇ぞれ0数の記憶素子で構成し、こnら複数の記
憶素子に記憶されている情報の多数決で真の値上判断す
る等の対策が施さnている。
しかしながら、従来の多数決によジ真の1直を判別する
場合には、情報の書き込み、消去の頻度に関係なく、各
ビラトラ固定数の記憶素子に保持させていたので、上記
固定数は最も書き込み、消去の頻度が高い使用方法を想
定して決足せざる上寿す、単一の半導体記憶装置に保持
可能な情報量が制限されるという問題点があった。
場合には、情報の書き込み、消去の頻度に関係なく、各
ビラトラ固定数の記憶素子に保持させていたので、上記
固定数は最も書き込み、消去の頻度が高い使用方法を想
定して決足せざる上寿す、単一の半導体記憶装置に保持
可能な情報量が制限されるという問題点があった。
さらに、書き込み、消去の頻度が異なると、記憶素子の
データ保持不良の発生する確率が高くなるので、同一ピ
ッ)k固定数の記憶素子に保持させても、書き込み、消
去の頻度の差により、情報の1百頼性に差が生じ、情報
処理上対処しにくいという問題点もあっ九〇本発明は、
上記問題点に鑑み、情報の信頼性が均一で、かつ、記憶
可能な情報潰全増加させらnる不揮発性半導体記憶装置
全提供することを目的としている〇 〔問題点を解決するための手段おLび作用〕本発明は、
多数決制御信号に基き同一ビット情報上記憶きせる記憶
素子をアドレス手段に複数指定させ該記憶素子に書込/
読出手段が同一ビットの情報全書込み、あるいは読み出
して多数決論理に従い真値を決定する工うにし、前記多
数決制御信号全情報の書き込み、消去の頻度に応じて変
化させ、同一ビットの情報を保持する記憶素子叡を変更
できるようにしたことを要旨とする。
データ保持不良の発生する確率が高くなるので、同一ピ
ッ)k固定数の記憶素子に保持させても、書き込み、消
去の頻度の差により、情報の1百頼性に差が生じ、情報
処理上対処しにくいという問題点もあっ九〇本発明は、
上記問題点に鑑み、情報の信頼性が均一で、かつ、記憶
可能な情報潰全増加させらnる不揮発性半導体記憶装置
全提供することを目的としている〇 〔問題点を解決するための手段おLび作用〕本発明は、
多数決制御信号に基き同一ビット情報上記憶きせる記憶
素子をアドレス手段に複数指定させ該記憶素子に書込/
読出手段が同一ビットの情報全書込み、あるいは読み出
して多数決論理に従い真値を決定する工うにし、前記多
数決制御信号全情報の書き込み、消去の頻度に応じて変
化させ、同一ビットの情報を保持する記憶素子叡を変更
できるようにしたことを要旨とする。
次に1本発明について図面1r参照して説明する。
図は本発明の一実施例を示すブロック図でめり。
図中1は不揮発性メモリアレイ、2はアドレスデコーダ
、3は多数決回路を含む説み出し/Wき込みバッファ回
路を表わす。多数決信号制御回路4は多数決制御信号C
8を形成し、この制#I悟号C3は、多数決論理に従っ
たωtみ出し、または書き込みを制御する。ここで述べ
ている多数決論理とは3ビットの多数決の場仕、2ビッ
トが同じ場合その出力を5ビットの多数決の場合、3ビ
ットが同じであれば、その多数の値を真の値として出力
することを意味する。多数決制御信号C8は1例えば7
ビットの多数決を行ないたい場合、アドレスデコーダ2
の出力に エフメモリアレイ1の7ビットが選ばnるよ
うに制御すると共に、読み出し/−itき込みバッファ
回路3が7ビットの多数決論理に工り真の値が選ばれる
ように制御する0次に、アドレスデコーダ2の制御につ
いて説明する。別表に16ビットのアドレスデコーダ2
の出力(LO乃至L3)’に示す。この場せ、アドレス
デコーダ2の出力音7ビットの多数決論理番地として使
用すると例えばLSBが″0#の場合、別表中Δを付し
、こ′nt−A71とすると@1”の場合(A72とす
る)とで分別し、2番地群を作ることができる。同様に
5ビットだけの多数決論理番地は2番地群作ることがで
き、その内の1つの番地群に口を付し、A51とする)
、3ビットだけの多数決論理番地ならし1とLOとに基
づき5番地群(その内の1つの番地群に・を付し、A3
2とする)作ることができる。こnらの多数決論理番地
は予め回路的に用意しておき、多数決制御信号C84で
発生させられる様にしておいてもよい。別表の場合、次
の様なデコーダ出力を作ることが出来る。
、3は多数決回路を含む説み出し/Wき込みバッファ回
路を表わす。多数決信号制御回路4は多数決制御信号C
8を形成し、この制#I悟号C3は、多数決論理に従っ
たωtみ出し、または書き込みを制御する。ここで述べ
ている多数決論理とは3ビットの多数決の場仕、2ビッ
トが同じ場合その出力を5ビットの多数決の場合、3ビ
ットが同じであれば、その多数の値を真の値として出力
することを意味する。多数決制御信号C8は1例えば7
ビットの多数決を行ないたい場合、アドレスデコーダ2
の出力に エフメモリアレイ1の7ビットが選ばnるよ
うに制御すると共に、読み出し/−itき込みバッファ
回路3が7ビットの多数決論理に工り真の値が選ばれる
ように制御する0次に、アドレスデコーダ2の制御につ
いて説明する。別表に16ビットのアドレスデコーダ2
の出力(LO乃至L3)’に示す。この場せ、アドレス
デコーダ2の出力音7ビットの多数決論理番地として使
用すると例えばLSBが″0#の場合、別表中Δを付し
、こ′nt−A71とすると@1”の場合(A72とす
る)とで分別し、2番地群を作ることができる。同様に
5ビットだけの多数決論理番地は2番地群作ることがで
き、その内の1つの番地群に口を付し、A51とする)
、3ビットだけの多数決論理番地ならし1とLOとに基
づき5番地群(その内の1つの番地群に・を付し、A3
2とする)作ることができる。こnらの多数決論理番地
は予め回路的に用意しておき、多数決制御信号C84で
発生させられる様にしておいてもよい。別表の場合、次
の様なデコーダ出力を作ることが出来る。
A71.A72は7ビットの多数決論理番地、 A51
゜A53は5tの多数決論理番地、A31〜A35は3
ビットの多数決論理番地を表わす。
゜A53は5tの多数決論理番地、A31〜A35は3
ビットの多数決論理番地を表わす。
A32=LO@Ll−L2・L3・L2・L3A31=
LO・Ll・L2・L3 A35=LO・Ll・L2・L3 上記のアドレスデコーダ出カフと単一出力の16ビット
のデコーダ出力を用意し、メモリ使用者にこれらを任意
に組み会わせて使用する。たとえば7ビットの多数決論
理番地A71’に1番地3ビットの多数決論理番地A3
4.A35の2番地、その他年一番地3番地の組み合わ
せで構成することが可能である。次に読み出し時には多
数決制御信号C8により読み出し/書き込みバッファ回
路317’3の多数決論理回路が7ビットの場合、5ビ
ットの場会、3ビットの場合で制御さnる。又%読み出
し時のアドレスの選択はスタティックで同時に選択する
方法と時分割で選択し読み出した結果をラッチ回路に膣
次入力していく方法のどちらでも可能である。本方式は
もちろんマイクロコンビーータと同一チップ構成し命令
により制御することも可能である。
LO・Ll・L2・L3 A35=LO・Ll・L2・L3 上記のアドレスデコーダ出カフと単一出力の16ビット
のデコーダ出力を用意し、メモリ使用者にこれらを任意
に組み会わせて使用する。たとえば7ビットの多数決論
理番地A71’に1番地3ビットの多数決論理番地A3
4.A35の2番地、その他年一番地3番地の組み合わ
せで構成することが可能である。次に読み出し時には多
数決制御信号C8により読み出し/書き込みバッファ回
路317’3の多数決論理回路が7ビットの場合、5ビ
ットの場会、3ビットの場合で制御さnる。又%読み出
し時のアドレスの選択はスタティックで同時に選択する
方法と時分割で選択し読み出した結果をラッチ回路に膣
次入力していく方法のどちらでも可能である。本方式は
もちろんマイクロコンビーータと同一チップ構成し命令
により制御することも可能である。
以上説明してきたように1本発明に工nば、多数決制御
信号に基き同一ビットを記憶させる記憶素子数kK更す
るようにし友ので、情報の書き込み、消去の頻度が高い
ときは多数の素子全指定し、頻度の低いときは少なくで
きる工うになり、記憶できる情報量を増加できるうえ、
情報の信頼性ゲ均一にできるという効果が得られる。
信号に基き同一ビットを記憶させる記憶素子数kK更す
るようにし友ので、情報の書き込み、消去の頻度が高い
ときは多数の素子全指定し、頻度の低いときは少なくで
きる工うになり、記憶できる情報量を増加できるうえ、
情報の信頼性ゲ均一にできるという効果が得られる。
図は本発明の一実施例のブロック図である。
1・・・・・・複数の記憶セル、2・・・・・・アドレ
ス手段。 3・・・・・・書込/読出手段、C8・・・・・・多数
決制御信号。
ス手段。 3・・・・・・書込/読出手段、C8・・・・・・多数
決制御信号。
Claims (1)
- 各々がアドレス可能な複数の記憶セルと、1ビットの
情報に対して複数の記憶セルをアドレス指定するアドレ
ス手段と、書込時にはアドレス手段によりアドレス指定
された複数の記憶素子に同一ビットの情報を記憶させ読
出時には同一ビットの情報が書込まれた複数の記憶素子
から同一ビットの情報を読み出し該読み出された複数の
情報についての多数決論理に従い真値を決定する書込/
読出手段とを具えた不揮発性半導体記憶装置において、
前記アドレス手段を多数決制御信号に基づき同一ビット
情報を記憶させる複数の記憶素子数を可変指定可能にす
ると共に、書込/読出手段も同一の多数決制御信号に基
づき同一ビットの情報の記憶および真値の決定を行なう
ようにしたことを特徴とする不揮発性半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2628486A JPH0750555B2 (ja) | 1986-02-07 | 1986-02-07 | 不揮発性半導体記憶装置 |
US07/012,332 US4809228A (en) | 1986-02-07 | 1987-02-09 | Semiconductor memory device having controllable redundant scheme |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2628486A JPH0750555B2 (ja) | 1986-02-07 | 1986-02-07 | 不揮発性半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62184696A true JPS62184696A (ja) | 1987-08-13 |
JPH0750555B2 JPH0750555B2 (ja) | 1995-05-31 |
Family
ID=12188989
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2628486A Expired - Lifetime JPH0750555B2 (ja) | 1986-02-07 | 1986-02-07 | 不揮発性半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4809228A (ja) |
JP (1) | JPH0750555B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0683716A (ja) * | 1992-09-01 | 1994-03-25 | Rohm Co Ltd | 電気的書換可能型不揮発メモリ |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4975882A (en) * | 1989-10-30 | 1990-12-04 | Motorola, Inc. | User programmable redundant memory |
US5276834A (en) * | 1990-12-04 | 1994-01-04 | Micron Technology, Inc. | Spare memory arrangement |
DE102004036546A1 (de) * | 2004-07-28 | 2006-03-23 | Infineon Technologies Ag | Integrierter Halbleiterspeicher |
US10775433B1 (en) * | 2018-04-10 | 2020-09-15 | Flex Logix Technologies, Inc. | Programmable/configurable logic circuitry, control circuitry and method of dynamic context switching |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60167051A (ja) * | 1984-02-09 | 1985-08-30 | Hitachi Ltd | 記憶装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5919367A (ja) * | 1982-07-26 | 1984-01-31 | Toshiba Corp | メモリ付ゲ−トアレイ |
-
1986
- 1986-02-07 JP JP2628486A patent/JPH0750555B2/ja not_active Expired - Lifetime
-
1987
- 1987-02-09 US US07/012,332 patent/US4809228A/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60167051A (ja) * | 1984-02-09 | 1985-08-30 | Hitachi Ltd | 記憶装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0683716A (ja) * | 1992-09-01 | 1994-03-25 | Rohm Co Ltd | 電気的書換可能型不揮発メモリ |
Also Published As
Publication number | Publication date |
---|---|
US4809228A (en) | 1989-02-28 |
JPH0750555B2 (ja) | 1995-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5930826A (en) | Flash memory protection attribute status bits held in a flash memory array | |
US6047352A (en) | Memory system, method and predecoding circuit operable in different modes for selectively accessing multiple blocks of memory cells for simultaneous writing or erasure | |
US6483742B1 (en) | Bit map addressing schemes for flash memory | |
US6646913B2 (en) | Method for storing and reading data in a multilevel nonvolatile memory | |
US7254086B2 (en) | Method for accessing memory | |
TWI470429B (zh) | 記憶體裝置及記憶體存取方法 | |
US20150149712A1 (en) | Translation layer in a solid state storage device | |
US20120072653A1 (en) | Memory device with user configurable density/performance | |
US20010038554A1 (en) | Semiconductor memory device and restoration method therefor | |
US6967896B2 (en) | Address scramble | |
US6628563B1 (en) | Flash memory array for multiple simultaneous operations | |
JP3114630B2 (ja) | 不揮発性半導体メモリおよび書込み読出し方法 | |
US20140198571A1 (en) | Selecting memory cells | |
US20030133325A1 (en) | Architecture for a flash-EEPROM simultaneously readable in other sectors while erasing and/or programming one or more sectors | |
JP2007141376A (ja) | 半導体記憶装置及びその制御方法 | |
US7532510B2 (en) | Flash memory device with sector access | |
EP3057100B1 (en) | Memory device and operating method of same | |
JPS62184696A (ja) | 不揮発性半導体記憶装置 | |
US6724663B2 (en) | Erase block architecture for non-volatile memory | |
US8125839B2 (en) | Memory device and method reducing fluctuation of read voltage generated during read while write operation | |
SU900316A1 (ru) | Перепрограммируемое посто нное запоминающее устройство | |
JP2000260188A (ja) | 半導体記憶装置の制御方法および半導体記憶装置 | |
JPH04285796A (ja) | 半導体記憶装置 | |
JP2002216485A (ja) | 多値不揮発性メモリ | |
KR19990003406A (ko) | 다중 레벨 셀들을 갖는 메모리 장치 및 그것의 데이터 기입 방법 |