TWI470429B - 記憶體裝置及記憶體存取方法 - Google Patents

記憶體裝置及記憶體存取方法 Download PDF

Info

Publication number
TWI470429B
TWI470429B TW99100815A TW99100815A TWI470429B TW I470429 B TWI470429 B TW I470429B TW 99100815 A TW99100815 A TW 99100815A TW 99100815 A TW99100815 A TW 99100815A TW I470429 B TWI470429 B TW I470429B
Authority
TW
Taiwan
Prior art keywords
memory
data
address
bit
group
Prior art date
Application number
TW99100815A
Other languages
English (en)
Other versions
TW201102814A (en
Inventor
Biao Shen
Original Assignee
Seiko Instr Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instr Inc filed Critical Seiko Instr Inc
Publication of TW201102814A publication Critical patent/TW201102814A/zh
Application granted granted Critical
Publication of TWI470429B publication Critical patent/TWI470429B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory

Landscapes

  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Programmable Controllers (AREA)

Description

記憶體裝置及記憶體存取方法
本發明係關於將OTP(One Time Programmable)記憶體擬似性當作MTP(Multi Time Programmable)記憶體使用之記憶體裝置及記憶體存取方法。
以記憶用以控制顯示裝置之資訊的記憶體裝置而言，自以往利用由頻率控制用之OTP記憶體，和將亮度控制用之OTP記憶體擬似性當作MTP記憶體使用之擬似MTP記憶體，和控制各個記憶體之控制電路等所構成之記憶體裝置。在需要非揮發記憶體之積體電路中，為了刪減製程成本，以採用OTP記憶體來取代EEPROM(Erasable Programmable ROM)之情形為多。OTP記憶體為僅執行一次寫入動作之記憶體。再者，擬似MTP記憶體係具有使用複數OTP記憶體而增加表觀上之重寫次數之構成的記憶體。該類記憶體一般常被使用。針對OTP記憶體及擬似MTP記憶體為眾知，例如記載於專利文獻1或專利文獻2等。
[先行技術文獻] [專利文獻]
[專利文獻1]日本特開2006-3233981號公報
[專利文獻2]美國專利第6728137號公報
 [發明之概要]
然而，對於以往被設置在用以控制顯示裝置之積體電路內的記憶體裝置，必須要有以OTP記憶體所構成之頻率控制用記憶體，和以擬似MTP記憶體所構成之亮度控制用記憶體，還有控制各個記憶體之控制電路。因此，電力(電流)消耗量也增多，積體電路基板上之佔有面積也變大，並且與記憶體裝置以外之周邊電路之連接訊號條數變多，提高了積體電路之成本。再者，頻率控制用之OTP記憶體和亮度調整用之擬似MTP記憶體，其動作及控制方法不同，有難以形成一個記憶體之構成的問題。OTP記憶體僅可一次寫入，無法重寫。但是，擬似MTP記憶體為可複數次重寫之記憶體。因此，擬似MTP記憶體與OTP記憶體不同，依序讀寫所有記憶體之動作等，功能、動作及控制方法完全不同，難以一個記憶體來構成。
在非揮發性記憶體之所需的積體電路中，OTP記憶體和擬似MTP原本係被利用在另外的目的，但是OTP記體體和擬似MTP記憶體雖然控制方法不同，但不管大部分的周邊電路重複，至今還未被兼用。再者，當在合計電路內分別配置OTP記憶體和擬似MTP記憶體時，必須個別控制各個記憶體，而成為佔有太多電路面積，也有難以使積體電路小型化之問題。
本發明係鑑於如此之情形而研究出，其目的在於提供 可以在維持以OTP記憶體所構成之記憶體，和以擬似MTP記憶體所構成之記憶體之功能的狀態下，使電路構成簡單化之記憶體裝置及記憶體存取方法。
本發明係一種記憶體裝置，其具有複數記憶體組，各記憶體組係由用以將表示已消去的資料之標記位元予以記憶的標記位元記憶區域，和用以將應記憶之資料予以記憶的資料位元記憶區域所構成，且係由OTP(One Time Programmable)記憶體所構成的記憶體裝置，該OTP記憶體係由一個以上的OTP記憶體區塊和一個以上的擬似MTP記憶體區塊所構成，該OTP記憶體區塊係使上述記憶體組中特定數之記憶體組當作OTP記憶體而進行動作，該擬似MTP記憶體區塊係使上述記憶體組中除上述OTP記憶體區塊之外的記憶體組當作擬似MTP記憶體而進行動作，其特徵為：具有參照上述標記位元求出應讀寫資料之上述記憶體組之位址的位址檢索手段；輸入選擇上述OTP記憶體區塊，和上述擬似MTP記憶體區塊中之任一者的區塊選擇訊號，讀出根據該區塊選擇訊號所選擇出之記憶體區塊中，被記憶於以藉由上述位址檢索手段而求出之位址所示之記憶體組之資料位元記憶區域之資料的讀出手段；根據上述擬似MTP記憶體區塊中，藉由上述位址檢索手段所求出之位址，標記應寫入新資料之記憶體組，將應寫入之資料寫入於該記憶體組之資料位元記憶區 域的寫入手段；和將上述標記位元寫入至藉由上述位址檢索手段所求出之位址之記憶體組之標記位元記憶區域的標記位元寫入手段，在上述OTP記憶體區塊之標記位元記憶區域，事先寫入有上述標記位元。
本發明中，上述複數記憶體組係被構成可以讀寫複數系統之資料，上述位址檢索手段係按應讀寫之資料的系統，求出應讀寫上述資料之上述記憶體組的位址。
上述讀出手段和上述寫入手段係被構成對特定數之上述記憶體組之上述資料位元記憶區域讀寫資料，上述標記位元寫入手段係以藉由上述位址檢索手段所求出之位址為前頭，將上述標記位元寫入至上述特定數之上述記憶體組之標記位元記憶區域。
本發明係一種記憶體存取方法，屬於記憶體裝置中之記體體存取方法，該記憶裝置具有複數記憶體組，各記憶體組係由用以將表示已消去的資料之標記位元予以記憶的標記位元記憶區域，和用以將應記憶之資料予以記憶的資料位元記憶區域所構成，且係由OTP(One Time Programmable)記憶體所構成的記憶體裝置，該OTP記憶體係由一個以上的OTP記憶體區塊和一個以上的擬似MTP記憶體區塊所構成，該OTP記憶體區塊係使上述記憶體組中特定數之記憶體組當作OTP記憶體而進行動作，該擬似MTP記憶體區塊係使上述記憶體組中除上述OTP記憶體區塊之外的記憶體組當作擬似MTP記憶體而進行動作，其特徵為：具有參照上述標記位元求出應讀寫 資料之上述記憶體組之位址的位址檢索步驟；輸入選擇上述OTP記憶體區塊，和上述擬似MTP記憶體區塊中之任一者的區塊選擇訊號，讀出被記憶於根據該區塊選擇訊號所選擇出之記憶體區塊中，以藉由上述位址檢索步驟而求出之位址所示之記憶體組之資料位元記憶區域之資料的讀出步驟；根據上述擬似MTP記憶體區塊中，藉由上述位址檢索步驟所求出之位址，標記應寫入新資料之記憶體組，將應寫入之資料寫入於該記憶體組之資料位元記憶區域的寫入步驟；和將上述標記位元寫入至藉由上述位址檢索步驟所求出之位址之記憶體組之標記位元記憶區域的標記位元寫入步驟。
本發明中，上述複數記憶體組係被構成可以讀寫複數系統之資料，上述位址檢索步驟係按應讀寫之資料的系統，求出應讀寫上述資料之上述記憶體組的位址。
本發明中，上述讀出步驟和上述寫入步驟係被構成對特定數之上述記憶體組之上述資料位元記憶區域讀寫資料，上述標記位元寫入步驟係以藉由上述位址檢索步驟所求出之位址為前頭，將上述標記位元寫入至上述特定數之上述記憶體組之標記位元記憶區域。
若藉由本發明，因以一個記憶體區塊，和對該記憶體區塊讀寫資料之電路，構成以往以OTP記憶體所構成之記憶體，和以擬似MTP記憶體所構成之記憶體，和控制 各個記憶體之控制電路所構成之記憶體裝置，故可以在維持以OTP記憶體所構成之記憶體，和以擬似MTP記憶體所構成之記憶體之功能之狀態下，使電路構成簡單化。依此，因可以縮小積體電路基板上之佔有面積，減少消耗電力及消耗電流，又可以降低記憶體和電路之零件數，故取得可以實現降低成本之效果。
 [第1實施型態]
以下，參照本發明之第1實施型態之記憶體裝置而予以說明。第1圖為表示同實施型態之構成的方塊圖。在該圖中，符號1為以OTP(One Time Programmable)記憶體所構成之記憶體區塊。在第1圖所示之例中，記憶體區塊1係由16個記憶體組構成。記憶體組係由n(n為自然數)位元(例如8位元)之資料位元，和1位元之標記位元所構成。在各記憶體組賦予位址，藉由指定位址，可以將記憶體組各個特定成唯一。記憶體區塊1係由16個記憶體組中，以m1個(m1為自然數)之記憶體組所構成，且作為OTP記憶體而動作之OTP記憶體區塊，和以m2個(m2為自然數，成為m2=16-m1)之記憶體組構成，且當作擬似MTP記憶體而動作之擬似MTP記憶體區塊所形成。在此，就以m1=2，m2=16-2=14予以說明。
並且，在初期狀態，OTP記憶體區塊之資料位元，事先設定特定資料，OTP記憶體區塊之標記位元全部被設定 為「0」。再者，在初期狀態中，擬似MTP記憶體區塊之未記入記憶體組之n位元之資料位元全部被設定為「1」，擬似MTP記憶體區塊之未記入記憶體組之標記位元全部被設定為「1」。在此稱為初期狀態係記憶體裝置之製造後立即的狀態，稱為記憶體裝置還未被使用之狀態。
符號2係因應讀出要求，讀出記憶體區塊1中，OTP記憶體區塊之資料位元，而輸出所讀出之資料的讀出部。符號3係因應讀出要求，讀出記憶體區塊1中，擬似MTP記憶體區塊之最新資料位元，而輸出所讀出之資料的讀出部。符號4係因應寫入要求，將最新資料寫入至記憶體區塊1之擬似MTP記憶體區塊的寫入部。符號5係對來自讀出部3或寫入部4之位址要求，參照記憶體區塊1上之標記位元，在擬似MTP記憶體區塊上檢索寫入有最新資料之記憶體組，而回應所檢索到之記憶體組之位址的檢索部。符號6係為了進行消去已寫入之資料的處理，根據從檢索部5輸出之位址，對消去之記憶體組寫入標記位元之標記位元寫入部。符號7係利用第1圖所示之記憶體裝置，執行被記億於OTP記憶體區塊之資料之讀出，和對擬似MTP記憶體區塊寫入所期待之資料的運用電路。
接著，參照第5圖，說明第1圖所示之檢索部5之動作。第5圖係表示第1圖所示之檢索部5對來自讀出部3或寫入部4之位址要求，參照記憶體區塊1上之標記位 元，在擬似MTP記憶體區塊上檢索寫入有最新資料之記憶體組，而回應檢索到之記憶體組之位址的圖示。檢索部5係從位址值最小之值(在該例中為「0」)往位址值大之值(在該例中為「15」)之方向依序參照各記憶體組之標記位元，而檢索出標記位元為「1」之記憶體組，於檢索到之時，則回應該記憶體組之位址值。在第5圖所示之例中，位址值從「0」~「8」，標記位元為「0」，因位址值為「9」之記憶體組之標記位元係「1」，故檢索部5輸出之位址值成為「9」。藉由該動作，可以執行寫入有最新資料之記憶體組的檢索。
接著，參照第6圖，說明第1圖所示之讀出部3之動作。第6圖係表示讀出部3因應讀出要求，讀出記憶體區塊1中，擬似MTP記憶體區塊之最新資料的資料位元，而輸出所讀出之資料之動作的圖示。讀出部3係對檢索部5輸出位址要求，讀出以對該位址要求所回應之位址值所示之記憶體組之資料位元而輸出。在第6圖所示之例中，被檢索到之位址值為「9」之時，讀出位址值為「9」之記憶體組之資料而予以輸出。藉由該動作，可以讀出最新資料。
接著，參照第7圖，說明第1圖所示之寫入部4之動作。第7圖係寫入部4因應寫入要求，將最新資料寫入至記憶體區塊1之擬似MTP記憶體區塊之動作的圖示。寫入部4係對檢索部5輸出位址要求，增加對該位址要求所回應之位址值(+1)，並將應寫入之資料位元寫入至以該增 加之位址值所示之記憶體組之資料位元。另外，標記位元寫入部6係將以自檢索部5所輸出之位址值所示之記憶體組之標記位元設為從「1」至「0」。在第7圖所示之例中，被檢索到之位址值為「9」之時，則在位址值「9」加算「1」，將應寫入之資料位元寫入至以位址值「10」所示之記憶體組。然後，使以位址值「9」所示之記憶體組之標記位元成為從「1」到「0」。藉由該動作，可以消去直到目前記憶有最新資料之記憶體組之資料，將新的最新資料寫入至記憶體組。
接著，參照第1圖，說明因應來自運用電路7之指示，而執行資料之讀寫的動作。首先，於記憶體裝置之製造時，讀出事先被寫入於OTP記憶體區塊之資料時，運用電路7係對讀出部2，輸出讀出要求訊號。該讀出要求訊號包含有指定應讀出之資料的位址值。於含有該位址值之時，讀出部2讀出被指定之位址值之資料。例如，位址值為「0」時，讀出位址「0」之資料。再者，於讀出要求訊號不含有位址值之時，讀出部2則讀出記憶於OTP記憶體區塊之所有資料。然後，讀出部2係將所讀出之資料輸出至運用電路7。藉由該動作，可以於記憶體裝置之製造時，讀出事先被寫入至OTP記憶體區塊之資料。
接著，於讀出記憶於擬似MTP記憶體區塊之資料時，運用電路7係對讀出部3，輸出讀出要求訊號。讀出部3當接受讀出要求訊號時，對檢索部5輸出位址要求訊號。其結果，檢索部5檢索寫入有最新資料之記憶體組， 將其記憶體組之位址值當作位址資料而輸出至讀出部3。讀出部3係讀出以自檢索部5輸出之位址值所示之記憶體組之資料，將該讀出之資料輸出至運用電路7。藉由該動作，可以讀出記憶於擬似MTP記憶體區塊之最新資料。
接著，於更新記憶於擬似MTP記憶體區塊之資料時(寫入新資料時)，運用電路7係對寫入部4，輸出寫入要求訊號。該寫入要求訊號包含應寫入之資料。寫入部4係對檢索部5，輸出位址要求訊號。其結果，檢索部5檢索寫入有最新資料之記憶體組，將其記憶體組之位址值當作位址資料而輸出至寫入部4。寫入部4係增加(+1)自檢索部5所輸出之位址值，並將應寫入之資料寫入至以增加之位址值所示之記憶體組，對運用電路7輸出處理結果訊號。與該動作並行，標記位元寫入部6係將以檢索部5輸出之位址值所示之記憶體組之標記位元設為「0」。藉由該動作，可以更新記憶於擬似MTP記憶體區塊之最新資料。
[第2實施型態]
接著，參照圖面說明依據本發明之第2實施型態的記憶體裝置。第2圖為表示同實施型態之構成的方塊圖。在該圖中，符號1為以OTP(One Time Programmable)記憶體所構成之記憶體區塊，為與第1實施型態中所說明之記憶體區塊1相同之構成。符號31係輸入區塊選擇訊號，根據該區塊選擇訊號，選擇應讀出之資料為OTP記憶體區 塊，或為擬似MTP記憶體區塊，自所選擇之記憶體區塊讀出資料位元，而輸出所讀出之資料的讀出部。
第2圖所示之寫入部4、檢索部5及標記位元寫入部6因與第1圖所示之第1實施型態之寫入部4、檢索部5及標記位元寫入部6為相同構成，故省略詳細說明。
接著，參照第2圖，說明因應來自運用電路71之指示，而執行資料之讀寫的動作。首先，於記憶體裝置之製造時，讀出事先被寫入於OTP記憶體區塊之資料時，運用電路71係對讀出部31，輸出表示選擇OTP記憶體區塊之區塊選擇訊號。然後，運用電路71係對讀出部31，輸出讀出要求訊號。該讀出要求訊號包含有指定應讀出之資料的位址值。於含有該位址值之時，讀出部31讀出被指定之位址值之資料。例如，若位址值為「0」時，讀出位址「0」之資料。再者，於讀出要求訊號不含有位址值之時，讀出部31則讀出記憶於OTP記憶體區塊之所有資料。然後，讀出部31係將所讀出之資料輸出至運用電路71。藉由該動作，可以於記憶體裝置之製造時，讀出事先被寫入至OTP記憶體區塊之資料。
接著，於讀出記憶於擬似MTP記憶體區塊之資料時，運用電路71係對讀出部31，輸出表示選擇擬似MTP記憶體區塊之區塊選擇訊號。然後，運用電路71係對讀出部31，輸出讀出要求訊號。讀出部31當接受讀出要求訊號時，對檢索部5輸出位址要求訊號。其結果，檢索部5檢索寫入有最新資料之記憶體組，將其記憶體組之位址 值當作位址資料而輸出至讀出部31。讀出部31係讀出以自檢索部5輸出之位址值所示之記憶體組之資料，將該讀出之資料輸出至運用電路71。藉由該動作，可以讀出記憶於擬似MTP記憶體區塊之最新資料。
接著，於更新記憶於擬似MTP記憶體區塊之資料時(寫入新資料時)，運用電路71係對寫入部4，輸出寫入要求訊號。於該寫入要求訊號包含應寫入之資料。寫入部4係對檢索部5，輸出位址要求訊號。其結果，檢索部5檢索寫入有最新資料之記憶體組，將其記憶體組之位址值當作位址資料而輸出至寫入部4。寫入部4係增加(+1)自檢索部5所輸出之位址值，而將寫入於以增加之位址值所示之記憶體組之資料，對運用電路71輸出處理結果訊號。與該動作並行，標記位元寫入部6係將以檢索部5輸出之位址值所示之記憶體組之標記位元設為「0」。藉由該動作，可以更新記憶於擬似MTP記憶體區塊之最新資料。
[第3實施型態]
接著，參照圖面說明依據本發明之第3實施型態的記憶體裝置。第3圖為表示同實施型態之構成的方塊圖。在該圖中，符號1為以OTP(One Time Programmable)記憶體所構成之記憶體區塊。在第3圖所示之例中，記憶體區塊1係由16個記憶體組構成，由n(n為自然數)位元(例如8位元)之資料位元，和1位元之標記位元所構成。在各記 憶體組賦予位址，藉由指定位址，可以記憶體組各個特定成唯一。記憶體區塊1係由16個記憶體組中，以m1個(m1為自然數)之記憶體組所構成，且作為OTP記憶體而動作之第1OTP記憶體區塊，和以m3個(m3為自然數)之記憶體組構成，且作為OTP記憶體而動作之第2OTP記憶體區塊，和以m2個(m2為自然數，成為m2=16-m1-m3)之記憶體組所構成，且作為擬似MTP記憶體而動作之擬似MTP記憶體區塊所構成。藉由設為第3圖所示之記憶體區塊構成，以1個記憶體區塊1實現2系統之資料之讀寫。在此，就以m1=2、m3=3、m2=16-2-3=11予以說明。
並且，在初期狀態，OTP記憶體區塊之資料位元，事先設定特定資料，OTP記憶體區塊之標記位元全部被設定為「0」。再者，在初期狀態中，擬似MTP記憶體區塊之n位元之資料位元全部被設定為「1」，擬似MTP記憶體區塊之標記位元全部被設定為「1」。
符號32係輸入區塊選擇訊號和系統選擇訊號，根據該區塊選擇訊號，選擇應讀出之資料為OTP記憶體區塊，或為擬似MTP記憶體區塊，並且根據系統選擇訊號，選擇兩個系統中之任一個，自所選擇之記憶體區塊讀出資料位元，而輸出所讀出之資料的讀出部。符號42係根據系統選擇訊號，選擇兩個系統中之任一個，並且因應寫入要求，將記憶體區塊1之擬似MTP記憶體區塊中，對所選擇之系統之記憶體組寫入最新資料的寫入部。
符號52係對來自讀出部32或寫入部42之位址要求，參照記憶體區塊1上之標記位元，在擬似MTP記憶體區塊上檢索寫入有最新資料之記憶體組，而回應所檢索到之記憶體組之位址的檢索部。輸入至檢索部522的位址要求，包含兩個系統，辨別被選擇之系統的資訊，檢索部52係根據該系統辨別資訊，選擇系統，而回應寫入最新資料之記憶體組之位址值。
第3圖所示之標記位元寫入部6，因與第1圖所示之第1實施型態之標記位元寫入部6相同之構成，故省略詳細之說明。
接著，參照第3圖，說明因應來自運用電路72之指示，而執行資料之讀寫的動作。首先，於記憶體裝置之製造時，讀出事先被寫入於OTP記憶體區塊之資料時，運用電路72係對讀出部32，輸出表示選擇OTP記憶體區塊之區塊選擇訊號，並且選擇兩個系統中之任一系統的系統選擇訊號。然後，運用電路72係對讀出部32，輸出讀出要求訊號。該讀出要求訊號包含有指定應讀出之資料的位址值。於含有該位址值之時，讀出部32讀出被指定之位址值之資料。
例如，若位址值為「0」時，讀出位址「0」之資料。再者，於讀出要求訊號不含有位址值之時，讀出部32則讀出記憶於OTP記憶體區塊之所有資料。此時，讀出部32係讀出記憶於藉由系統選擇訊號而選擇出之系統的OTP記憶體區塊的資料。例如，於選擇第1系統之時，讀 出位址「0」、「1」之資料，選擇第2系統之時，讀出位址「13」、「14」、「15」之資料。然後，讀出部32係將所讀出之資料輸出至運用電路72。藉由該動作，可以讀出於記憶體裝置之製造時事先被寫入至OTP記憶體區塊之兩系統之資料中，被選擇出之系統的資料。
接著，於讀出記憶於擬似MTP記憶體區塊之資料時，運用電路72係對讀出部32，輸出表示選擇擬似MTP記憶體區塊之區塊選擇訊號，並且輸出兩個系統中之任一系統的系統選擇訊號。然後，運用電路72係對讀出部32，輸出讀出要求訊號。讀出部32係當接受讀出要求訊號時，對檢索部52輸出位址要求訊號。在該位址要求訊號，包含辨別被選擇之系統的資訊。
其結果，檢索部52係檢索寫入有最新資料之記憶體組，將其記憶體組之位址值當作位址資料而輸出至讀出部32。此時，檢索部52係於選擇第1系統之時，從位址值小之一方往位址值大之一方(在第3圖中為從上往下)執行檢索，於選擇第2系統之時，則從位址值大之一方往位址值小之一方(在第3圖中為從下往上)執行檢索，求出記憶有各系統之最新資料的記憶體組之位址值。讀出部32係讀出以自檢索部52輸出之位址值所示之記憶體組之資料，將該讀出之資料輸出至運用電路72。藉由該動作，可以讀出記憶於擬似MTP記憶體區塊之兩系統之資料中，被選擇出之系統的最新資料。
接著，於更新記憶於擬似MTP記憶體區塊之資料時 (寫入新資料時)，運用電路72係對寫入部42，輸出系統選擇訊號。然後，運用電路72輸出寫入要求訊號。於該寫入要求訊號包含應寫入之資料。寫入部42係對檢索部52，輸出位址要求訊號。在該位址要求訊號，包含辨別被選擇之系統的資訊。其結果，檢索部52檢索寫入有最新資料之記憶體組，將其記憶體組之位址值當作位址資料而輸出至寫入部42。此時，檢索部52係於選擇第1系統之時，從位址值小之一方往位址值大之一方執行檢索，於選擇第2系統之時，則從位址值大之一方往位址值小之一方執行檢索，求出記憶有各系統之最新資料的記憶體組之位址值。
寫入部42係於選擇第1系統之時，增加(+1)自檢索部52所輸出之位址值，而將應寫入之資料寫入於以增加之位址值所示之記憶體組。另外，於選擇第2系統之時，寫入部42係減少(-1)自檢索部52所輸出之位址值，而將應寫入之資料寫入於以減少之位址值所示之記憶體組。然後，寫入部42係對應用電路72，輸出處理結果訊號。與該動作並行，標記位元寫入部6係將以檢索部52輸出之位址值所示之記憶體組之標記位元設為「0」。藉由該動作，可以更新記憶於擬似MTP記憶體區塊之最新資料。
[第4實施型態]
接著，參照圖面說明依據本發明之第4實施型態的記 憶體裝置。第4圖為表示同實施型態之構成的方塊圖。在該圖中，符號1為以OTP(One Time Programmable)記憶體所構成之記憶體區塊。在第4圖所示之例中，記憶體區塊1係由16個記憶體組構成，由n(n為自然數)位元(例如8位元)之資料位元，和1位元之標記位元所構成。在各記憶體組賦予位址，藉由指定位址，可以記憶體組各個特定成唯一。記憶體區塊1係由16個記憶體組中，以m1個(m1為自然數)之記憶體組所構成，且作為OTP記憶體而動作之OTP記憶體區塊，和以m2個(m2為自然數，成為m2=16-m1)之記憶體組構成，且當作擬似MTP記憶體而動作之擬似MTP記憶體區塊所形成。在此，就以m1=2，m2=16-2=14予以說明。
並且，在初期狀態，OTP記憶體區塊之資料位元，事先設定特定資料，OTP記憶體區塊之標記位元全部被設定為「0」。再者，在初期狀態中，擬似MTP記憶體區塊之n位元之資料位元全部被設定為「1」，擬似MTP記憶體區塊之標記位元全部被設定為「1」。
符號33係輸入區塊選擇訊號和字元長設定訊號，根據該區塊選擇訊號，選擇應讀出之資料為OTP記憶體區塊，或為擬似MTP記憶體區塊，並且根據字元長設定訊號，讀出被設定之字元長之資料位元，輸出所讀出之資料的讀出部。字元長係以資料位元之位元數n之整數倍之位元數所表示之值，或以n位元構成之資料位元之記憶體組數所表示之值。符號43係根據字元長設定訊號，設定被 設定之字元長，並且因應寫入要求，將記憶體區塊1之擬似MTP記憶體區塊中，對所設定之字元長部分之記憶體組寫入最新資料的寫入部。
符號53係對來自讀出部33或寫入部43之位址要求，參照記憶體區塊1上之標記位元，在擬似MTP記憶體區塊上檢索寫入有最新資料之記憶體組，而回應所檢索到之記憶體組之位址的檢索部。符號63係為了輸入字元長設定訊號，且進行消去已寫入之資料的處理，根據從檢索部53輸出之位址，對消去之字元長部分之記憶體組寫入標記位元之標記位元寫入部。
接著，參照第4圖，說明因應來自運用電路73之指示，而執行資料之讀寫的動作。首先，於記憶體裝置之製造時，讀出事先被寫入於OTP記憶體區塊之資料時，運用電路73係對讀出部33，輸出表示選擇OTP記憶體區塊之區塊選擇訊號。然後，運用電路73係對讀出部33，輸出讀出要求訊號。該讀出要求訊號包含有指定應讀出之資料的位址值。於含有該位址值之時，讀出部33讀出被指定之位址值之資料。
例如，若位址值為「0」時，讀出位址「0」之資料。再者，於讀出要求訊號不含有位址值之時，讀出部33則讀出記憶於OTP記憶體區塊之所有資料。然後，讀出部33係將所讀出之資料輸出至運用電路73。藉由該動作，可以於記憶體裝置之製造時，讀出事先被寫入至OTP記憶體區塊之資料。
接著，於讀出記憶於擬似MTP記憶體區塊之資料時，運用電路73係對讀出部33，輸出表示選擇擬似MTP記憶體區塊之區塊選擇訊號，並且輸出字元長設定訊號。然後，運用電路73係對讀出部33，輸出讀出要求訊號。讀出部33係當接受讀出要求訊號時，對檢索部53輸出位址要求訊號。其結果，檢索部52係檢索寫入有最新資料之記憶體組，將其記憶體組之位址值當作位址資料而輸出至讀出部33。
讀出部33係從以自檢索部53輸出之位址值所示之記憶體組，讀出字元長部分之資料，將該讀出之資料輸出至運用電路73。藉由該動作，可以自記憶於擬似MTP記憶體組之資料，讀出被設定之字元長部分之最新資料。
接著，於更新記憶於擬似MTP記憶體區塊之資料時(寫入新資料時)，運用電路73係對寫入部43，輸出字元長設定訊號。然後，運用電路73輸出寫入要求訊號。於該寫入要求訊號包含應寫入之資料。寫入部43係對檢索部53，輸出位址要求訊號。其結果，檢索部53檢索寫入有最新資料之記憶體組，將其記憶體組之位址值當作位址資料而輸出至寫入部43。
寫入部43係以自檢索部53輸出之位址值為前頭，跳過設定之字元長部分的記憶體組，而將設定之字元長部分之資料寫入至記憶體組。與該動作並行，標記位元寫入部63係輸入字元長設定訊號，檢索部53輸出之位址值當作前頭之字元長部分之記憶體組之標記位元設為「0」。例 如，字元長為兩個份之記憶體組(n×2位元)之長度之時，將兩個記憶體組部份之標記位元設為「0」。藉由該動作，可以更新記憶於擬似MTP記憶體區塊之最新資料。
記憶體區塊之標記位元記憶區域和資料位元記憶區域，因係邏輯性之區域，故除上述第1至第4實施型態之外，即使為如專利文獻1所示般明確區分為標記位元記憶區域和資料位元記憶區域之構造，或如專利文獻2所示般，物理性區分為標記位元記憶區域和資料位元記憶區域之構造，當然也可以實施本發明。
再者，在第3實施型態中，OTP記憶體區塊或擬似MTP記憶體區塊之檢索位置不一定從記憶體區塊之位址值小之一方檢索至大之一方及從大之一方檢索至小之一方並且執行寫入。即使例如在第3圖中，將位址值相當於7之記憶體組當作OTP利用，以從位址值為6之記憶體組朝位址值變小之方式，檢索第1系統之擬似MTP記憶體區塊並進行寫入，或以從位址值為8之記憶體組朝位址值變大之方式，檢索第2系統之擬似MTP區塊而進行寫入亦可。
如此一來，因以一個記憶體區塊1，和對該記憶體區塊1讀寫資料之電路，構成以往以OTP記憶體所構成之頻率控制用記憶體，和以擬似MTP記憶體所構成之亮度控制用記憶體，和控制各個記憶體之控制電路所構成之記憶體裝置，故可以在維持以OTP記憶體所構成之頻率控制用記憶體，和以擬似MTP記憶體所構成之亮度控制用 記憶體之功能之狀態下，使電路構成簡單化。依此，因可以縮小積體電路基板上之佔有面積，減少消耗電力及消耗電流，又可以降低記憶體和電路之零件數，故可以實現降低成本。
並且，在第2圖至第4圖中，自運用電路71、72、73輸出之區塊選擇訊號即使省略亦可。此時，若設為在運用電路71、72、73輸出之讀出要求(位址)訊號內含有能夠選擇應讀出之區塊的資訊的讀出要求(位址)訊號即可。再者，即使在讀出要求(位址)訊號內，包含應讀出之資料的位址資訊，而直接指定讀出之區塊內之位址，依此執行應讀出之區塊的選擇亦可。
再者，第1圖至第4圖所示之檢索部5、52、53之檢索動作，除依序檢索之外，即使使用二進位檢索亦可。藉由二進位檢索，可高速執行檢索部5、52、53之檢索動作。
1‧‧‧記憶體區塊
2、3、31、32、33‧‧‧讀出部
4、42、43‧‧‧寫入部
5、52、53‧‧‧檢索部
6、63‧‧‧標記位元寫入部
7、71、72、73‧‧‧運用電路
第1圖為表示本發明之第1實施型態之構成的方塊圖。
第2圖為表示本發明之第2實施型態之構成的方塊圖。
第3圖為表示本發明之第3實施型態之構成的方塊圖。
第4圖為表示本發明之第4實施型態之構成的方塊 圖。
第5圖為表示標記位元之檢索動作之說明圖。
第6圖為表示資料之讀出動作的說明圖。
第7圖為表示資料之寫入動作的說明圖。
1‧‧‧記憶體區塊
2、3‧‧‧讀出部
4‧‧‧寫入部
5‧‧‧檢索部
6‧‧‧標記位元寫入部
7‧‧‧運用電路

Claims (4)

  1. 一種記憶體裝置，其具有複數記憶體組，各記憶體組係由用以將表示已消去的資料之標記位元予以記憶的標記位元記憶區域，和用以將應記憶之資料予以記憶的資料位元記憶區域所構成，且係由OTP(One Time Programmable)記憶體所構成的記憶體裝置，該OTP記憶體係由一個以上的OTP記憶體區塊和一個以上的擬似MTP記憶體區塊所構成，該OTP記憶體區塊係使上述記憶體組中特定數之記憶體組當作OTP記憶體而進行動作，該擬似MTP記憶體區塊係使上述記憶體組中除上述OTP記憶體區塊之外的記憶體組當作擬似MTP記憶體而進行動作，其特徵為：具有位址檢索手段，其係參照上述標記位元求出應讀寫資料之上述記憶體組的位址；讀出手段，其係讀出被記憶於以藉由上述位址檢索手段而求出之位址所示之記憶體組之資料位元記憶區域的資料；寫入手段，其係根據上述擬似MTP記憶體區塊中，藉由上述位址檢索手段所求出之位址，標記應寫入新資料之記憶體組，將應寫入之資料寫入於該記憶體組之資料位元記憶區域；和標記位元寫入手段，將上述標記位元寫入至藉由上述位址檢索手段所求出之位址之記憶體組之標記位元記憶區域； 在上述OTP記憶體區塊之標記位元記憶區域，事先寫入有上述標記位元。
  2. 如申請專利範圍第1項所記載之記憶體裝置，其中上述複數記憶體組係被構成可以讀寫複數系統之資料，上述位址檢索手段係按應讀寫之資料的系統，求出應讀寫上述資料之上述記憶體組的位址。
  3. 一種記憶體存取方法，屬於記憶體裝置中之記體體存取方法，該記憶裝置具有複數記憶體組，各記憶體組係由用以將表示已消去的資料之標記位元予以記憶的標記位元記憶區域，和用以將應記憶之資料予以記憶的資料位元記憶區域所構成，且係由OTP(One Time Programmable)記憶體所構成的記憶體裝置，該OTP記憶體係由一個以上的OTP記憶體區塊和一個以上的擬似MTP記憶體區塊所構成，該OTP記憶體區塊係使上述記憶體組中特定數之記憶體組當作OTP記憶體而進行動作，該擬似MTP記憶體區塊係使上述記憶體組中除上述OTP記憶體區塊之外的記憶體組當作擬似MTP記憶體而進行動作，其特徵為：具有位址檢索步驟，其係參照上述標記位元求出應讀寫資料之上述記憶體組的位址；讀出步驟，其係讀出被記憶於以藉由上述位址檢索步驟而求出之位址所示之記憶體組之資料位元記憶區域的資料； 寫入步驟，其係根據上述擬似MTP記憶體區塊中，藉由上述位址檢索步驟所求出之位址，標記應寫入新資料之記憶體組，將應寫入之資料寫入於該記憶體組之資料位元記憶區域；和標記位元寫入步驟，其係將上述標記位元寫入至藉由上述位址檢索步驟所求出之位址之記憶體組之標記位元記憶區域。
  4. 如申請專利範圍第3項所記載之記憶體存取方法，其中上述複數記憶體組係被構成可以讀寫複數系統之資料，上述位址檢索步驟係按應讀寫之資料的系統，求出應讀寫上述資料之上述記憶體組的位址。
TW99100815A 2009-01-15 2010-01-13 記憶體裝置及記憶體存取方法 TWI470429B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009006703A JP5328020B2 (ja) 2009-01-15 2009-01-15 メモリ装置及びメモリアクセス方法

Publications (2)

Publication Number Publication Date
TW201102814A TW201102814A (en) 2011-01-16
TWI470429B true TWI470429B (zh) 2015-01-21

Family

ID=42318978

Family Applications (1)

Application Number Title Priority Date Filing Date
TW99100815A TWI470429B (zh) 2009-01-15 2010-01-13 記憶體裝置及記憶體存取方法

Country Status (5)

Country Link
US (2) US8335098B2 (zh)
JP (1) JP5328020B2 (zh)
KR (1) KR101466420B1 (zh)
CN (1) CN101783181B (zh)
TW (1) TWI470429B (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5328020B2 (ja) * 2009-01-15 2013-10-30 セイコーインスツル株式会社 メモリ装置及びメモリアクセス方法
JP5347649B2 (ja) * 2009-03-30 2013-11-20 凸版印刷株式会社 不揮発性半導体メモリ装置
JP2010231872A (ja) * 2009-03-30 2010-10-14 Toppan Printing Co Ltd 不揮発性半導体メモリ装置
US9070437B2 (en) 2010-08-20 2015-06-30 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices with heat sink
US9824768B2 (en) * 2015-03-22 2017-11-21 Attopsemi Technology Co., Ltd Integrated OTP memory for providing MTP memory
US10916317B2 (en) 2010-08-20 2021-02-09 Attopsemi Technology Co., Ltd Programmable resistance memory on thin film transistor technology
US9711237B2 (en) 2010-08-20 2017-07-18 Attopsemi Technology Co., Ltd. Method and structure for reliable electrical fuse programming
US10923204B2 (en) 2010-08-20 2021-02-16 Attopsemi Technology Co., Ltd Fully testible OTP memory
US10229746B2 (en) 2010-08-20 2019-03-12 Attopsemi Technology Co., Ltd OTP memory with high data security
US9818478B2 (en) 2012-12-07 2017-11-14 Attopsemi Technology Co., Ltd Programmable resistive device and memory using diode as selector
US10249379B2 (en) 2010-08-20 2019-04-02 Attopsemi Technology Co., Ltd One-time programmable devices having program selector for electrical fuses with extended area
US8848423B2 (en) 2011-02-14 2014-09-30 Shine C. Chung Circuit and system of using FinFET for building programmable resistive devices
US10192615B2 (en) 2011-02-14 2019-01-29 Attopsemi Technology Co., Ltd One-time programmable devices having a semiconductor fin structure with a divided active region
US10586832B2 (en) 2011-02-14 2020-03-10 Attopsemi Technology Co., Ltd One-time programmable devices using gate-all-around structures
TWI435217B (zh) * 2011-02-16 2014-04-21 Pixart Imaging Inc 可程式化記憶體及其寫入和讀取方法
CN102646452B (zh) * 2011-02-22 2016-01-20 原相科技股份有限公司 可编程存储器及其写入和读取方法
JP6035760B2 (ja) * 2012-02-07 2016-11-30 セイコーエプソン株式会社 半導体記憶装置及び半導体記憶装置の制御方法
KR102009655B1 (ko) * 2012-08-29 2019-08-13 삼성디스플레이 주식회사 표시 장치 및 표시 장치에서의 에러 검출 방법
US9508396B2 (en) 2014-04-02 2016-11-29 Ememory Technology Inc. Array structure of single-ploy nonvolatile memory
KR20150123378A (ko) * 2014-04-24 2015-11-04 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
US10181357B2 (en) * 2015-08-18 2019-01-15 Ememory Technology Inc. Code generating apparatus and one time programming block
CN106295414B (zh) * 2016-08-09 2020-05-12 复旦大学 带分区写保护和保护位置乱处理的非挥发存储器及其写操作方法
CN106782660A (zh) * 2016-11-28 2017-05-31 湖南国科微电子股份有限公司 片上系统芯片过烧写保护方法及片上系统芯片
US10726914B2 (en) 2017-04-14 2020-07-28 Attopsemi Technology Co. Ltd Programmable resistive memories with low power read operation and novel sensing scheme
US11062786B2 (en) 2017-04-14 2021-07-13 Attopsemi Technology Co., Ltd One-time programmable memories with low power read operation and novel sensing scheme
US11615859B2 (en) 2017-04-14 2023-03-28 Attopsemi Technology Co., Ltd One-time programmable memories with ultra-low power read operation and novel sensing scheme
US10535413B2 (en) 2017-04-14 2020-01-14 Attopsemi Technology Co., Ltd Low power read operation for programmable resistive memories
US10770160B2 (en) 2017-11-30 2020-09-08 Attopsemi Technology Co., Ltd Programmable resistive memory formed by bit slices from a standard cell library
US11164642B1 (en) 2018-02-09 2021-11-02 Board Of Trustees Of The University Of Alabama, For And On Behalf Of The University Of Alabama In Huntsville Systems and methods for hardening flash memory to radiation
US11620108B1 (en) 2018-05-17 2023-04-04 Board Of Trustees Of The University Of Alabama For And On Behalf Of The University Of Alabama In Huntsville Random number generation systems and methods
KR102559380B1 (ko) * 2018-08-08 2023-07-26 삼성디스플레이 주식회사 검사 시스템, 이의 멀티 타임 프로그래밍 방법 및 표시 장치
US11101009B1 (en) * 2019-03-04 2021-08-24 Board Of Trustees Of The University Of Alabama, For And On Behalf Of The University Of Alabama In Huntsville Systems and methods to convert memory to one-time programmable memory
TWI715371B (zh) 2019-12-25 2021-01-01 新唐科技股份有限公司 一次性可編程記憶體裝置及其容錯方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7003619B1 (en) * 2001-04-09 2006-02-21 Matrix Semiconductor, Inc. Memory device and method for storing and reading a file system structure in a write-once memory array
TW200727303A (en) * 2006-01-08 2007-07-16 Ememory Technology Inc A method and memory capable of improving the endurance of memory
US7436691B2 (en) * 2004-12-01 2008-10-14 Kabushiki Kaisha Toshiba Semiconductor storage device, operation method of the same and test method of the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6045994A (ja) * 1983-08-22 1985-03-12 Tokyo Electric Co Ltd Ｐｒｏｍによる情報記憶方法
JPH11259359A (ja) * 1998-03-11 1999-09-24 Kokusai Electric Co Ltd ワンタイムｒｏｍアクセス方法
JP4040215B2 (ja) * 1999-07-19 2008-01-30 株式会社東芝 不揮発性半導体メモリの制御方法
JP3918434B2 (ja) * 2001-01-05 2007-05-23 セイコーエプソン株式会社 情報処理装置
US6728137B1 (en) * 2003-04-29 2004-04-27 Ememory Technology Inc. Method for programming and reading a plurality of one-time programmable memory blocks
JP2005149617A (ja) * 2003-11-14 2005-06-09 Sony Corp 不揮発性半導体メモリ装置およびその動作方法
TWI262507B (en) * 2005-05-19 2006-09-21 Ememory Technology Inc Method for accessing memory
KR100732628B1 (ko) * 2005-07-28 2007-06-27 삼성전자주식회사 멀티-비트 데이터 및 싱글-비트 데이터를 저장하는 플래시메모리 장치
US8242908B2 (en) * 2005-12-09 2012-08-14 Tego Inc. Methods and systems of a multiple radio frequency network node RFID tag
JP5028967B2 (ja) * 2006-11-15 2012-09-19 富士通セミコンダクター株式会社 半導体記憶装置および半導体記憶装置の制御方法
CN100589240C (zh) * 2007-05-31 2010-02-10 和舰科技(苏州)有限公司 一次可编程存储器的结构及其制造方法
US8275927B2 (en) * 2007-12-31 2012-09-25 Sandisk 3D Llc Storage sub-system for a computer comprising write-once memory devices and write-many memory devices and related method
JP5328020B2 (ja) * 2009-01-15 2013-10-30 セイコーインスツル株式会社 メモリ装置及びメモリアクセス方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7003619B1 (en) * 2001-04-09 2006-02-21 Matrix Semiconductor, Inc. Memory device and method for storing and reading a file system structure in a write-once memory array
US7436691B2 (en) * 2004-12-01 2008-10-14 Kabushiki Kaisha Toshiba Semiconductor storage device, operation method of the same and test method of the same
TW200727303A (en) * 2006-01-08 2007-07-16 Ememory Technology Inc A method and memory capable of improving the endurance of memory

Also Published As

Publication number Publication date
US8553443B2 (en) 2013-10-08
JP2010165165A (ja) 2010-07-29
JP5328020B2 (ja) 2013-10-30
CN101783181A (zh) 2010-07-21
TW201102814A (en) 2011-01-16
CN101783181B (zh) 2014-12-17
US20120163062A1 (en) 2012-06-28
KR20100084132A (ko) 2010-07-23
KR101466420B1 (ko) 2014-11-28
US8335098B2 (en) 2012-12-18
US20100177547A1 (en) 2010-07-15

Similar Documents

Publication Publication Date Title
TWI470429B (zh) 記憶體裝置及記憶體存取方法
US7254086B2 (en) Method for accessing memory
KR100871027B1 (ko) 데이터 기록 장치 및 플래시 메모리에 대한 데이터 기입방법
JP2005190288A (ja) メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法
KR20080078129A (ko) 맵 히스토리 기반의 불휘발성 메모리의 매핑 방법 및 저장장치
EP3057100B1 (en) Memory device and operating method of same
KR100746036B1 (ko) 플래시 메모리를 제어하는 장치 및 방법
KR100861539B1 (ko) 반도체 기억장치
US6587383B1 (en) Erase block architecture for non-volatile memory
CN113870931A (zh) 数据写入和数据读取方法及装置、电子设备和存储介质
JP3646679B2 (ja) 不揮発性メモリのデータ書き換え方法
JP2004234473A (ja) 不揮発性記憶装置
KR100479170B1 (ko) 메모리 억세스 제어장치 및 방법
JP2008299455A (ja) データ記憶装置及びデータ管理方法
JPS62184696A (ja) 不揮発性半導体記憶装置
JP4105179B2 (ja) データ管理方法
KR100281102B1 (ko) 플래쉬메모리를사용한에이티에이(ata)카드
JP2008293615A (ja) 不揮発性記憶装置並びにその管理方法、書き込み方法及び読み出し方法
JP4018085B2 (ja) 不揮発性メモリ、およびそれを用いたメモリカード、情報処理装置、ならびに不揮発性メモリのソフトウェアライトプロテクト制御方法
KR19990012215A (ko) 플래쉬 메모리
JP2005166184A (ja) 半導体記憶装置
JP2019097045A (ja) アドレス記憶法
KR19990085078A (ko) 플래쉬 메모리의 데이터 구조
JP2000222885A (ja) Ｅｅｐｒｏｍ
JPH02253339A (ja) メモリのビット処理回路