JP2010165165A - メモリ装置及びメモリアクセス方法 - Google Patents

Abstract

【課題】ＯＴＰメモリで構成するメモリと、擬似ＭＴＰメモリで構成するメモリの機能を維持したまま、回路構成を簡単にすることができるメモリ装置を提供する。
【解決手段】消去したデータであることを示すマークビットを記憶するマークビット記憶領域と、記憶するべきデータを記憶するデータビット記憶領域とからなるメモリセットを複数有し、メモリセットのうち、所定数のメモリセットをＯＴＰメモリとして動作させるＯＴＰメモリブロックと、メモリセットのうち、ＯＴＰメモリブロックを除くメモリセットを擬似ＭＴＰメモリとして動作させる擬似ＭＴＰメモリブロックとからなるＯＴＰ（One Time Programmable）メモリで構成するメモリ装置であって、ＯＴＰメモリブロックのマークビット記憶領域には、予めマークビットが書き込まれている。
【選択図】図１

Description

本発明は、ＯＴＰ（One Time Programmable）メモリを擬似的にＭＴＰ（MultiTime Programmable）メモリとして使用するメモリ装置及びメモリアクセス方法に関する。

従来から表示装置を制御するための情報を記憶するメモリ装置としては、周波数制御用のＯＴＰメモリと、輝度制御用のＯＴＰメモリを擬似的にＭＴＰメモリとして使用した擬似ＭＴＰメモリと、それぞれのメモリを制御する制御回路等からなるメモリ装置が利用されている。不揮発メモリが必要な集積回路においては、プロセスコストを削減するため、ＥＥＰＲＯＭ（Erasable Programmable ROM）の代わりにＯＴＰメモリを採用するケースが多い。ＯＴＰメモリは、書き込み動作が一回のみ行えるメモリである。また、擬似ＭＴＰメモリは、複数のＯＴＰメモリを使用して見かけ上の書き換え回数を増やす構成を有するメモリである。これらのメモリは、一般的によく使用されている。ＯＴＰメモリおよび擬似ＭＴＰメモリについては公知であり、例えば、特許文献１や特許文献２等に記載されている。

特開２００６−３２３９８１号公報 米国特許第６７２８１３７号明細書

ところで、従来の表示装置を制御するための集積回路内に設けられるメモリ装置にあっては、ＯＴＰメモリで構成する周波数制御用メモリと、擬似ＭＴＰメモリで構成する輝度制御用メモリ、さらにはそれぞれのメモリを制御する制御回路が必須であった。そのため、電力（電流）消費量も多く、集積回路基盤上の占有面積が大きくなるとともに、メモリ装置以外の周辺回路との接続信号本数が多くなり、集積回路のコストアップになっていた。また、周波数制御用のＯＴＰメモリと輝度調整用の擬似ＭＴＰメモリは、その動作および制御方法が異なり、一つのメモリの構成とすることが困難であるという問題がある。ＯＴＰメモリは、１回の書き込みのみが可能であり、書き換えが出来ない。しかし、擬似ＭＴＰメモリは複数回の書き換えが可能なメモリである。そのため、擬似ＭＴＰメモリはＯＴＰメモリと違い全てのメモリを順次読み書きする動作があるなど、機能、動作および制御方法が全く異なり、一つのメモリとして構成することが困難である。

不揮発性メモリの必要な集積回路において、ＯＴＰメモリと擬似ＭＴＰは元々別の目的で利用されているが、ＯＴＰメモリと擬似ＭＴＰメモリは、制御方法は異なるがほとんどの周辺回路は重複しているにもかかわらず、今まで兼用されていなかった。また、ＯＴＰメモリと擬似ＭＴＰメモリを集計回路内に別々に配置すると、それぞれのメモリをそれぞれ制御させなければならず、多くの回路面積を占めることになり、集積回路の小型化が困難であるという問題もある。

本発明は、このような事情に鑑みてなされたものであり、ＯＴＰメモリで構成するメモリと、擬似ＭＴＰメモリで構成するメモリの機能を維持したまま、回路構成を簡単にすることができるメモリ装置及びメモリアクセス方法を提供することを目的とする。

本発明は、消去したデータであることを示すマークビットを記憶するマークビット記憶領域と、記憶するべきデータを記憶するデータビット記憶領域とからなるメモリセットを複数有している。マークビットとは、論理的なビットであり、１ビットであるとは限らない。マークビット記憶領域とは、論理的に消去であることを記録する領域である。また、データビット記憶領域とは、論理的にデータを記録する領域である。前記メモリセットのうち、所定数のメモリセットをＯＴＰメモリとして動作させるＯＴＰメモリブロックと、前記メモリセットのうち、前記ＯＴＰメモリブロックを除くメモリセットを擬似ＭＴＰメモリとして動作させる擬似ＭＴＰメモリブロックとからなるＯＴＰ（One Time Programmable）メモリで構成するメモリ装置であって、前記マークビットを参照して、データを読み書きするべき前記メモリセットのアドレスを求めるアドレス検索手段と、前記ＯＴＰメモリブロックと、前記擬似ＭＴＰメモリブロックのいずれかを選択するブロック選択信号を入力し、該ブロック選択信号に基づき選択されたメモリブロックのうち、前記アドレス検索手段によって求めたアドレスで示されるメモリセットのデータビット領域に記憶されているデータを読み出す読み出し手段と、前記擬似ＭＴＰメモリブロックのうち、前記アドレス検索手段によって求めたアドレスに基づいて、新たにデータを書き込むべきメモリセットを特定し、該メモリセットのデータビット領域に書き込むべきデータを書き込む書き込み手段と、前記アドレス検索手段によって求めたアドレスのメモリセットのマークビット記憶領域に前記マークビットを書き込むマークビット書き込み手段とを備え、前記ＯＴＰメモリブロックのマークビット記憶領域には、予め前記マークビットが書き込まれていることを特徴とする。

本発明は、前記複数のメモリセットは、複数系統のデータを読み書きできるように構成され、前記アドレス検索手段は、読み書きするべきデータの系統に応じて、前記データを読み書きするべき前記メモリセットのアドレスを求めることを特徴とする。

本発明は、前記読み出し手段と、前記書き込み手段は、所定数の前記メモリセットの前記データビット記憶領域に対してデータを読み書きするように構成され、前記マークビット書き込み手段は、前記アドレス検索手段によって求めたアドレスを先頭として、前記所定数の前記メモリセットのマークビット記憶領域に前記マークビットを書き込むことを特徴とする。

本発明は、消去したデータであることを示すマークビットを記憶するマークビット記憶領域と、記憶するべきデータを記憶するデータビット記憶領域とからなるメモリセットを複数有し、前記メモリセットのうち、所定数のメモリセットをＯＴＰメモリとして動作させるＯＴＰメモリブロックと、前記メモリセットのうち、前記ＯＴＰメモリブロックを除くメモリセットを擬似ＭＴＰメモリとして動作させる擬似ＭＴＰメモリブロックとからなるＯＴＰ（One Time Programmable）メモリで構成し、前記ＯＴＰメモリブロックのマークビット記憶領域には、予め前記マークビットが書き込まれているメモリ装置におけるメモリアクセス方法であって、前記マークビットを参照して、データを読み書きするべき前記メモリセットのアドレスを求めるアドレス検索ステップと、前記ＯＴＰメモリブロックと、前記擬似ＭＴＰメモリブロックのいずれかを選択するブロック選択信号を入力された場合に、該ブロック選択信号に基づき選択されたメモリブロックのうち、前記アドレス検索ステップによって求めたアドレスで示されるメモリセットのデータビット領域に記憶されているデータを読み出す読み出しステップと、前記擬似ＭＴＰメモリブロックのうち、前記アドレス検索ステップによって求めたアドレスに基づいて、新たにデータを書き込むべきメモリセットを特定し、該メモリセットのデータビット領域に書き込むべきデータを書き込む書き込みステップと、前記アドレス検索ステップによって求めたアドレスのメモリセットのマークビット記憶領域に前記マークビットを書き込むマークビット書き込みステップとを有することを特徴とする。

本発明は、前記複数のメモリセットは、複数系統のデータを読み書きできるように構成され、前記アドレス検索ステップは、読み書きするべきデータの系統に応じて、前記データを読み書きするべき前記メモリセットのアドレスを求めることを特徴とする。

本発明は、前記読み出しステップと、前記書き込みステップは、所定数の前記メモリセットの前記データビット記憶領域に対してデータを読み書きするように構成され、前記マークビット書き込みステップは、前記アドレス検索ステップによって求めたアドレスを先頭として、前記所定数の前記メモリセットのマークビット記憶領域に前記マークビットを書き込むことを特徴とする。

本発明によれば、従来はＯＴＰメモリで構成するメモリと、擬似ＭＴＰメモリで構成するメモリと、それぞれのメモリを制御する制御回路で構成されていたものを、一つのメモリブロックと、このメモリブロックに対してデータを読み書きする回路で構成するようにしたため、ＯＴＰメモリで構成するメモリと、擬似ＭＴＰメモリで構成するメモリの機能を維持したまま、回路構成を簡単にすることができる。これにより、集積回路基板上の占有面積を小さくし、消費電力および消費電流を少なくし、またメモリと回路の部品数を低減することができるため、コストダウンを実現することができるという効果が得られる。

本発明の第１の実施形態の構成を示すブロック図である。 本発明の第２の実施形態の構成を示すブロック図である。 本発明の第３の実施形態の構成を示すブロック図である。 本発明の第４の実施形態の構成を示すブロック図である。 マークビットの検索動作を示す説明図である。 データの読み出し動作を示す説明図である。 データの書き込み動作を示す説明図である。

＜第１の実施形態＞
以下、本発明の第１の実施形態によるメモリ装置を図面を参照して説明する。図１は同実施形態の構成を示すブロック図である。この図において、符号１は、ＯＴＰ（One Time Programmable）メモリで構成するメモリブロックである。図１に示す例では、メモリブロック１は、１６個のメモリセットから構成する。メモリセットは、ｎ（ｎは、自然数）ビット（例えば、８ビット）のデータビットと、１ビットのマークビットからなる。各メモリセットには、アドレスが付与されており、アドレスを指定することによって、メモリセットそれぞれを一意に特定することができる。メモリブロック１は、１６個のメモリセットのうち、ｍ１個（ｍ１は自然数）のメモリセットで構成し、ＯＴＰメモリとして動作するＯＴＰメモリブロックと、ｍ２個（ｍ２は、自然数であり、ｍ２＝１６−ｍ１となる）のメモリセットで構成し、擬似ＭＴＰメモリとして動作する擬似ＭＴＰメモリブロックとからなる。ここでは、ｍ１＝２、ｍ２＝１６−２＝１４であるものとして説明する。

なお、初期状態において、ＯＴＰメモリブロックのデータビットは、所定のデータが予めセットされており、ＯＴＰメモリブロックのマークビットは、全て「０」がセットされている。また、初期状態において、擬似ＭＴＰメモリブロックの未記入メモリセットのｎビットのデータビットは全て「１」がセットされており、擬似ＭＴＰメモリブロックの未記入メモリセットのマークビットは、全て「１」がセットされている。ここでいう初期状態とは、メモリ装置の製造直後の状態であり、メモリ装置が未だ使用されていない状態をいう。

符号２は、読み出し要求に応じて、メモリブロック１のうち、ＯＴＰメモリブロックのデータビットを読み出して、読み出したデータを出力する読み出し部である。符号３は、読み出し要求に応じて、メモリブロック１のうち、擬似ＭＴＰメモリブロックの最新データのデータビットを読み出して、読み出したデータを出力する読み出し部である。符号４は、書き込み要求に応じて、メモリブロック１の擬似ＭＴＰメモリブロックへ最新データを書き込む書き込み部である。符号５は、読み出し部３または書き込み部４からのアドレス要求に対して、メモリブロック１上のマークビットを参照して、擬似ＭＴＰメモリブロック上において最新データが書き込まれているメモリセットを検索して、見つかったメモリセットのアドレスを返す検索部である。符号６は、既に書き込まれているデータを消去した扱いにするために、検索部５から出力するアドレスに基づいて、消去したメモリセットにマークビットを書き込むマークビット書き込み部である。符号７は、図１に示すメモリ装置を利用して、ＯＴＰメモリブロックに記憶されているデータの読み出しと、擬似ＭＴＰメモリブロック対して、所望のデータを読み書きを行うアプリケーション回路である。

次に、図５を参照して、図１に示す検索部５の動作を説明する。図５は、図１に示す検索部５が、読み出し部３または書き込み部４からのアドレス要求に対して、メモリブロック１上のマークビットを参照して、擬似ＭＴＰメモリブロック上において最新データが書き込まれているメモリセットを検索して、見つかったメモリセットのアドレスを返す動作を示す図である。検索部５は、アドレス値が最も小さい値（この例では「０」）からアドレス値が大きい値（この例では、「１５」）の方向へ各メモリセットのマークビットを順に参照して、マークビットが「１」であるメモリセットを探し、見つかった場合、このメモリセットのアドレス値を返す。図５に示す例では、アドレス値が「０」〜「８」まではマークビットが「０」であり、アドレス値が「９」のメモリセットのマークビットが「１」であるため、検索部５が出力するアドレス値は、「９」となる。この動作によって、最新データが書き込まれているメモリセットの検索を行うことができる。

次に、図６を参照して、図１に示す読み出し部３の動作を説明する。図６は、読み出し部３が、読み出し要求に応じて、メモリブロック１のうち、擬似ＭＴＰメモリブロックの最新データのデータビットを読み出して、読み出したデータを出力する動作を示す図である。読み出し部３は、検索部５に対して、アドレス要求を出力し、このアドレス要求に対して返されたアドレス値で示されるメモリセットのデータビットを読み出して、出力する。図６に示す例では、検索されたアドレス値が「９」である場合、アドレス値が「９」であるメモリセットのデータを読み出して出力する。この動作によって、最新データを読み出すことができる。

次に、図７を参照して、図１に示す書き込み部４の動作を説明する。図７は、書き込み部４が、書き込み要求に応じて、メモリブロック１の擬似ＭＴＰメモリブロックへ最新データを書き込む動作を示す図である。書き込み部４は、検索部５に対して、アドレス要求を出力し、このアドレス要求に対して返されたアドレス値をインクリメント（＋１）し、このインクリメントしたアドレス値で示されるメモリセットに書き込むべきデータビットを書き込む。一方、マークビット書き込み部６は、検索部５から出力されるアドレス値で示されるメモリセットのマークビットを「１」から「０」にする。図７に示す例では、検索されたアドレス値が「９」である場合、アドレス値「９」に「１」を加算し、アドレス値「１０」で示されるメモリセットに書き込むべきデータビットを書き込む。そして、アドレス値「９」で示されるメモリセットのマークビットを「１」から「０」にする。この動作によって、直前まで最新データが記憶されていたメモリセットのデータを消去して、新たな最新データをメモリセットに書き込むことができる。

次に、図１を参照して、アプリケーション回路７からの指示に応じて、データの読み書きを行う動作を説明する。まず、メモリ装置の製造時に予めＯＴＰメモリブロックに書き込まれているデータを読み出す場合、アプリケーション回路７は、読み出し部２に対して、読み出し要求信号を出力する。この読み出し要求信号には、読み出すべきデータを指定するアドレス値が含まれている。このアドレス値が含まれていた場合、読み出し部２は、指定されたアドレス値のデータを読み出す。例えば、アドレス値が「０」であれば、アドレス「０」のデータを読み出す。また、読み出し要求信号にアドレス値が含まれていない場合、読み出し部２は、ＯＴＰメモリブロックに記憶されている全てのデータを読み出す。そして、読み出し部２は、読み出したデータをアプリケーション回路７へ出力する。この動作によって、メモリ装置の製造時に予めＯＴＰメモリブロックに書き込まれているデータを読み出すことができる。

次に、擬似ＭＴＰメモリブロックに記憶されているデータを読み出す場合、アプリケーション回路７は、読み出し部３に対して、読み出し要求信号を出力する。読み出し部３は、読み出し要求信号を受けると、検索部５に対してアドレス要求信号を出力する。これを受けて、検索部５は、最新データが書き込まれているメモリセットを検索し、そのメモリセットのアドレス値をアドレスデータとして読み出し部３へ出力する。読み出し部３は、検索部５から出力されたアドレス値で示されるメモリセットのデータを読み出して、この読み出したデータをアプリケーション回路７へ出力する。この動作によって、擬似ＭＴＰメモリブロックに記憶されている最新データを読み出すことができる。

次に、擬似ＭＴＰメモリブロックに記憶されているデータを更新する場合（新たにデータを書き込む場合）、アプリケーション回路７は、書き込み部４に対して、書き込み要求信号を出力する。この書き込み要求信号には、書き込むべきデータが含まれる。書き込み部４は、検索部５に対して、アドレス要求信号を出力する。これを受けて、検索部５は、最新データが書き込まれているメモリセットを検索し、そのメモリセットのアドレス値をアドレスデータとして書き込み部４へ出力する。書き込み部４は、検索部５から出力されたアドレス値をインクリメント（＋１）して、インクリメントされたアドレス値で示されるメモリセットに書き込むべきデータを書き込み、アプリケーション回路７に対して処理結果信号を出力する。この動作と並行して、マークビット書き込み部６は、検索部５が出力したアドレス値で示されるメモリセットのマークビットを「０」にする。この動作によって、擬似ＭＴＰメモリブロックに記憶されている最新データを更新することができる。

＜第２の実施形態＞
次に、本発明の第２の実施形態によるメモリ装置を図面を参照して説明する。図２は同実施形態の構成を示すブロック図である。この図において、符号１は、ＯＴＰ（One Time Programmable）メモリで構成するメモリブロックであり、第１の実施形態で説明したメモリブロック１と同様の構成である。符号３１は、ブロック選択信号を入力し、このブロック選択信号に基づいて、読み出すべきデータがＯＴＰメモリブロックであるか、擬似ＭＴＰメモリブロックであるかを選択し、選択したメモリブロックからデータビットを読み出して、読み出したデータを出力する読み出し部である。

図２に示す書き込み部４、検索部５及びマークビット書き込み部６は、図１に示す第１の実施形態の書き込み部４、検索部５及びマークビット書き込み部６と同様の構成であるため、詳細な説明を省略する。

次に、図２を参照して、アプリケーション回路７１からの指示に応じて、データの読み書きを行う動作を説明する。まず、メモリ装置の製造時に予めＯＴＰメモリブロックに書き込まれているデータを読み出す場合、アプリケーション回路７１は、読み出し部３１に対して、ＯＴＰメモリブロックを選択することを示すブロック選択信号を出力する。そして、アプリケーション回路７１は、読み出し部３１に対して、読み出し要求信号を出力する。この読み出し要求信号には、読み出すべきデータを指定するアドレス値が含まれている。このアドレス値が含まれていた場合、読み出し部３１は、指定されたアドレス値のデータを読み出す。例えば、アドレス値が「０」であれば、アドレス「０」のデータを読み出す。また、読み出し要求信号にアドレス値が含まれていない場合、読み出し部３１は、ＯＴＰメモリブロックに記憶されている全てのデータを読み出す。そして、読み出し部３１は、読み出したデータをアプリケーション回路７１へ出力する。この動作によって、メモリ装置の製造時に予めＯＴＰメモリブロックに書き込まれているデータを読み出すことができる。

次に、擬似ＭＴＰメモリブロックに記憶されているデータを読み出す場合、アプリケーション回路７１は、読み出し部３１に対して、擬似ＭＴＰメモリブロックを選択することを示すブロック選択信号を出力する。そして、アプリケーション回路７１は、読み出し部３１に対して、読み出し要求信号を出力する。読み出し部３１は、読み出し要求信号を受けると、検索部５に対してアドレス要求信号を出力する。これを受けて、検索部５は、最新データが書き込まれているメモリセットを検索し、そのメモリセットのアドレス値をアドレスデータとして読み出し部３１へ出力する。読み出し部３１は、検索部５から出力されたアドレス値で示されるメモリセットのデータを読み出して、この読み出したデータをアプリケーション回路７１へ出力する。この動作によって、擬似ＭＴＰメモリブロックに記憶されている最新データを読み出すことができる。

次に、擬似ＭＴＰメモリブロックに記憶されているデータを更新する場合（新たにデータを書き込む場合）、アプリケーション回路７１は、書き込み部４に対して、書き込み要求信号を出力する。この書き込み要求信号には、書き込むべきデータが含まれる。書き込み部４は、検索部５に対して、アドレス要求信号を出力する。これを受けて、検索部５は、最新データが書き込まれているメモリセットを検索し、そのメモリセットのアドレス値をアドレスデータとして書き込み部４へ出力する。書き込み部４は、検索部５から出力されたアドレス値をインクリメント（＋１）して、インクリメントされたアドレス値で示されるメモリセットに書き込むべきデータを書き込み、アプリケーション回路７１に対して処理結果信号を出力する。この動作と並行して、マークビット書き込み部６は、検索部５が出力したアドレス値で示されるメモリセットのマークビットを「０」にする。この動作によって、擬似ＭＴＰメモリブロックに記憶されている最新データを更新することができる。

＜第３の実施形態＞
次に、本発明の第３の実施形態によるメモリ装置を図面を参照して説明する。図３は同実施形態の構成を示すブロック図である。この図において、符号１は、ＯＴＰ（One Time Programmable）メモリで構成するメモリブロックである。図３に示す例では、メモリブロック１は、１６個のメモリセットで構成し、ｎ（ｎは、自然数）ビット（例えば、８ビット）のデータビットと、１ビットのマークビットからなる。各メモリセットには、アドレスが付与されており、アドレスを指定することによって、メモリセットそれぞれを一意に特定することができる。メモリブロック１は、１６個のメモリセットのうち、ｍ１個（ｍ１は自然数）のメモリセットで構成し、ＯＴＰメモリとして動作する第１のＯＴＰメモリブロックと、ｍ３個（ｍ３は自然数）のメモリセットで構成し、ＯＴＰメモリとして動作する第２のＯＴＰメモリブロックと、ｍ２個（ｍ２は、自然数であり、ｍ２＝１６−ｍ１−ｍ３となる）のメモリセットで構成し、擬似ＭＴＰメモリとして動作する擬似ＭＴＰメモリブロックとからなる。図３に示すメモリブロック構成とすることにより、１つのメモリブロック１で２系統のデータの読み書きを実現する。ここでは、ｍ１＝２、ｍ３＝３、ｍ２＝１６−２−３＝１１であるものとして説明する。

なお、初期状態において、ＯＴＰメモリブロックのデータビットは、所定のデータが予めセットされており、ＯＴＰメモリブロックのマークビットは、全て「０」がセットされている。また、初期状態において、擬似ＭＴＰメモリブロックのｎビットのデータビットは全て「１」がセットされており、擬似ＭＴＰメモリブロックのマークビットは、全て「１」がセットされている。

符号３２は、ブロック選択信号と系統選択信号とを入力し、ブロック選択信号に基づいて、読み出すべきデータがＯＴＰメモリブロックであるか、擬似ＭＴＰメモリブロックであるかを選択するとともに、系統選択信号に基づいて、２つある系統のうちいずれかを選択し、選択されたメモリブロックから、データビットを読み出して、読み出したデータを出力する読み出し部である。符号４２は、系統選択信号に基づいて、２つある系統のうちいずれかを選択するとともに、書き込み要求に応じて、メモリブロック１の擬似ＭＴＰメモリブロックのうち、選択した系統のメモリセットへ最新データを書き込む書き込み部である。

符号５２は、読み出し部３２または書き込み部４２からのアドレス要求に対して、メモリブロック１上のマークビットを参照して、擬似ＭＴＰメモリブロック上において最新データが書き込まれているメモリセットを検索して、見つかったメモリセットのアドレスを返す検索部である。検索部５２へ入力するアドレス要求には、２つの系統のうち、選択された系統を識別する情報が含まれ、検索部５は、この系統識別情報に基づいて、系統を選択して、最新データが書き込まれているメモリセットのアドレス値を返す。

図３に示すマークビット書き込み部６は、図１に示す第１の実施形態のマークビット書き込み部６と同様の構成であるため、詳細な説明を省略する。

次に、図３を参照して、アプリケーション回路７２からの指示に応じて、データの読み書きを行う動作を説明する。まず、メモリ装置の製造時に予めＯＴＰメモリブロックに書き込まれているデータを読み出す場合、アプリケーション回路７２は、読み出し部３２に対して、ＯＴＰメモリブロックを選択することを示すブロック選択信号を出力するとともに、２つの系統のうち、いずれかの系統を選択する系統選択信号を出力する。そして、アプリケーション回路７２は、読み出し部３２に対して、読み出し要求信号を出力する。この読み出し要求信号には、読み出すべきデータを指定するアドレス値が含まれている。このアドレス値が含まれていた場合、読み出し部３２は、指定されたアドレス値のデータを読み出す。

例えば、アドレス値が「０」であれば、アドレス「０」のデータを読み出す。また、読み出し要求信号にアドレス値が含まれていない場合、読み出し部３１は、ＯＴＰメモリブロックに記憶されている全てのデータを読み出す。このとき、読み出し部３２は、系統選択信号によって選択された系統のＯＴＰメモリブロックに記憶されているデータを読み出す。例えば、第１の系統が選択された場合は、アドレス「０」、「１」のデータを読み出し、第２の系統が選択された場合は、アドレス「１３」、「１４」、「１５」のデータを読み出す。そして、読み出し部３１は、読み出したデータをアプリケーション回路７２へ出力する。この動作によって、メモリ装置の製造時に予めＯＴＰメモリブロックに書き込まれている２系統のテータのうち、選択された系統のデータを読み出すことができる。

次に、擬似ＭＴＰメモリブロックに記憶されているデータを読み出す場合、アプリケーション回路７２は、読み出し部３１に対して、擬似ＭＴＰメモリブロックを選択することを示すブロック選択信号を出力するとともに、２つの系統のうち、いずれかの系統を選択する系統選択信号を出力する。そして、アプリケーション回路７２は、読み出し部３２に対して、読み出し要求信号を出力する。読み出し部３２は、読み出し要求信号を受けると、検索部５２に対してアドレス要求信号を出力する。このアドレス要求信号には、選択された系統を識別する情報が含まれる。

これを受けて、検索部５２は、最新データが書き込まれているメモリセットを検索し、そのメモリセットのアドレス値をアドレスデータとして読み出し部３２へ出力する。このとき、検索部５２は、第１の系統が選択された場合は、アドレス値が小さい方から大きい方へ（図３において、上から下へ）検索を行い、第２の系統が選択された場合は、アドレス値が大きい方から小さい方へ（図３において、下から上へ）検索を行って、各系統の最新データが記憶されているメモリセットのアドレス値を求める。読み出し部３２は、検索部５２から出力されたアドレス値で示されるメモリセットのデータを読み出して、この読み出したデータをアプリケーション回路７２へ出力する。この動作によって、擬似ＭＴＰメモリブロックに記憶されている２系統のテータのうち、選択された系統の最新データを読み出すことができる。

次に、擬似ＭＴＰメモリブロックに記憶されているデータを更新する場合（新たにデータを書き込む場合）、アプリケーション回路７２は、書き込み部４２に対して、系統選択信号を出力する。そして、アプリケーション回路７２は、書き込み要求信号を出力する。この書き込み要求信号には、書き込むべきデータが含まれる。書き込み部４２は、検索部５２に対して、アドレス要求信号を出力する。このアドレス要求信号には、選択された系統を識別する情報が含まれる。これを受けて、検索部５２は、最新データが書き込まれているメモリセットを検索し、そのメモリセットのアドレス値をアドレスデータとして書き込み部４２へ出力する。このとき、検索部５２は、第１の系統が選択された場合は、アドレス値が小さい方から大きい方へ検索を行い、第２の系統が選択された場合は、アドレス値が大きい方から小さい方へ検索を行って、各系統の最新データが記憶されているメモリセットのアドレス値を求める。

書き込み部４２は、第１の系統が選択されている場合は、検索部５２から出力されたアドレス値をインクリメント（＋１）して、インクリメントされたアドレス値で示されるメモリセットに書き込むべきデータを書き込む。一方、第２の系統が選択されている場合、書き込み部４２は、検索部５２から出力されたアドレス値をデクリメント（−１）して、デクリメントされたアドレス値で示されるメモリセットに書き込むべきデータを書き込む。そして、書き込み部４２は、アプリケーション回路７２に対して処理結果信号を出力する。この動作と並行して、マークビット書き込み部６は、検索部５が出力したアドレス値で示されるメモリセットのマークビットを「０」にする。この動作によって、擬似ＭＴＰメモリブロックに記憶されている最新データを更新することができる。

＜第４の実施形態＞
次に、本発明の第４の実施形態によるメモリ装置を図面を参照して説明する。図４は同実施形態の構成を示すブロック図である。この図において、符号１は、ＯＴＰ（One Time Programmable）メモリで構成するメモリブロックである。図４に示す例では、メモリブロック１は、１６個のメモリセットで構成し、ｎ（ｎは、自然数）ビット（例えば、８ビット）のデータビットと、１ビットのマークビットからなる。各メモリセットには、アドレスが付与されており、アドレスを指定することによって、メモリセットそれぞれを一意に特定することができる。メモリブロック１は、１６個のメモリセットのうち、ｍ１個（ｍ１は自然数）のメモリセットで構成し、ＯＴＰメモリとして動作するＯＴＰメモリブロックと、ｍ２個（ｍ２は、自然数であり、ｍ２＝１６−ｍ１となる）のメモリセットで構成し、擬似ＭＴＰメモリとして動作する擬似ＭＴＰメモリブロックとからなる。ここでは、ｍ１＝２、ｍ２＝１６−２＝１４であるものとして説明する。

なお、初期状態において、ＯＴＰメモリブロックのデータビットは、所定のデータが予めセットされており、ＯＴＰメモリブロックのマークビットは、全て「０」がセットされている。また、初期状態において、擬似ＭＴＰメモリブロックのｎビットのデータビットは全て「１」がセットされており、擬似ＭＴＰメモリブロックのマークビットは、全て「１」がセットされている。

符号３３は、ブロック選択信号とワード長設定信号とを入力し、ブロック選択信号に基づいて、読み出すべきデータがＯＴＰメモリブロックであるか、擬似ＭＴＰメモリブロックであるかを選択するとともに、ワード長設定信号に基づいて、設定されたワード長のデータビットを読み出して、読み出したデータを出力する読み出し部である。ワード長とは、データビットのビット数ｎの整数倍のビット数で表される値または、ｎビットで構成するデータビットのメモリセット数で表される値である。符号４３は、ワード長設定信号に基づいて、設定されたワード長を設定するとともに、書き込み要求に応じて、メモリブロック１の擬似ＭＴＰメモリブロックのうち、設定されたワード長分のメモリセットへ最新データを書き込む書き込み部である。

符号５３は、読み出し部３３または書き込み部４３からのアドレス要求に対して、メモリブロック１上のマークビットを参照して、擬似ＭＴＰメモリブロック上において最新データが書き込まれているメモリセットを検索して、見つかったメモリセットのアドレスを返す検索部である。符号６３は、ワード長設定信号を入力し、既に書き込まれているデータを消去した扱いにするために、検索部５３から出力するアドレスに基づいて、消去したワード長分のメモリセットにマークビットを書き込むマークビット書き込み部である。

次に、図４を参照して、アプリケーション回路７３からの指示に応じて、データの読み書きを行う動作を説明する。まず、メモリ装置の製造時に予めＯＴＰメモリブロックに書き込まれているデータを読み出す場合、アプリケーション回路７３は、読み出し部３３に対して、ＯＴＰメモリブロックを選択することを示すブロック選択信号を出力する。そして、アプリケーション回路７３は、読み出し部３３に対して、読み出し要求信号を出力する。この読み出し要求信号には、読み出すべきデータを指定するアドレス値が含まれている。このアドレス値が含まれていた場合、読み出し部３２は、指定されたアドレス値のデータを読み出す。

例えば、アドレス値が「０」であれば、アドレス「０」のデータを読み出す。また、読み出し要求信号にアドレス値が含まれていない場合、読み出し部３１は、ＯＴＰメモリブロックに記憶されている全てのデータを読み出す。そして、読み出し部３３は、読み出したデータをアプリケーション回路７３へ出力する。この動作によって、メモリ装置の製造時に予めＯＴＰメモリブロックに書き込まれているデータを読み出すことができる。

次に、擬似ＭＴＰメモリブロックに記憶されているデータを読み出す場合、アプリケーション回路７３は、読み出し部３３に対して、擬似ＭＴＰメモリブロックを選択することを示すブロック選択信号を出力するとともに、ワード長設定信号を出力する。そして、アプリケーション回路７３は、読み出し部３３に対して、読み出し要求信号を出力する。読み出し部３３は、読み出し要求信号を受けると、検索部５３に対してアドレス要求信号を出力する。これを受けて、検索部５２は、最新データが書き込まれているメモリセットを検索し、そのメモリセットのアドレス値をアドレスデータとして読み出し部３３へ出力する。

読み出し部３３は、検索部５３から出力されたアドレス値で示されるメモリセットからワード長分のデータを読み出して、この読み出したデータをアプリケーション回路７３へ出力する。この動作によって、擬似ＭＴＰメモリブロックに記憶されているデータから、設定されたワード長分の最新データを読み出すことができる。

次に、擬似ＭＴＰメモリブロックに記憶されているデータを更新する場合（新たにデータを書き込む場合）、アプリケーション回路７３は、書き込み部４３に対して、ワード長設定信号を出力する。そして、アプリケーション回路７３は、書き込み要求信号を出力する。この書き込み要求信号には、書き込むべきデータが含まれる。書き込み部４３は、検索部５３に対して、アドレス要求信号を出力する。これを受けて、検索部５３は、最新データが書き込まれているメモリセットを検索し、そのメモリセットのアドレス値をアドレスデータとして書き込み部４３へ出力する。

書き込み部４３は、検索部５３から出力されたアドレス値を先頭として、設定されたワード長分のメモリセットを飛ばして、設定されたワード長分のデータをメモリセットに書き込む。この動作と並行して、マークビット書き込み部６３は、ワード長設定信号を入力し、検索部５３が出力したアドレス値を先頭とするワード長分のメモリセットのマークビットを「０」にする。例えば、ワード長が２個分のメモリセット（ｎ×２ビット）の長さである場合は、２個のメモリセット分のマークビットを「０」にする。この動作によって、擬似ＭＴＰメモリブロックに記憶されている最新データを更新することができる。

メモリブロックのマークビット記憶領域とデータビット記憶領域は、論理的な領域であるため、前述した第１〜第４の実施形態の他に、特許文献１に示すようにマークビット記憶領域とデータビット記憶領域が明確に分かれていない構造や、特許文献２に示すようにマークビット記憶領域とデータビット記憶領域とを物理的に分けた構造であっても本発明を実施することはできることは言うまでもない。

また、第３の実施形態において、ＯＴＰメモリブロックや擬似ＭＴＰメモリブロックの検索位置は必ずしもメモリブロックのアドレス値が小さいほうから大きいほうへ及び大きいほうから小さいほうへ検索し、書き込みを行う必要はない。例えば図３においてアドレス値が７に相当するメモリセットをＯＴＰとして利用し、アドレス値が６であるメモリセットからアドレス値が小さくなるように第１の系統の擬似ＭＴＰメモリブロックを検索し書き込みを行ったり、またアドレス値が８であるメモリセットからアドレス値が大きくなるように第２系統の擬似ＭＴＰブロックを検索して書き込みを行ったりするようにしてもよい。

このように、従来は、ＯＴＰメモリで構成する周波数制御用メモリと、擬似ＭＴＰメモリで構成する輝度制御用メモリと、それぞれのメモリを制御する制御回路で構成されていたものを、一つのメモリブロック１とこのメモリブロック１に対してデータを読み書きする回路で構成するようにしたため、ＯＴＰメモリで構成する周波数制御用メモリと、擬似ＭＴＰメモリで構成する輝度制御用メモリの機能を維持したまま、回路構成を簡単にすることができる。これにより、集積回路基板上の占有面積を小さくし、消費電力および消費電流を少なくし、またメモリと回路の部品数を低減することにより、コストダウンを実現することができる。

なお、図２〜図４において、アプリケーション回路７１、７２、７３から出力するブロック選択信号は、省略してもよい。この場合、アプリケーション回路７１、７２、７３から出力する読み出し要求（アドレス）信号内に読み出すべきブロックを選択可能な情報を含む読み出し要求（アドレス）信号とすればよい。また、読み出し要求（アドレス）信号内に、読み出すべきデータのアドレス情報を含むようにして、読み出すブロック内のアドレスを直接指定することにより、読み出すべきブロックの選択を行うようにしてもよい。

また、図１〜図４に示す検索部５、５２、５３の検索動作は、順次検索に加え、バイナリサーチを用いるようにしてもよい。バイナリサーチによって、検索部５、５２、５３の検索動作を高速に行うことが可能となる。

１・・・メモリブロック、２、３、３１、３２、３３・・・読み出し部、４、４２、４３・・・書き込み部、５、５２、５３・・・検索部、６、６３・・・マークビット書き込み部、７、７１、７２、７３・・・アプリケーション回路

Claims (6)

1. 消去したデータであることを示すマークビットを記憶するマークビット記憶領域と、記憶するべきデータを記憶するデータビット記憶領域とからなるメモリセットを複数有し、前記メモリセットのうち、所定数のメモリセットをＯＴＰメモリとして動作させるＯＴＰメモリブロックと、前記メモリセットのうち、前記ＯＴＰメモリブロックを除くメモリセットを擬似ＭＴＰメモリとして動作させる擬似ＭＴＰメモリブロックとからなるＯＴＰ（One Time Programmable）メモリで構成するメモリ装置であって、
   前記マークビットを参照して、データを読み書きするべき前記メモリセットのアドレスを求めるアドレス検索手段と、
   前記アドレス検索手段によって求めたアドレスで示されるメモリセットのデータビット領域に記憶されているデータを読み出す読み出し手段と、
   前記擬似ＭＴＰメモリブロックのうち、前記アドレス検索手段によって求めたアドレスに基づいて、新たにデータを書き込むべきメモリセットを特定し、該メモリセットのデータビット領域に書き込むべきデータを書き込む書き込み手段と、
   前記アドレス検索手段によって求めたアドレスのメモリセットのマークビット記憶領域に前記マークビットを書き込むマークビット書き込み手段と
   を備え、
   前記ＯＴＰメモリブロックのマークビット記憶領域には、予め前記マークビットが書き込まれていることを特徴とするメモリ装置。
2. 前記複数のメモリセットは、複数系統のデータを読み書きできるように構成され、
   前記アドレス検索手段は、読み書きするべきデータの系統に応じて、前記データを読み書きするべき前記メモリセットのアドレスを求めることを特徴とする請求項１に記載のメモリ装置。
3. 前記読み出し手段と、前記書き込み手段は、所定数の前記メモリセットの前記データビット記憶領域に対してデータを読み書きするように構成され、
   前記マークビット書き込み手段は、前記アドレス検索手段によって求めたアドレスを先頭として、前記所定数の前記メモリセットのマークビット記憶領域に前記マークビットを書き込むことを特徴とする請求項１に記載のメモリ装置。
4. 消去したデータであることを示すマークビットを記憶するマークビット記憶領域と、記憶するべきデータを記憶するデータビット記憶領域とからなるメモリセットを複数有し、前記メモリセットのうち、所定数のメモリセットをＯＴＰメモリとして動作させるＯＴＰメモリブロックと、前記メモリセットのうち、前記ＯＴＰメモリブロックを除くメモリセットを擬似ＭＴＰメモリとして動作させる擬似ＭＴＰメモリブロックとからなるＯＴＰ（One Time Programmable）メモリで構成し、前記ＯＴＰメモリブロックのマークビット記憶領域には、予め前記マークビットが書き込まれているメモリ装置におけるメモリアクセス方法であって、
   前記マークビットを参照して、データを読み書きするべき前記メモリセットのアドレスを求めるアドレス検索ステップと、
   前記アドレス検索ステップによって求めたアドレスで示されるメモリセットのデータビット領域に記憶されているデータを読み出す読み出しステップと、
   前記擬似ＭＴＰメモリブロックのうち、前記アドレス検索ステップによって求めたアドレスに基づいて、新たにデータを書き込むべきメモリセットを特定し、該メモリセットのデータビット領域に書き込むべきデータを書き込む書き込みステップと、
   前記アドレス検索ステップによって求めたアドレスのメモリセットのマークビット記憶領域に前記マークビットを書き込むマークビット書き込みステップと
   を有することを特徴とするメモリアクセス方法。
5. 前記複数のメモリセットは、複数系統のデータを読み書きできるように構成され、
   前記アドレス検索ステップは、読み書きするべきデータの系統に応じて、前記データを読み書きするべき前記メモリセットのアドレスを求めることを特徴とする請求項４に記載のメモリアクセス方法。
6. 前記読み出しステップと、前記書き込みステップは、所定数の前記メモリセットの前記データビット記憶領域に対してデータを読み書きするように構成され、
   前記マークビット書き込みステップは、前記アドレス検索ステップによって求めたアドレスを先頭として、前記所定数の前記メモリセットのマークビット記憶領域に前記マークビットを書き込むことを特徴とする請求項４に記載のメモリアクセス方法。

Images