KR101466420B1 - 메모리 장치 및 메모리 액세스 방법 - Google Patents

메모리 장치 및 메모리 액세스 방법 Download PDF

Info

Publication number
KR101466420B1
KR101466420B1 KR1020100003790A KR20100003790A KR101466420B1 KR 101466420 B1 KR101466420 B1 KR 101466420B1 KR 1020100003790 A KR1020100003790 A KR 1020100003790A KR 20100003790 A KR20100003790 A KR 20100003790A KR 101466420 B1 KR101466420 B1 KR 101466420B1
Authority
KR
South Korea
Prior art keywords
memory
data
address
otp
mark bit
Prior art date
Application number
KR1020100003790A
Other languages
English (en)
Other versions
KR20100084132A (ko
Inventor
비아오 셴
Original Assignee
세이코 인스트루 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 인스트루 가부시키가이샤 filed Critical 세이코 인스트루 가부시키가이샤
Publication of KR20100084132A publication Critical patent/KR20100084132A/ko
Application granted granted Critical
Publication of KR101466420B1 publication Critical patent/KR101466420B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory

Landscapes

  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Programmable Controllers (AREA)

Abstract

OTP 메모리로 구성하는 메모리와, 의사 MTP 메모리로 구성하는 메모리의 기능을 유지한 채로, 회로 구성을 간단하게 할 수 있는 메모리 장치를 제공한다.
소거한 데이터인 것을 나타내는 마크 비트를 기억하는 마크 비트 기억 영역과, 기억해야 할 데이터를 기억하는 데이터 비트 기억 영역으로 이루어지는 메모리 세트를 복수 갖고, 메모리 세트 중, 소정수의 메모리 세트를 OTP 메모리로서 동작시키는 OTP 메모리 블록과, 메모리 세트 중, OTP 메모리 블록을 제외한 메모리 세트를 의사 MTP 메모리로서 동작시키는 의사 MTP 메모리 블록으로 이루어지는 OTP(One Time Programmable) 메모리로 구성하는 메모리 장치로서, OTP 메모리 블록의 마크 비트 기억 영역에는, 미리 마크 비트가 기록되어 있다.

Description

메모리 장치 및 메모리 액세스 방법{MEMORY DEVICE AND MEMORY ACCESS METHOD}
본 발명은, OTP(One Time Programmable) 메모리를 의사적으로 MTP(MultiTime Programmable) 메모리로서 사용하는 메모리 장치 및 메모리 액세스 방법에 관한 것이다.
종래로부터 표시 장치를 제어하기 위한 정보를 기억하는 메모리 장치로서는, 주파수 제어용의 OTP 메모리와, 휘도 제어용의 OTP 메모리를 의사적으로 MTP 메모리로서 사용한 의사 MTP 메모리와, 각각의 메모리를 제어하는 제어 회로 등으로 이루어지는 메모리 장치가 이용되고 있다. 불휘발 메모리가 필요한 집적회로에 있어서는, 프로세스 비용을 삭감하기 위해, EEPROM(Erasable Programmable ROM) 대신에 OTP 메모리를 채용하는 케이스가 많다. OTP 메모리는, 기록 동작을 1회만 행할 수 있는 메모리이다. 또, 의사 MTP 메모리는, 복수의 OTP 메모리를 사용하여 외관상의 개서 회수를 늘리는 구성을 갖는 메모리이다. 이들의 메모리는, 일반적으로 잘 사용되고 있다. OTP 메모리 및 의사 MTP 메모리에 대해서는 공지이고, 예를 들면, 특허문헌 1이나 특허문헌 2 등에 기재되어 있다.
[특허문헌1]일본국특허공개2006-323981호공보 [특허문헌2]미국특허제6728137호명세서
그런데, 종래의 표시 장치를 제어하기 위한 집적회로 내에 설치되는 메모리 장치에 있어서는, OTP 메모리로 구성하는 주파수 제어용 메모리와, 의사 MTP 메모리로 구성하는 휘도 제어용 메모리, 또한 각각의 메모리를 제어하는 제어 회로가 필수였다. 그 때문에, 전력(전류) 소비량도 많고, 집적회로 기반 상의 점유 면적이 커짐과 더불어, 메모리 장치 이외의 주변 회로와의 접속 신호 개수가 많아져, 집적회로의 비용이 상승하고 있었다. 또, 주파수 제어용의 OTP 메모리와 휘도 조정용의 의사 MTP 메모리는, 그 동작 및 제어 방법이 상이하여, 1개의 메모리의 구성으로 하는 것이 곤란하다는 문제가 있다. OTP 메모리는, 1회의 기록만이 가능하고, 개서를 할 수 없다. 그러나, 의사 MTP 메모리는 여러 차례의 개서가 가능한 메모리이다. 그 때문에, 의사 MTP 메모리는 OTP 메모리와 달리 모든 메모리를 순차적으로 읽고 쓰기 하는 동작이 있는 등, 기능, 동작 및 제어 방법이 완전히 상이하여, 1개의 메모리로서 구성하는 것이 곤란하다.
불휘발성 메모리가 필요한 집적회로에 있어서, OTP 메모리와 의사 MTP는 원래 다른 목적으로 이용되고 있는데, OTP 메모리와 의사 MTP 메모리는, 제어 방법은 상이하지만 주변 회로는 거의 중복되고 있음에도 불구하고, 지금까지 겸용되고 있지 않았다. 또, OTP 메모리와 의사 MTP 메모리를 집계 회로 내에 따로 따로 배치하면, 각각의 메모리를 각각 제어시키지 않으면 안되고, 많은 회로 면적을 차지하게 되어, 집적회로의 소형화가 곤란하다는 문제도 있다.
본 발명은, 이러한 사정을 감안하여 이루어진 것으로, OTP 메모리로 구성하는 메모리와, 의사 MTP 메모리로 구성하는 메모리의 기능을 유지한 채로, 회로 구성을 간단하게 할 수 있는 메모리 장치 및 메모리 액세스 방법을 제공하는 것을 목적으로 한다.
본 발명은, 소거한 데이터인 것을 나타내는 마크 비트를 기억하는 마크 비트 기억 영역과, 기억해야 할 데이터를 기억하는 데이터 비트 기억 영역으로 이루어지는 메모리 세트를 복수 갖고 있다. 마크 비트란, 논리적인 비트이며, 1비트라고는 할 수 없다. 마크 비트 기억 영역이란, 논리적으로 소거인 것을 기록하는 영역이다. 또, 데이터 비트 기억 영역이란, 논리적으로 데이터를 기록하는 영역이다. 상기 메모리 세트 중, 소정수의 메모리 세트를 OTP 메모리로서 동작시키는 OTP 메모리 블록과, 상기 메모리 세트 중, 상기 OTP 메모리 블록을 제외한 메모리 세트를 의사 MTP 메모리로서 동작시키는 의사 MTP 메모리 블록으로 이루어지는 OTP(One Time Programmable) 메모리로 구성하는 메모리 장치로서, 상기 마크 비트를 참조하여, 데이터를 읽고 쓰기 해야 할 상기 메모리 세트의 어드레스를 구하는 어드레스 검색 수단과, 상기 OTP 메모리 블록과, 상기 의사 MTP 메모리 블록 중 어느 하나를 선택하는 블록 선택 신호를 입력하고, 상기 블록 선택 신호에 의거하여 선택된 메모리 블록 중, 상기 어드레스 검색 수단에 의해 구한 어드레스로 표시되는 메모리 세트의 데이터 비트 기억 영역에 기억되어 있는 데이터를 읽어내는 독출 수단과, 상기 의사 MTP 메모리 블록 중, 상기 어드레스 검색 수단에 의해 구한 어드레스에 의거하여, 새롭게 데이터를 기록해야 할 메모리 세트를 특정하고, 상기 메모리 세트의 데이터 비트 기억 영역에 기록해야 할 데이터를 기록하는 기록 수단과, 상기 어드레스 검색 수단에 의해 구한 어드레스의 메모리 세트의 마크 비트 기억 영역에 상기 마크 비트를 기록하는 마크 비트 기록 수단을 구비하며, 상기 OTP 메모리 블록의 마크 비트 기억 영역에는, 미리 상기 마크 비트가 기록되어 있는 것을 특징으로 한다.
본 발명은, 상기 복수의 메모리 세트는, 복수 계통의 데이터를 읽고 쓰기 할 수 있도록 구성되고, 상기 어드레스 검색 수단은, 읽고 쓰기 해야 할 데이터의 계통에 따라, 상기 데이터를 읽고 쓰기 해야 할 상기 메모리 세트의 어드레스를 구하는 것을 특징으로 한다.
본 발명은, 상기 독출 수단과, 상기 기록 수단은, 소정수의 상기 메모리 세트의 상기 데이터 비트 기억 영역에 대해 데이터를 읽고 쓰기 하도록 구성되고, 상기 마크 비트 기록 수단은, 상기 어드레스 검색 수단에 의해 구한 어드레스를 선두로 하여, 상기 소정수의 상기 메모리 세트의 마크 비트 기억 영역에 상기 마크 비트를 기록하는 것을 특징으로 한다.
본 발명은, 소거한 데이터인 것을 나타내는 마크 비트를 기억하는 마크 비트 기억 영역과, 기억해야 할 데이터를 기억하는 데이터 비트 기억 영역으로 이루어지는 메모리 세트를 복수 갖고, 상기 메모리 세트 중, 소정수의 메모리 세트를 OTP 메모리로서 동작시키는 OTP 메모리 블록과, 상기 메모리 세트 중, 상기 OTP 메모리 블록을 제외한 메모리 세트를 의사 MTP 메모리로서 동작시키는 의사 MTP 메모리 블록으로 이루어지는 OTP(One Time Programmable) 메모리로 구성하며, 상기 OTP 메모리 블록의 마크 비트 기억 영역에는, 미리 상기 마크 비트가 기록되어 있는 메모리 장치에 있어서의 메모리 액세스 방법으로서, 상기 마크 비트를 참조하여, 데이터를 읽고 쓰기 해야 할 상기 메모리 세트의 어드레스를 구하는 어드레스 검색 단계와, 상기 OTP 메모리 블록과, 상기 의사 MTP 메모리 블록 중 어느 하나를 선택하는 블록 선택 신호가 입력된 경우에, 상기 블록 선택 신호에 의거하여 선택된 메모리 블록 중, 상기 어드레스 검색 단계에 의해 구한 어드레스로 표시되는 메모리 세트의 데이터 비트 기억 영역에 기억되어 있는 데이터를 읽어내는 독출 단계와, 상기 의사 MTP 메모리 블록 중, 상기 어드레스 검색 단계에 의해 구한 어드레스에 의거하여, 새롭게 데이터를 기록해야 할 메모리 세트를 특정하고, 상기 메모리 세트의 데이터 비트 기억 영역에 기록해야 할 데이터를 기록하는 기록 단계와, 상기 어드레스 검색 단계에 의해 구한 어드레스의 메모리 세트의 마크 비트 기억 영역에 상기 마크 비트를 기록하는 마크 비트 기록 단계를 갖는 것을 특징으로 한다.
본 발명은, 상기 복수의 메모리 세트는, 복수 계통의 데이터를 읽고 쓰기 할 수 있도록 구성되고, 상기 어드레스 검색 단계는, 읽고 쓰기 해야 할 데이터의 계통에 따라, 상기 데이터를 읽고 쓰기 해야 할 상기 메모리 세트의 어드레스를 구하는 것을 특징으로 한다.
본 발명은, 상기 독출 단계와, 상기 기록 단계는, 소정수의 상기 메모리 세트의 상기 데이터 비트 기억 영역에 대해 데이터를 읽고 쓰기 하도록 구성되고, 상기 마크 비트 기록 단계는, 상기 어드레스 검색 단계에 의해 구한 어드레스를 선두로 하여, 상기 소정수의 상기 메모리 세트의 마크 비트 기억 영역에 상기 마크 비트를 기록하는 것을 특징으로 한다.
본 발명에 의하면, 종래는 OTP 메모리로 구성하는 메모리와, 의사 MTP 메모리로 구성하는 메모리와, 각각의 메모리를 제어하는 제어 회로로 구성되어 있었던 것을, 1개의 메모리 블록과, 이 메모리 블록에 대해 데이터를 읽고 쓰기 하는 회로로 구성하도록 하였으므로, OTP 메모리로 구성하는 메모리와, 의사 MTP 메모리로 구성하는 메모리의 기능을 유지한 채로, 회로 구성을 간단하게 할 수 있다. 이에 의해, 집적회로 기판 상의 점유 면적을 작게 하고, 소비 전력 및 소비 전류를 적게 하며, 또 메모리와 회로의 부품수를 저감할 수 있으므로, 비용 다운을 실현할 수 있다는 효과가 얻어진다.
도 1은 본 발명의 제1 실시 형태의 구성을 도시한 블록도이다.
도 2는 본 발명의 제2 실시 형태의 구성을 도시한 블록도이다.
도 3은 본 발명의 제3 실시 형태의 구성을 도시한 블록도이다.
도 4는 본 발명의 제4 실시 형태의 구성을 도시한 블록도이다.
도 5는 마크 비트의 검색 동작을 나타낸 설명도이다.
도 6은 데이터의 독출 동작을 나타낸 설명도이다.
도 7은 데이터의 기록 동작을 나타낸 설명도이다.
<제1 실시 형태>
이하, 본 발명의 제1 실시 형태에 의한 메모리 장치를 도면을 참조하여 설명한다. 도 1은 상기 실시 형태의 구성을 도시한 블록도이다. 이 도면에 있어서, 부호 1은, OTP(One Time Programmable) 메모리로 구성하는 메모리 블록이다. 도 1에 나타낸 예에서는, 메모리 블록(1)은, 16개의 메모리 세트로 구성한다. 메모리 세트는, n(n은, 자연수)비트(예를 들면, 8비트)의 데이터 비트와, 1비트의 마크 비트로 이루어진다. 각 메모리 세트에는, 어드레스가 부여되어 있고, 어드레스를 지정함으로써, 메모리 세트 각각을 일의적으로 특정할 수 있다. 메모리 블록(1)은, 16개의 메모리 세트 중, m1개(m1은 자연수)의 메모리 세트로 구성하고, OTP 메모리로서 동작하는 OTP 메모리 블록과, m2개(m2는, 자연수이며, m2=16-m1이 된다)의 메모리 세트로 구성하며, 의사 MTP 메모리로서 동작하는 의사 MTP 메모리 블록으로 이루어진다. 여기에서는, m1=2, m2=16-2=14인 것으로서 설명한다.
또한, 초기 상태에 있어서, OTP 메모리 블록의 데이터 비트는, 소정의 데이터가 미리 세트되어 있으며, OTP 메모리 블록의 마크 비트는, 모두 「0」이 세트되어 있다. 또, 초기 상태에 있어서, 의사 MTP 메모리 블록의 미기입 메모리 세트의 n비트의 데이터 비트는 모두 「1」이 세트되어 있고, 의사 MTP 메모리 블록의 미기입 메모리 세트의 마크 비트는, 모두 「1」이 세트되어 있다. 여기에서 말하는 초기 상태란, 메모리 장치의 제조 직후의 상태이며, 메모리 장치가 아직 사용되어 있지 않은 상태를 말한다.
부호 2는, 독출 요구에 따라, 메모리 블록(1) 중, OTP 메모리 블록의 데이터 비트를 읽어내고, 읽어낸 데이터를 출력하는 독출부이다. 부호 3은, 독출 요구에 따라, 메모리 블록(1) 중, 의사 MTP 메모리 블록의 최신 데이터의 데이터 비트를 읽어내고, 읽어낸 데이터를 출력하는 독출부이다. 부호 4는, 기록 요구에 따라, 메모리 블록(1)의 의사 MTP 메모리 블록으로 최신 데이터를 기록하는 기록부이다. 부호 5는, 독출부(3) 또는 기록부(4)로부터의 어드레스 요구에 대해, 메모리 블록(1) 상의 마크 비트를 참조하여, 의사 MTP 메모리 블록 상에 있어서 최신 데이터가 기록되어 있는 메모리 세트를 검색하고, 발견된 메모리 세트의 어드레스를 돌려보내는 검색부이다. 부호 6은, 이미 기록되어 있는 데이터를 소거한 취급으로 하기 위해, 검색부(5)로부터 출력하는 어드레스에 의거하여, 소거한 메모리 세트에 마크 비트를 기록하는 마크 비트 기록부이다. 부호 7은, 도 1에 나타낸 메모리 장치를 이용하여, OTP 메모리 블록에 기억되어 있는 데이터의 독출과, 의사 MTP 메모리 블록에 대해, 원하는 데이터의 읽고 쓰기를 행하는 어플리케이션 회로이다.
다음에, 도 5를 참조하여, 도 1에 나타낸 검색부(5)의 동작을 설명한다. 도 5는, 도 1에 나타낸 검색부(5)가, 독출부(3) 또는 기록부(4)로부터의 어드레스 요구에 대해, 메모리 블록(1) 상의 마크 비트를 참조하여, 의사 MTP 메모리 블록 상에 있어서 최신 데이터가 기록되어 있는 메모리 세트를 검색하고, 발견된 메모리 세트의 어드레스를 돌려보내는 동작을 도시한 도면이다. 검색부(5)는, 어드레스치가 가장 작은 값(이 예에서는 「0」)으로부터 어드레스치가 큰 값(이 예에서는, 「15」)의 방향으로 각 메모리 세트의 마크 비트를 순서대로 참조하여, 마크 비트가 「1」인 메모리 세트를 찾아, 발견된 경우, 이 메모리 세트의 어드레스치를 돌려보낸다. 도 5에 나타낸 예에서는, 어드레스치가 「0」∼「8」까지는 마크 비트가 「0」이며, 어드레스치가 「9」인 메모리 세트의 마크 비트가 「1」이므로, 검색부(5)가 출력하는 어드레스치는 「9」가 된다. 이 동작에 의해, 최신 데이터가 기록되어 있는 메모리 세트의 검색을 행할 수 있다.
다음에, 도 6을 참조하여, 도 1에 나타낸 독출부(3)의 동작을 설명한다. 도 6은, 독출부(3)가, 독출 요구에 따라, 메모리 블록(1) 중, 의사 MTP 메모리 블록의 최신 데이터의 데이터 비트를 읽어내고, 읽어낸 데이터를 출력하는 동작을 도시한 도면이다. 독출부(3)는, 검색부(5)에 대해, 어드레스 요구를 출력하고, 이 어드레스 요구에 대해 돌려보내진 어드레스치로 표시되는 메모리 세트의 데이터 비트를 읽어내어 출력한다. 도 6에 나타낸 예에서는, 검색된 어드레스치가 「9」인 경우, 어드레스치가 「9」인 메모리 세트의 데이터를 읽어내어 출력한다. 이 동작에 의해, 최신 데이터를 읽어낼 수 있다.
다음에, 도 7을 참조하여, 도 1에 나타낸 기록부(4)의 동작을 설명한다. 도 7은, 기록부(4)가, 기록 요구에 따라, 메모리 블록(1)의 의사 MTP 메모리 블록으로 최신 데이터를 기록하는 동작을 도시한 도면이다. 기록부(4)는, 검색부(5)에 대해, 어드레스 요구를 출력하고, 이 어드레스 요구에 대해 돌려보내진 어드레스치를 인크리먼트(+1)하여, 이 인크리먼트한 어드레스치로 표시되는 메모리 세트에 기록해야 할 데이터 비트를 기록한다. 한편, 마크 비트 기록부(6)는, 검색부(5)로부터 출력되는 어드레스치로 표시되는 메모리 세트의 마크 비트를 「1」로부터 「0」으로 한다. 도 7에 나타낸 예에서는, 검색된 어드레스치가 「9」인 경우, 어드레스치 「9」에 「1」을 가산하여, 어드레스치 「10」으로 표시되는 메모리 세트에 기록해야 할 데이터 비트를 기록한다. 그리고, 어드레스치 「9」로 표시되는 메모리 세트의 마크 비트를 「1」로부터 「0」으로 한다. 이 동작에 의해, 직전까지 최신 데이터가 기억되어 있었던 메모리 세트의 데이터를 소거하고, 새로운 최신 데이터를 메모리 세트에 기록할 수 있다.
다음에, 도 1을 참조하여, 어플리케이션 회로(7)로부터의 지시에 따라, 데이터의 읽고 쓰기를 행하는 동작을 설명한다. 우선, 메모리 장치의 제조 시에 미리 OTP 메모리 블록에 기록되어 있는 데이터를 읽어내는 경우, 어플리케이션 회로(7)는, 독출부(2)에 대해, 독출 요구 신호를 출력한다. 이 독출 요구 신호에는, 읽어내야 할 데이터를 지정하는 어드레스치가 포함되어 있다. 이 어드레스치가 포함되어 있었던 경우, 독출부(2)는, 지정된 어드레스치의 데이터를 읽어낸다. 예를 들면, 어드레스치가 「0」이면, 어드레스 「0」의 데이터를 읽어낸다. 또, 독출 요구 신호에 어드레스치가 포함되어 있지 않은 경우, 독출부(2)는, OTP 메모리 블록에 기억되어 있는 모든 데이터를 읽어낸다. 그리고, 독출부(2)는, 읽어낸 데이터를 어플리케이션 회로(7)에 출력한다. 이 동작에 의해, 메모리 장치의 제조 시에 미리 OTP 메모리 블록에 기록되어 있는 데이터를 읽어낼 수 있다.
다음에, 의사 MTP 메모리 블록에 기억되어 있는 데이터를 읽어내는 경우, 어플리케이션 회로(7)는, 독출부(3)에 대해, 독출 요구 신호를 출력한다. 독출부(3)는, 독출 요구 신호를 받으면, 검색부(5)에 대해 어드레스 요구 신호를 출력한다. 이에 의해, 검색부(5)는, 최신 데이터가 기록되어 있는 메모리 세트를 검색하여, 그 메모리 세트의 어드레스치를 어드레스 데이터로서 독출부(3)에 출력한다. 독출부(3)는, 검색부(5)로부터 출력된 어드레스치로 표시되는 메모리 세트의 데이터를 읽어내고, 이 읽어낸 데이터를 어플리케이션 회로(7)에 출력한다. 이 동작에 의해, 의사 MTP 메모리 블록에 기억되어 있는 최신 데이터를 읽어낼 수 있다.
다음에, 의사 MTP 메모리 블록에 기억되어 있는 데이터를 갱신하는 경우(새롭게 데이터를 기록하는 경우), 어플리케이션 회로(7)는, 기록부(4)에 대해, 기록 요구 신호를 출력한다. 이 기록 요구 신호에는, 기록해야 할 데이터가 포함된다. 기록부(4)는, 검색부(5)에 대해, 어드레스 요구 신호를 출력한다. 이에 의해, 검색부(5)는, 최신 데이터가 기록되어 있는 메모리 세트를 검색하여, 그 메모리 세트의 어드레스치를 어드레스 데이터로서 기록부(4)에 출력한다. 기록부(4)는, 검색부(5)로부터 출력된 어드레스치를 인크리먼트(+1)하여, 인크리먼트된 어드레스치로 표시되는 메모리 세트에 기록해야 할 데이터를 기록하고, 어플리케이션 회로(7)에 대해 처리 결과 신호를 출력한다. 이 동작과 병행하여, 마크 비트 기록부(6)는, 검색부(5)가 출력한 어드레스치로 표시되는 메모리 세트의 마크 비트를 「0」으로 한다. 이 동작에 의해, 의사 MTP 메모리 블록에 기억되어 있는 최신 데이터를 갱신할 수 있다.
<제2 실시 형태>
다음에, 본 발명의 제2 실시 형태에 의한 메모리 장치를 도면을 참조하여 설명한다. 도 2는 상기 실시 형태의 구성을 도시한 블록도이다. 이 도면에 있어서, 부호 1은, OTP(One Time Programmable) 메모리로 구성하는 메모리 블록이며, 제1 실시 형태에서 설명한 메모리 블록(1)과 동일한 구성이다. 부호 31은, 블록 선택 신호를 입력하고, 이 블록 선택 신호에 의거해, 읽어내야 할 데이터가 OTP 메모리 블록인지, 의사 MTP 메모리 블록인지를 선택하여, 선택한 메모리 블록으로부터 데이터 비트를 읽어내고, 읽어낸 데이터를 출력하는 독출부이다.
도 2에 나타낸 기록부(4), 검색부(5) 및 마크 비트 기록부(6)는, 도 1에 나타낸 제1 실시 형태의 기록부(4), 검색부(5) 및 마크 비트 기록부(6)와 동일한 구성이므로, 상세한 설명을 생략한다.
다음에, 도 2를 참조하여, 어플리케이션 회로(71)로부터의 지시에 따라, 데이터의 읽고 쓰기를 행하는 동작을 설명한다. 우선, 메모리 장치의 제조 시에 미리 OTP 메모리 블록에 기록되어 있는 데이터를 읽어내는 경우, 어플리케이션 회로(71)는, 독출부(31)에 대해, OTP 메모리 블록을 선택하는 것을 나타내는 블록 선택 신호를 출력한다. 그리고, 어플리케이션 회로(71)는, 독출부(31)에 대해, 독출 요구 신호를 출력한다. 이 독출 요구 신호에는, 읽어내야 할 데이터를 지정하는 어드레스치가 포함되어 있다. 이 어드레스치가 포함되어 있었던 경우, 독출부(31)는, 지정된 어드레스치의 데이터를 읽어낸다. 예를 들면, 어드레스치가 「0」이면, 어드레스 「0」의 데이터를 읽어낸다. 또, 독출 요구 신호에 어드레스치가 포함되어 있지 않은 경우, 독출부(31)는, OTP 메모리 블록에 기억되어 있는 모든 데이터를 읽어낸다. 그리고, 독출부(31)는, 읽어낸 데이터를 어플리케이션 회로(71)에 출력한다. 이 동작에 의해, 메모리 장치의 제조 시에 미리 OTP 메모리 블록에 기록되어 있는 데이터를 읽어낼 수 있다.
다음에, 의사 MTP 메모리 블록에 기억되어 있는 데이터를 읽어내는 경우, 어플리케이션 회로(71)는, 독출부(31)에 대해, 의사 MTP 메모리 블록을 선택하는 것을 나타내는 블록 선택 신호를 출력한다. 그리고, 어플리케이션 회로(71)는, 독출부(31)에 대해, 독출 요구 신호를 출력한다. 독출부(31)는, 독출 요구 신호를 받으면, 검색부(5)에 대해 어드레스 요구 신호를 출력한다. 이에 의해, 검색부(5)는, 최신 데이터가 기록되어 있는 메모리 세트를 검색하여, 그 메모리 세트의 어드레스치를 어드레스 데이터로서 독출부(31)에 출력한다. 독출부(31)는, 검색부(5)로부터 출력된 어드레스치로 표시되는 메모리 세트의 데이터를 읽어내고, 이 읽어낸 데이터를 어플리케이션 회로(71)에 출력한다. 이 동작에 의해, 의사 MTP 메모리 블록에 기억되어 있는 최신 데이터를 읽어낼 수 있다.
다음에, 의사 MTP 메모리 블록에 기억되어 있는 데이터를 갱신하는 경우(새롭게 데이터를 기록하는 경우), 어플리케이션 회로(71)는, 기록부(4)에 대해, 기록 요구 신호를 출력한다. 이 기록 요구 신호에는, 기록해야 할 데이터가 포함된다. 기록부(4)는, 검색부(5)에 대해, 어드레스 요구 신호를 출력한다. 이에 의해, 검색부(5)는, 최신 데이터가 기록되어 있는 메모리 세트를 검색하여, 그 메모리 세트의 어드레스치를 어드레스 데이터로서 기록부(4)에 출력한다. 기록부(4)는, 검색부(5)로부터 출력된 어드레스치를 인크리먼트(+1)하여, 인크리먼트된 어드레스치로 표시되는 메모리 세트에 기록해야 할 데이터를 기록하고, 어플리케이션 회로(71)에 대해 처리 결과 신호를 출력한다. 이 동작과 병행하여, 마크 비트 기록부(6)는, 검색부(5)가 출력한 어드레스치로 표시되는 메모리 세트의 마크 비트를 「0」으로 한다. 이 동작에 의해, 의사 MTP 메모리 블록에 기억되어 있는 최신 데이터를 갱신할 수 있다.
<제3 실시 형태>
다음에, 본 발명의 제3 실시 형태에 의한 메모리 장치를 도면을 참조하여 설명한다. 도 3은 상기 실시 형태의 구성을 도시한 블록도이다. 이 도면에 있어서, 부호 1은, OTP(One Time Programmable) 메모리로 구성하는 메모리 블록이다. 도 3에 나타낸 예에서는, 메모리 블록(1)은, 16개의 메모리 세트로 구성하고, n(n은, 자연수)비트(예를 들면, 8비트)의 데이터 비트와, 1비트의 마크 비트로 이루어진다. 각 메모리 세트에는, 어드레스가 부여되어 있고, 어드레스를 지정함으로써, 메모리 세트 각각을 일의적으로 특정할 수 있다. 메모리 블록(1)은, 16개의 메모리 세트 중, m1개(m1은 자연수)의 메모리 세트로 구성하고, OTP 메모리로서 동작하는 제1 OTP 메모리 블록과, m3개(m3은 자연수)의 메모리 세트로 구성하며, OTP 메모리로서 동작하는 제2 OTP 메모리 블록과, m2개(m2는, 자연수이며, m2=16-m1-m3이 된다)의 메모리 세트로 구성하고, 의사 MTP 메모리로서 동작하는 의사 MTP 메모리 블록으로 이루어진다. 도 3에 나타낸 메모리 블록 구성으로 함으로써, 1개의 메모리 블록(1)으로 2계통의 데이터의 읽고 쓰기를 실현한다. 여기에서는, m1=2, m3=3, m2=16-2-3=11인 것으로서 설명한다.
또한, 초기 상태에 있어서, OTP 메모리 블록의 데이터 비트는, 소정의 데이터가 미리 세트되어 있으며, OTP 메모리 블록의 마크 비트는, 모두 「0」이 세트되어 있다. 또, 초기 상태에 있어서, 의사 MTP 메모리 블록의 n비트의 데이터 비트는 모두 「1」이 세트되어 있으며, 의사 MTP 메모리 블록의 마크 비트는, 모두 「1」이 세트되어 있다.
부호 32는, 블록 선택 신호와 계통 선택 신호를 입력하고, 블록 선택 신호에 의거하여, 읽어내야 할 데이터가 OTP 메모리 블록인지, 의사 MTP 메모리 블록인지를 선택함과 더불어, 계통 선택 신호에 의거해, 2개의 계통 중 어느 하나를 선택하여, 선택된 메모리 블록으로부터, 데이터 비트를 읽어내고, 읽어낸 데이터를 출력하는 독출부이다. 부호 42는, 계통 선택 신호에 의거하여, 2개의 계통 중 어느 하나를 선택함과 더불어, 기록 요구에 따라, 메모리 블록(1)의 의사 MTP 메모리 블록 중, 선택한 계통의 메모리 세트로 최신 데이터를 기록하는 기록부이다.
부호 52는, 독출부(32) 또는 기록부(42)로부터의 어드레스 요구에 대해, 메모리 블록(1) 상의 마크 비트를 참조하여, 의사 MTP 메모리 블록 상에 있어서 최신 데이터가 기록되어 있는 메모리 세트를 검색하고, 발견된 메모리 세트의 어드레스를 돌려보내는 검색부이다. 검색부(522)에 입력하는 어드레스 요구에는, 2개의 계통 중, 선택된 계통을 식별하는 정보가 포함되고, 검색부(52)는, 이 계통 식별 정보에 의거하여, 계통을 선택하고, 최신 데이터가 기록되어 있는 메모리 세트의 어드레스치를 돌려보낸다.
도 3에 나타낸 마크 비트 기록부(6)는, 도 1에 나타낸 제1 실시 형태의 마크 비트 기록부(6)와 동일한 구성이므로, 상세한 설명을 생략한다.
다음에, 도 3을 참조하여, 어플리케이션 회로(72)로부터의 지시에 따라, 데이터의 읽고 쓰기를 행하는 동작을 설명한다. 우선, 메모리 장치의 제조 시에 미리 OTP 메모리 블록에 기록되어 있는 데이터를 읽어내는 경우, 어플리케이션 회로(72)는, 독출부(32)에 대해, OTP 메모리 블록을 선택하는 것을 나타내는 블록 선택 신호를 출력함과 더불어, 2개의 계통 중, 어느 하나의 계통을 선택하는 계통 선택 신호를 출력한다. 그리고, 어플리케이션 회로(72)는, 독출부(32)에 대해, 독출 요구 신호를 출력한다. 이 독출 요구 신호에는, 읽어내야 할 데이터를 지정하는 어드레스치가 포함되어 있다. 이 어드레스치가 포함되어 있었던 경우, 독출부(32)는, 지정된 어드레스치의 데이터를 읽어낸다.
예를 들면, 어드레스치가 「0」이면, 어드레스 「0」의 데이터를 읽어낸다. 또, 독출 요구 신호에 어드레스치가 포함되어 있지 않은 경우, 독출부(32)는, OTP 메모리 블록에 기억되어 있는 모든 데이터를 읽어낸다. 이 때, 독출부(32)는, 계통 선택 신호에 의해 선택된 계통의 OTP 메모리 블록에 기억되어 있는 데이터를 읽어낸다. 예를 들면, 제1 계통이 선택된 경우는, 어드레스 「0」, 「1」의 데이터를 읽어내고, 제2 계통이 선택된 경우는, 어드레스 「13」, 「14」, 「15」의 데이터를 읽어낸다. 그리고, 독출부(32)는, 읽어낸 데이터를 어플리케이션 회로(72)에 출력한다. 이 동작에 의해, 메모리 장치의 제조 시에 미리 OTP 메모리 블록에 기록되어 있는 2계통의 데이터 중, 선택된 계통의 데이터를 읽어낼 수 있다.
다음에, 의사 MTP 메모리 블록에 기억되어 있는 데이터를 읽어내는 경우, 어플리케이션 회로(72)는, 독출부(32)에 대해, 의사 MTP 메모리 블록을 선택하는 것을 나타내는 블록 선택 신호를 출력함과 더불어, 2개의 계통 중, 어느 하나의 계통을 선택하는 계통 선택 신호를 출력한다. 그리고, 어플리케이션 회로(72)는, 독출부(32)에 대해, 독출 요구 신호를 출력한다. 독출부(32)는, 독출 요구 신호를 받으면, 검색부(52)에 대해 어드레스 요구 신호를 출력한다. 이 어드레스 요구 신호에는, 선택된 계통을 식별하는 정보가 포함된다.
이에 의해, 검색부(52)는, 최신 데이터가 기록되어 있는 메모리 세트를 검색하여, 그 메모리 세트의 어드레스치를 어드레스 데이터로서 독출부(32)에 출력한다. 이 때, 검색부(52)는, 제1 계통이 선택된 경우는, 어드레스치가 작은 쪽으로부터 큰 쪽으로(도 3에 있어서, 위에서 아래로) 검색을 행하고, 제2 계통이 선택된 경우는, 어드레스치가 큰 쪽으로부터 작은 쪽으로(도 3에 있어서, 아래에서 위로) 검색을 행하여, 각 계통의 최신 데이터가 기억되어 있는 메모리 세트의 어드레스치를 구한다. 독출부(32)는, 검색부(52)로부터 출력된 어드레스치로 표시되는 메모리 세트의 데이터를 읽어내고, 이 읽어낸 데이터를 어플리케이션 회로(72)에 출력한다. 이 동작에 의해, 의사 MTP 메모리 블록에 기억되어 있는 2계통의 데이터 중, 선택된 계통의 최신 데이터를 읽어낼 수 있다.
다음에, 의사 MTP 메모리 블록에 기억되어 있는 데이터를 갱신하는 경우(새롭게 데이터를 기록하는 경우), 어플리케이션 회로(72)는, 기록부(42)에 대해, 계통 선택 신호를 출력한다. 그리고, 어플리케이션 회로(72)는, 기록 요구 신호를 출력한다. 이 기록 요구 신호에는, 기록해야 할 데이터가 포함된다. 기록부(42)는, 검색부(52)에 대해, 어드레스 요구 신호를 출력한다. 이 어드레스 요구 신호에는, 선택된 계통을 식별하는 정보가 포함된다. 이에 의해, 검색부(52)는, 최신 데이터가 기록되어 있는 메모리 세트를 검색하여, 그 메모리 세트의 어드레스치를 어드레스 데이터로서 기록부(42)에 출력한다. 이 때, 검색부(52)는, 제1 계통이 선택된 경우는, 어드레스치가 작은 쪽으로부터 큰 쪽으로 검색을 행하고, 제2 계통이 선택된 경우는, 어드레스치가 큰 쪽으로부터 작은 쪽으로 검색을 행하여, 각 계통의 최신 데이터가 기억되어 있는 메모리 세트의 어드레스치를 구한다.
기록부(42)는, 제1 계통이 선택되어 있는 경우는, 검색부(52)로부터 출력된 어드레스치를 인크리먼트(+1)하여, 인크리먼트된 어드레스치로 표시되는 메모리 세트에 기록해야 할 데이터를 기록한다. 한편, 제2 계통이 선택되어 있는 경우, 기록부(42)는, 검색부(52)로부터 출력된 어드레스치를 디크리먼트(-1)하여, 디크리먼트된 어드레스치로 표시되는 메모리 세트에 기록해야 할 데이터를 기록한다. 그리고, 기록부(42)는, 어플리케이션 회로(72)에 대해 처리 결과 신호를 출력한다. 이 동작과 병행하여, 마크 비트 기록부(6)는, 검색부(52)가 출력한 어드레스치로 표시되는 메모리 세트의 마크 비트를 「0」으로 한다. 이 동작에 의해, 의사 MTP 메모리 블록에 기억되어 있는 최신 데이터를 갱신할 수 있다.
<제4 실시 형태>
다음에, 본 발명의 제4 실시 형태에 의한 메모리 장치를 도면을 참조하여 설명한다. 도 4는 상기 실시 형태의 구성을 도시한 블록도이다. 이 도면에 있어서, 부호 1은, OTP(One Time Programmable) 메모리로 구성하는 메모리 블록이다. 도 4에 나타낸 예에서는, 메모리 블록(1)은, 16개의 메모리 세트로 구성하고, n(n은, 자연수)비트(예를 들면, 8비트)의 데이터 비트와, 1비트의 마크 비트로 이루어진다. 각 메모리 세트에는, 어드레스가 부여되어 있고, 어드레스를 지정함으로써, 메모리 세트 각각을 일의적으로 특정할 수 있다. 메모리 블록(1)은, 16개의 메모리 세트 중, m1개(m1은 자연수)의 메모리 세트로 구성하고, OTP 메모리로서 동작하는 OTP 메모리 블록과, m2개(m2는, 자연수이며, m2=16-m1이 된다)의 메모리 세트로 구성하며, 의사 MTP 메모리로서 동작하는 의사 MTP 메모리 블록으로 이루어진다. 여기에서는, m1=2, m2=16-2=14인 것으로서 설명한다.
또한, 초기 상태에 있어서, OTP 메모리 블록의 데이터 비트는, 소정의 데이터가 미리 세트되어 있으며, OTP 메모리 블록의 마크 비트는, 모두 「0」이 세트되어 있다. 또, 초기 상태에 있어서, 의사 MTP 메모리 블록의 n비트의 데이터 비트는 모두 「1」이 세트되어 있으며, 의사 MTP 메모리 블록의 마크 비트는, 모두 「1」이 세트되어 있다.
부호 33은, 블록 선택 신호와 워드 길이 설정 신호를 입력하고, 블록 선택 신호에 의거하여, 읽어내야 할 데이터가 OTP 메모리 블록인지, 의사 MTP 메모리 블록인지를 선택함과 더불어, 워드 길이 설정 신호에 의거하여, 설정된 워드 길이의 데이터 비트를 읽어내고, 읽어낸 데이터를 출력하는 독출부이다. 워드 길이란, 데이터 비트의 비트수 n의 정수배의 비트수로 나타내어지는 값 또는, n비트로 구성하는 데이터 비트의 메모리 세트수로 나타내어지는 값이다. 부호 43은, 워드 길이 설정 신호에 의거하여, 설정된 워드 길이를 설정함과 더불어, 기록 요구에 따라, 메모리 블록(1)의 의사 MTP 메모리 블록 중, 설정된 워드 길이분의 메모리 세트로 최신 데이터를 기록하는 기록부이다.
부호 53은, 독출부(33) 또는 기록부(43)로부터의 어드레스 요구에 대해, 메모리 블록(1) 상의 마크 비트를 참조하여, 의사 MTP 메모리 블록 상에 있어서 최신 데이터가 기록되어 있는 메모리 세트를 검색하고, 발견된 메모리 세트의 어드레스를 돌려보내는 검색부이다. 부호 63은, 워드 길이 설정 신호를 입력하고, 이미 기록되어 있는 데이터를 소거한 취급으로 하기 위해, 검색부(53)로부터 출력하는 어드레스에 의거하여, 소거한 워드 길이분의 메모리 세트에 마크 비트를 기록하는 마크 비트 기록부이다.
다음에, 도 4를 참조하여, 어플리케이션 회로(73)로부터의 지시에 따라, 데이터의 읽고 쓰기를 행하는 동작을 설명한다. 우선, 메모리 장치의 제조 시에 미리 OTP 메모리 블록에 기록되어 있는 데이터를 읽어내는 경우, 어플리케이션 회로(73)는, 독출부(33)에 대해, OTP 메모리 블록을 선택하는 것을 나타내는 블록 선택 신호를 출력한다. 그리고, 어플리케이션 회로(73)는, 독출부(33)에 대해, 독출 요구 신호를 출력한다. 이 독출 요구 신호에는, 읽어내야 할 데이터를 지정하는 어드레스치가 포함되어 있다. 이 어드레스치가 포함되어 있었던 경우, 독출부(33)는, 지정된 어드레스치의 데이터를 읽어낸다.
예를 들면, 어드레스치가 「0」이면, 어드레스 「0」의 데이터를 읽어낸다. 또, 독출 요구 신호에 어드레스치가 포함되어 있지 않은 경우, 독출부(33)는, OTP 메모리 블록에 기억되어 있는 모든 데이터를 읽어낸다. 그리고, 독출부(33)는, 읽어낸 데이터를 어플리케이션 회로(73)에 출력한다. 이 동작에 의해, 메모리 장치의 제조 시에 미리 OTP 메모리 블록에 기록되어 있는 데이터를 읽어낼 수 있다.
다음에, 의사 MTP 메모리 블록에 기억되어 있는 데이터를 읽어내는 경우, 어플리케이션 회로(73)는, 독출부(33)에 대해, 의사 MTP 메모리 블록을 선택하는 것을 나타내는 블록 선택 신호를 출력함과 더불어, 워드 길이 설정 신호를 출력한다. 그리고, 어플리케이션 회로(73)는, 독출부(33)에 대해, 독출 요구 신호를 출력한다. 독출부(33)는, 독출 요구 신호를 받으면, 검색부(53)에 대해 어드레스 요구 신호를 출력한다. 이에 의해, 검색부(52)는, 최신 데이터가 기록되어 있는 메모리 세트를 검색하여, 그 메모리 세트의 어드레스치를 어드레스 데이터로서 독출부(33)에 출력한다.
독출부(33)는, 검색부(53)로부터 출력된 어드레스치로 표시되는 메모리 세트로부터 워드 길이분의 데이터를 읽어내고, 이 읽어낸 데이터를 어플리케이션 회로(73)에 출력한다. 이 동작에 의해, 의사 MTP 메모리 블록에 기억되어 있는 데이터로부터, 설정된 워드 길이분의 최신 데이터를 읽어낼 수 있다.
다음에, 의사 MTP 메모리 블록에 기억되어 있는 데이터를 갱신하는 경우(새롭게 데이터를 기록하는 경우), 어플리케이션 회로(73)는, 기록부(43)에 대해, 워드 길이 설정 신호를 출력한다. 그리고, 어플리케이션 회로(73)는, 기록 요구 신호를 출력한다. 이 기록 요구 신호에는, 기록해야 할 데이터가 포함된다. 기록부(43)는, 검색부(53)에 대해, 어드레스 요구 신호를 출력한다. 이에 의해, 검색부(53)는, 최신 데이터가 기록되어 있는 메모리 세트를 검색하여, 그 메모리 세트의 어드레스치를 어드레스 데이터로서 기록부(43)에 출력한다.
기록부(43)는, 검색부(53)로부터 출력된 어드레스치를 선두로 하여, 설정된 워드 길이분의 메모리 세트를 스킵하고, 설정된 워드 길이분의 데이터를 메모리 세트에 기록한다. 이 동작과 병행하여, 마크 비트 기록부(63)는, 워드 길이 설정 신호를 입력하고, 검색부(53)가 출력한 어드레스치를 선두로 하는 워드 길이분의 메모리 세트의 마크 비트를 「0」으로 한다. 예를 들면, 워드 길이가 2개분의 메모리 세트(n×2비트)의 길이인 경우는, 2개의 메모리 세트분의 마크 비트를 「0」으로 한다. 이 동작에 의해, 의사 MTP 메모리 블록에 기억되어 있는 최신 데이터를 갱신할 수 있다.
메모리 블록의 마크 비트 기억 영역과 데이터 비트 기억 영역은, 논리적인 영역이므로, 전술한 제1∼제4 실시 형태 외에, 특허문헌 1에 나타낸 바와 같이 마크 비트 기억 영역과 데이터 비트 기억 영역이 명확하게 구분되어 있지 않은 구조나, 특허문헌 2에 나타낸 바와 같이 마크 비트 기억 영역과 데이터 비트 기억 영역을 물리적으로 구분한 구조여도 본 발명을 실시할 수 있는 것은 말할 필요도 없다.
또, 제3 실시 형태에 있어서, OTP 메모리 블록이나 의사 MTP 메모리 블록의 검색 위치는 반드시 메모리 블록의 어드레스치가 작은 쪽으로부터 큰 쪽으로 및 큰 쪽으로부터 작은 쪽으로 검색하고, 기록을 행할 필요는 없다. 예를 들면 도 3에 있어서 어드레스치가 7에 상당하는 메모리 세트를 OTP로서 이용하여, 어드레스치가 6인 메모리 세트로부터 어드레스치가 작아지도록 제1 계통의 의사 MTP 메모리 블록을 검색하여 기록을 행하거나, 또 어드레스치가 8인 메모리 세트로부터 어드레스치가 커지도록 제2 계통의 의사 MTP 블록을 검색하여 기록을 행하거나 하도록 해도 된다.
이와 같이, 종래는, OTP 메모리로 구성하는 주파수 제어용 메모리와, 의사 MTP 메모리로 구성하는 휘도 제어용 메모리와, 각각의 메모리를 제어하는 제어 회로로 구성되어 있었던 것을, 1개의 메모리 블록(1)과 이 메모리 블록(1)에 대해 데이터를 읽고 쓰기 하는 회로로 구성하도록 하였으므로, OTP 메모리로 구성하는 주파수 제어용 메모리와, 의사 MTP 메모리로 구성하는 휘도 제어용 메모리의 기능을 유지한 채로, 회로 구성을 간단하게 할 수 있다. 이에 의해, 집적회로 기판 상의 점유 면적을 작게 하고, 소비 전력 및 소비 전류를 적게 하며, 또 메모리와 회로의 부품수를 저감함으로써, 비용 다운을 실현할 수 있다.
또한, 도 2∼도 4에 있어서, 어플리케이션 회로(71, 72, 73)로부터 출력하는 블록 선택 신호는 생략해도 된다. 이 경우, 어플리케이션 회로(71, 72, 73)로부터 출력하는 독출 요구(어드레스) 신호 내에 읽어내야 할 블록을 선택 가능한 정보를 포함하는 독출 요구(어드레스) 신호로 하면 된다. 또, 독출 요구(어드레스) 신호 내에, 읽어내야 할 데이터의 어드레스 정보를 포함하도록 하여, 읽어내는 블록 내의 어드레스를 직접 지정함으로써, 읽어내야 할 블록의 선택을 행하도록 해도 된다.
또, 도 1∼도 4에 나타낸 검색부(5, 52, 53)의 검색 동작은, 순차적인 검색에 더하여, 바이너리 서치를 이용하도록 해도 된다. 바이너리 서치에 의해, 검색부(5, 52, 53)의 검색 동작을 고속으로 행하는 것이 가능해진다.
1 : 메모리 블록
2, 3, 31, 32, 33 : 독출부
4, 42, 43 : 기록부
5, 52, 53 : 검색부
6, 63 : 마크 비트 기록부
7, 71, 72, 73 : 어플리케이션 회로

Claims (6)

  1. 소거한 데이터인 것을 나타내는 마크 비트를 기억하는 마크 비트 기억 영역과, 기억해야 할 데이터를 기억하는 데이터 비트 기억 영역으로 이루어지는 메모리 세트를 복수 갖고, 상기 메모리 세트 중, 소정수의 메모리 세트를 OTP 메모리로서 동작시키는 하나 이상의 OTP 메모리 블록과, 상기 메모리 세트 중, 상기 OTP 메모리 블록을 제외한 메모리 세트를 의사 MTP 메모리로서 동작시키는 하나 이상의 의사 MTP 메모리 블록으로 이루어지는 OTP(One Time Programmable) 메모리로 구성하는 메모리 장치로서,
    상기 마크 비트를 참조하여, 데이터를 읽고 쓰기 해야 할 상기 메모리 세트의 어드레스를 구하는 어드레스 검색 수단과,
    상기 어드레스 검색 수단에 의해 구한 어드레스로 표시되는 메모리 세트의 데이터 비트 기억 영역에 기억되어 있는 데이터를 읽어내는 독출 수단과,
    상기 의사 MTP 메모리 블록 중, 상기 어드레스 검색 수단에 의해 구한 어드레스에 의거하여, 새롭게 데이터를 기록해야 할 메모리 세트를 특정하고, 상기 메모리 세트의 데이터 비트 기억 영역에 기록해야 할 데이터를 기록하는 기록 수단과,
    상기 어드레스 검색 수단에 의해 구한 어드레스의 메모리 세트의 마크 비트 기억 영역에 상기 마크 비트를 기록하는 마크 비트 기록 수단을 구비하며,
    상기 OTP 메모리 블록의 마크 비트 기억 영역에는, 미리 상기 마크 비트가 기록되어 있으며,
    상기 복수의 메모리 세트는, 복수 계통의 데이터를 읽고 쓰기 할 수 있도록 구성되고,
    상기 어드레스 검색 수단은, 읽고 쓰기 해야 할 데이터의 계통에 따라, 상기 데이터를 읽고 쓰기 해야 할 상기 메모리 세트의 어드레스를 구하는 것을 특징으로 하는 메모리 장치.
  2. 삭제
  3. 삭제
  4. 소거한 데이터인 것을 나타내는 마크 비트를 기억하는 마크 비트 기억 영역과, 기억해야 할 데이터를 기억하는 데이터 비트 기억 영역으로 이루어지는 메모리 세트를 복수 갖고, 상기 메모리 세트 중, 소정수의 메모리 세트를 OTP 메모리로서 동작시키는 하나 이상의 OTP 메모리 블록과, 상기 메모리 세트 중, 상기 OTP 메모리 블록을 제외한 메모리 세트를 의사 MTP 메모리로서 동작시키는 하나 이상의 의사 MTP 메모리 블록으로 이루어지는 OTP(One Time Programmable) 메모리로 구성하며, 상기 OTP 메모리 블록의 마크 비트 기억 영역에는, 미리 상기 마크 비트가 기록되어 있는 메모리 장치에 있어서의 메모리 액세스 방법으로서,
    상기 마크 비트를 참조하여, 데이터를 읽고 쓰기 해야 할 상기 메모리 세트의 어드레스를 구하는 어드레스 검색 단계와,
    상기 어드레스 검색 단계에 의해 구한 어드레스로 표시되는 메모리 세트의 데이터 비트 기억 영역에 기억되어 있는 데이터를 읽어내는 독출 단계와,
    상기 의사 MTP 메모리 블록 중, 상기 어드레스 검색 단계에 의해 구한 어드레스에 의거하여, 새롭게 데이터를 기록해야 할 메모리 세트를 특정하고, 상기 메모리 세트의 데이터 비트 기억 영역에 기록해야 할 데이터를 기록하는 기록 단계와,
    상기 어드레스 검색 단계에 의해 구한 어드레스의 메모리 세트의 마크 비트 기억 영역에 상기 마크 비트를 기록하는 마크 비트 기록 단계를 가지며,
    상기 복수의 메모리 세트는, 복수 계통의 데이터를 읽고 쓰기 할 수 있도록 구성되고,
    상기 어드레스 검색 단계는, 읽고 쓰기 해야 할 데이터의 계통에 따라, 상기 데이터를 읽고 쓰기 해야 할 상기 메모리 세트의 어드레스를 구하는 것을 특징으로 하는 메모리 액세스 방법.
  5. 삭제
  6. 삭제
KR1020100003790A 2009-01-15 2010-01-15 메모리 장치 및 메모리 액세스 방법 KR101466420B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-006703 2009-01-15
JP2009006703A JP5328020B2 (ja) 2009-01-15 2009-01-15 メモリ装置及びメモリアクセス方法

Publications (2)

Publication Number Publication Date
KR20100084132A KR20100084132A (ko) 2010-07-23
KR101466420B1 true KR101466420B1 (ko) 2014-11-28

Family

ID=42318978

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100003790A KR101466420B1 (ko) 2009-01-15 2010-01-15 메모리 장치 및 메모리 액세스 방법

Country Status (5)

Country Link
US (2) US8335098B2 (ko)
JP (1) JP5328020B2 (ko)
KR (1) KR101466420B1 (ko)
CN (1) CN101783181B (ko)
TW (1) TWI470429B (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5328020B2 (ja) * 2009-01-15 2013-10-30 セイコーインスツル株式会社 メモリ装置及びメモリアクセス方法
JP2010231872A (ja) * 2009-03-30 2010-10-14 Toppan Printing Co Ltd 不揮発性半導体メモリ装置
JP5347649B2 (ja) * 2009-03-30 2013-11-20 凸版印刷株式会社 不揮発性半導体メモリ装置
US10229746B2 (en) 2010-08-20 2019-03-12 Attopsemi Technology Co., Ltd OTP memory with high data security
US9824768B2 (en) * 2015-03-22 2017-11-21 Attopsemi Technology Co., Ltd Integrated OTP memory for providing MTP memory
US9818478B2 (en) 2012-12-07 2017-11-14 Attopsemi Technology Co., Ltd Programmable resistive device and memory using diode as selector
US9070437B2 (en) 2010-08-20 2015-06-30 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices with heat sink
US9711237B2 (en) 2010-08-20 2017-07-18 Attopsemi Technology Co., Ltd. Method and structure for reliable electrical fuse programming
US10923204B2 (en) 2010-08-20 2021-02-16 Attopsemi Technology Co., Ltd Fully testible OTP memory
US10916317B2 (en) 2010-08-20 2021-02-09 Attopsemi Technology Co., Ltd Programmable resistance memory on thin film transistor technology
US10249379B2 (en) 2010-08-20 2019-04-02 Attopsemi Technology Co., Ltd One-time programmable devices having program selector for electrical fuses with extended area
US10192615B2 (en) 2011-02-14 2019-01-29 Attopsemi Technology Co., Ltd One-time programmable devices having a semiconductor fin structure with a divided active region
US10586832B2 (en) 2011-02-14 2020-03-10 Attopsemi Technology Co., Ltd One-time programmable devices using gate-all-around structures
US8848423B2 (en) 2011-02-14 2014-09-30 Shine C. Chung Circuit and system of using FinFET for building programmable resistive devices
TWI435217B (zh) * 2011-02-16 2014-04-21 Pixart Imaging Inc 可程式化記憶體及其寫入和讀取方法
CN102646452B (zh) * 2011-02-22 2016-01-20 原相科技股份有限公司 可编程存储器及其写入和读取方法
JP6035760B2 (ja) * 2012-02-07 2016-11-30 セイコーエプソン株式会社 半導体記憶装置及び半導体記憶装置の制御方法
KR102009655B1 (ko) * 2012-08-29 2019-08-13 삼성디스플레이 주식회사 표시 장치 및 표시 장치에서의 에러 검출 방법
US9508396B2 (en) 2014-04-02 2016-11-29 Ememory Technology Inc. Array structure of single-ploy nonvolatile memory
KR20150123378A (ko) * 2014-04-24 2015-11-04 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
US10181357B2 (en) * 2015-08-18 2019-01-15 Ememory Technology Inc. Code generating apparatus and one time programming block
CN106295414B (zh) * 2016-08-09 2020-05-12 复旦大学 带分区写保护和保护位置乱处理的非挥发存储器及其写操作方法
CN106782660A (zh) * 2016-11-28 2017-05-31 湖南国科微电子股份有限公司 片上系统芯片过烧写保护方法及片上系统芯片
US11615859B2 (en) 2017-04-14 2023-03-28 Attopsemi Technology Co., Ltd One-time programmable memories with ultra-low power read operation and novel sensing scheme
US10535413B2 (en) 2017-04-14 2020-01-14 Attopsemi Technology Co., Ltd Low power read operation for programmable resistive memories
US11062786B2 (en) 2017-04-14 2021-07-13 Attopsemi Technology Co., Ltd One-time programmable memories with low power read operation and novel sensing scheme
US10726914B2 (en) 2017-04-14 2020-07-28 Attopsemi Technology Co. Ltd Programmable resistive memories with low power read operation and novel sensing scheme
US10770160B2 (en) 2017-11-30 2020-09-08 Attopsemi Technology Co., Ltd Programmable resistive memory formed by bit slices from a standard cell library
US11164642B1 (en) 2018-02-09 2021-11-02 Board Of Trustees Of The University Of Alabama, For And On Behalf Of The University Of Alabama In Huntsville Systems and methods for hardening flash memory to radiation
US11620108B1 (en) 2018-05-17 2023-04-04 Board Of Trustees Of The University Of Alabama For And On Behalf Of The University Of Alabama In Huntsville Random number generation systems and methods
KR102559380B1 (ko) * 2018-08-08 2023-07-26 삼성디스플레이 주식회사 검사 시스템, 이의 멀티 타임 프로그래밍 방법 및 표시 장치
US11101009B1 (en) * 2019-03-04 2021-08-24 Board Of Trustees Of The University Of Alabama, For And On Behalf Of The University Of Alabama In Huntsville Systems and methods to convert memory to one-time programmable memory
TWI715371B (zh) * 2019-12-25 2021-01-01 新唐科技股份有限公司 一次性可編程記憶體裝置及其容錯方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11259359A (ja) * 1998-03-11 1999-09-24 Kokusai Electric Co Ltd ワンタイムｒｏｍアクセス方法
JP2008123643A (ja) 2006-11-15 2008-05-29 Fujitsu Ltd 半導体記憶装置および半導体記憶装置の制御方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6045994A (ja) * 1983-08-22 1985-03-12 Tokyo Electric Co Ltd Ｐｒｏｍによる情報記憶方法
JP4040215B2 (ja) * 1999-07-19 2008-01-30 株式会社東芝 不揮発性半導体メモリの制御方法
JP3918434B2 (ja) * 2001-01-05 2007-05-23 セイコーエプソン株式会社 情報処理装置
US7003619B1 (en) * 2001-04-09 2006-02-21 Matrix Semiconductor, Inc. Memory device and method for storing and reading a file system structure in a write-once memory array
US6728137B1 (en) 2003-04-29 2004-04-27 Ememory Technology Inc. Method for programming and reading a plurality of one-time programmable memory blocks
JP2005149617A (ja) * 2003-11-14 2005-06-09 Sony Corp 不揮発性半導体メモリ装置およびその動作方法
JP4129453B2 (ja) * 2004-12-01 2008-08-06 株式会社東芝 半導体記憶装置、半導体記憶装置の動作方法および半導体記憶装置のテスト方法
TWI262507B (en) * 2005-05-19 2006-09-21 Ememory Technology Inc Method for accessing memory
KR100732628B1 (ko) * 2005-07-28 2007-06-27 삼성전자주식회사 멀티-비트 데이터 및 싱글-비트 데이터를 저장하는 플래시메모리 장치
US8242908B2 (en) * 2005-12-09 2012-08-14 Tego Inc. Methods and systems of a multiple radio frequency network node RFID tag
TW200727303A (en) * 2006-01-08 2007-07-16 Ememory Technology Inc A method and memory capable of improving the endurance of memory
CN100589240C (zh) * 2007-05-31 2010-02-10 和舰科技(苏州)有限公司 一次可编程存储器的结构及其制造方法
US8275927B2 (en) * 2007-12-31 2012-09-25 Sandisk 3D Llc Storage sub-system for a computer comprising write-once memory devices and write-many memory devices and related method
JP5328020B2 (ja) * 2009-01-15 2013-10-30 セイコーインスツル株式会社 メモリ装置及びメモリアクセス方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11259359A (ja) * 1998-03-11 1999-09-24 Kokusai Electric Co Ltd ワンタイムｒｏｍアクセス方法
JP2008123643A (ja) 2006-11-15 2008-05-29 Fujitsu Ltd 半導体記憶装置および半導体記憶装置の制御方法

Also Published As

Publication number Publication date
KR20100084132A (ko) 2010-07-23
US8335098B2 (en) 2012-12-18
JP2010165165A (ja) 2010-07-29
TW201102814A (en) 2011-01-16
TWI470429B (zh) 2015-01-21
US8553443B2 (en) 2013-10-08
CN101783181A (zh) 2010-07-21
US20120163062A1 (en) 2012-06-28
JP5328020B2 (ja) 2013-10-30
CN101783181B (zh) 2014-12-17
US20100177547A1 (en) 2010-07-15

Similar Documents

Publication Publication Date Title
KR101466420B1 (ko) 메모리 장치 및 메모리 액세스 방법
KR100871027B1 (ko) 데이터 기록 장치 및 플래시 메모리에 대한 데이터 기입방법
US7254086B2 (en) Method for accessing memory
US10140026B2 (en) Data storage device and data maintenance method thereof
US7633799B2 (en) Method combining lower-endurance/performance and higher-endurance/performance information storage to support data processing
JP2007172259A (ja) フラッシュメモリ、メモリ制御回路、マイクロコンピュータおよびメモリ制御方法
JP2006079434A (ja) 記憶装置、メモリ管理方法及びプログラム
US20060285385A1 (en) MTP storage medium and access algorithm method with traditional OTP
US20080244203A1 (en) Apparatus combining lower-endurance/performance and higher-endurance/performance information storage to support data processing
US8271721B2 (en) Data writing method and data storage device
US7730270B2 (en) Method combining once-writeable and rewriteable information storage to support data processing
US7848147B2 (en) Nonvolatile semiconductor memory device and writing method of the same
US20080294837A1 (en) Memory controller for controlling a non-volatile semiconductor memory and memory system
US7032094B2 (en) Method of controlling flash memory
JP2004234473A (ja) 不揮発性記憶装置
KR100479170B1 (ko) 메모리 억세스 제어장치 및 방법
JP2004206615A (ja) 記憶装置
JP2012248094A (ja) 電子機器
JP2005174468A (ja) フラッシュメモリのアクセス制御方法
JP2005234738A (ja) 半導体メモリ装置
JPH07111092A (ja) 不揮発性半導体記憶装置の制御方法
US8250290B2 (en) System and method for managing files in flash memory
JP2009205187A (ja) メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム及びメモリ制御方法
JPH1145580A (ja) メモリライタツール

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181101

Year of fee payment: 5