JP2003297088A

JP2003297088A - 半導体記憶装置

Info

Publication number: JP2003297088A
Application number: JP2002093148A
Authority: JP
Inventors: Hiroshi Horiuchi; 浩堀内
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2002-03-28
Filing date: 2002-03-28
Publication date: 2003-10-17

Abstract

(57)【要約】（修正有）【課題】外部装置側の負荷を軽減し、外部装置のアドレ
スでそのままアクセスすることのできる半導体装置の提
供。【解決手段】本発明に係わる半導体記憶装置は、メモリ
と、外部から論理アドレスを受信して前記論理アドレス
に対応する物理アドレスを決定しその物理アドレスに対
応する前記メモリ上の記憶領域にアクセスする手段とを
備える。また、論理アドレスに対応する物理アドレスを
決定するために両者の対応付けをメモリに記憶すること
を特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、不揮発性メモリを
有する半導体記憶装置に関する。

【０００２】

【従来の技術】半導体記憶装置の一つとして、フラッシ
ュメモリ１０がある。一般に、フラッシュメモリ１０に
アクセスするデジタルカメラなどの外部装置２４は、ア
クセス先となるフラッシュメモリ１０上のデータを、Ｏ
Ｓにて使用する論理フォーマット上のアドレスである論
理アドレスで管理している。例えばフラッシュメモリ１
０の場合には、同一アドレスへのアクセスの極端な集中
を避けるため論理アドレスとメモリ上の実際の記憶アド
レスである物理アドレスの対応を動的に変化させる手法
がある。このためフラッシュメモリ１０の実記憶領域に
アクセスする場合には、前記論理アドレスと、フラッシ
ュメモリ１０上の実記憶領域を特定する物理アドレスと
の間の変換が必要である。

【０００３】論理アドレスと物理アドレスの変換は、図
１２に示すとおりフラッシュメモリ１０の管理情報２７
を一通りアクセスし、ワークメモリ２６内にアドレス変
換テーブル２５を作成し、これを元に行われる。外部装
置２４は、例えば、フラッシュメモリ１０のアクセス時
等に外部装置２４上のワークメモリ２６からアドレス変
換テーブル２５を読み出し、これを利用してフラッシュ
メモリ１０へのアクセスを行う。

【０００４】図１０は、外部装置２４がフラッシュメモ
リ１０にアクセスする際の動作を説明するタイミングチ
ャートである。まず、外部装置２４は、外部装置２４上
のワークメモリ２６からアドレス変換テーブル２５を読
み出す。つぎに外部装置２４は、アクセスしようとする
論理アドレスに対応する物理アドレスを、前記テーブル
１７を利用して求め、その物理アドレスによりフラッシ
ュメモリ１０の記憶領域にアクセスし、目的のデータを
読み出す。

【０００５】

【発明が解決しようとする課題】ところで、前記の読み
出し処理においては、初期化の度にメモリ全体の管理情
報２７をワークメモリに蓄積し、アクセス時には必ずア
ドレス変換作業が必要となるので煩雑であり、外部装置
２４からフラッシュメモリ１０へのアクセス速度を低下
させる要因となっている。また、論理アドレスから物理
アドレスへの変換処理を、外部装置２４側で行っている
ため、外部装置２４側に負荷が生じることになる。

【０００６】本発明は、このような問題を解決するもの
であり、外部装置側の負荷を軽減し、外部装置のアドレ
スでそのままアクセスすることのできる半導体記憶装置
を提供することを目的とする。

【０００７】

【課題を解決するための手段】前記課題を解決するため
の主たる本発明は、メモリと、外部から第一のアドレス
を受信して前記第一のアドレスに対応する第二のアドレ
スを決定しその第二のアドレスに対応する前記メモリ上
の記憶領域にアクセスする手段と、を備えることを特徴
とする半導体記憶装置である。

【０００８】本発明の他の特徴については、添付図面及
び本明細書の記載により明らかにする。

【０００９】

【発明の実施の形態】＝＝＝開示の概要＝＝＝以下の開示により、少なくとも次のことが明らかにされ
る。

【００１０】メモリと、外部から第一のアドレスを受信
して前記第一のアドレスに対応する第二のアドレスを決
定しその第二のアドレスに対応する前記メモリ上の記憶
領域にアクセスする手段と、を備えることを特徴とする
半導体記憶装置。

【００１１】なお、前記第一のアドレスは論理アドレ
ス、前記第二のアドレスは物理アドレスである。

【００１２】また、前記半導体記憶装置であって、第一
のアドレスと第二のアドレスとの対応づけを記憶し、受
信した前記第一のアドレスを前記対応づけに対照するこ
とで前記第二のアドレスを決定する手段を備えてもよ
い。

【００１３】あるいは、受信した前記第一のアドレスを
入力パラメータとするアルゴリズムにより前記第二のア
ドレスを決定する手段を備えてもよい。

【００１４】また、前記半導体記憶装置であって、外部
から第一のアドレスと書き込みデータとを受信して前記
第一のアドレスに基づいて決定した第二のアドレスで指
定される前記メモリ上の記憶領域に前記書き込みデータ
を記憶してもよい。

【００１５】また、前記半導体記憶装置であって、外部
から第一のアドレスと複数単位の書き込みデータとを受
信して前記第一のアドレスに基づいて決定した第二のア
ドレスで指定される前記メモリ上の領域に前記複数単位
の書き込みデータを記憶してもよい。

【００１６】好ましくは、前記複数単位の書き込みデー
タに、複数のデータフォーマットの異なるデータが含ま
れてもよいし、前記複数単位の書き込みデータの記憶先
を指定する前記第二のアドレスを、前記メモリ上の連続
した領域に決定してもよい。

【００１７】また、前記半導体記憶装置であって、前記
メモリ上の記憶領域についての使用・未使用状態を記憶
する手段を備え、前記使用・未使用状態から把握される
未使用領域に対応するアドレスを前記第二のアドレスと
して決定する手段を備えてもよい。

【００１８】また、前記未使用領域に対応する前記第二
のアドレスを、前記メモリ上のデータ格納位置の使用回
数が平均化されるように決定する手段を備えてもよい。

【００１９】好ましくは、前記第二のアドレスを、適宜
なタイミングで設定値分だけ変化させることとしてもよ
いし、あるいは適宜なタイミングでランダムに変更して
もよい。

【００２０】また、前記半導体記憶装置であって、前記
メモリ上の記憶領域についての正常・欠陥状態を記憶す
る手段を備え、前記正常・欠陥状態から把握される正常
な記憶領域に対応する第二のアドレスに前記書き込みデ
ータを記憶してもよい。

【００２１】また、前記書き込みデータを前記メモリ上
に記憶した後、書き込み完了通知を外部に出力してもよ
い。

【００２２】また、前記半導体記憶装置であって、外部
から第一のアドレスと範囲指定情報と更新データと更新
位置指定情報とを受信し、前記メモリ上の記憶領域につ
いての使用・未使用状態を記憶し、前記使用・未使用情
報に基づいて前記メモリ上の未使用領域を確保し、前記
第一のアドレスに基づいて決定した第二のアドレスと前
記範囲指定情報とで指定される前記メモリ上の記憶領域
に記憶されているデータのうちの前記更新位置指定情報
で指定される領域のデータを前記更新データで置き換え
たデータを前記確保した前記未使用領域に記憶し、前記
第二のアドレスと前記範囲指定情報とで指定される前記
記憶領域に未使用状態を示すデータを記憶するとともに
当該記憶領域に対応する前記使用・未使用状態の内容を
未使用に変更してもよいし、必要に応じて前述した一連
の処理の完了を外部に通知してもよい。

【００２３】また、前記半導体記憶装置であって、外部
から第一のアドレスと範囲指定情報とを受信し、前記メ
モリ上の記憶領域についての使用・未使用状態を記憶
し、前記使用・未使用情報に基づいて前記メモリ上の未
使用領域を確保し、前記第一のアドレスに基づいて決定
した第二のアドレスと前記範囲指定情報とで指定される
前記メモリ上の記憶領域に記憶されたデータを、確保し
た前記未使用領域に記憶し、前記第二のアドレスと前記
範囲指定情報とで指定される前記記憶領域に未使用状態
を示すデータを記憶するとともに当該記憶領域に対応す
る前記使用・未使用状態の内容を未使用に変更してもよ
いし、必要に応じて前述した一連の処理の完了を外部に
通知してもよい。

【００２４】また、前記半導体記憶装置であって、外部
から第一のアドレスを受信して、前記第一のアドレスに
基づいて決定した第二のアドレスで指定される前記メモ
リ上の記憶領域からデータを読み出し、読み出した前記
データを外部に出力してもよいし、あるいは、外部から
範囲指定情報を受信し、前記メモリ上の記憶領域からの
データの読み出しは、前記第一のアドレスに基づいて決
定した第二のアドレスと前記範囲指定情報とで指定され
る前記メモリ上の記憶領域からデータを読み出してもよ
い。

【００２５】また、前記半導体記憶装置であって、前記
メモリ上の記憶領域についての使用・未使用状態を記憶
し、外部から第一のアドレスと範囲指定情報とを受信
し、前記第二のアドレスと前記範囲指定情報とで指定さ
れる前記記憶領域に未使用状態を示すデータを記憶する
とともに当該記憶領域に対応する前記使用・未使用状態
の内容を未使用に変更することとしてもよいし、必要に
応じて消去完了通知を外部に出力してもよい。

【００２６】また、前記メモリは不揮発性メモリとして
もよいし、前記半導体記憶装置をフラッシュメモリとし
てもよい。＝＝＝実施例＝＝＝次に、本発明の主な適用対象であるフラッシュメモリに
ついて説明する。

【００２７】図１（a）は、外部装置２４が管理する論
理アドレス空間である。また、図１（b）はフラッシュ
メモリ１０の物理アドレス空間である。論理アドレス空
間および物理アドレス空間には、エリア指定領域（25ビ
ット〜22ビット）、ブロック指定領域（21ビット〜13ビ
ット）、セクタ指定領域（12ビット〜9ビット）が区画
されている。

【００２８】フラッシュメモリ１０のブロック構成を図
２に示す。フラッシュメモリ１０は、外部装置２４から
各種コマンドを受信するコマンドシーケンサー１４、外
部装置２４に対してデータの送受信などを行い、１セク
タサイズ分のデータを格納するデータレジスタ１２、後
述するプレアクセスによってメモリ１１から読み出した
管理情報を所定のセレクト信号（i_RealAdrs_Select）
に基づいて、アドレス生成回路１５に出力するデータセ
レクタ１３を備える。

【００２９】内部アドレス生成回路１５は、図３に示す
ように、後述するプレアクセス時には、外部装置２４か
ら受信する論理アドレスとメモリ１１内に記憶する各オ
フセット（エリアオフセット、ブロックオフセット、セ
クタオフセット）とを加算し、内部アドレスを生成す
る。なお、内部アドレス生成回路１５は、後述するリア
ルアクセス時には、データセレクタ１３を介してメモリ
１１から読み出された物理ブロックアドレスをブロック
オフセットと加算し、ブロックについての物理アドレス
を生成する。メモリ１１は、通常のデータを記憶するブ
ロック領域以外に、メモリ１１内に記憶するSP（Specia
l Pointer）ポインタによって指定されるＦＡＴ情報を
格納するブロック（以下、SP0ブロックと称する）と１
ブロック分の各種管理情報（物理ブロックアドレス、セ
クタオフセット、ブロック使用・未使用情報、ブロック
欠陥情報など）を２バイト単位で格納するブロック（以
下、SP1ブロックと称する）を確保している。

【００３０】なお、フラッシュメモリ１０は、例えば、
電源投入時において、メモリ１１内のSP0ブロックか
ら、エリアオフセット、ブロックオフセット、および各
エリアについてのSPポインタを読み出し、これらを所定
のレジスタに記憶する。また、フラッシュメモリ１０
は、SP0ブロック内に格納するセクタサイズ情報を初期
化時に更新し、そのセクタサイズ情報に応じて、セクタ
オフセットのサイズを変更することもできる。

【００３１】（書き込みコマンド）つぎに、外部装置２
４からフラッシュメモリ１０に書き込みコマンドが入力
された場合の処理を、図４のフローチャートとともに説
明する。

【００３２】なお、書き込みコマンド等の外部装置２４
から入力されるコマンド（後述するリードモディファイ
コマンド、コピーコマンド、読み出しコマンド、消去コ
マンド、なども同様である）に対する処理において、フ
ラッシュメモリ１０は、外部装置２４から入力された論
理アドレスに基づいて物理アドレスを求める第一段階の
処理（以下、「プレアクセス」と称する）と、第一段階
の処理により求めた物理アドレスを用いて実際にメモリ
１１に対してアクセスを行う第二段階の処理（以下、
「リアルアクセス」と称する）を実行する。

【００３３】まず、プレアクセスについて説明する。フ
ラッシュメモリ１０は、外部装置２４から書き込みコマ
ンドが入力されると、これに付帯して入力される論理ア
ドレスから、メモリ１１上の前記論理アドレスに対応す
る物理アドレスや、ブロックの使用・未使用情報や、欠
陥情報などの管理情報の格納位置を特定する。

【００３４】具体的には、フラッシュメモリ１０は、ま
ず、記憶しているエリアオフセットを前記論理アドレス
に加算した値によりアクセス対象となるエリアを決定す
る（S401）。つぎに、フラッシュメモリ１０は、記憶し
ているSP1ポインタとブロックオフセットとを加算した
値により前記エリア内におけるSP1ブロックを特定する
（S402）。そして、そのブロック内の先頭セクタ「０」
を、管理情報の格納位置として認知する（S403〜S40
4）。

【００３５】つぎに、フラッシュメモリ１０は、前記管
理情報に含まれるブロック使用・未使用情報を用い、デ
ータの書き込み先となる未使用ブロックを決定する（S4
05〜S407）。これらの一連の処理を図５とともに説明す
る。まず、フラッシュメモリ１０は、物理ブロック単位
で管理されている前記使用・未使用情報をメモリ１１上
から読み出す。

【００３６】具体的には、前記SP1ブロック内の先頭セ
クタに格納しているブロック使用・未使用ビット（使用
の場合は「０」、未使用の場合は「１」になっている）
を全ブロックサイズ分(32Byte)読み出し、これをブロッ
ク使用・未使用テーブル情報として記憶する（S501）。
なお、前記ブロック使用・未使用テーブル内の各ビット
は、4Byte単位でセレクタ回路１８に引き渡される（S50
2）。

【００３７】つぎに、フラッシュメモリ１０は、セレク
タ回路１８により前記ブロック使用・未使用テーブルか
ら最初の4Byte単位のデータを選択し、Exclusive OR回
路とインバータ回路などで構成されるエッジ検出回路１
９に転送する。両エッジ検出回路１９は、転送された４
Byte単位のデータの最上位ビットからPosEdge(0→１)、
NegEdge(1→0)の位置情報を順次検出する(S503)。ここ
で、両エッジが検出された場合は、NegEdgeからPosEdge
間の各ビットに対応する各ブロックを書き込み可能領域
とし、例えば書き込み可能領域内の先頭アドレスを未使
用ブロックのアドレスとして決定する（S505）。

【００３８】一方、両エッジ検出回路１９において、Ne
gEdgeからPosEdge間が検索されなかった場合には、セレ
クタ回路１８は、前記ブロック使用・未使用テーブルか
ら次の4Byte単位のデータを選択し、上記のような処理
を繰り返し行う。以上のようにして未使用ブロックが決
定される。そして、この未使用ブロックの物理アドレス
は、レジスタ等に記憶される。以上によりプレアクセス
が終了する。

【００３９】フラッシュメモリ１０は、プレアクセスに
引き続きリアルアクセスを行う。リアルアクセスにおい
て、フラッシュメモリ１０は、前記プレアクセスにより
決定され、レジスタに記憶している未使用ブロックの物
理アドレスと、記憶しているブロックオフセットとを加
算して、その加算値により外部から受信した書き込みデ
ータを記憶するブロックの物理アドレスを決定する(S40
7)。つぎに、内部アドレス生成回路１５により、前記物
理アドレス内のセクタアドレスをカウンタ等によりセク
タサイズ分生成する。フラッシュメモリ１０は、前記生
成されたセクタアドレスが指定するセクタ毎に、前記書
き込みデータを記憶する(S408)。また、前記書き込みデ
ータが該当セクタに記憶されると、前記管理情報におい
て該当する物理ブロックアドレスと、ブロック使用・未
使用ビットとを更新する。また、必要な場合には、フラ
ッシュメモリ１０は、前記書き込み処理が完了したこと
を外部装置２４に通知する。

【００４０】以上のように、本実施例のフラッシュメモ
リ１０は、書き込み処理に際し、外部装置２４から物理
アドレスではなく論理アドレスを受信し、これに対応す
る物理アドレスをフラッシュメモリ１０側で決定する。
従って、外部装置２４は、アドレス変換テーブル２５の
読み出しや、論理アドレスから物理アドレスへの変換処
理を行う必要がなく、外部装置２４からのアクセス速度
の向上と、外部装置２４側の処理負荷の軽減が図られ
る。

【００４１】（複数単位データの書き込みコマンド）と
ころで、前述の実施例は、一の書き込みコマンドにおい
て、外部装置２４から一つの論理アドレスと一つの書き
込みデータをフラッシュメモリ１０に入力する場合であ
ったが、外部装置２４から一つの論理アドレスと複数単
位の書き込みデータを与え、フラッシュメモリ１０の内
部で各書き込みデータの書き込み先となる物理アドレス
を生成するようにしてもよい。

【００４２】ここで前記データは、例えば、所定のデー
タフォーマットで記述されたファイルである。このよう
な書き込み方式は、例えば、デジタルカメラで撮影した
際に生成される映像データと音声データなどのフォーマ
ットの異なる複数のデータを一括して管理する場合に有
効である。

【００４３】例えば、このような書き込み方式を採用し
た場合には、外部装置２４から一の書き込みコマンドを
入力するだけで、映像データとこれに対応する音声デー
タとを、一度にフラッシュメモリ１０に書き込むことが
可能となる。なお、この場合、フラッシュメモリ１０の
内部での物理アドレスの決定などのため、一の書き込み
コマンドで複数の論理アドレスを入力する仕組みとして
もよい。また、このように一の書き込みコマンドにより
複数のデータを書き込む場合には、各データの書き込み
先となる物理アドレスは、例えば、各データについての
物理アドレスをあらかじめ設定された間隔にする方法、
各データのデータサイズやメモリ１１上の各ブロックの
使用頻度などをパラメータとするアルゴリズムにより決
定する方法、各データが連続した領域に書き込まれるよ
うに物理アドレスを決定する方法など、様々に設定する
ことができる。

【００４４】（オフセット変更手段）ところで、フラッ
シュメモリ１０の信頼性は、書き換え回数の増大につれ
て低下することが知られている。このため、フラッシュ
メモリ１０への書き込みに際しては、通常、メモリ１１
上の各記憶領域の書き換え回数の平均化が期待されるよ
うにする仕組みを設ける必要がある。具体的には、例え
ば、前述した各オフセット（エリアオフセット、ブロッ
クオフセット、セクタオフセット）を、メモリ１１上に
データを書き込むごとなどの、適宜なタイミングで設定
値分だけ変化させるようにする。

【００４５】図６は、この仕組みを実現するための一実
施例として説明する、オフセット生成回路２０のブロッ
ク構成図と、その動作を説明するフローチャートであ
る。まず、フラッシュメモリ１０は、外部装置２４から
前記コマンドを受信すると、各オフセットの値を設定値
（１ビット単位）分増分することを許可する信号（以
下、１インクリメント許可信号と称する）を生成すると
ともに、オフセットセレクタ２３によって対象とするオ
フセットを選択し、アップカウンタ２２にセットする
（S601）。

【００４６】つぎに、オフセット生成回路２０は、エッ
ジ検出回路２１によって、１インクリメント許可信号の
エッジを検出し、アップカウンタ２２に対してオフセッ
トを１ビット単位分増分する指示を出す（S602）。

【００４７】つぎに、前記指示により、アップカウンタ
２２によってセットされたオフセットを１ビット単位分
増分し、それをメモリ１１上の元の格納位置に記憶する
(S603〜S604)。なお、１ビット単位分増分したオフセッ
トをメモリ上の元の格納位置に記憶する際に、当該オフ
セット内のビット列を反転させてもよい。

【００４８】以上のように、オフセットを適宜なタイミ
ングで変化させることより、あるデータ格納位置に対し
て集中的に書き込みデータが記憶されることはなくな
り、前記メモリ１１上のデータ格納位置の使用回数につ
いて平均化を期待することができる。これによりフラッ
シュメモリ１０の信頼性の向上が図られる。

【００４９】なお、以上に説明した方法のほか、適宜な
タイミングでオフセットをランダムに変化させることも
考えられる。また、オフセットを変化させるタイミング
として、例えば、後述するリードモディファイライトコ
マンドやブロック消去コマンドを実行した場合でのメモ
リ１１への最初のアクセス開始時などが考えられる。

【００５０】（リードモディファイライトコマンド）つ
ぎに、リードモディファイライトコマンドが入力された
場合の、本実施例のフラッシュメモリ１０の動作を、図
７のフローチャートとともに説明する。まず、外部装置
２４から、フラッシュメモリ１０にこのコマンドととも
に、論理アドレス、範囲指定情報、更新データ、更新位
置指定情報が入力される。すると、フラッシュメモリ１
０は、論理アドレスに基づいて決定した物理アドレスと
範囲指定情報とで指定されるメモリ１１上の記憶領域に
記憶されているデータのうち更新位置指定情報で指定さ
れる領域のデータを更新データで置き換えたデータを、
新たに確保したメモリ１１上の未使用領域に記憶する。
また、物理アドレスと範囲指定情報とで指定される記憶
領域に未使用状態を示すデータ（例えば、「FFh」）を
記憶するとともに、当該記憶領域に対応する前記使用・
未使用状態の内容を未使用に変更する。

【００５１】具体的には、まず、フラッシュメモリ１０
は、書き込み処理のプレアクセスの説明と同様に、論理
アドレス（範囲指定情報）を用いて、アクセス対象とな
るエリアと、このエリア内におけるSP1ブロックと、さ
らに管理情報が格納されるSP1ブロック内の先頭セクタ
とを順に特定する（S702〜S703）。

【００５２】つぎに、論理アドレスのブロック指定アド
レスに基づいて、前記管理情報に含まれる論理ブロック
アドレス／物理ブロックアドレスの対応情報を対照して
物理ブロックアドレスを求め、この物理ブロックアドレ
スとブロックオフセットとを加算し、読み出し対象とな
る物理ブロック（以下、リードブロックと称する）を決
定する（S704〜S706）。

【００５３】つぎに、フラッシュメモリ１０は、リード
ブロックを決定するとともに、前記管理情報に含まれる
使用・未使用情報を参照し、データの書き込み先となる
未使用ブロックも併せて決定する。また、この未使用ブ
ロックアドレスとブロックオフセットとを加算し、書き
込み対象となる物理ブロック（以下、ライトブロックと
称する）を決定する（S707〜S709）。

【００５４】つづいて、内部アドレス生成回路１５は、
リードブロックのセクタアドレス（以下、リードセクタ
アドレスと称する）とライトブロックのセクタアドレス
（以下、ライトセクタアドレスと称する）とを、それぞ
れ同じタイミングで先頭番地から順に生成する。なお、
フラッシュメモリ１０は、リードセクタアドレスが生成
される毎に、当該アドレスにより指定されるセクタから
データを読み出し、レジスタ等に格納する（S711）。

【００５５】つぎに、フラッシュメモリ１０は、アドレ
ス比較回路１６により前記更新範囲指定情報とリードセ
クタアドレスとを比較して、リードセクタアドレスが更
新データを書き込むセクタ範囲内のセクタアドレスかど
うかを判定し、データ選択回路１７に対してデータセレ
クト信号を出力する（S712〜S713）。ここでデータセレ
クト信号は、リードセクタアドレスが前記セクタ範囲内
であれば「１」、セクタ範囲外であれば「０」に設定さ
れる。

【００５６】データ選択回路１７は、前記データセレク
ト信号が「１」である場合は、リードセクタアドレスと
同一のライトセクタアドレスが指定するセクタに更新デ
ータを書き込む（S714）。一方、前記データセレクト信
号が「０」である場合は、前記レジスタ等に格納された
データを書き込む（S715）。以上の処理を、フラッシュ
メモリ１０は、リードブロック内の前記更新位置指定情
報で指定される領域のデータを更新データに置き換え、
そのデータをライトブロックに記憶するまで行う（S716
〜S717）。

【００５７】また、最後に、リードブロックに対して未
使用状態を示すデータ（例えば、「FFh」）を書き込
み、ＦＡＴ情報と、前記管理情報内のリードブロック及
びライトブロックそれぞれに該当する物理ブロックアド
レス、ブロック使用・未使用情報を更新する（S718〜S71
9）。また、必要な場合には、フラッシュメモリ１０
は、前述した一連の処理が完了したこと外部装置２４に
通知する。

【００５８】ところで、以上に説明したリードモディフ
ァイライトコマンドが実行された場合には、フラッシュ
メモリ１０へのデータの書き込みに附随して、既に書き
込まれているデータが別の記憶領域への移動が行われる
ことになる。従って、このコマンドが繰り返し実行され
ることで、フラッシュメモリ１０に記憶されているデー
タは、フラッシュメモリ１０上の領域内をつぎつぎに移
動していくことになり、これによりメモリ１１上の各記
憶領域についての書き換え回数の平均化が図られること
になる。

【００５９】（コピーコマンド）つぎに、コピーコマン
ドが入力された場合における、本実施例のフラッシュメ
モリ１０の動作を図７のフローチャートとともに説明す
る。なお、このコマンドは、通常、欠陥ブロックが検出
された場合に、その欠陥ブロック内のデータを他の正常
なブロックに複製する場合などに利用される。

【００６０】まず、外部装置２４からこのコピーコマン
ドと論理アドレス（範囲指定情報）が、フラッシュメモ
リ１０に対して入力される。フラッシュメモリ１０は、
このコマンドが入力されると、図７のフローチャートと
ともに説明したリードモディファイライトコマンドが入
力された場合と同様に、前記論理アドレスを用いてリー
ドブロックとライトブロックを決定する。

【００６１】つぎに、内部アドレス生成回路１５によっ
て、リードセクタアドレスとライトセクタアドレスとを
それぞれ同じタイミングで先頭番地から順に生成し、リ
ードセクタアドレスにて指定されるセクタからデータを
読み出し、該当するライトセクタアドレスが指定するセ
クタに対してそのデータを書き込む。

【００６２】リードブロックから読み出された全てのデ
ータが、ライトブロックの所定の格納位置に書き込まれ
ると、リードブロックに対して未使用状態を示すデータ
を記憶するとともに、前記管理情報内のリードブロック
及びライトブロックそれぞれに該当する物理ブロックア
ドレス、ブロック使用・未使用情報を更新する。なお、
前記リードブロックが欠陥ブロックであった場合には、
前記管理情報内の前記リードブロックに該当するブロッ
ク欠陥情報も併せて更新する。また、必要な場合には、
フラッシュメモリ１０は、前述した一連の処理が完了し
たこと外部装置２４に通知する。

【００６３】このように、前述のリードモディファイラ
イトコマンドと同様にコピーコマンドを実行した場合
も、フラッシュメモリ１０に記憶されているデータは、
フラッシュメモリ１０上の領域内を移動することとな
り、これによりメモリ１１上の各記憶領域についての書
き換え回数の平均化が図られる。

【００６４】（読み出しコマンド）つぎに、外部装置２
４から読み出しコマンドが入力された場合のフラッシュ
メモリ１０の動作を図７のフローチャート及び図８のタ
イミングチャートとともに説明する。

【００６５】まず、コマンド及びそれに付帯する論理ア
ドレスが入力されると、フラッシュメモリ１０は、図７
のフローチャートとともに説明したリードモディファイ
ライトコマンド実行時におけるリードブロックを決定す
るまでの手順と同様に、まずアクセス対象となるエリア
と、SP1ブロックと、前記管理情報が格納されるSP1ブロ
ックの先頭セクタとを順に特定する。そして、フラッシ
ュメモリ１０は、前記論理アドレスのブロック指定アド
レスを用いて、前記管理情報を参照し、読み出し対象と
なるブロックの物理アドレスを決定する。

【００６６】つぎに、フラッシュメモリ１０は、内部ア
ドレス生成回路１５によって、前記読み出し対象となる
ブロック内のセクタアドレスを順に生成し、生成された
セクタアドレスにて指定されるセクタからデータを読み
出し、データレジスタ１２に記憶する。フラッシュメモ
リ１０は、データセレクタ１３を経由してデータレジス
タ１２に記憶しているデータを１バイト単位毎に外部装
置２４へ出力する。

【００６７】このように、本実施例のフラッシュメモリ
１０は、読み出し処理に際し、外部装置２４から物理ア
ドレスではなく論理アドレスを受信し、これに対応する
物理アドレスをフラッシュメモリ１０側で決定する。従
って、外部装置２４は、アドレス変換テーブル２５の生
成や、論理アドレスから物理アドレスへの変換処理を行
う必要がなくなり、外部装置２４からのアクセス速度の
向上と、外部装置２４側の処理負荷の軽減が図られる。

【００６８】（消去コマンド）つぎに、外部装置２４か
ら消去コマンドが入力された場合のフラッシュメモリ１
０の動作を、図７のフローチャートとともに説明する。

【００６９】まず、データの消去を行うブロックを決定
するまでの基本的な手順は、図７のフローチャートとと
もに説明したリードモディファイライトコマンド実行時
におけるリードブロックを決定するまでの手順と同様で
ある。つぎに、前記物理アドレスが指定するブロック内
に未使用状態を示すデータを記憶するとともに、前記管
理情報内の該当するブロック使用・未使用情報を未使用
に更新する。また、必要な場合には、フラッシュメモリ
１０は、前記消去処理が完了したことを外部装置２４に
通知する。

【００７０】なお、以上に説明した、半導体記憶装置の
内部構成としては、CQ出版社発行の雑誌「Interface」199
9年12月号10頁の図3に示されるような周知のハードウェ
ア構成を用いて実現される。

【００７１】また、本実施形態は、半導体記憶装置とし
てフラッシュメモリ１０を採りあげているが、本発明
は、他の種類の半導体記憶装置にも適用可能である。

【図面の簡単な説明】

【図１】本発明の一実施例によるアドレス空間を説明
する図である。

【図２】本発明の一実施例によるフラッシュメモリの
動作を説明するブロック図である。

【図３】本発明の一実施例によるフラッシュメモリ内
の内部アドレス生成回路を説明する図である。

【図４】本発明の一実施例による書き込みコマンドを
実行した時のフラッシュメモリの動作を説明するフロー
チャートである。

【図５】本発明の一実施例による書き込みコマンドを
実行したときのフラッシュメモリの動作を説明するフロ
ーチャート及びブロック図である。

【図６】本発明の一実施例によるフラッシュメモリの
オフセット生成回路を説明するフローチャート及びブロ
ック図である。

【図７】本発明の一実施例によるリードモディファイ
ライトコマンドを実行した時のフラッシュメモリの動作
を説明するフローチャートである。

【図８】本発明の一実施例による読み出しコマンドを
実行した時のフラッシュメモリの動作を説明するタイミ
ングチャートである。

【図９】従来のフラッシュメモリの動作を説明するブ
ロック図である。

【図１０】従来のフラッシュメモリの動作を説明する
タイミングチャートである。

【符号の説明】

１０フラッシュメモリ１１メモリ１２データレジスタ１３データセレクタ１４コマンドシーケンサー１５内部アドレス生成回路１６アドレス比較回路１７データ選択回路１８セレクタ回路１９両エッジ検出回路２０オフセット生成回路２１エッジ検出回路２２アップカウンタ２３オフセットセレクタ２４外部装置２５アドレス変換テーブル２６ワーク・メモリ２７管理情報

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ１１Ｃ 17/00 ６０１Ｃ

Claims

【特許請求の範囲】

【請求項１】メモリと、外部から第一のアドレスを受
信して前記第一のアドレスに対応する第二のアドレスを
決定しその第二のアドレスに対応する前記メモリ上の記
憶領域にアクセスする手段と、を備えることを特徴とす
る半導体記憶装置。
【請求項２】第一のアドレスと第二のアドレスとの対
応づけを記憶し、受信した前記第一のアドレスを前記対
応づけに対照することで前記第二のアドレスを決定する
手段を備えることを特徴とする請求項１に記載の半導体
記憶装置。
【請求項３】受信した前記第一のアドレスを入力パラ
メータとするアルゴリズムにより前記第二のアドレスを
決定することを特徴とする請求項１に記載の半導体記憶
装置。
【請求項４】外部から第一のアドレスと書き込みデー
タとを受信して前記第一のアドレスに基づいて決定した
第二のアドレスで指定される前記メモリ上の記憶領域に
前記書き込みデータを記憶することを特徴とする請求項
１に記載の半導体記憶装置。
【請求項５】外部から第一のアドレスと複数単位の書
き込みデータとを受信して前記第一のアドレスに基づい
て決定した第二のアドレスで指定される前記メモリ上の
領域に前記複数単位の書き込みデータを記憶することを
特徴とする請求項１に記載の半導体記憶装置。
【請求項６】前記複数単位の書き込みデータには、デ
ータフォーマットの異なる書き込みデータが含まれるこ
とを特徴とする請求項５に記載の半導体記憶装置。
【請求項７】前記複数単位の書き込みデータの記憶先
を指定する前記第二のアドレスを、前記メモリ上の連続
した領域に決定することを特徴とする請求項５または６
に記載の半導体記憶装置。
【請求項８】前記メモリ上の記憶領域についての使用
・未使用状態を記憶する手段を備え、前記使用・未使用
状態から把握される未使用領域に対応するアドレスを前
記第二のアドレスとして決定する手段を備えることを特
徴とする請求項４乃至７のいずれかに記載の半導体記憶
装置。
【請求項９】前記未使用領域に対応する前記第二のア
ドレスを、前記メモリ上のデータ格納位置の使用回数が
平均化されるように決定する手段を備えることを特徴と
する請求項８に記載の半導体記憶装置。
【請求項１０】前記第二のアドレスを、適宜なタイミ
ングで設定値分だけ変化させることを特徴とする請求項
９に記載の半導体記憶装置。
【請求項１１】前記第二のアドレスは、適宜なタイミ
ングでランダムに変更する手段を備えることを特徴とす
る請求項９に記載の半導体記憶装置。
【請求項１２】前記メモリ上の記憶領域についての正
常・欠陥状態を記憶する手段を備え、前記正常・欠陥状
態から把握される正常な記憶領域に対応する第二のアド
レスに前記書き込みデータを記憶することを特徴とする
請求項４乃至１１のいずれかに記載の半導体記憶装置。
【請求項１３】前記書き込みデータを前記メモリ上に
記憶した後、書き込み完了通知を外部に出力することを
特徴とする請求項４乃至１２のいずれかに記載の半導体
記憶装置。
【請求項１４】外部から第一のアドレスと範囲指定情
報と更新データと更新位置指定情報とを受信し、前記メ
モリ上の記憶領域についての使用・未使用状態を記憶
し、前記使用・未使用情報に基づいて前記メモリ上の未
使用領域を確保し、前記第一のアドレスに基づいて決定
した第二のアドレスと前記範囲指定情報とで指定される
前記メモリ上の記憶領域に記憶されているデータのうち
の前記更新位置指定情報で指定される領域のデータを前
記更新データで置き換えたデータを前記確保した前記未
使用領域に記憶し、前記第二のアドレスと前記範囲指定
情報とで指定される前記記憶領域に未使用状態を示すデ
ータを記憶するとともに当該記憶領域に対応する前記使
用・未使用状態の内容を未使用に変更することを特徴と
する請求項１に記載の半導体記憶装置。
【請求項１５】外部から第一のアドレスと範囲指定情
報とを受信し、前記メモリ上の記憶領域についての使用
・未使用状態を記憶し、前記使用・未使用情報に基づい
て前記メモリ上の未使用領域を確保し、前記第一のアド
レスに基づいて決定した第二のアドレスと前記範囲指定
情報とで指定される前記メモリ上の記憶領域に記憶され
たデータを、確保した前記未使用領域に記憶し、前記第
二のアドレスと前記範囲指定情報とで指定される前記記
憶領域に未使用状態を示すデータを記憶するとともに当
該記憶領域に対応する前記使用・未使用状態の内容を未
使用に変更することを特徴とする請求項１に記載の半導
体記憶装置。
【請求項１６】前記記憶領域に未使用状態を示すデー
タを記憶するとともに当該記憶領域に対応する前記使用
・未使用状態の内容を未使用に変更した後、当該半導体
記憶装置内部での処理の完了通知を外部に出力すること
を特徴とする請求項１４または１５に記載の半導体記憶
装置。
【請求項１７】外部から第一のアドレスを受信して、
前記第一のアドレスに基づいて決定した第二のアドレス
で指定される前記メモリ上の記憶領域からデータを読み
出し、読み出した前記データを外部に出力することを特
徴とする請求項１に記載の半導体記憶装置。
【請求項１８】外部から範囲指定情報を受信し、前記
メモリ上の記憶領域からのデータの読み出しは、前記第
一のアドレスに基づいて決定した第二のアドレスと前記
範囲指定情報とで指定される前記メモリ上の記憶領域か
らデータを読み出すことを特徴とする請求項１７に記載
の半導体記憶装置。
【請求項１９】前記メモリ上の記憶領域についての使
用・未使用状態を記憶し、外部から第一のアドレスと範
囲指定情報とを受信し、前記第二のアドレスと前記範囲
指定情報とで指定される前記記憶領域に未使用状態を示
すデータを記憶するとともに当該記憶領域に対応する前
記使用・未使用状態の内容を未使用に変更することを特
徴とする請求項１に記載の半導体記憶装置。
【請求項２０】前記記憶領域に未使用状態を示すデー
タを記憶するととも当該記憶領域に対応する前記使用・
未使用情報を未使用に変更した後、消去完了通知を外部
に出力することを特徴とする請求項１９に記載の半導体
記憶装置。
【請求項２１】前記メモリは不揮発性メモリであるこ
とを特徴とする請求項１乃至２０のいずれかに記載の半
導体記憶装置。
【請求項２２】前記半導体記憶装置はフラッシュメモ
リであることを特徴とする請求項１乃至２１のいずれか
に記載の半導体記憶装置。
【請求項２３】前記第一のアドレスは論理アドレスで
あり、前記第二のアドレスは物理アドレスであることを
特徴とする請求項１乃至２２のいずれかに記載の半導体
記憶装置。