KR101309113B1 - 리드 와일 라이트 동작 시 발생하는 리드 전압의 변동을최소화할 수 있는 노아 플래시 메모리 장치 및 방법 - Google Patents

리드 와일 라이트 동작 시 발생하는 리드 전압의 변동을최소화할 수 있는 노아 플래시 메모리 장치 및 방법 Download PDF

Info

Publication number
KR101309113B1
KR101309113B1 KR1020070085004A KR20070085004A KR101309113B1 KR 101309113 B1 KR101309113 B1 KR 101309113B1 KR 1020070085004 A KR1020070085004 A KR 1020070085004A KR 20070085004 A KR20070085004 A KR 20070085004A KR 101309113 B1 KR101309113 B1 KR 101309113B1
Authority
KR
South Korea
Prior art keywords
voltage
read
write
memory device
bank
Prior art date
Application number
KR1020070085004A
Other languages
English (en)
Other versions
KR20090020325A (ko
Inventor
임재우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070085004A priority Critical patent/KR101309113B1/ko
Priority to US12/222,635 priority patent/US8125839B2/en
Publication of KR20090020325A publication Critical patent/KR20090020325A/ko
Application granted granted Critical
Publication of KR101309113B1 publication Critical patent/KR101309113B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/22—Nonvolatile memory in which reading can be carried out from one memory bank or array whilst a word or sector in another bank or array is being erased or programmed simultaneously

Abstract

리드 와일 라이트 동작 시 발생하는 리드 전압의 변동을 최소화할 수 있는 노아 플래시 메모리 장치 및 방법이 개시된다. 본 발명의 제1 실시예에 따른 반도체 메모리 장치는, 독출 전압 생성기, 기입 전압 생성기 및 스위치들을 구비한다. 독출 전압 생성기는 상기 뱅크로부터의 독출 동작에 사용되는 독출 전압을 생성한다. 기입 전압 생성기는 상기 뱅크에 대한 기입 동작에 사용되는 기입 전압을 생성한다. 스위치들은 제어 신호에 응답하여, 상기 뱅크에 인가되는 전압을 기입 전압 및 독출 전압으로 스위칭한다. 상기 기입 전압 생성기는, 상기 뱅크에 대한 기입 동작에서 독출 동작으로 전환되기 전, 상기 기입 전압을 상기 독출 전압의 전압 레벨과 동일한 전압 레벨로 생성한다. 본 발명에 따른 반도체 메모리 장치는, 기입 동작에서 독출 동작으로 전환하기 전에, 기입 전압을 이용하여 대응되는 뱅크에 독출 전압과 같은 레벨의 전압을 인가함으로써, 리드 와일 라이트 기능에 따른 독출 전압의 변동을 최소화할 수 있는 장점이 있다.

Description

리드 와일 라이트 동작 시 발생하는 리드 전압의 변동을 최소화할 수 있는 노아 플래시 메모리 장치 및 방법{Flash memory device capable of minimizing fluctuation of read voltage and method thereof}
본 발명은 반도체 메모리 장치에 관한 것으로서, 특히 노아 플래시 메모리 장치에서의 리드 와일 라이트 기능 동작 시 발생할 수 있는 리드 전압의 변동을 최소화할 수 있는 노아 플래시 메모리 장치에 관한 것이다.
불휘발성 메모리 중에서 주로 사용되는 플래시 메모리는, 전기적으로 데이터를 삭제하거나 다시 기록할 수 있는 비휘발성 기억 소자로서, 마그네틱 디스크 메모리를 기반으로 하는 저장 매체에 비해 전력 소모가 적으면서도 하드 디스크와 같이 액세스 타임(Access Time)이 빠른 특징을 갖는다.
플래시 메모리는 셀과 비트라인의 연결 상태에 따라 노어(NOR)형과 낸드(NAND)형으로 구분된다. 노어(NOR)형 플래시 메모리는 1개의 비트라인에 2개 이상의 셀 트랜지스터가 병렬로 연결된 형태로서, 채널 핫 일렉트론(channel hot electron) 방식을 사용하여 데이터를 저장하고, F-N 터널링(Fowler-Nordheim tunneling) 방식을 사용하여 데이터를 소거한다. 또한, 낸드(NAND)형 플래시 메모 리는 1개의 비트 라인에 2개 이상의 셀 트랜지스터가 직렬로 연결된 형태로서, F-N 터널링 방식을 사용하여 데이터를 저장 및 소거한다. 일반적으로, 노어(NOR)형 플래시 메모리는 전류 소모가 크기 때문에 고집적화에는 불리하지만, 고속화에 용이하게 대처할 수 있는 장점이 있고, 낸드(NAND)형 플래시 메모리는 노어형 플래시 메모리에 비해 적은 셀 전류를 사용하기 때문에, 고집적화에 유리한 장점이 있다.
도 1a은 일반적인 낸드(NAND)형 플래시 메모리에 구비되는 메모리 셀 구조를 나타내는 회로도이다.
도 1a에서, 다수의 워드라인(WL11 내지 WL14) 및 다수의 메모리 셀들(M11~M14)이 도시되며, 상기 다수의 메모리 셀들(M11~M14)은 선택용 트랜지스터들(ST1, ST2)과 함께 스트링(string) 구조를 이루고, 비트라인(BL)과 접지전압(VSS) 사이에 직렬로 연결된다. 적은 셀 전류를 사용하므로, 낸드(NAND)형의 불휘발성 반도체 메모리 장치는, 1개의 워드라인에 연결된 모든 메모리셀에 대한 프로그램(program)을 1번의 프로그램 동작에서 수행한다.
도 1b는 일반적인 노어(NOR)형 플래시 메모리에 구비되는 메모리 셀 구조를 나타내는 회로도이다.
도 1b에 도시된 바와 같이, 노어(NOR)형의 불휘발성 반도체 메모리 장치의 경우에는, 각각의 메모리 셀들(M21 내지 M26)이 비트라인(BL1,BL2)과 소스 라인(CSL) 사이에 연결된다. 노어(NOR)형 플래시 메모리의 경우 프로그램 동작 수행시 전류 소모가 크게 발생하므로, 한 번의 프로그램 동작에서 일정한 개수의 메모리 셀에 대하여 프로그램 동작이 수행된다.
도 2a는 플래시 메모리 장치의 메모리 셀들이 싱글레벨 셀일 경우 저장 데이터에 대한 셀 문턱 전압을 나타내는 도면이고, 도 2b는 플래시 메모리 장치의 메모리 셀들이 멀티레벨 셀일 경우 저장 데이터에 대한 셀 문턱 전압을 나타내는 도면이다.
도 2a 및 도 2b를 참조하면, 도 2a에 도시된 바와 같이 싱글레벨 셀에서는 1비트의 데이터는 메모리 셀에 프로그램된 2개의 서로 다른 문턱 전압으로서 저장된다. 예컨대 메모리 셀에 프로그램된 문턱 전압이 1 내지 3볼트일 때에는 메모리 셀에 저장된 데이터는 논리 "1"이고 메모리 셀에 프로그램된 문턱 전압이 5 내지 7볼트일 때에는 메모리 셀에 저장된 데이터는 논리 "0"이다.
멀티레벨 셀에서는 도 2b에 도시된 바와 같이 2비트의 데이터는 메모리 셀에 프로그램된 4개의 서로 다른 문턱 전압으로서 저장된다. 예컨대 메모리 셀에 프로그램된 문턱 전압이 1 내지 3볼트일 때에는 메모리 셀에 저장된 데이터는 논리 "11"이고 메모리 셀에 프로그램된 문턱 전압이 3.8 내지 4.2볼트일 때에는 메모리 셀에 저장된 데이터는 논리 "10"이다. 그리고 메모리 셀에 프로그램된 문턱 전압이 4.9 내지 5.4볼트일 때에는 메모리 셀에 저장된 데이터는 논리 "01"이고 메모리 셀에 프로그램된 문턱 전압이 6.5 내지 7.0볼트일 때에는 메모리 셀에 저장된 데이터는 논리 "00"이다.
싱글레벨 셀 또는 멀티레벨 셀을 구비하는 플래시 메모리는 메모리 셀에 저장된 데이터는 독출 동작시 셀 전류의 차이에 의해 구분된다. 이상에서 설명된 플래시 메모리 장치의 동작 및 종류는 당업자에게 통상적인 것이므로 더욱 자세한 설 명은 생략된다.
이하에서는 노아 플래시 메모리에서의 리드 와일 라이트 기능에 따른 리드 전압 변동 현상에 대하여 알아본다.
노아 플래시 메모리는, 일반적으로 복수개의 뱅크들을 구비할 수 있다. 각 뱅크들은 데이터 입출력을 위한 데이터 라인을 공유한다. 각 뱅크들은 또한 복수개의 불휘발성 메모리 셀들로 구성된 섹터들을 구비한다.
노아 플래시 메모리 장치는 섹터 단위로 소거 동작을 수행하고, 워드 단위 또는 하나의 섹터 내에 존재하는 연속된 어드레스를 갖는 N개의 워드들 단위(N 워드 단위)로 프로그램 동작을 수행한다.
노아 플래시 메모리에서 프로그램 동작을 수행하기 위해서는, 프로그램 명령어를 입력한 후 프로그램 어드레스와 프로그램하고자 하는 프로그램 데이터가 노아 플래시 메모리 장치로 입력된다. 다음으로 입력된 프로그램 어드레스와 프로그램 데이터를 버퍼에 임시로 저장한 후, 프로그램 어드레스에 해당하는 메모리 셀을 선택하고, 선택된 메모리 셀에 프로그램 데이터에 대응되는 프로그램 전압(또는 기입 전압)을 인가한다.
그런데, 플래시 메모리 중에서 노아 플래시 메모리와 같이, 코드(code) 저장을 목적으로 사용되는 플래시 메모리는 리드 동작 시 최소의 지연 시간으로 즉각적인 반응을 수행하는 것이 중요한 인자이다..
따라서, 이러한 동작 특성을 구현하기 위해 독출 동작 시 셀의 워드 라인에 인가하는 전압을 스탠바이 상태에서도 항상 생성 및 유지하는 방법이 사용되고 있 다. 또한 스탠바이 상태에서도, 플래시 메모리의 코어의 디코더에 전원 전압이 인가되어 있다. 결과적으로, 리드 명령이 노아 플래시 메모리 장치로 인가되면, 고전압의 리드 전압을 생성하기 위한 동작 지연 시간없이, 즉각적으로 리드 동작을 수행할 수 있다.
그런데, 노아 플래시 메모리는 프로그램하기 위한 라이트 동작과 프로그램된 정보를 읽어내기 위한 리드 동작으로 나눌 수 있다. 이때, 라이트 동작에 소요되는 시간이 리드 동작에 비해 현저히 길다. 예를 들어, 리드 동작에 수십 ns를 요구되는 반면, 라이트 동작에는 수십 내지 수백 ms가 요구된다.
이렇게 라이트 동작에 소요되는 시간이 상대적으로 리드 동작에 소요되는 시간보다 긴 특성으로 인한 노아 플래시 메모리 장치의 전체적 성능의 저하를 방지하기 위해, 다수의 뱅크들로 어레이를 구성하고, 하나의 뱅크에서 라이트 동작이 진행되는 중에, 라이트 동작이 진행 중인 뱅크를 제외한 다른 뱅크에서는 리드 동작을 실행할 수 있도록 한다. 이러한 기능을 리드 와일 라이트(RWW)라 한다.
이때, 라이트 시에 사용되는 라이트 전압과 리드 시에 사용되는 리드 전압이 서로 다르므로, 라이트 동작 시에 디코더에 인가되어 있는 리드 전압을 라이트 전압으로 변경하여 라이트 동작을 수행한다. 그리고, 라이트 동작에서 리드 동작으로 전화되면, 디코더에 인가되는 전원을 다시 리드 전압으로 변경함으로써, 전술한 즉각적인 리드 동작의 수행을 위한 준비를 한다.
따라서, 라이트 동작이 완료된 어레이의 디코더에 존재하는 캐패시턴스를 리드 전압으로 채우기 위해 순간적으로 전하가 이동하게 된다. 그런데, 그 결과, 리 드 전압이 일정하게 유지되지 못하고 드롭(drop)될 수 있다.
리드 와일 라이트 기능에 따른 노아 플래시 메모리 장치에서의 리드 전압 변동 현상이 도 3에 도시된다. 도 3을 참조하면, 라이트 동작에서 리드 동작으로 전환되는 시점(t1)에서 리드 전압(V1)의 드롭 현상(둥근 점선)이 발생 됨을 알 수 있다.
종래에는 이러한 문제를 해결하기 위해, 라이트 동작 시 전압이 스위칭되는 어레이의 크기를 최소로 하여, 라이트 동작이 끝난 후 리드 전압으로 스위칭할 때 발생할 수 있는 전압 강화를 최소화하였다. 그러나, 소비자의 다양한 요구에 대응하기 위해서는 어레이의 크기와 상관없이 리드 전압의 변동을 최소화할 필요성이 있다.
본 발명이 이루고자하는 기술적 과제는, 노아 플래시 메모리의 어레이의 크기와 무관하게, 리드 와일 라이트 기능에 따른 리드 전압의 변동을 최소화할 수 있는 노아 플래시 메모리 장치를 제공하는데 있다.
본 발명이 이루고자하는 다른 기술적 과제는, 노아 플래시 메모리의 어레이의 크기와 무관하게, 노아 플래시 메모리 장치에서의 리드 와일 라이트 기능에 따른 리드 전압의 변동을 최소화할 수 있는 방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 제1 실시예에 따른 반도체 메모리 장치는, 복수개의 뱅크들 중 일부의 뱅크에 대한 기입 동작시 다른 뱅크에 대한 독출 동작을 수행하는 반도체 메모리 장치로서, 독출 전압 생성기, 기입 전압 생성기 및 스위치들을 구비한다.
독출 전압 생성기는 상기 뱅크로부터의 독출 동작에 사용되는 독출 전압을 생성한다. 기입 전압 생성기는 상기 뱅크에 대한 기입 동작에 사용되는 기입 전압을 생성한다. 스위치들은 제어 신호에 응답하여, 상기 뱅크에 인가되는 전압을 기입 전압 및 독출 전압으로 스위칭한다.
상기 기입 전압 생성기는, 상기 뱅크에 대한 기입 동작에서 독출 동작으로 전환되기 전, 상기 기입 전압을 상기 독출 전압의 전압 레벨과 동일한 전압 레벨로 생성한다.
바람직하게는, 상기 스위치들은, 상기 제어 신호에 응답하여, 상기 기입 전압 및 상기 독출 전압의 전압 레벨이 동일하게 되면, 상기 기입 전압에서 상기 독출 전압으로 스위칭할 수 있다.
바람직하게는, 상기 기입 전압 생성기는, 상기 기입 전압을 제1 전압 레벨로 레벨-다운한 후 상기 독출 전압의 전압 레벨로 레벨-업할 수 있다. 또한, 상기 기입 전압 생성기는, 상기 기입 전압을 상기 독출 전압의 전압 레벨까지 레벨-다운할 수 있다.
바람직하게는 스위치들은 각각, 대응되는 뱅크마다 구비될 수 있다. 바람직하게는, 상기 뱅크들은 각각, 복수개의 색터들을 구비할 수 있다.
바람직하게는, 상기 스위치들은 각각, 대응되는 섹터마다 구비될 수 있다. 이때, 상기 스위치들은 각각, 하나의 섹터마다 하나씩 구비될 수 있다. 또는, 상기 스위치들은 각각, 둘 이상의 섹터마다 하나씩 구비될 수 있다. 또는, 상기 스위치들은 각각, 하나 또는 둘 이상의 섹터마다 하나씩 구비될 수 있다.
바람직하게는 상기 스위치들은 각각, 하나의 뱅크마다 하나씩 구비될 수 있다.
바람직하게는, 상기 스위치들은 각각, 상기 제어 신호에 응답하여, 상기 기입 전압 및 상기 독출 전압 중 하나를 출력하는 디코더를 구비할 수 있다. 또한, 상기 스위치들은, 스탠바이 모드의 뱅크들에 상기 독출 전압을 인가할 수 있다.
바람직하게는, 상기 반도체 메모리 장치는, 상기 제어 신호를 생성하는 제어 신호 생성기를 더 구비할 수 있다. 바람직하게는, 상기 반도체 메모리 장치는, 노 아 플래시 메모리 장치일 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 제2 실시예에 따른 반도체 메모리 장치는, 복수개의 뱅크들 중 일부의 뱅크에 대한 기입 동작시 다른 뱅크에 대한 독출 동작을 수행하는 반도체 메모리 장치로서, 복수개의 전압 생성기들 및 스위치들을 구비한다.
복수개의 전압 생성기들은 각각, 상기 뱅크에 대한 제1 동작 및 제2 동작에 사용되는 제1 전압 및 제2 전압을 생성한다. 스위치들은 제어 신호에 응답하여, 상기 뱅크에 인가되는 전압을 제1 전압 및 제2 전압으로 스위칭한다.
상기 전압 생성기들 중 일부는, 상기 뱅크에 대한 제1 동작과 제2 동작이 전환되는 구간에서, 상기 제1 전압을 상기 제2 전압의 전압 레벨과 동일한 전압 레벨로 생성한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 제1 실시예에 따른 반도체 메모리 장치에서의 독출 전압 변동 방지 방법은 대응되는 뱅크에 대한 기입 동작 구간에서 해당 뱅크로 기입 전압을 인가하는 단계, 상기 대응되는 뱅크에 대한 기입 동작에서 독출 동작으로 전환되기 전, 상기 기입 전압을 상기 독출 전압의 전압 레벨과 동일한 전압 레벨로 생성하는 단계 및 상기 독출 전압의 전압 레벨과 동일한 전압 레벨로 생성된 기입 전압을 상기 대응되는 뱅크로 인가하는 단계를 구비한다.
바람직하게는, 상기 독출 전압 변동 방지 방법은, 상기 기입 전압 및 상기 독출 전압의 전압 레벨이 동일하게 되면, 상기 대응되는 뱅크에 인가하는 전압을 상기 기입 전압에서 상기 독출 전압으로 스위칭하는 단계를 더 구비할 수 있다.
본 발명에 따른 반도체 메모리 장치는, 기입 동작에서 독출 동작으로 전환하기 전에, 기입 전압을 이용하여 대응되는 뱅크에 독출 전압과 같은 레벨의 전압을 인가함으로써, 리드 와일 라이트 기능에 따른 독출 전압의 변동을 최소화할 수 있는 장점이 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명이 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 4는 본 발명의 실시예에 따른 노아 플래시 메모리 장치를 나타내는 도면이다.
도 4를 참조하면, 본 발명의 실시예에 따른 반도체 메모리 장치(400)는, 메모리 셀 어레이(420), 독출 전압 생성기(442), 기입 전압 생성기(444) 및 스위치들(SW1a, SW2a, SW3a, SW4a)을 구비한다. 본 발명의 실시예에 따른 반도체 메모리 장치(400)는 리드 와일 라이트(RWW: Read While Write) 기능이 지원되는 노아 플래시 메모리 장치일 수 있다.
메모리 셀 어레이(420)은 복수개의 뱅크들(BANK1, BANK2, BANK3, BANK4)을 구비한다. 리드 와일 라이트 기능이 지원되므로, 예를 들어, 뱅크 1(BANK1)에 대한 라이트 동작 중 뱅크 2(BANK2) 내지 뱅크 4(BANK4)에 대한 리드 동작이 수행될 수 있다. 또한, 뱅크들(BANK1, BANK2, BANK3, BANK4)은 각각 복수개의 섹터들(SEC)을 구비할 수 있다.
스위치들(SW1a, SW2a, SW3a, SW4a)은 제어 신호(XSC1, XSC2, XSC3, XSC4)에 응답하여, 대응되는 섹터에 인가되는 전압(스위치와 섹터를 잇는 화살표)을 기입 전압(V2) 및 독출 전압(V1) 중 하나의 전압으로 설정한다. 즉, 스위치들에 의해, 기입 동작 시 대응되는 섹터로 기입 전압(V2)이 인가되고, 독출 동작 시 대응되는 섹터로 독출 전압(V1)이 인가된다. 다만, 스탠바이 모드의 뱅크들로는 독출 전압(V1)이 인가될 수 있다.
본 발명의 실시예에 따른 반도체 메모리 장치(400)의 스위치들(SW1a, SW2a, SW3a, SW4a)은 각각, 하나의 섹터마다 하나씩 구비될 수 있다. 예를 들어, 스위치 1a(SW1a)는 뱅크 1(BANK1)의 섹터 1(SEC11)로의 전압 인가를 담당한다. 마찬가지로 스위치 3a(SW1a)는 뱅크 3(BANK3)의 섹터 1(SEC31)로의 전압 인가를 담당한다. 또한, 도 4에 도시되지 않았으나, 뱅크 1(BANK1)에 대한 또 다른 스위치는 뱅크 1(BANK1)의 섹터 2(SEC12)로의 전압 인가를, 뱅크 3(BANK3)에 대한 또 다른 스위치는 뱅크 3(BANK3)의 섹터 2(SEC32)로의 전압 인가를 담당할 수 있다.
이때, 각 스위치들(SW1a, SW2a, SW3a, SW4a)은 대응되는 제어 신호(XSC1, XSC2, XSC3, XSC4)에 응답하여, 독출 전압(V1)과 기입 전압(V2) 사이를 스위칭한 다. 예를 들어, 스위치 1a(SW1a)는 제어 신호 1(XSC1)에 응답하여 동작하고, 스위치 3a(SW1a)는 제어 신호 3(XSC3)에 응답하여 동작한다. 반도체 메모리 장치(400)는, 제어 신호(XSC1, XSC2, XSC3, XSC4)를 생성하는 제어 신호 생성기(460)를 더 구비할 수 있다. 또한, 스위치들(SW1a, SW2a, SW3a, SW4a)은 각각, 대응되는 제어 신호(XSC1, XSC2, XSC3, XSC4)에 응답하여, 기입 전압(V2) 및 독출 전압(V1) 중 하나를 출력하는 디코더(미도시)를 구비할 수 있다.
뱅크 2(BANK2) 및 뱅크 4(BANK4)에 대한 전압 인가 동작은 뱅크 1(BANK1) 및 뱅크 3(BANK3)에 대한 것과 같다. 이하 동일하다.
계속해서 도 4를 참조하면, 스위치들(SW1a, SW2a, SW3a, SW4a)은 각각, 둘 이상의 섹터마다 하나씩 구비될 수 있다. 두 개의 섹터마다 스위치가 하나씩 구비되는 실시예가 도 5에 도시된다. 도 5를 참조하나, 뱅크 1(BANK1)에 대한 또 다른 스위치는 뱅크 1(BANK1)의 섹터 3(SEC13) 및 섹터 4(SEC14)로의 전압 인가를, 뱅크 3에 대한 또 다른 스위치는 뱅크 3(BANK3)의 섹터 3(SEC33) 및 섹터 4(SEC34)으로의 전압 인가를 담당할 수 있다.
스위치들은 또한, 하나 또는 둘 이상의 섹터마다 하나씩 구비될 수 있다. 각 스위치마다 다른 개수의 섹터들을 담당하는 실시예가 도 6에 도시된다. 도 6을 참조하면, 스위치 1a(SW1a)는 뱅크 1(BANK1)의 섹터 1(SEC11)로의 전압 인가만을 담당한다. 그러나, 스위치 3a(SW1a)는 뱅크 3(BANK3)의 섹터 1(SEC31) 내지 섹터 4(SEC34)로의 전압 인가를 담당한다.
다시 도 4를 참조하면, 독출 전압 생성기(442)는 뱅크로부터의 독출 동작에 사용되는 독출 전압(V1)을 생성한다. 기입 전압 생성기(444)는 뱅크에 대한 기입 동작에 사용되는 기입 전압(V2)을 생성한다.
그런데, 기입 전압 생성기(442)는, 뱅크에 대한 기입 동작에서 독출 동작으로 전환되기 전, 기입 전압(V2)을 독출 전압(V1)의 전압 레벨과 동일한 전압 레벨로 생성한다.
도 7의 (a)는 도 4 내지 도 6의 노아 플래시 메모리 장치에서의 리드 와일 라이트 기능에 따른 리드 전압 변동 현상을 방지하는 방법을 개략적으로 나타내는 그래프이다. 도 7의 (b)는 도 4 내지 도 6의 노아 플래시 메모리 장치에서의 리드 와일 라이트 기능에 따른 리드 전압 변동 현상을 방지하는 방법을 개략적으로 나타내는 그래프이다.
도 4 및 도 7의 (a)를 참조하면, 기입 전압 생성기(444)는 기입 전압(V2)을 독출 전압(V1)의 전압 레벨까지 레벨-다운(점선)함으로써, 기입 동작에서 독출 동작으로 전환하기 전에, 기입 전압(V2)의 전압 레벨을 독출 전압(V1)의 전압 레벨과 동일하게 한다.
또는, 도 4 및 도 7의 (b)를 참조하면, 기입 전압 생성기(444)는, 기입 전압(V2)을 제1 전압 레벨로 레벨-다운한 후 상기 독출 전압의 전압 레벨로 레벨-업함으로써, 기입 동작에서 독출 동작으로 전환하기 전에 기입 전압(V2)의 전압 레벨을 독출 전압(V1)의 전압 레벨과 동일하게 한다.
도 4 및 도 7을 참조하면, 스위치들(SW1a, SW2a, SW3a, SW4a)은, 각각 대응되는 제어 신호(XSC1, XSC2, XSC3, XSC4)에 응답하여, 기입 전압(V2) 및 독출 전 압(V1)의 전압 레벨이 동일하게 되면(ts), 대응되는 섹터에 인가하는 전압을 기입 전압(V2)에서 독출 전압(V1)으로 스위칭한다.
이렇듯, 본 발명의 실시예에 따른 반도체 메모리 장치는, 기입 동작에서 독출 동작으로 전환하기 전에, 기입 전압을 이용하여 대응되는 뱅크에 독출 전압과 같은 레벨의 전압을 인가함으로써, 리드 와일 라이트 기능에 따른 독출 전압의 변동을 최소화할 수 있다.
상기에서, 리드 와일 라이트 기능에 의한 독출 전압의 변동을 최소화하는 본 발명의 실시예에 따른 반도체 메모리 장치를 기술함에 있어, 도 4의 반도체 메모리 장치를 예로 설명하였으나, 도 5 및 도 6의 반도체 메모리 장치 또한 동일하게 적용될 수 있다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1a은 일반적인 낸드(NAND)형 플래시 메모리에 구비되는 메모리 셀 구조를 나타내는 회로도이다.
도 1b는 일반적인 노어(NOR)형 플래시 메모리에 구비되는 메모리 셀 구조를 나타내는 회로도이다.
도 2a는 플래시 메모리 장치의 메모리 셀들이 싱글레벨 셀일 경우 저장 데이터에 대한 셀 문턱 전압을 나타내는 도면이다.
도 2b은 플래시 메모리 장치의 메모리 셀들이 멀티레벨 셀일 경우 저장 데이터에 대한 셀 문턱 전압을 나타내는 도면이다.
도 3은 종래 기술에 따른 노아 플래시 메모리 장치에서의 리드 와일 라이트 기능에 따른 리드 전압 변동 현상을 개략적으로 나타내는 그래프이다.
도 4는 본 발명의 실시예에 따른 노아 플래시 메모리 장치를 나타내는 도면이다.
도 5는 본 발명의 다른 실시예에 따른 노아 플래시 메모리 장치를 나타내는 도면이다.
도 6은 본 발명의 또 다른 실시예에 따른 노아 플래시 메모리 장치를 나타내는 도면이다.
도 7의 (a)는 도 4 내지 도 6의 노아 플래시 메모리 장치에서의 리드 와일 라이트 기능에 따른 리드 전압 변동 현상을 방지하는 방법을 개략적으로 나타내는 그래프이다.
도 7의 (b)는 도 4 내지 도 6의 노아 플래시 메모리 장치에서의 리드 와일 라이트 기능에 따른 리드 전압 변동 현상을 방지하는 방법을 개략적으로 나타내는 그래프이다.

Claims (29)

  1. 복수개의 뱅크들 중 일부의 뱅크에 대한 기입 동작시 다른 뱅크에 대한 독출 동작을 수행하는 반도체 메모리 장치에 있어서,
    상기 뱅크로부터의 독출 동작에 사용되는 독출 전압을 생성하는 독출 전압 생성기;
    상기 뱅크에 대한 기입 동작에 사용되는 기입 전압을 생성하는 기입 전압 생성기; 및
    제어 신호에 응답하여, 상기 뱅크에 인가되는 전압을 기입 전압 및 독출 전압으로 스위칭하는 스위치들을 구비하고,
    상기 기입 전압 생성기는,
    상기 뱅크에 대한 기입 동작에서 독출 동작으로 전환되기 전, 상기 기입 전압을 상기 독출 전압의 전압 레벨과 동일한 전압 레벨로 생성하는 것을 특징으로 하는 반도체 메모리 장치.
  2. 제 1 항에 있어서, 상기 스위치들은,
    상기 제어 신호에 응답하여, 상기 기입 전압 및 상기 독출 전압의 전압 레벨이 동일하게 되면,
    상기 기입 전압에서 상기 독출 전압으로 스위칭하는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제 1 항에 있어서, 상기 기입 전압 생성기는,
    상기 기입 전압을 제1 전압 레벨로 레벨-다운한 후 상기 독출 전압의 전압 레벨로 레벨-업하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제 2 항에 있어서, 상기 기입 전압 생성기는,
    상기 기입 전압을 상기 독출 전압의 전압 레벨까지 레벨-다운하는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제 1 항에 있어서, 상기 스위치들은 각각,
    대응되는 뱅크마다 구비되는 것을 특징으로 하는 반도체 메모리 장치.
  6. 제 5 항에 있어서, 상기 뱅크들은 각각,
    복수개의 색터들을 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  7. 제 6 항에 있어서, 상기 스위치들은 각각,
    대응되는 섹터마다 구비되는 것을 특징으로 하는 반도체 메모리 장치.
  8. 제 7 항에 있어서, 상기 스위치들은 각각,
    하나의 섹터마다 하나씩 구비되는 것을 특징으로 하는 반도체 메모리 장치.
  9. 제 7 항에 있어서, 상기 스위치들은 각각,
    둘 이상의 섹터마다 하나씩 구비되는 것을 특징으로 하는 반도체 메모리 장치.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 제 1 항에 있어서, 상기 반도체 메모리 장치는,
    노아 플래시 메모리 장치인 것을 특징으로 하는 반도체 메모리 장치.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
KR1020070085004A 2007-08-23 2007-08-23 리드 와일 라이트 동작 시 발생하는 리드 전압의 변동을최소화할 수 있는 노아 플래시 메모리 장치 및 방법 KR101309113B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070085004A KR101309113B1 (ko) 2007-08-23 2007-08-23 리드 와일 라이트 동작 시 발생하는 리드 전압의 변동을최소화할 수 있는 노아 플래시 메모리 장치 및 방법
US12/222,635 US8125839B2 (en) 2007-08-23 2008-08-13 Memory device and method reducing fluctuation of read voltage generated during read while write operation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070085004A KR101309113B1 (ko) 2007-08-23 2007-08-23 리드 와일 라이트 동작 시 발생하는 리드 전압의 변동을최소화할 수 있는 노아 플래시 메모리 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20090020325A KR20090020325A (ko) 2009-02-26
KR101309113B1 true KR101309113B1 (ko) 2013-09-16

Family

ID=40382004

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070085004A KR101309113B1 (ko) 2007-08-23 2007-08-23 리드 와일 라이트 동작 시 발생하는 리드 전압의 변동을최소화할 수 있는 노아 플래시 메모리 장치 및 방법

Country Status (2)

Country Link
US (1) US8125839B2 (ko)
KR (1) KR101309113B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120015725A (ko) 2010-08-13 2012-02-22 삼성전자주식회사 전압 제어 방법 및 이를 이용한 메모리 장치
EP3295310A4 (en) * 2015-05-14 2018-12-26 Adesto Technologies Corporation Concurrent read and reconfigured write operations in a memory device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002208293A (ja) 2001-01-11 2002-07-26 Oki Electric Ind Co Ltd 半導体記憶装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6687155B2 (en) * 2001-01-11 2004-02-03 Oki Electric Industry Co., Ltd. Analog storage semiconductor memory that uses plural write voltages and plural read voltages having different voltage levels
US6646950B2 (en) 2001-04-30 2003-11-11 Fujitsu Limited High speed decoder for flash memory
KR100387527B1 (ko) 2001-05-23 2003-06-27 삼성전자주식회사 레이아웃 사이즈가 감소된 로우 디코더를 갖는 불휘발성반도체 메모리장치
JP4828520B2 (ja) * 2005-02-23 2011-11-30 スパンション エルエルシー 半導体装置およびその制御方法
US20060215447A1 (en) * 2005-03-24 2006-09-28 Beedar Technology Inc. Asynchronous Memory Array Read/Write Control Circuit
KR100816748B1 (ko) * 2006-03-16 2008-03-27 삼성전자주식회사 프로그램 서스펜드/리줌 모드를 지원하는 상 변화 메모리장치 및 그것의 프로그램 방법
JP4901348B2 (ja) * 2006-07-20 2012-03-21 株式会社東芝 半導体記憶装置およびその制御方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002208293A (ja) 2001-01-11 2002-07-26 Oki Electric Ind Co Ltd 半導体記憶装置

Also Published As

Publication number Publication date
US8125839B2 (en) 2012-02-28
KR20090020325A (ko) 2009-02-26
US20090052253A1 (en) 2009-02-26

Similar Documents

Publication Publication Date Title
JP5112180B2 (ja) 駆動方式を改善した立体構造のフラッシュメモリ装置及びその駆動方法
US6400602B2 (en) Semiconductor memory device and restoration method therefor
US8539144B2 (en) Nonvolatile semiconductor memory device with advanced multi-page program operation
JP3132637B2 (ja) 不揮発性半導体記憶装置
US8189390B2 (en) NAND flash architecture with multi-level row decoding
KR100684873B1 (ko) 불휘발성 메모리 장치 및 그것의 워드라인 전압 제어 방법
JP2004185754A (ja) 半導体記憶装置及びメモリセルアレイの消去方法
JP2007122855A (ja) 信頼性を向上させることができるフラッシュメモリ装置
US8638632B2 (en) Access line management in a memory device
US8477532B2 (en) Flash memory device configured to switch wordline and initialization voltages
JPWO2007004253A1 (ja) 不揮発性記憶装置、および不揮発性記憶装置の制御方法
US6246608B1 (en) Non-volatile memory circuit
US6891755B2 (en) Architecture for a flash-EEPROM simultaneously readable in other sectors while erasing and/or programming one or more sectors
JP6102146B2 (ja) 半導体記憶装置
US7796441B2 (en) Method of reading configuration data in flash memory device
KR101382562B1 (ko) 복수개의 뱅크들을 동시에 프로그램할 수 있는 반도체메모리 장치 및 방법
US6870771B2 (en) Nonvolatile semiconductor memory device that can suppress effect of threshold voltage variation of memory cell transistor
EP0903749B1 (en) Nonvolatile semiconductor memory device
KR20110034980A (ko) 상변화 메모리 장치 및 이를 위한 라이트 제어 방법
US5563824A (en) Nonvolatile semiconductor memory device and method of erasing stored data thereof
KR101309113B1 (ko) 리드 와일 라이트 동작 시 발생하는 리드 전압의 변동을최소화할 수 있는 노아 플래시 메모리 장치 및 방법
JP4613353B2 (ja) 半導体装置およびプログラム方法
CN111354401A (zh) 半导体装置、存储器系统及半导体装置的操作方法
JP5280027B2 (ja) 半導体装置及びその制御方法
US20120106246A1 (en) Non-volatile semiconductor memory device, method of writing the same, and semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180831

Year of fee payment: 6