JP2003068898A - 不揮発性メモリ装置の積層ゲート構造体、不揮発性メモリセル、不揮発性メモリ装置、ｎｏｒ型不揮発性メモリセル - Google Patents
不揮発性メモリ装置の積層ゲート構造体、不揮発性メモリセル、不揮発性メモリ装置、ｎｏｒ型不揮発性メモリセルInfo
- Publication number
- JP2003068898A JP2003068898A JP2002201216A JP2002201216A JP2003068898A JP 2003068898 A JP2003068898 A JP 2003068898A JP 2002201216 A JP2002201216 A JP 2002201216A JP 2002201216 A JP2002201216 A JP 2002201216A JP 2003068898 A JP2003068898 A JP 2003068898A
- Authority
- JP
- Japan
- Prior art keywords
- stacked gate
- gate
- film
- oxide film
- sidewall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 150000004767 nitrides Chemical class 0.000 claims abstract description 85
- 125000006850 spacer group Chemical group 0.000 claims abstract description 62
- 239000004065 semiconductor Substances 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000002955 isolation Methods 0.000 claims abstract description 28
- 239000010410 layer Substances 0.000 claims description 28
- 230000002093 peripheral effect Effects 0.000 claims description 27
- 239000011229 interlayer Substances 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 23
- 239000012535 impurity Substances 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 239000002253 acid Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 37
- 229910052581 Si3N4 Inorganic materials 0.000 description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 14
- 238000003860 storage Methods 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 9
- 239000000463 material Substances 0.000 description 7
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 101001135826 Homo sapiens Serine/threonine-protein phosphatase 2A activator Proteins 0.000 description 1
- 101000605054 Mus musculus Epididymal-specific lipocalin-8 Proteins 0.000 description 1
- 102100036782 Serine/threonine-protein phosphatase 2A activator Human genes 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- -1 carbon Chemical class 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
- H10B41/48—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a tunnel dielectric layer also being used as part of the peripheral transistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 信頼性の向上のために新しい側壁スペーサ
構造体を備える不揮発性メモリ装置を提供する。 【解決手段】不揮発性メモリ装置で用いられる積層ゲー
ト構造体は半導体基板及び半導体基板上に形成された積
層ゲートを含む。積層ゲートは側壁及び上部面を有す
る。積層ゲートの側壁には多層スペーサ構造が形成され
る。多層側壁スペーサ構造は順次に積層された第１酸化
膜、第１窒化膜、第２酸化膜及び第２窒化膜を含む。本
発明によると、第２窒化膜がコンタクトホールを形成す
る間に、貫通されたり、エッチング損傷を受けたりして
も、不揮発性メモリセルの積層ゲートの側壁は第１窒化
膜により移動イオン等の移動電荷から保護される。これ
に加えて、ソース／ドレイン領域又は素子分離領域に対
するエッチング損傷も最小化することができる。
構造体を備える不揮発性メモリ装置を提供する。 【解決手段】不揮発性メモリ装置で用いられる積層ゲー
ト構造体は半導体基板及び半導体基板上に形成された積
層ゲートを含む。積層ゲートは側壁及び上部面を有す
る。積層ゲートの側壁には多層スペーサ構造が形成され
る。多層側壁スペーサ構造は順次に積層された第１酸化
膜、第１窒化膜、第２酸化膜及び第２窒化膜を含む。本
発明によると、第２窒化膜がコンタクトホールを形成す
る間に、貫通されたり、エッチング損傷を受けたりして
も、不揮発性メモリセルの積層ゲートの側壁は第１窒化
膜により移動イオン等の移動電荷から保護される。これ
に加えて、ソース／ドレイン領域又は素子分離領域に対
するエッチング損傷も最小化することができる。
Description
【０００１】
【発明の属する技術分野】本発明は不揮発性メモリ装置
に関するものであり、特に、側壁スペーサ構造体を有す
る不揮発性半導体装置に関するものである。
に関するものであり、特に、側壁スペーサ構造体を有す
る不揮発性半導体装置に関するものである。
【０００２】
【従来の技術】側壁スペーサ構造体は、多様な理由で、
例えば、コンタクトプラグから積層ゲートを離隔させる
ために、不揮発性半導体メモリ装置の製造において、広
範囲に使用される。
例えば、コンタクトプラグから積層ゲートを離隔させる
ために、不揮発性半導体メモリ装置の製造において、広
範囲に使用される。
【０００３】そのようなスペーサ構造体の一つは、米国
特許第６，００１，６８７号に開示されている。この側
壁スペーサ構造体はシリコン窒化膜で形成されるので、
多くの問題点を有する。例えば、シリコン基板とシリコ
ン窒化膜スペーサとの間の界面又は多結晶シリコンで形
成された浮遊ゲートの側壁とシリコン窒化膜スペーサと
の間の界面でストレスが発生する。そのようなストレス
は電荷保存（ｃｈａｒｇｅ ｒｅｔｅｎｔｉｏｎ）のよ
うな半導体装置の特性を悪化しうる。又、シリコン窒化
膜スペーサには、多くのトラップ位置（ｔｒａｐ ｓｉ
ｔｅｓ）が存在することがあり、これらのトラップ位置
は不揮発性メモリ装置の信頼性及び持続性を減少させる
と同時に、耐久性のような半導体装置の特性を悪化させ
る原因になる。
特許第６，００１，６８７号に開示されている。この側
壁スペーサ構造体はシリコン窒化膜で形成されるので、
多くの問題点を有する。例えば、シリコン基板とシリコ
ン窒化膜スペーサとの間の界面又は多結晶シリコンで形
成された浮遊ゲートの側壁とシリコン窒化膜スペーサと
の間の界面でストレスが発生する。そのようなストレス
は電荷保存（ｃｈａｒｇｅ ｒｅｔｅｎｔｉｏｎ）のよ
うな半導体装置の特性を悪化しうる。又、シリコン窒化
膜スペーサには、多くのトラップ位置（ｔｒａｐ ｓｉ
ｔｅｓ）が存在することがあり、これらのトラップ位置
は不揮発性メモリ装置の信頼性及び持続性を減少させる
と同時に、耐久性のような半導体装置の特性を悪化させ
る原因になる。
【０００４】不揮発性メモリ装置の他の側壁スペーサ構
造体は、米国特許第５，４５３，６３４号に開示されて
いる。図１に示されたように、この構造体では、電荷保
存特性を悪化させる移動イオン（ｍｏｂｉｌ ｉｏｎ
ｓ）等がメモリセルに浸透することを防止するために、
シリコン窒化膜２０が全面エッチングされた酸化膜側壁
スペーサ２２を覆う。
造体は、米国特許第５，４５３，６３４号に開示されて
いる。図１に示されたように、この構造体では、電荷保
存特性を悪化させる移動イオン（ｍｏｂｉｌ ｉｏｎ
ｓ）等がメモリセルに浸透することを防止するために、
シリコン窒化膜２０が全面エッチングされた酸化膜側壁
スペーサ２２を覆う。
【０００５】しかし、そのようなスペーサ構造体もいく
つかの欠点を有する。例えば、半導体装置の高集積化に
より、コンタクトプラグ２４及び側壁スペーサ２２の間
の間隔が漸次に減少している。これにより、コンタクト
ホール形成のためのエッチング工程で誤整列が容易に発
生する。特に、図１に示されたように、コンタクトホー
ル２６の形成工程で誤整列が発生すると、側壁スペーサ
２２上のシリコン窒化膜２０は貫通されたり、エッチン
グ損傷を受けたりすることがある。
つかの欠点を有する。例えば、半導体装置の高集積化に
より、コンタクトプラグ２４及び側壁スペーサ２２の間
の間隔が漸次に減少している。これにより、コンタクト
ホール形成のためのエッチング工程で誤整列が容易に発
生する。特に、図１に示されたように、コンタクトホー
ル２６の形成工程で誤整列が発生すると、側壁スペーサ
２２上のシリコン窒化膜２０は貫通されたり、エッチン
グ損傷を受けたりすることがある。
【０００６】その結果、コンタクトホール２６から移動
イオン等が浸透することを効果的に防止できない。これ
は不揮発性メモリ装置の信頼性及び機能に深刻な問題に
なる。特に、不揮発性メモリ装置がいったん、プログラ
ムされれば、以後、消去（ｅｒａｓｅ）されるまではプ
ログラムされた状態を維持しなければならない。従っ
て、プログラムされた場合には、浮遊ゲートにトラップ
された電子は、コンタクトホールのような周辺構造物か
ら浮遊ゲートに注入される帯電された原子により中和さ
れてはいけない。しかし、前述したように、従来技術で
は、シリコン窒化膜２０のエッチング損傷により、電子
は容易に中和され、これによって電荷保存の特性は悪化
しうる。
イオン等が浸透することを効果的に防止できない。これ
は不揮発性メモリ装置の信頼性及び機能に深刻な問題に
なる。特に、不揮発性メモリ装置がいったん、プログラ
ムされれば、以後、消去（ｅｒａｓｅ）されるまではプ
ログラムされた状態を維持しなければならない。従っ
て、プログラムされた場合には、浮遊ゲートにトラップ
された電子は、コンタクトホールのような周辺構造物か
ら浮遊ゲートに注入される帯電された原子により中和さ
れてはいけない。しかし、前述したように、従来技術で
は、シリコン窒化膜２０のエッチング損傷により、電子
は容易に中和され、これによって電荷保存の特性は悪化
しうる。
【０００７】又、全面エッチングされた酸化膜側壁スペ
ーサ２２の形成工程、即ち、積層されたゲート１０を覆
う酸化膜の異方性エッチング工程の間に、半導体基板に
ピッチング（ｐｉｔｔｉｎｇ）現象が発生しうる。この
ようなピッチング現象は接合領域で漏洩電流の問題を誘
発すると同時に、浅い接合領域構造の実現を困難にする
原因になる。
ーサ２２の形成工程、即ち、積層されたゲート１０を覆
う酸化膜の異方性エッチング工程の間に、半導体基板に
ピッチング（ｐｉｔｔｉｎｇ）現象が発生しうる。この
ようなピッチング現象は接合領域で漏洩電流の問題を誘
発すると同時に、浅い接合領域構造の実現を困難にする
原因になる。
【０００８】更に、酸化膜側壁スペーサ２２と酸化膜素
子分離領域（図２の２８）との間にはエッチング選択比
がないので、酸化膜側壁スペーサ２２形成のためのエッ
チング工程の間に、素子分離領域２８が過度にエッチン
グされうる。素子分離領域２８の過度なエッチングは漏
洩電流のような望ましくない半導体装置の特性を誘発す
る原因になる。
子分離領域（図２の２８）との間にはエッチング選択比
がないので、酸化膜側壁スペーサ２２形成のためのエッ
チング工程の間に、素子分離領域２８が過度にエッチン
グされうる。素子分離領域２８の過度なエッチングは漏
洩電流のような望ましくない半導体装置の特性を誘発す
る原因になる。
【０００９】これに加えて、図２に示されたように、層
間絶縁膜３２を貫通して活性領域２３と素子分離領域２
８とを一度に露出させるボーダレスコンタクトホール
（ｂｏｒｄｅｒｌｅｓｓ ｃｏｎｔａｃｔ ｈｏｌｅ、
３０）を形成する時に、漏洩電流を誘発する素子分離領
域２８の過度のエッチング現象（Ａで表示された領域）
が生じうる。
間絶縁膜３２を貫通して活性領域２３と素子分離領域２
８とを一度に露出させるボーダレスコンタクトホール
（ｂｏｒｄｅｒｌｅｓｓ ｃｏｎｔａｃｔ ｈｏｌｅ、
３０）を形成する時に、漏洩電流を誘発する素子分離領
域２８の過度のエッチング現象（Ａで表示された領域）
が生じうる。
【００１０】
【発明が解決しようとする課題】本発明の技術的課題
は、電荷保存特性、信頼性、持続性及び耐久性などの特
性を改善することができる側壁スペーサ構造体を備える
不揮発性メモリ装置を提供することにある。
は、電荷保存特性、信頼性、持続性及び耐久性などの特
性を改善することができる側壁スペーサ構造体を備える
不揮発性メモリ装置を提供することにある。
【００１１】また、本発明の技術的課題は、素子分離領
域の過度のエッチングを防ぐことができる側壁スペーサ
構造体を備える不揮発性メモリ装置を提供することにあ
る。
域の過度のエッチングを防ぐことができる側壁スペーサ
構造体を備える不揮発性メモリ装置を提供することにあ
る。
【００１２】
【課題を解決するための手段】前記の目的を達成するた
め、本発明は信頼性の向上のために新しい側壁スペーサ
構造体を備える不揮発性メモリ素子を提供する。この不
揮発性メモリ装置で用いられる積層ゲート構造体は半導
体基板及び前記半導体基板上に形成された積層ゲートを
含む。前記積層ゲートは側壁及び上部面を有する。前記
積層ゲートの側壁には多層の側壁スペーサ構造体が形成
される。前記多層側壁スペーサ構造体は順次に積層され
た第１酸化膜、第２窒化膜、第２酸化膜及び第２窒化膜
を含む。これによって、前記第２窒化膜がコンタクトホ
ール形成工程の間に、貫通されたり、エッチング損傷を
受けたりしても、前記積層ゲート又は不揮発性メモリセ
ルの側壁は前記第１窒化膜によりコンタクトホール又は
周辺の構造物を通じて浸透する移動イオン等の移動電荷
から保護されることができる。また、ソース／ドレイン
領域又は素子分離領域に対するエッチング損傷も減少さ
れることができる。その結果、メモリセルの電荷保存及
び信頼性のような半導体装置の特性は著しく改善される
ことができる。
め、本発明は信頼性の向上のために新しい側壁スペーサ
構造体を備える不揮発性メモリ素子を提供する。この不
揮発性メモリ装置で用いられる積層ゲート構造体は半導
体基板及び前記半導体基板上に形成された積層ゲートを
含む。前記積層ゲートは側壁及び上部面を有する。前記
積層ゲートの側壁には多層の側壁スペーサ構造体が形成
される。前記多層側壁スペーサ構造体は順次に積層され
た第１酸化膜、第２窒化膜、第２酸化膜及び第２窒化膜
を含む。これによって、前記第２窒化膜がコンタクトホ
ール形成工程の間に、貫通されたり、エッチング損傷を
受けたりしても、前記積層ゲート又は不揮発性メモリセ
ルの側壁は前記第１窒化膜によりコンタクトホール又は
周辺の構造物を通じて浸透する移動イオン等の移動電荷
から保護されることができる。また、ソース／ドレイン
領域又は素子分離領域に対するエッチング損傷も減少さ
れることができる。その結果、メモリセルの電荷保存及
び信頼性のような半導体装置の特性は著しく改善される
ことができる。
【００１３】
【発明の実施の形態】以下、添付した図面を参照して本
発明の好適な実施形態を詳細に説明する。しかし、本発
明はここで示される実施形態に限定されず、他の形態に
具体化されることもできる。むしろ、ここで示される実
施形態は、開示された内容を徹底で完全なものにし、そ
して、当業者に本発明の技術的思想を十分に伝達するた
めに提供されるものである。図面において、層及び領域
の厚さは図示上の明確性のために誇張されたものであ
る。また、層が他の層、又は基板の上にあると言及され
る場合、それは他の層、又は基板上に直接形成されるこ
とができるもの、又はそれらの間に第３の層が介される
ことができるものを含む。
発明の好適な実施形態を詳細に説明する。しかし、本発
明はここで示される実施形態に限定されず、他の形態に
具体化されることもできる。むしろ、ここで示される実
施形態は、開示された内容を徹底で完全なものにし、そ
して、当業者に本発明の技術的思想を十分に伝達するた
めに提供されるものである。図面において、層及び領域
の厚さは図示上の明確性のために誇張されたものであ
る。また、層が他の層、又は基板の上にあると言及され
る場合、それは他の層、又は基板上に直接形成されるこ
とができるもの、又はそれらの間に第３の層が介される
ことができるものを含む。
【００１４】本発明の好適な実施形態は図３及び図４を
参照することによって、理解することができ、図面にお
いて、同様な構成要素は同様の番号を用いて表示され
る。
参照することによって、理解することができ、図面にお
いて、同様な構成要素は同様の番号を用いて表示され
る。
【００１５】図３を参照すると、本発明の好適な実施形
態による不揮発性メモリセル４９は半導体基板７０上に
形成される。
態による不揮発性メモリセル４９は半導体基板７０上に
形成される。
【００１６】通常、側壁６１及び上部面６３を有する積
層ゲート５１が半導体基板７０上に形成される。トンネ
ル酸化膜６０によりチャネル領域５８と絶縁された浮遊
ゲート５６がソース／ドレイン領域５２、５４の間に形
成される。浮遊ゲート５６は通常は多結晶シリコン膜で
形成される。トンネル酸化膜６０は酸化膜以外の他の絶
縁膜を用いて形成されることもできる。図３に示すよう
に、浮遊ゲート５６の上部には酸化膜−窒化膜−酸化膜
（ＯＮＯ、ｏｘｉｄｅ−ｎｉｔｒｉｄｅ−ｏｘｉｄｅ）
のような構造で形成されるゲート層間絶縁膜６２が形成
される。また、ゲート層間絶縁膜６２上には制御ゲート
６７が形成される。制御ゲート６７は通常は多結晶シリ
コンで形成され、前記多結晶シリコン上に形成されるシ
リサイド膜６６を含むこともできる。ソース／ドレイン
領域５２、５４は積層ゲート５１の互いに異なる側面に
ある半導体基板７０内に形成される。
層ゲート５１が半導体基板７０上に形成される。トンネ
ル酸化膜６０によりチャネル領域５８と絶縁された浮遊
ゲート５６がソース／ドレイン領域５２、５４の間に形
成される。浮遊ゲート５６は通常は多結晶シリコン膜で
形成される。トンネル酸化膜６０は酸化膜以外の他の絶
縁膜を用いて形成されることもできる。図３に示すよう
に、浮遊ゲート５６の上部には酸化膜−窒化膜−酸化膜
（ＯＮＯ、ｏｘｉｄｅ−ｎｉｔｒｉｄｅ−ｏｘｉｄｅ）
のような構造で形成されるゲート層間絶縁膜６２が形成
される。また、ゲート層間絶縁膜６２上には制御ゲート
６７が形成される。制御ゲート６７は通常は多結晶シリ
コンで形成され、前記多結晶シリコン上に形成されるシ
リサイド膜６６を含むこともできる。ソース／ドレイン
領域５２、５４は積層ゲート５１の互いに異なる側面に
ある半導体基板７０内に形成される。
【００１７】本発明による不揮発性メモリセル４９の積
層ゲート５１はシリコン−酸化膜−窒化膜−半導体（Ｓ
ＯＮＯＳ、ｓｉｌｉｃｏｎ−ｏｘｉｄｅ−ｎｉｔｒｉｄ
ｅ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ）の構造
体で構成されることもできる。ＳＯＮＯＳ構造は、絶縁
膜により半導体基板とゲートとを離隔させる、絶縁され
たゲート電界効果トランジスタの典型的な形態を有する
こともできる。この絶縁膜は酸化膜（例えば、シリコン
酸化膜）の層の間に介された窒化膜（例えば、シリコン
窒化膜）を含むことができる。当業者であれば、本発明
で具体化されたＳＯＮＯＳ構造が多結晶シリコンゲート
を有するものに限定されないことを理解するだろう。ま
た、本発明によるＳＯＮＯＳ構造は、金属、シリサイド
及びそれらの多様な組み合せのうちの一つで形成された
ゲートを含むこともできる。これに加えて、絶縁膜は酸
化膜に代わる他のトンネル絶縁膜及び窒化膜に代わる他
の電荷貯蔵用絶縁膜を含むこともできる。
層ゲート５１はシリコン−酸化膜−窒化膜−半導体（Ｓ
ＯＮＯＳ、ｓｉｌｉｃｏｎ−ｏｘｉｄｅ−ｎｉｔｒｉｄ
ｅ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ）の構造
体で構成されることもできる。ＳＯＮＯＳ構造は、絶縁
膜により半導体基板とゲートとを離隔させる、絶縁され
たゲート電界効果トランジスタの典型的な形態を有する
こともできる。この絶縁膜は酸化膜（例えば、シリコン
酸化膜）の層の間に介された窒化膜（例えば、シリコン
窒化膜）を含むことができる。当業者であれば、本発明
で具体化されたＳＯＮＯＳ構造が多結晶シリコンゲート
を有するものに限定されないことを理解するだろう。ま
た、本発明によるＳＯＮＯＳ構造は、金属、シリサイド
及びそれらの多様な組み合せのうちの一つで形成された
ゲートを含むこともできる。これに加えて、絶縁膜は酸
化膜に代わる他のトンネル絶縁膜及び窒化膜に代わる他
の電荷貯蔵用絶縁膜を含むこともできる。
【００１８】本発明の好適な一実施形態によると、積層
ゲート５１上に第１酸化膜８０が形成される。第１酸化
膜８０は積層ゲート５１の側壁を覆う。第１酸化膜８０
はシリコン酸化膜のような通常よく用いられる物質で形
成され、その上に形成される窒化膜と半導体基板７０と
の間及びその上に形成される窒化膜と浮遊ゲート５６と
の間で発生するストレスを吸収するストレス緩衝膜の役
割を果たす。第１酸化膜８０は概ね５〜３０ｎｍの厚さ
を有することが望ましい。
ゲート５１上に第１酸化膜８０が形成される。第１酸化
膜８０は積層ゲート５１の側壁を覆う。第１酸化膜８０
はシリコン酸化膜のような通常よく用いられる物質で形
成され、その上に形成される窒化膜と半導体基板７０と
の間及びその上に形成される窒化膜と浮遊ゲート５６と
の間で発生するストレスを吸収するストレス緩衝膜の役
割を果たす。第１酸化膜８０は概ね５〜３０ｎｍの厚さ
を有することが望ましい。
【００１９】第１酸化膜８０上には第１窒化膜８２が形
成される。第１窒化膜８２は概ね５〜３０ｎｍの厚さを
有することが望ましい。第１窒化膜８２は積層ゲート５
１の側壁６１及び上部面６３を覆う。後続の工程で形成
される第２窒化膜８６が、エッチング工程を含む後続の
コンタクトホール形成工程の間に、貫通されたり、エッ
チング損傷を受けたりしても、第１窒化膜８２は炭素、
Ｈ２Ｏ、Ｎａ＋等の移動イオン等の浸透からメモリセル
を保護する。
成される。第１窒化膜８２は概ね５〜３０ｎｍの厚さを
有することが望ましい。第１窒化膜８２は積層ゲート５
１の側壁６１及び上部面６３を覆う。後続の工程で形成
される第２窒化膜８６が、エッチング工程を含む後続の
コンタクトホール形成工程の間に、貫通されたり、エッ
チング損傷を受けたりしても、第１窒化膜８２は炭素、
Ｈ２Ｏ、Ｎａ＋等の移動イオン等の浸透からメモリセル
を保護する。
【００２０】第１窒化膜８２上には第２酸化膜８４が形
成される。第２酸化膜８４は少なくとも３０ｎｍの厚さ
で形成されるのが望ましい。第２酸化膜８４は側壁スペ
ーサのように積層ゲート５１の側壁６１を覆う。第２酸
化膜８４は但し、シリコン窒化膜のみで形成されたスペ
ーサに比べてメモリセルトランジスタの電荷保存特性及
び耐久性を改善させることで知られる。
成される。第２酸化膜８４は少なくとも３０ｎｍの厚さ
で形成されるのが望ましい。第２酸化膜８４は側壁スペ
ーサのように積層ゲート５１の側壁６１を覆う。第２酸
化膜８４は但し、シリコン窒化膜のみで形成されたスペ
ーサに比べてメモリセルトランジスタの電荷保存特性及
び耐久性を改善させることで知られる。
【００２１】本発明の好適な実施形態として、第２酸化
膜８４は、図３に示されたように、全面エッチングされ
た側壁スペーサであり得る。全面エッチングされた側壁
スペーサを形成するためには、第２酸化膜８４を形成す
るための側壁スペーサ物質膜を積層ゲート５１上に形成
した後、反応性イオンエッチング（ＲＩＥ、ｒｅａｃｔ
ｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ）のような一般的な異
方性エッチング技術を用いて全面エッチングする。米国
特許５，４５３，６３４号で開示されている一般的な構
造の場合、酸化膜で形成された側壁スペーサ物質層及び
素子分離酸化膜の間のエッチング選択比は小さいので、
素子分離膜損失が容易に生じる。しかし、本発明の好適
な実施形態によれば、エッチング阻止膜の役割を果たす
第１窒化膜８２は、全面エッチングされた第２酸化膜層
８４を形成する過程で、活性領域及び素子分離領域を含
む半導体基板７０に窪み等ができるピッチング現象を防
止する。これによって、接合領域の漏洩電流特性のよう
な半導体装置の特性は本発明の実施形態によって、改善
されることができる。
膜８４は、図３に示されたように、全面エッチングされ
た側壁スペーサであり得る。全面エッチングされた側壁
スペーサを形成するためには、第２酸化膜８４を形成す
るための側壁スペーサ物質膜を積層ゲート５１上に形成
した後、反応性イオンエッチング（ＲＩＥ、ｒｅａｃｔ
ｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ）のような一般的な異
方性エッチング技術を用いて全面エッチングする。米国
特許５，４５３，６３４号で開示されている一般的な構
造の場合、酸化膜で形成された側壁スペーサ物質層及び
素子分離酸化膜の間のエッチング選択比は小さいので、
素子分離膜損失が容易に生じる。しかし、本発明の好適
な実施形態によれば、エッチング阻止膜の役割を果たす
第１窒化膜８２は、全面エッチングされた第２酸化膜層
８４を形成する過程で、活性領域及び素子分離領域を含
む半導体基板７０に窪み等ができるピッチング現象を防
止する。これによって、接合領域の漏洩電流特性のよう
な半導体装置の特性は本発明の実施形態によって、改善
されることができる。
【００２２】場合によっては、第２酸化膜８４は全面エ
ッチングされた側壁スペーサに代えて積層ゲート５１を
コンフォーマルに覆う物質膜であり得る。即ち、第２酸
化膜８４は積層ゲート５１の側壁６１及び上部面６３全
体を覆うコンフォーマルなスペーサ層であり得る（図４
を参照のこと）。
ッチングされた側壁スペーサに代えて積層ゲート５１を
コンフォーマルに覆う物質膜であり得る。即ち、第２酸
化膜８４は積層ゲート５１の側壁６１及び上部面６３全
体を覆うコンフォーマルなスペーサ層であり得る（図４
を参照のこと）。
【００２３】次に、第２酸化膜８４を含む処理結果物上
に第２窒化膜８６が形成される。第２窒化膜８６は少な
くとも１０ｎｍの厚さであることが望ましい。また、第
２窒化膜８６は積層ゲート５１の側壁６１を覆う。
に第２窒化膜８６が形成される。第２窒化膜８６は少な
くとも１０ｎｍの厚さであることが望ましい。また、第
２窒化膜８６は積層ゲート５１の側壁６１を覆う。
【００２４】この場合、第１酸化膜８０及び第２酸化膜
８４はシリコン酸化膜で形成されるが、他の適当な絶縁
物質で形成されてもよい。第１酸化膜８０及び第２酸化
膜８４は側壁構造体の一部分として用いられることによ
って、多結晶シリコンゲートとシリコン窒化膜スペーサ
が直接接触することを防止する。これによって、電荷保
存特性及び耐久性を悪化させる米国特許６，００１，６
８７号のような一般的な構造に比べて、電荷保存特性及
び耐久性が向上される。第１窒化膜８２及び第２窒化膜
８６はシリコン窒化膜で形成されることが望ましいが、
本発明の思想と構成から逸脱しない範囲内で他の適当な
窒化膜物質で形成されてもよい。
８４はシリコン酸化膜で形成されるが、他の適当な絶縁
物質で形成されてもよい。第１酸化膜８０及び第２酸化
膜８４は側壁構造体の一部分として用いられることによ
って、多結晶シリコンゲートとシリコン窒化膜スペーサ
が直接接触することを防止する。これによって、電荷保
存特性及び耐久性を悪化させる米国特許６，００１，６
８７号のような一般的な構造に比べて、電荷保存特性及
び耐久性が向上される。第１窒化膜８２及び第２窒化膜
８６はシリコン窒化膜で形成されることが望ましいが、
本発明の思想と構成から逸脱しない範囲内で他の適当な
窒化膜物質で形成されてもよい。
【００２５】図４を参照すると、本発明の好適な他の実
施形態に係る不揮発性メモリ装置は、メモリセルトラン
ジスタの場合には、コンフォーマルな側壁スペーサ層１
８４を含み、周辺回路トランジスタの場合には、全面エ
ッチングされた側壁スペーサ１７４を含むことができ
る。特に、不揮発性メモリ装置は半導体基板１７０上に
形成されたセルアレイトランジスタと周辺回路トランジ
スタとを含む。セルアレイトランジスタは第１積層ゲー
ト１４１を含み、周辺回路トランジスタは第２積層ゲー
ト１４３を含む。第１積層ゲート１４１は不揮発性メモ
リトランジスタを形成するため、通常知られているよう
に、順次に積層されたゲート絶縁膜１５７、浮遊ゲート
１５６、ゲート層間絶縁膜１６２及び制御ゲート１６７
を含む。制御ゲート１６７は順次に積層された多結晶シ
リコン膜１６４及びシリサイド膜１６６で形成される。
場合によっては、第１積層ゲート１４１は前述したＳＯ
ＮＯＳ構造を有することもできる。第２積層ゲート１４
３は周辺回路トランジスタを形成するため、順次に積層
されたゲート絶縁膜１７５及びゲート電極１７９で構成
される。ゲート電極１７９は通常は多結晶シリコン膜１
７７及び多結晶シリコン膜１７７上に形成されたシリサ
イド膜１７８で構成される。
施形態に係る不揮発性メモリ装置は、メモリセルトラン
ジスタの場合には、コンフォーマルな側壁スペーサ層１
８４を含み、周辺回路トランジスタの場合には、全面エ
ッチングされた側壁スペーサ１７４を含むことができ
る。特に、不揮発性メモリ装置は半導体基板１７０上に
形成されたセルアレイトランジスタと周辺回路トランジ
スタとを含む。セルアレイトランジスタは第１積層ゲー
ト１４１を含み、周辺回路トランジスタは第２積層ゲー
ト１４３を含む。第１積層ゲート１４１は不揮発性メモ
リトランジスタを形成するため、通常知られているよう
に、順次に積層されたゲート絶縁膜１５７、浮遊ゲート
１５６、ゲート層間絶縁膜１６２及び制御ゲート１６７
を含む。制御ゲート１６７は順次に積層された多結晶シ
リコン膜１６４及びシリサイド膜１６６で形成される。
場合によっては、第１積層ゲート１４１は前述したＳＯ
ＮＯＳ構造を有することもできる。第２積層ゲート１４
３は周辺回路トランジスタを形成するため、順次に積層
されたゲート絶縁膜１７５及びゲート電極１７９で構成
される。ゲート電極１７９は通常は多結晶シリコン膜１
７７及び多結晶シリコン膜１７７上に形成されたシリサ
イド膜１７８で構成される。
【００２６】第１積層ゲート１４１及び第２積層ゲート
１４３の各々は側壁１６１、１７１及び上部面１６３、
１７３を個別に有する。第１酸化膜１８０は図３の第１
酸化膜８０を形成する方法と同様の方法で第１積層ゲー
ト１４１上に形成される。第１酸化膜１８０は第１積層
ゲート１４１の側壁１６１を覆う。第１酸化膜１８０上
には第１窒化膜１８２が形成される。第１窒化膜１８２
上に第２酸化膜１８４が形成される。この際、全面エッ
チングされない第２酸化膜１８４は第１積層ゲート１４
１の上部面１６３及び側壁１６１をコンフォーマルに覆
う。第２酸化膜１８４上には第２窒化膜１８６が形成さ
れ、この際、第２窒化膜１８６は第１積層ゲート１４１
の側壁１６１を覆う。
１４３の各々は側壁１６１、１７１及び上部面１６３、
１７３を個別に有する。第１酸化膜１８０は図３の第１
酸化膜８０を形成する方法と同様の方法で第１積層ゲー
ト１４１上に形成される。第１酸化膜１８０は第１積層
ゲート１４１の側壁１６１を覆う。第１酸化膜１８０上
には第１窒化膜１８２が形成される。第１窒化膜１８２
上に第２酸化膜１８４が形成される。この際、全面エッ
チングされない第２酸化膜１８４は第１積層ゲート１４
１の上部面１６３及び側壁１６１をコンフォーマルに覆
う。第２酸化膜１８４上には第２窒化膜１８６が形成さ
れ、この際、第２窒化膜１８６は第１積層ゲート１４１
の側壁１６１を覆う。
【００２７】一方、周辺回路トランジスタで用いられる
第２積層ゲート１４３においては、第２積層ゲート１４
３上に第１酸化膜１９４が形成される。第１酸化膜１９
４上には第１窒化膜１７２が形成される。第１窒化膜１
７２は第２積層ゲート１４３の側壁１７１及び上部面１
７３を覆う。第１窒化膜１７２上には全面エッチングさ
れた酸化膜側壁スペーサ１７４が形成される。全面エッ
チングされた酸化膜側壁スペーサ１７４は第２積層ゲー
ト１４３の側壁１７１を覆う。全面エッチングされた酸
化膜側壁スペーサ１７４を含む処理結果物上に第２窒化
膜１７６が形成される。第２窒化膜１７６は第２積層ゲ
ート１４３の側壁１７１及び上部面１７３を覆う。
第２積層ゲート１４３においては、第２積層ゲート１４
３上に第１酸化膜１９４が形成される。第１酸化膜１９
４上には第１窒化膜１７２が形成される。第１窒化膜１
７２は第２積層ゲート１４３の側壁１７１及び上部面１
７３を覆う。第１窒化膜１７２上には全面エッチングさ
れた酸化膜側壁スペーサ１７４が形成される。全面エッ
チングされた酸化膜側壁スペーサ１７４は第２積層ゲー
ト１４３の側壁１７１を覆う。全面エッチングされた酸
化膜側壁スペーサ１７４を含む処理結果物上に第２窒化
膜１７６が形成される。第２窒化膜１７６は第２積層ゲ
ート１４３の側壁１７１及び上部面１７３を覆う。
【００２８】この実施形態において、セルアレイ領域
は、下に説明されるように、セルアレイ領域の内部の半
導体基板１７０にエッチング損傷を誘発するエッチング
工程を実施する必要はない。
は、下に説明されるように、セルアレイ領域の内部の半
導体基板１７０にエッチング損傷を誘発するエッチング
工程を実施する必要はない。
【００２９】しかし、本発明は図４に示された構造に限
定されず、本発明の技術的思想とその範囲内では、側壁
スペーサ構造体の多様な組み合せが使用されることがで
きる。例えば、本発明による他の実施形態としての不揮
発性メモリ装置はメモリセルトランジスタと周辺回路ト
ランジスタが共に、全面エッチングされた側壁スペーサ
を含むように構成することもできる。
定されず、本発明の技術的思想とその範囲内では、側壁
スペーサ構造体の多様な組み合せが使用されることがで
きる。例えば、本発明による他の実施形態としての不揮
発性メモリ装置はメモリセルトランジスタと周辺回路ト
ランジスタが共に、全面エッチングされた側壁スペーサ
を含むように構成することもできる。
【００３０】本発明の好適な実施形態によると、不揮発
性メモリセルを形成するための第１積層ゲート１４１の
両側の半導体基板内に、ソース／ドレイン領域１５２、
１５４が各々形成される。ソース／ドレイン領域１５
２、１５４は単一高濃度不純物領域のような非漸進的な
階段接合構造（ｎｏｎ−ｇｒａｄｕａｌ ａｂｒｕｐｔ
ｊｕｎｃｔｉｏｎ ｓｔｒｕｃｔｕｒｅ）を有したり、
低濃度不純物領域で高濃度不純物領域を囲む二重拡散接
合構造（ｄｏｕｂｌｅ ｄｉｆｆｕｓｅｄ ｊｕｎｃｔ
ｉｏｎ ｓｔｒｕｃｔｕｒｅ）を有することもできる。
周辺回路トランジスタのソース／ドレイン２０６、２０
８は低濃度ソース／ドレイン（ＬＤＤ、ｌｉｇｈｔｌｙ
−ｄｏｐｅｄ ｓｏｕｒｃｅ／ｄｒａｉｎ）構造を有す
る。
性メモリセルを形成するための第１積層ゲート１４１の
両側の半導体基板内に、ソース／ドレイン領域１５２、
１５４が各々形成される。ソース／ドレイン領域１５
２、１５４は単一高濃度不純物領域のような非漸進的な
階段接合構造（ｎｏｎ−ｇｒａｄｕａｌ ａｂｒｕｐｔ
ｊｕｎｃｔｉｏｎ ｓｔｒｕｃｔｕｒｅ）を有したり、
低濃度不純物領域で高濃度不純物領域を囲む二重拡散接
合構造（ｄｏｕｂｌｅ ｄｉｆｆｕｓｅｄ ｊｕｎｃｔ
ｉｏｎ ｓｔｒｕｃｔｕｒｅ）を有することもできる。
周辺回路トランジスタのソース／ドレイン２０６、２０
８は低濃度ソース／ドレイン（ＬＤＤ、ｌｉｇｈｔｌｙ
−ｄｏｐｅｄ ｓｏｕｒｃｅ／ｄｒａｉｎ）構造を有す
る。
【００３１】図５は本発明の好適な実施形態による不揮
発性メモリセルの平面図を示す。揮発性メモリセル、例
えば、ＮＯＲ型不揮発性メモリセルは行方向及び列方向
でマトリックス形態に配列される。ワードライン１６７
は列方向に平行に配列され、ビットライン１９０は行方
向に平行に配列される。活性領域１９５は酸化膜で形成
された素子分離領域１２８により限定され、ビットライ
ン１９０の方向に平行に配置される。前記不揮発性メモ
リセルの各々は活性領域内１９５に形成される。ビット
ライン１９０はコンタクトホール１８７を通じて前記不
揮発性メモリセルのドレイン領域１５４と接続される。
前記不揮発性メモリセルのソース領域１５２に接続する
ソースライン１９２はワードライン１６７に平行に形成
される。図６は図５に示された線４Ｂ−４Ｂ'に沿って
前記不揮発性メモリセルを切断したときの断面図であ
る。図５及び図６を参照すると、積層ゲート１４１を含
む処理結果物上に層間絶縁膜１８８が形成される。層間
絶縁膜１８８はＢＰＳＧ（ｂｏｒｏ−ｐｈｏｓｐｈｏ−
ｓｉｌｉｃａｔｅ ｇｌａｓｓ）又はＵＳＧ（ｕｎｄｏ
ｐｅｄ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）のような物質
で形成する。層間絶縁膜１８８内にはコンタクトホール
１８７が形成される。導電膜、例えば、ビットライン１
９０は、層間絶縁膜１８８内のコンタクトホール１８７
内に形成されて、ドレイン領域１５４に電気的に接続さ
れる。ビットライン１９０の間の間隔が減少することに
よって、図１に示された一般的な構造では、上記の工程
を進行する間に、第２窒化膜１８６が容易にエッチング
損傷を受けたり、貫通され前述したように、半導体装置
の特性を悪化させる原因になりうる。しかし、図５、
６、７に示された本発明の好適な実施の形態によると、
第２窒化膜１８６がコンタクトホール形成のためのエッ
チング工程の間に、貫通されたり、損傷を受けたりして
も、第１窒化膜１８２は炭素、Ｈ２Ｏ、Ｎａ＋等の移動
イオン等の浸透から前記メモリセルを保護することがで
きる。これによって、プログラムされた場合に、浮遊ゲ
ート１５６内にトラップされた電子がコンタクトホール
１８７などの周辺構造物から浸透した帯電された原子に
より中和されることを防ぐことができる。従って、前述
した通常の技術の問題点のうち少なくとも一つは克服さ
れることができ、それに加えて、エッチングマージンも
十分に増加されることができる。その結果、電荷保存又
は耐久性のような半導体装置の特性は著しく改善され
る。
発性メモリセルの平面図を示す。揮発性メモリセル、例
えば、ＮＯＲ型不揮発性メモリセルは行方向及び列方向
でマトリックス形態に配列される。ワードライン１６７
は列方向に平行に配列され、ビットライン１９０は行方
向に平行に配列される。活性領域１９５は酸化膜で形成
された素子分離領域１２８により限定され、ビットライ
ン１９０の方向に平行に配置される。前記不揮発性メモ
リセルの各々は活性領域内１９５に形成される。ビット
ライン１９０はコンタクトホール１８７を通じて前記不
揮発性メモリセルのドレイン領域１５４と接続される。
前記不揮発性メモリセルのソース領域１５２に接続する
ソースライン１９２はワードライン１６７に平行に形成
される。図６は図５に示された線４Ｂ−４Ｂ'に沿って
前記不揮発性メモリセルを切断したときの断面図であ
る。図５及び図６を参照すると、積層ゲート１４１を含
む処理結果物上に層間絶縁膜１８８が形成される。層間
絶縁膜１８８はＢＰＳＧ（ｂｏｒｏ−ｐｈｏｓｐｈｏ−
ｓｉｌｉｃａｔｅ ｇｌａｓｓ）又はＵＳＧ（ｕｎｄｏ
ｐｅｄ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）のような物質
で形成する。層間絶縁膜１８８内にはコンタクトホール
１８７が形成される。導電膜、例えば、ビットライン１
９０は、層間絶縁膜１８８内のコンタクトホール１８７
内に形成されて、ドレイン領域１５４に電気的に接続さ
れる。ビットライン１９０の間の間隔が減少することに
よって、図１に示された一般的な構造では、上記の工程
を進行する間に、第２窒化膜１８６が容易にエッチング
損傷を受けたり、貫通され前述したように、半導体装置
の特性を悪化させる原因になりうる。しかし、図５、
６、７に示された本発明の好適な実施の形態によると、
第２窒化膜１８６がコンタクトホール形成のためのエッ
チング工程の間に、貫通されたり、損傷を受けたりして
も、第１窒化膜１８２は炭素、Ｈ２Ｏ、Ｎａ＋等の移動
イオン等の浸透から前記メモリセルを保護することがで
きる。これによって、プログラムされた場合に、浮遊ゲ
ート１５６内にトラップされた電子がコンタクトホール
１８７などの周辺構造物から浸透した帯電された原子に
より中和されることを防ぐことができる。従って、前述
した通常の技術の問題点のうち少なくとも一つは克服さ
れることができ、それに加えて、エッチングマージンも
十分に増加されることができる。その結果、電荷保存又
は耐久性のような半導体装置の特性は著しく改善され
る。
【００３２】図７は図５で線４Ｃ−４Ｃ'に沿って前記
不揮発性メモリセルを切断したときの断面図を示す。図
５及び図７を参照すると、第１窒化膜１８２、第２酸化
膜１８４及び第２窒化膜１８６が素子分離領域１２８及
びソース／ドレイン領域１５２、１５４上に順次に形成
される。即ち、第１窒化膜１８２及び第２窒化膜１８６
は各々素子分離領域１２８及びソース／ドレイン１５
２、１５４に接触する。本発明によると、第１酸化膜１
８０は第１窒化膜１８２の下部に形成されるので、第１
窒化膜１８２とソース／ドレイン領域１５２、１５４を
含む半導体基板１７０とが直接接触することを防ぐこと
ができる。これによって、前記半導体装置の特性を悪化
させる、第１窒化膜１８２と半導体基板１７０との間の
引張り応力（ｔｅｎｓｉｌｅ ｓｔｒｅｓｓ）等のスト
レスを減らすことができる。
不揮発性メモリセルを切断したときの断面図を示す。図
５及び図７を参照すると、第１窒化膜１８２、第２酸化
膜１８４及び第２窒化膜１８６が素子分離領域１２８及
びソース／ドレイン領域１５２、１５４上に順次に形成
される。即ち、第１窒化膜１８２及び第２窒化膜１８６
は各々素子分離領域１２８及びソース／ドレイン１５
２、１５４に接触する。本発明によると、第１酸化膜１
８０は第１窒化膜１８２の下部に形成されるので、第１
窒化膜１８２とソース／ドレイン領域１５２、１５４を
含む半導体基板１７０とが直接接触することを防ぐこと
ができる。これによって、前記半導体装置の特性を悪化
させる、第１窒化膜１８２と半導体基板１７０との間の
引張り応力（ｔｅｎｓｉｌｅ ｓｔｒｅｓｓ）等のスト
レスを減らすことができる。
【００３３】図６及び図７に示されたように、層間絶縁
膜１８８は積層ゲート１４１の上部、又は素子分離領域
１２８の上部に形成される。一実施形態によると、層間
絶縁膜１８８内に形成されたコンタクトホール１８７は
ドレイン領域１５４に電気的に接続されるボーダレスコ
ンタクトである。この際、エッチング阻止膜の役割を果
たす第１窒化膜１８２及び第２窒化膜１８６は前記ボー
ダレスコンタクトを形成するためのコンタクトホール１
８７形成工程の間に、素子分離領域１２８がエッチング
損傷を受けることを防止する。即ち、図７に概略的に示
されたように、ドレイン領域１５４のピッチング現象又
は素子分離領域１２８のエッチング損傷は効果的に減少
される。なぜなら、第１窒化膜１８２はドレイン領域１
５４にボーダレスコンタクトホールを形成する工程等の
ような多様な工程の間に、ドレイン領域１５４及び素子
分離領域１２８がエッチング損傷を受けることを保護す
るための第２窒化膜１８６を補う。これによって、第２
窒化膜１８６がコンタクト形成工程の間に、貫通された
り、エッチング損傷を受けたりしても、第１窒化膜１８
２により炭素、Ｈ２Ｏ、Ｎａ＋等の移動イオン等の浸透
から前記メモリセルは保護される。
膜１８８は積層ゲート１４１の上部、又は素子分離領域
１２８の上部に形成される。一実施形態によると、層間
絶縁膜１８８内に形成されたコンタクトホール１８７は
ドレイン領域１５４に電気的に接続されるボーダレスコ
ンタクトである。この際、エッチング阻止膜の役割を果
たす第１窒化膜１８２及び第２窒化膜１８６は前記ボー
ダレスコンタクトを形成するためのコンタクトホール１
８７形成工程の間に、素子分離領域１２８がエッチング
損傷を受けることを防止する。即ち、図７に概略的に示
されたように、ドレイン領域１５４のピッチング現象又
は素子分離領域１２８のエッチング損傷は効果的に減少
される。なぜなら、第１窒化膜１８２はドレイン領域１
５４にボーダレスコンタクトホールを形成する工程等の
ような多様な工程の間に、ドレイン領域１５４及び素子
分離領域１２８がエッチング損傷を受けることを保護す
るための第２窒化膜１８６を補う。これによって、第２
窒化膜１８６がコンタクト形成工程の間に、貫通された
り、エッチング損傷を受けたりしても、第１窒化膜１８
２により炭素、Ｈ２Ｏ、Ｎａ＋等の移動イオン等の浸透
から前記メモリセルは保護される。
【００３４】これはソース／ドレイン領域及び素子分離
領域上に単層の窒化膜のみを備えた従来の構造と対比さ
れる。単層の窒化膜は、本発明の構成に比べて、前記素
子分離領域及び前記ドレイン領域に対するエッチング損
傷を減らすのに不十分であり、移動イオン等の浸透から
前記メモリセルを保護することができない。
領域上に単層の窒化膜のみを備えた従来の構造と対比さ
れる。単層の窒化膜は、本発明の構成に比べて、前記素
子分離領域及び前記ドレイン領域に対するエッチング損
傷を減らすのに不十分であり、移動イオン等の浸透から
前記メモリセルを保護することができない。
【００３５】以上から、本発明によると、素子接合領域
の漏洩電流特性が改善され、浅い接合領域は前述した従
来技術の問題点を誘発することなく形成されることがで
き、これによって、不揮発性メモリ装置の更なる微細化
が可能である。
の漏洩電流特性が改善され、浅い接合領域は前述した従
来技術の問題点を誘発することなく形成されることがで
き、これによって、不揮発性メモリ装置の更なる微細化
が可能である。
【００３６】図８〜図１３は本発明の好適な実施形態に
より、セルアレイ領域及び周辺回路領域で各々他の側壁
スペーサ構造体を構成する不揮発性メモリ装置の製造方
法を示す。前記製造方法における各工程の詳細な内容
は、一般的、又はよく知られた内容である場合、説明の
都合上省略される。
より、セルアレイ領域及び周辺回路領域で各々他の側壁
スペーサ構造体を構成する不揮発性メモリ装置の製造方
法を示す。前記製造方法における各工程の詳細な内容
は、一般的、又はよく知られた内容である場合、説明の
都合上省略される。
【００３７】図８に示される本発明の好適な実施形態に
よると、メモリセルアレイ領域及び周辺回路領域が半導
体基板３７０上に定められる。前記メモリセルアレイ領
域には不揮発性メモリセルを形成するための第１積層ゲ
ート３４１が形成される。第１積層ゲート３４１は不揮
発性メモリセルを形成するため、ゲート絶縁膜３７９、
ゲート絶縁膜３７９上の浮遊ゲート３５６、浮遊ゲート
３５６上のゲート層間絶縁膜３６２及びゲート層間絶縁
膜３６２上の制御ゲート３６７を含む。また、前記周辺
回路領域には第２積層ゲート３４３が形成される。第２
積層ゲート３４３は周辺回路トランジスタを形成するた
め、ゲート絶縁膜３６９及びゲート絶縁膜３６９上のゲ
ート電極３５０を含む。第１積層ゲート３４１及び第２
積層ゲート３４３は各々個別に側壁３６１、３７１及び
上部面３６３、３７３を有する。通常、知られているよ
うに、ソース／ドレイン領域３５２、３５４のための高
濃度不純物領域が前記メモリセルの第１積層ゲート３４
１周辺の半導体基板３７０内に形成される。また、前記
周辺回路トランジスタのソース／ドレインのための低濃
度不純物領域（ＬＤＤ領域）４０１、４０２が前記周辺
回路トランジスタの第２積層ゲート３４３周辺の半導体
基板３７０内に形成される。
よると、メモリセルアレイ領域及び周辺回路領域が半導
体基板３７０上に定められる。前記メモリセルアレイ領
域には不揮発性メモリセルを形成するための第１積層ゲ
ート３４１が形成される。第１積層ゲート３４１は不揮
発性メモリセルを形成するため、ゲート絶縁膜３７９、
ゲート絶縁膜３７９上の浮遊ゲート３５６、浮遊ゲート
３５６上のゲート層間絶縁膜３６２及びゲート層間絶縁
膜３６２上の制御ゲート３６７を含む。また、前記周辺
回路領域には第２積層ゲート３４３が形成される。第２
積層ゲート３４３は周辺回路トランジスタを形成するた
め、ゲート絶縁膜３６９及びゲート絶縁膜３６９上のゲ
ート電極３５０を含む。第１積層ゲート３４１及び第２
積層ゲート３４３は各々個別に側壁３６１、３７１及び
上部面３６３、３７３を有する。通常、知られているよ
うに、ソース／ドレイン領域３５２、３５４のための高
濃度不純物領域が前記メモリセルの第１積層ゲート３４
１周辺の半導体基板３７０内に形成される。また、前記
周辺回路トランジスタのソース／ドレインのための低濃
度不純物領域（ＬＤＤ領域）４０１、４０２が前記周辺
回路トランジスタの第２積層ゲート３４３周辺の半導体
基板３７０内に形成される。
【００３８】図９を参照すると、第１酸化膜３８０は第
１積層ゲート３４１及び第２積層ゲート３４３上に形成
されて第１積層ゲート３４１及び第２積層ゲート３４３
の側壁３６１、３７１及び上部面３６３、３７３を各々
個別に覆う。
１積層ゲート３４１及び第２積層ゲート３４３上に形成
されて第１積層ゲート３４１及び第２積層ゲート３４３
の側壁３６１、３７１及び上部面３６３、３７３を各々
個別に覆う。
【００３９】図１０を参照すると、通常の技術を用いて
第１酸化膜３８０上に第１窒化膜３８２を形成する。
第１酸化膜３８０上に第１窒化膜３８２を形成する。
【００４０】図１１を参照すると、第１窒化膜３８２上
には第２酸化膜３８４が形成される。
には第２酸化膜３８４が形成される。
【００４１】図１２を参照すると、本発明の好適な実施
形態によると、前記セルアレイ領域を覆うマスク３８８
を通じて、前記セルアレイ領域の第２酸化膜３８４は全
面エッチングされないようにし、前記周辺回路領域の第
２酸化膜３８４を選択的に全面エッチングすることによ
って、第２積層ゲート３４３の側壁３７１を覆う全面エ
ッチングされた側壁スペーサ３８５を形成する。本発明
のこのような特徴はいくつかの理由で、不揮発性メモリ
装置を製造することにおいて、長所を有する。例えば、
前記周辺回路領域の半導体基板３７０に対するエッチン
グ損傷が防止される。従来技術では、前記メモリセルが
トランジスタゲート及び前記メモリセルより高さが低い
前記周辺回路トランジスタゲートの間の段差により、側
壁スペーサエッチング工程が前記セルアレイ領域及び前
記周辺回路領域全体で実施される時、前記周辺回路領域
の半導体基板３７０がエッチング損傷を受ける。
形態によると、前記セルアレイ領域を覆うマスク３８８
を通じて、前記セルアレイ領域の第２酸化膜３８４は全
面エッチングされないようにし、前記周辺回路領域の第
２酸化膜３８４を選択的に全面エッチングすることによ
って、第２積層ゲート３４３の側壁３７１を覆う全面エ
ッチングされた側壁スペーサ３８５を形成する。本発明
のこのような特徴はいくつかの理由で、不揮発性メモリ
装置を製造することにおいて、長所を有する。例えば、
前記周辺回路領域の半導体基板３７０に対するエッチン
グ損傷が防止される。従来技術では、前記メモリセルが
トランジスタゲート及び前記メモリセルより高さが低い
前記周辺回路トランジスタゲートの間の段差により、側
壁スペーサエッチング工程が前記セルアレイ領域及び前
記周辺回路領域全体で実施される時、前記周辺回路領域
の半導体基板３７０がエッチング損傷を受ける。
【００４２】次に、マスク膜３８８をイオン注入用マス
クとして用いて（下方向の矢印で表示された）高濃度の
不純物を半導体基板３７０に注入する。これによって、
周辺回路トランジスタのソース／ドレイン領域４０６、
４０８を構成する高濃度不純物領域４０３、４０４が形
成される。その結果、周辺回路トランジスタのソース／
ドレイン領域４０６、４０８はＬＤＤ構造を形成する。
クとして用いて（下方向の矢印で表示された）高濃度の
不純物を半導体基板３７０に注入する。これによって、
周辺回路トランジスタのソース／ドレイン領域４０６、
４０８を構成する高濃度不純物領域４０３、４０４が形
成される。その結果、周辺回路トランジスタのソース／
ドレイン領域４０６、４０８はＬＤＤ構造を形成する。
【００４３】図１３を参照すると、マスク膜３８８を除
去した後、その処理結果物上に第２窒化膜３８６を形成
する。図示していないが、前記処理結果物上にＢＰＳＧ
膜又はＵＳＧ膜のような物質で形成される層間絶縁膜
（ＩＬＤ、ｉｎｔｅｒｌｅｖｅｌ ｄｉｅｌｅｃｔｒｉ
ｃ ｌａｙｅｒ）を蒸着する。メモリセルトランジスタ
及び周辺回路トランジスタのソース／ドレイン領域を露
出させるためのコンタクトホールが前記層間絶縁膜内に
形成される。第１シリコン窒化膜３８２及び第２シリコ
ン窒化膜３８６は前記層間絶縁膜をエッチングする間
に、エッチング損傷から前記セルメモリトランジスタ及
び周辺回路トランジスタのソース／ドレイン領域を保護
するためのエッチング保護膜として用いられる。次に、
前記メモリセルトランジスタ及び前記周辺回路トランジ
スタの電極を形成するため、前記コンタクトホール内に
は導電膜が形成される。
去した後、その処理結果物上に第２窒化膜３８６を形成
する。図示していないが、前記処理結果物上にＢＰＳＧ
膜又はＵＳＧ膜のような物質で形成される層間絶縁膜
（ＩＬＤ、ｉｎｔｅｒｌｅｖｅｌ ｄｉｅｌｅｃｔｒｉ
ｃ ｌａｙｅｒ）を蒸着する。メモリセルトランジスタ
及び周辺回路トランジスタのソース／ドレイン領域を露
出させるためのコンタクトホールが前記層間絶縁膜内に
形成される。第１シリコン窒化膜３８２及び第２シリコ
ン窒化膜３８６は前記層間絶縁膜をエッチングする間
に、エッチング損傷から前記セルメモリトランジスタ及
び周辺回路トランジスタのソース／ドレイン領域を保護
するためのエッチング保護膜として用いられる。次に、
前記メモリセルトランジスタ及び前記周辺回路トランジ
スタの電極を形成するため、前記コンタクトホール内に
は導電膜が形成される。
【００４４】本発明によると、第２窒化膜がコンタクト
ホール形成工程の間に、貫通されたり、エッチング損傷
を受けたりしても、第１窒化膜により、不揮発性メモリ
セルの積層ゲートの側壁は、コンタクトホール又は周辺
構造物を通じて浸透する移動イオン等から保護されるこ
とができる。これに加えて、ソース／ドレイン領域又は
素子分離領域に対する過度のエッチング損傷も防止され
ることができる。その結果、メモリセルの電荷保存特
性、信頼性、持続性及び耐久性などのような半導体装置
の特性を著しく改善させることができる。
ホール形成工程の間に、貫通されたり、エッチング損傷
を受けたりしても、第１窒化膜により、不揮発性メモリ
セルの積層ゲートの側壁は、コンタクトホール又は周辺
構造物を通じて浸透する移動イオン等から保護されるこ
とができる。これに加えて、ソース／ドレイン領域又は
素子分離領域に対する過度のエッチング損傷も防止され
ることができる。その結果、メモリセルの電荷保存特
性、信頼性、持続性及び耐久性などのような半導体装置
の特性を著しく改善させることができる。
【００４５】
【発明の効果】本発明によれば、電荷保存特性、信頼
性、持続性及び耐久性などの特性を改善することができ
る側壁スペーサ構造体を備える不揮発性メモリ装置を提
供することができる。
性、持続性及び耐久性などの特性を改善することができ
る側壁スペーサ構造体を備える不揮発性メモリ装置を提
供することができる。
【００４６】また、本発明によれば、素子分離領域の過
度のエッチングを防ぐことができる側壁スペーサ構造体
を備える不揮発性メモリ装置を提供することができる。
度のエッチングを防ぐことができる側壁スペーサ構造体
を備える不揮発性メモリ装置を提供することができる。
【図１】従来技術による不揮発性メモリ装置のセル構造
を示す断面図である。
を示す断面図である。
【図２】従来技術による素子分離領域に接する不揮発性
メモリ装置のコンタクト構造を示す断面図である。
メモリ装置のコンタクト構造を示す断面図である。
【図３】本発明の好適な実施形態による不揮発性メモリ
装置のセル構造を示す断面図である。
装置のセル構造を示す断面図である。
【図４】セルアレイ領域と周辺回路領域の各々で、互い
に異なる側壁スペーサ構造体を備える不揮発性メモリ装
置の断面図である。
に異なる側壁スペーサ構造体を備える不揮発性メモリ装
置の断面図である。
【図５】本発明の好適な実施形態による不揮発性メモリ
セルの平面図である。
セルの平面図である。
【図６】本発明の好適な実施形態に係る不揮発性メモリ
セルを図５の線４Ｂ−４Ｂ'に沿って切断した断面図で
ある。
セルを図５の線４Ｂ−４Ｂ'に沿って切断した断面図で
ある。
【図７】本発明の好適な実施形態に係る不揮発性メモリ
セルを図５の線４Ｃ−４Ｃ'に沿って切断した断面図で
ある。
セルを図５の線４Ｃ−４Ｃ'に沿って切断した断面図で
ある。
【図８】本発明の好適な実施形態による側壁スペーサ構
造体を具体化する不揮発性メモリ装置を示す断面図であ
る。
造体を具体化する不揮発性メモリ装置を示す断面図であ
る。
【図９】本発明の好適な実施形態による側壁スペーサ構
造体を具体化する不揮発性メモリ装置を示す断面図であ
る。
造体を具体化する不揮発性メモリ装置を示す断面図であ
る。
【図１０】本発明の好適な実施形態による側壁スペーサ
構造体を具体化する不揮発性メモリ装置を示す断面図で
ある。
構造体を具体化する不揮発性メモリ装置を示す断面図で
ある。
【図１１】本発明の好適な実施形態による側壁スペーサ
構造体を具体化する不揮発性メモリ装置を示す断面図で
ある。
構造体を具体化する不揮発性メモリ装置を示す断面図で
ある。
【図１２】本発明の好適な実施形態による側壁スペーサ
構造体を具体化する不揮発性メモリ装置を示す断面図で
ある。
構造体を具体化する不揮発性メモリ装置を示す断面図で
ある。
【図１３】本発明の好適な実施形態による側壁スペーサ
構造体を具体化する不揮発性メモリ装置を示す断面図で
ある。
構造体を具体化する不揮発性メモリ装置を示す断面図で
ある。
８、５６、１５６、 ３５６ 浮遊ゲート
１０、５１、３４１、３４３ 積層ゲート
２０、８２、１７２、１７６、１８２、３８２、３８
６、２２、シリコン窒化膜 １７４、３８５ 酸化膜側壁スペーサ ２４ コンタクトプラグ ２６ コンタクトホール ２８ 素子分離領域 ３０ ボーダレスコンタクトホール ３２、１６２、１８８ 層間絶縁膜 ４９ 不揮発性メモリセル ５２、１５２、２０６、３５２、４０６ ソース領域 ５４、１５４、２０８、３５４、４０８ ドレイン領域 ５８ チャネル領域 ６０ トンネル酸化膜 ６１、１６１、１７１、３６１、３７１ 側壁 ６２、１６２、３６２ ゲート層間絶縁膜 ６３、１６３、１７３、３６３、３７３ 上部面 ６６、１６６、１７８ シリサイド膜 ６７、１６７、３６７ 制御ゲート ７０、１７０、３７０ 半導体基板 ８０、１８０、３８０ 第１酸化膜 ８２、１７２ 第２窒化膜 ８４、１８４、３８４ 第２酸化膜 ８６、１８６ 第２窒化膜 １２８ 素子分離領域 １４１、３４１ 第１積層ゲート １４３、３４３ 第２積層ゲート １５７、１７５、３６９、３７９ ゲート絶縁膜 １６４、１７７ 多結晶シリコン膜 １７９、３５０ ゲート電極 １８７ コンタクトホール １９０ ビットライン １９５ 活性領域 ３８８ マスク膜 ４０１、４０２ 低濃度不純物領域 ４０３、４０４ 高濃度不純物領域
６、２２、シリコン窒化膜 １７４、３８５ 酸化膜側壁スペーサ ２４ コンタクトプラグ ２６ コンタクトホール ２８ 素子分離領域 ３０ ボーダレスコンタクトホール ３２、１６２、１８８ 層間絶縁膜 ４９ 不揮発性メモリセル ５２、１５２、２０６、３５２、４０６ ソース領域 ５４、１５４、２０８、３５４、４０８ ドレイン領域 ５８ チャネル領域 ６０ トンネル酸化膜 ６１、１６１、１７１、３６１、３７１ 側壁 ６２、１６２、３６２ ゲート層間絶縁膜 ６３、１６３、１７３、３６３、３７３ 上部面 ６６、１６６、１７８ シリサイド膜 ６７、１６７、３６７ 制御ゲート ７０、１７０、３７０ 半導体基板 ８０、１８０、３８０ 第１酸化膜 ８２、１７２ 第２窒化膜 ８４、１８４、３８４ 第２酸化膜 ８６、１８６ 第２窒化膜 １２８ 素子分離領域 １４１、３４１ 第１積層ゲート １４３、３４３ 第２積層ゲート １５７、１７５、３６９、３７９ ゲート絶縁膜 １６４、１７７ 多結晶シリコン膜 １７９、３５０ ゲート電極 １８７ コンタクトホール １９０ ビットライン １９５ 活性領域 ３８８ マスク膜 ４０１、４０２ 低濃度不純物領域 ４０３、４０４ 高濃度不純物領域
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5F083 EP02 EP17 EP18 EP23 EP48
EP55 EP60 EP63 EP68 EP77
ER21 GA25 JA35 JA53 PR43
PR53 ZA06
5F101 BA29 BA36 BA45 BB05 BD07
BD27 BD45 BE07
Claims (22)
- 【請求項１】 不揮発性メモリ装置に用いられる積層ゲ
ート構造体において、 半導体基板と、 側壁及び上部面を有し、前記半導体基板上に形成された
積層ゲートと、 前記積層ゲートの側壁に形成された多層側壁スペーサ構
造体と、を含み、 前記多層側壁スペーサ構造体は順次に積層された第１酸
化膜、第１窒化膜、第２酸化膜及び第２窒化膜を含むこ
とを特徴とする不揮発性メモリ装置の積層ゲート構造
体。 - 【請求項２】 前記第２酸化膜は全面エッチングされた
側壁スペーサであることを特徴とする請求項１に記載の
不揮発性メモリ装置の積層ゲート構造体。 - 【請求項３】 前記第２酸化膜は前記積層ゲート上に形
成されるコンフォーマルな側壁スペーサであることを特
徴とする請求項１に記載の不揮発性メモリ装置の積層ゲ
ート構造体。 - 【請求項４】 前記積層ゲートは第１絶縁膜、浮遊ゲー
ト、第２絶縁膜及び制御ゲートを含むことを特徴とする
請求項１に記載の不揮発性メモリ装置の積層ゲート構造
体。 - 【請求項５】 前記積層ゲートはシリコン−酸化膜−窒
化膜−酸化膜−半導体の構造体を含むことを特徴とする
請求項１に記載の不揮発性メモリ装置の積層ゲート構造
体。 - 【請求項６】 不揮発性メモリセルにおいて、 素子分離領域及び活性領域を有する半導体基板と、 側壁及び上部面を有し、前記活性領域上に形成され、第
１絶縁膜、浮遊ゲート、第２絶縁膜及び制御ゲートを備
えた積層ゲートと、 前記活性領域内で前記積層ゲートの互いに異なる側面に
対に形成されるソース領域及びドレイン領域と、 前記積層ゲートの側壁を覆い、前記積層ゲート上に形成
された第１酸化膜と、 前記積層ゲートの側壁を覆い、前記第１酸化膜上に形成
された第１窒化膜と、 前記積層ゲートの側壁を覆い、前記第１窒化膜上に形成
された第２酸化膜と、 前記積層ゲートの側壁を覆い、前記第２酸化膜上に形成
された第２窒化膜と、を含むことを特徴とする不揮発性
メモリセル。 - 【請求項７】 前記第１酸化膜は５〜３０ｎｍの厚さを
有することを特徴とする請求項６に記載の不揮発性メモ
リセル。 - 【請求項８】 前記第１窒化膜は５〜３０ｎｍの厚さを
有することを特徴とする請求項６に記載の不揮発性メモ
リセル。 - 【請求項９】 前記第２酸化膜は少なくとも３０ｎｍの
厚さを有することを特徴とする請求項６に記載の不揮発
性メモリセル。 - 【請求項１０】 前記第２窒化膜は少なくとも１０ｎｍ
の厚さを有することを特徴とする請求項６に記載の不揮
発性メモリセル。 - 【請求項１１】 前記第２酸化膜は全面エッチングされ
た側壁スペーサであることを特徴とする請求項６に記載
の不揮発性メモリセル。 - 【請求項１２】 前記第１酸化膜は前記ソース領域及び
前記ドレイン領域上に形成され、前記第１及び第２窒化
膜は前記ソース領域及び前記ドレイン領域上の第１酸化
膜上に順次に形成されることを特徴とする請求項６に記
載の不揮発性メモリセル。 - 【請求項１３】 前記積層ゲートを覆う層間絶縁膜をさ
らに含み、前記層間絶縁膜内に前記ドレイン領域に電気
的に接続されるボーダレスコンタクトが形成され、前記
第１及び第２窒化膜は前記素子分離領域上に順次に形成
されることを特徴とする請求項１２に記載の不揮発性メ
モリセル。 - 【請求項１４】 前記第２酸化膜は前記積層ゲートの上
部面をコンフォーマルに覆うことを特徴とする請求項６
に記載の不揮発性メモリセル。 - 【請求項１５】 前記第１酸化膜は前記ソース領域及び
前記ドレイン領域上に形成され、前記ソース領域及び前
記ドレイン領域上の前記第１酸化膜上に前記第１窒化
膜、第２酸化膜及び第２窒化膜が順次に形成されること
を特徴とする請求項６に記載の不揮発性メモリセル。 - 【請求項１６】 前記積層ゲート上に形成された層間絶
縁膜及び前記層間絶縁膜内で形成されて前記ドレイン領
域に電気的に接続される導電膜をさらに含むことを特徴
とする請求項１５に記載の不揮発性メモリセル。 - 【請求項１７】 前記積層ゲートを覆う層間絶縁膜をさ
らに含み、前記層間絶縁膜内に前記ドレイン領域に電気
的に接続されたボーダレスコンタクトが形成され、前記
第１酸化膜、第１窒化膜、第２酸化膜及び第２窒化膜は
前記素子分離領域上に順次に形成されることを特徴とす
る請求項１５に記載の不揮発性メモリセル。 - 【請求項１８】 半導体基板上に形成されたセルトラン
ジスタ及び周辺回路トランジスタを含み、前記セルトラ
ンジスタ及び前記周辺回路トランジスタは側壁及び上部
面を有する第１積層ゲート及び第２積層ゲートを各々含
むことを特徴とする不揮発性メモリ装置において、 前記第１積層ゲートは、 前記第１積層ゲートの側壁を覆い、前記第１積層ゲート
上に形成された第１酸化膜と、 前記第１積層ゲートの側壁を覆い、前記第１酸化膜上に
形成された第１窒化膜と、 前記第１積層ゲートの上部面及び側壁をコンフォーマル
に覆い、前記第１窒化膜上に形成された第２酸化膜と、 前記第１積層ゲートの側壁を覆い、前記第２酸化膜上に
形成された第２窒化膜と、をさらに含み、 前記第２積層ゲートは、 前記第２積層ゲート上に形成された第１酸化膜と、 前記第２積層ゲートの側壁を覆い、前記第１酸化膜上に
形成された第１窒化膜と、 前記第２積層ゲートの側壁を覆い、前記第１窒化膜上に
形成された全面エッチングされた酸化膜側壁スペーサ
と、 前記第２積層ゲートの側壁を覆い、前記全面エッチング
された酸化膜側壁スペーサを含む処理結果物上に形成さ
れた第２窒化膜と、をさらに含むことを特徴とする不揮
発性メモリ装置。 - 【請求項１９】 前記第１積層ゲートは、ゲート絶縁
膜、前記ゲート絶縁膜上の浮遊ゲート、前記浮遊ゲート
上のゲート層間絶縁膜及び前記ゲート層間絶縁膜上の制
御ゲートを含み、 前記第２積層ゲートは、ゲート絶縁膜及びゲート絶縁膜
上のゲート電極を含むことを特徴とする請求項１８に記
載の不揮発性メモリ装置。 - 【請求項２０】 ＮＯＲ型不揮発性メモリセルにおい
て、 半導体基板と、 側壁及び上部面を有し、前記半導体基板上に形成された
積層ゲートと、 前記積層ゲートの互いに異なる側面に対を形成し、半導
体基板内に階段接合領域を有するソース領域及びドレイ
ン領域と、 前記積層ゲートの側壁を覆い、前記積層ゲート上に形成
された第１酸化膜と、 前記積層ゲートの側壁を覆い、前記第１酸化膜上に形成
された第１窒化膜と、 前記積層ゲートの側壁を覆い、前記第１窒化膜上に形成
された第２酸化膜と、 前記積層ゲートの側壁を覆い、前記第２酸化膜上に形成
された第２窒化膜と、を含むことを特徴とするＮＯＲ型
不揮発性メモリセル。 - 【請求項２１】 半導体基板上に形成され、第１積層ゲ
ートを有するセルトランジスタ及び第２積層ゲートを有
する周辺回路トランジスタを含み、前記第１及び第２積
層ゲートの各々は側壁及び上部面を有し、前記第１積層
ゲートに隣接する第１ソース／ドレイン領域及び前記第
２積層ゲートに隣接する第２ソース／ドレイン領域を含
む不揮発性メモリ素子において、 前記第１及び第２積層ゲートの側壁を覆い、前記第１及
び第２積層ゲート上に形成された第１酸化膜と、 前記第１及び第２積層ゲートの側壁を覆い、前記第１酸
化膜上に形成された第１窒化膜と、 前記第１積層ゲートの側壁及び上部面を覆うコンフォー
マルな酸化膜スペーサ層と、 前記第２積層ゲートの側壁を覆い、前記第１窒化膜上に
形成された全面エッチングされた酸化膜側壁スペーサ
と、 前記第１及び第２積層ゲートの側壁を覆い、前記コンフ
ォーマルな酸化膜スペーサ層及び前記全面エッチングさ
れた酸化膜側壁スペーサ上に形成された第２窒化膜と、
を含み、 前記第１ソース／ドレイン領域は単一の高濃度不純物領
域を有し、前記第２ソース／ドレイン領域はＬＤＤ構造
を有する不揮発性メモリ装置。 - 【請求項２２】 前記第１ソース／ドレイン領域は前記
単一の高濃度不純物領域を囲む低濃度不純物領域をさら
に含むことを特徴とする請求項２１に記載の不揮発性メ
モリ装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/902,820 US6555865B2 (en) | 2001-07-10 | 2001-07-10 | Nonvolatile semiconductor memory device with a multi-layer sidewall spacer structure and method for manufacturing the same |
| US09/902820 | 2001-07-10 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003068898A true JP2003068898A (ja) | 2003-03-07 |
Family
ID=25416444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002201216A Pending JP2003068898A (ja) | 2001-07-10 | 2002-07-10 | 不揮発性メモリ装置の積層ゲート構造体、不揮発性メモリセル、不揮発性メモリ装置、ｎｏｒ型不揮発性メモリセル |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6555865B2 (ja) |
| JP (1) | JP2003068898A (ja) |
| KR (1) | KR100437465B1 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005533370A (ja) * | 2002-05-16 | 2005-11-04 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 層アレイおよびメモリーアレイ |
| JP2006066886A (ja) * | 2004-08-26 | 2006-03-09 | Hynix Semiconductor Inc | フラッシュメモリ素子の製造方法 |
| JP2007250677A (ja) * | 2006-03-14 | 2007-09-27 | Oki Electric Ind Co Ltd | 半導体記憶装置およびそれを備えた半導体装置 |
| JP2009016688A (ja) * | 2007-07-06 | 2009-01-22 | Sharp Corp | 半導体装置の製造方法 |
| JP2011124599A (ja) * | 2004-04-14 | 2011-06-23 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| JP2012114475A (ja) * | 2012-03-16 | 2012-06-14 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP2014013934A (ja) * | 2013-09-17 | 2014-01-23 | Fujitsu Semiconductor Ltd | 半導体装置 |
| US9461138B2 (en) | 2012-02-28 | 2016-10-04 | Seiko Epson Corporation | Non-volatile semiconductor memory with nitride sidewall contacting nitride layer of ONO gate stack and methods for producing the same |
Families Citing this family (79)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6830979B2 (en) * | 2001-05-23 | 2004-12-14 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor device |
| KR100377833B1 (ko) * | 2001-06-19 | 2003-03-29 | 삼성전자주식회사 | 보더리스 콘택 구조를 갖는 반도체 장치 및 그 제조방법 |
| US6925007B2 (en) | 2001-10-31 | 2005-08-02 | Sandisk Corporation | Multi-state non-volatile integrated circuit memory systems that employ dielectric storage elements |
| US6897522B2 (en) * | 2001-10-31 | 2005-05-24 | Sandisk Corporation | Multi-state non-volatile integrated circuit memory systems that employ dielectric storage elements |
| KR100426441B1 (ko) * | 2001-11-01 | 2004-04-14 | 주식회사 하이닉스반도체 | 반도체 소자의 시모스(ｃｍｏｓ) 및 그의 제조 방법 |
| US6753242B2 (en) * | 2002-03-19 | 2004-06-22 | Motorola, Inc. | Integrated circuit device and method therefor |
| US20030181053A1 (en) * | 2002-03-20 | 2003-09-25 | U-Way Tseng | Method of manufacturing a nonvolatile memory cell with triple spacers and the structure thereof |
| TWI291748B (en) * | 2002-03-20 | 2007-12-21 | Macronix Int Co Ltd | Method and structure for improving reliability of non-volatile memory cell |
| JP2004014875A (ja) * | 2002-06-07 | 2004-01-15 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US6713350B2 (en) * | 2002-08-07 | 2004-03-30 | Micron Technology, Inc. | Method to remove an oxide seam along gate stack edge, when nitride space formation begins with an oxide liner surrounding gate stack |
| KR100500448B1 (ko) * | 2003-02-06 | 2005-07-14 | 삼성전자주식회사 | 선택적 디스포저블 스페이서 기술을 사용하는 반도체집적회로의 제조방법 및 그에 의해 제조된 반도체 집적회로 |
| US6878986B2 (en) * | 2003-03-31 | 2005-04-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Embedded flash memory cell having improved programming and erasing efficiency |
| KR100885910B1 (ko) * | 2003-04-30 | 2009-02-26 | 삼성전자주식회사 | 게이트 적층물에 ｏｈａ막을 구비하는 비 휘발성 반도체메모리 장치 및 그 제조방법 |
| US7759719B2 (en) * | 2004-07-01 | 2010-07-20 | Chih-Hsin Wang | Electrically alterable memory cell |
| US7297634B2 (en) * | 2003-06-06 | 2007-11-20 | Marvell World Trade Ltd. | Method and apparatus for semiconductor device and semiconductor memory device |
| US7550800B2 (en) * | 2003-06-06 | 2009-06-23 | Chih-Hsin Wang | Method and apparatus transporting charges in semiconductor device and semiconductor memory device |
| US7115942B2 (en) * | 2004-07-01 | 2006-10-03 | Chih-Hsin Wang | Method and apparatus for nonvolatile memory |
| US6958513B2 (en) * | 2003-06-06 | 2005-10-25 | Chih-Hsin Wang | Floating-gate memory cell having trench structure with ballistic-charge injector, and the array of memory cells |
| US7613041B2 (en) * | 2003-06-06 | 2009-11-03 | Chih-Hsin Wang | Methods for operating semiconductor device and semiconductor memory device |
| US7033897B2 (en) * | 2003-10-23 | 2006-04-25 | Texas Instruments Incorporated | Encapsulated spacer with low dielectric constant material to reduce the parasitic capacitance between gate and drain in CMOS technology |
| US7235848B2 (en) * | 2003-12-09 | 2007-06-26 | Applied Intellectual Properties Co., Ltd. | Nonvolatile memory with spacer trapping structure |
| US20050156229A1 (en) * | 2003-12-16 | 2005-07-21 | Yeap Geoffrey C. | Integrated circuit device and method therefor |
| US7306995B2 (en) * | 2003-12-17 | 2007-12-11 | Texas Instruments Incorporated | Reduced hydrogen sidewall spacer oxide |
| US20050251617A1 (en) * | 2004-05-07 | 2005-11-10 | Sinclair Alan W | Hybrid non-volatile memory system |
| KR20050069124A (ko) * | 2003-12-31 | 2005-07-05 | 동부아남반도체 주식회사 | 에스오엔오에스 소자 및 그 제조방법 |
| KR100519801B1 (ko) | 2004-04-26 | 2005-10-10 | 삼성전자주식회사 | 스트레스 완충 스페이서에 의해 둘러싸여진 노드 콘택플러그를 갖는 반도체소자들 및 그 제조방법들 |
| US20080203464A1 (en) * | 2004-07-01 | 2008-08-28 | Chih-Hsin Wang | Electrically alterable non-volatile memory and array |
| US7067374B2 (en) * | 2004-08-05 | 2006-06-27 | Macronix International Co., Ltd. | Manufacturing methods and structures of memory device |
| US7397087B2 (en) * | 2004-08-06 | 2008-07-08 | International Business Machines Corporation | FEOL/MEOL metal resistor for high end CMOS |
| JP4143589B2 (ja) * | 2004-10-15 | 2008-09-03 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| WO2006064394A1 (en) * | 2004-12-13 | 2006-06-22 | Koninklijke Philips Electronics N.V. | Borderless (etching stop) layer stack for non-volatile memory applications |
| DE102005020133B4 (de) * | 2005-04-29 | 2012-03-29 | Advanced Micro Devices, Inc. | Verfahren zur Herstellung eines Transistorelements mit Technik zur Herstellung einer Kontaktisolationsschicht mit verbesserter Spannungsübertragungseffizienz |
| KR100684899B1 (ko) * | 2005-05-18 | 2007-02-20 | 삼성전자주식회사 | 비휘발성 기억 장치 |
| US7411244B2 (en) | 2005-06-28 | 2008-08-12 | Chih-Hsin Wang | Low power electrically alterable nonvolatile memory cells and arrays |
| KR100618908B1 (ko) * | 2005-08-12 | 2006-09-05 | 삼성전자주식회사 | 게이트 저항을 개선한 반도체 소자 및 제조 방법 |
| US20070085129A1 (en) * | 2005-10-14 | 2007-04-19 | Macronix International Co., Ltd. | Nitride read only memory device with buried diffusion spacers and method for making the same |
| TWI287868B (en) * | 2005-11-17 | 2007-10-01 | Ememory Technology Inc | Single-poly non-volatile memory device |
| US7759206B2 (en) * | 2005-11-29 | 2010-07-20 | International Business Machines Corporation | Methods of forming semiconductor devices using embedded L-shape spacers |
| US7482231B2 (en) * | 2006-01-06 | 2009-01-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Manufacturing of memory array and periphery |
| US7482236B2 (en) * | 2006-01-06 | 2009-01-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for a sidewall SONOS memory device |
| KR100724574B1 (ko) * | 2006-01-10 | 2007-06-04 | 삼성전자주식회사 | 식각저지막을 갖는 반도체 소자 및 그의 제조방법 |
| KR100772687B1 (ko) | 2006-04-28 | 2007-11-02 | 주식회사 하이닉스반도체 | 반도체 소자 제조방법 |
| JP2007317694A (ja) * | 2006-05-23 | 2007-12-06 | Oki Electric Ind Co Ltd | 半導体不揮発性メモリ、半導体不揮発性メモリへの情報の記録方法及び半導体不揮発性メモリの製造方法 |
| JP2008010483A (ja) * | 2006-06-27 | 2008-01-17 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2008098567A (ja) * | 2006-10-16 | 2008-04-24 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
| KR100825789B1 (ko) * | 2006-11-03 | 2008-04-28 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
| TW200826293A (en) * | 2006-12-11 | 2008-06-16 | Innolux Display Corp | Read-only memory and method for manufacturing the same |
| DE102007045074B4 (de) * | 2006-12-27 | 2009-06-18 | Hynix Semiconductor Inc., Ichon | Halbleiterbauelement mit Gatestapelstruktur |
| US7381623B1 (en) * | 2007-01-17 | 2008-06-03 | International Business Machines Corporation | Pre-epitaxial disposable spacer integration scheme with very low temperature selective epitaxy for enhanced device performance |
| US7432168B1 (en) * | 2007-03-16 | 2008-10-07 | Taiwan Semiconductor Manufacturing Co., Ltd | Method for fabricating semiconductor device with thin gate spacer |
| KR100827450B1 (ko) * | 2007-05-18 | 2008-05-07 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
| US8097912B2 (en) * | 2007-06-13 | 2012-01-17 | Macronix International Co. Ltd. | Systems and methods for self convergence during erase of a non-volatile memory device |
| JP2009026955A (ja) * | 2007-07-19 | 2009-02-05 | Panasonic Corp | 半導体装置及びその製造方法 |
| KR101191818B1 (ko) * | 2007-07-31 | 2012-10-16 | 후지쯔 세미컨덕터 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| US8072023B1 (en) | 2007-11-12 | 2011-12-06 | Marvell International Ltd. | Isolation for non-volatile memory cell array |
| US8120088B1 (en) | 2007-12-07 | 2012-02-21 | Marvell International Ltd. | Non-volatile memory cell and array |
| TWI441367B (zh) * | 2008-10-24 | 2014-06-11 | Ind Tech Res Inst | 多階記憶胞及其製造方法 |
| US8143131B2 (en) | 2009-03-31 | 2012-03-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating spacers in a strained semiconductor device |
| KR20110120695A (ko) * | 2010-04-29 | 2011-11-04 | 삼성전자주식회사 | 반도체 소자 |
| US8269318B2 (en) | 2010-05-03 | 2012-09-18 | United Microelectronics Corp. | MOS device |
| KR101720721B1 (ko) * | 2010-07-02 | 2017-03-28 | 삼성전자주식회사 | 셀 비트 라인과 주변 게이트가 동일한 레벨에서 형성되나, 상이한 스페이서 두께를 가지는 반도체 소자와 그 제조방법, 및 그것을 포함하는 반도체 모듈 및 전자 시스템 |
| US8471328B2 (en) | 2010-07-26 | 2013-06-25 | United Microelectronics Corp. | Non-volatile memory and manufacturing method thereof |
| US20130026496A1 (en) * | 2011-07-29 | 2013-01-31 | Huaxiang Yin | Semiconductor Device and Manufacturing Method Thereof |
| CN102903638B (zh) * | 2011-07-29 | 2016-03-30 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| US8679968B2 (en) * | 2012-05-15 | 2014-03-25 | Globalfoundries Singapore Pte. Ltd | Method for forming a self-aligned contact opening by a lateral etch |
| TWI474484B (zh) * | 2012-05-16 | 2015-02-21 | Winbond Electronics Corp | 半導體製程 |
| US8828884B2 (en) | 2012-05-23 | 2014-09-09 | Sandisk Technologies Inc. | Multi-level contact to a 3D memory array and method of making |
| TWI485811B (zh) * | 2012-07-18 | 2015-05-21 | Maxchip Electronics Corp | 半導體結構的製造方法 |
| KR20140016663A (ko) | 2012-07-30 | 2014-02-10 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 제조방법 |
| US9401279B2 (en) | 2013-06-14 | 2016-07-26 | Sandisk Technologies Llc | Transistor gate and process for making transistor gate |
| US9401309B2 (en) | 2014-08-26 | 2016-07-26 | Sandisk Technologies Llc | Multiheight contact via structures for a multilevel interconnect structure |
| US9236392B1 (en) | 2014-08-26 | 2016-01-12 | Sandisk Technologies Inc. | Multiheight electrically conductive via contacts for a multilevel interconnect structure |
| US9601502B2 (en) | 2014-08-26 | 2017-03-21 | Sandisk Technologies Llc | Multiheight contact via structures for a multilevel interconnect structure |
| US10090397B2 (en) * | 2014-08-29 | 2018-10-02 | Taiwan Semiconductor Manufacturing Co., Ltd | Semiconductor device structure and method for forming the same |
| CN106611709B (zh) * | 2015-10-15 | 2019-09-03 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
| US10312432B2 (en) * | 2016-04-06 | 2019-06-04 | Varian Semiconductor Equipment Associates, Inc. | Magnetic memory device and techniques for forming |
| CN106129009A (zh) * | 2016-08-30 | 2016-11-16 | 上海华力微电子有限公司 | 利用侧墙结构提高存储区可靠性的方法以及闪存存储器 |
| US11653498B2 (en) * | 2017-11-30 | 2023-05-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory device with improved data retention |
| TWI721546B (zh) * | 2019-08-30 | 2021-03-11 | 華邦電子股份有限公司 | 記憶體元件及其製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2672537B2 (ja) | 1987-12-21 | 1997-11-05 | 株式会社東芝 | 不揮発性半導体装置の製造方法 |
| US5234850A (en) | 1990-09-04 | 1993-08-10 | Industrial Technology Research Institute | Method of fabricating a nitride capped MOSFET for integrated circuits |
| US5898619A (en) * | 1993-03-01 | 1999-04-27 | Chang; Ko-Min | Memory cell having a plural transistor transmission gate and method of formation |
| JP3238556B2 (ja) * | 1993-12-06 | 2001-12-17 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| US5439838A (en) * | 1994-09-14 | 1995-08-08 | United Microelectronics Corporation | Method of thinning for EEPROM tunneling oxide device |
| KR100226269B1 (ko) * | 1996-12-18 | 1999-10-15 | 김영환 | 플래쉬 메모리 소자 및 그 제조방법 |
| US5879993A (en) * | 1997-09-29 | 1999-03-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Nitride spacer technology for flash EPROM |
| JPH11307744A (ja) * | 1998-04-17 | 1999-11-05 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
| JP3240999B2 (ja) * | 1998-08-04 | 2001-12-25 | 日本電気株式会社 | 半導体記憶装置及びその製造方法 |
| US6144071A (en) | 1998-09-03 | 2000-11-07 | Advanced Micro Devices, Inc. | Ultrathin silicon nitride containing sidewall spacers for improved transistor performance |
| US6001687A (en) | 1999-04-01 | 1999-12-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Process for forming self-aligned source in flash cell using SiN spacer as hard mask |
| JP3738816B2 (ja) * | 1999-04-06 | 2006-01-25 | セイコーエプソン株式会社 | 半導体装置およびその製造方法 |
-
2001
- 2001-07-10 US US09/902,820 patent/US6555865B2/en not_active Expired - Lifetime
- 2001-11-13 KR KR10-2001-0070382A patent/KR100437465B1/ko active IP Right Grant
-
2002
- 2002-07-10 JP JP2002201216A patent/JP2003068898A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005533370A (ja) * | 2002-05-16 | 2005-11-04 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 層アレイおよびメモリーアレイ |
| JP2011124599A (ja) * | 2004-04-14 | 2011-06-23 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| JP2006066886A (ja) * | 2004-08-26 | 2006-03-09 | Hynix Semiconductor Inc | フラッシュメモリ素子の製造方法 |
| JP2007250677A (ja) * | 2006-03-14 | 2007-09-27 | Oki Electric Ind Co Ltd | 半導体記憶装置およびそれを備えた半導体装置 |
| JP2009016688A (ja) * | 2007-07-06 | 2009-01-22 | Sharp Corp | 半導体装置の製造方法 |
| US9461138B2 (en) | 2012-02-28 | 2016-10-04 | Seiko Epson Corporation | Non-volatile semiconductor memory with nitride sidewall contacting nitride layer of ONO gate stack and methods for producing the same |
| JP2012114475A (ja) * | 2012-03-16 | 2012-06-14 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP2014013934A (ja) * | 2013-09-17 | 2014-01-23 | Fujitsu Semiconductor Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6555865B2 (en) | 2003-04-29 |
| KR100437465B1 (ko) | 2004-06-23 |
| US20030011017A1 (en) | 2003-01-16 |
| KR20030006893A (ko) | 2003-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100437465B1 (ko) | 개선된 측벽 스페이서 구조체를 갖는 비휘발성 반도체 장치 | |
| US6781193B2 (en) | Non-volatile memory device having floating trap type memory cell and method of forming the same | |
| US6894341B2 (en) | Semiconductor device and manufacturing method | |
| US7517757B2 (en) | Non-volatile memory device having dual gate and method of forming the same | |
| KR100646085B1 (ko) | 비휘발성 메모리 소자, 그 제조방법, 및 이를 이용한 반도체 소자의 제조방법 | |
| US8269266B2 (en) | Semiconductor device and a method of manufacturing the same | |
| US7081651B2 (en) | Non-volatile memory device with protruding charge storage layer and method of fabricating the same | |
| US6972260B2 (en) | Method of fabricating flash memory cell | |
| KR100454136B1 (ko) | 플로팅 게이트의 전하 손실을 막을 수 있는 비휘발성메모리 장치 및 그 제조방법 | |
| US7671406B2 (en) | Semiconductor device and method of fabricating the same | |
| US7626227B2 (en) | Semiconductor device with reduced transistor breakdown voltage for preventing substrate junction currents | |
| US7952133B2 (en) | Flash memory and method for manufacturing the same | |
| US20040155282A1 (en) | Semiconductor device having self-aligned contact hole and method of fabricating the same | |
| US8207560B2 (en) | Nonvolatile semiconductor memory device and method of fabricating the same | |
| US6787417B2 (en) | Method of fabricating semiconductor device | |
| KR100297938B1 (ko) | 비휘발성메모리장치및그제조방법 | |
| US20080197402A1 (en) | Methods of Forming Nonvolatile Memory Devices and Memory Devices Formed Thereby | |
| KR20050069597A (ko) | 플래시 메모리 셀 및 그의 제조 방법 | |
| KR100733055B1 (ko) | 전하 트랩형 비휘발성 메모리 장치 및 그 제조 방법 | |
| US11264473B2 (en) | Method for manufacturing semiconductor device | |
| KR19990050149A (ko) | 불휘발성 반도체 메모리 장치 | |
| KR20020016338A (ko) | 플래시 메모리 장치 | |
| KR20090070270A (ko) | 플래시 메모리와 그 제조 방법 | |
| KR20070067539A (ko) | 이중 부유 게이트를 갖는 플래시 메모리 소자의 제조방법및 그에 의해 제조된 플래시 메모리 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041109 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060508 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080208 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080311 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080611 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080616 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080711 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080716 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080811 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080822 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080910 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090721 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091215 |