TWI474484B - 半導體製程 - Google Patents

Description

半導體製程

本發明是有關於一種半導體製程，且特別是有關於一種製作無孔洞或無縫隙之多晶矽層的方法。

半導體元件為了達到降低成本及簡化製程步驟的需求，將晶胞區與周邊區的元件整合在同一晶片上已逐漸成為一種趨勢，例如將快閃記憶體與邏輯電路元件整合在同一晶片上，則稱之為嵌入式快閃記憶體(embedded flash memory)。

在晶胞區中，汲極(drain)與共源極(common source)端均是採用自我對準接觸窗(self-aligned contact)的製程，以有效微縮晶胞區的面積。已知的一種的方法是先於閘極間沉積犧牲多晶矽層(sacrificial polysilicon layer)，然後將犧牲多晶矽層圖案化以定義出圓柱狀與城牆狀的圖案(即待形成接觸窗的區域)。接著，於上述圖案之間填入介電層。之後，移除犧牲多晶矽層，以於介電層中形成圓柱狀與城牆狀的開口。繼之，於上述開口中沉積阻障層金屬層與導體金屬層以形成自我對準接觸窗。

然而，由於在沉積犧牲多晶矽層的步驟中會產生孔洞(void)或縫隙(seam)，因此介電層會沉積於孔洞或縫隙中。如此一來，於後續移除犧牲多晶矽層的步驟中，孔洞或縫隙中的介電層會阻擋或遲滯犧牲多晶矽層的蝕刻效 率，導致無法完全去除汲極與共源極的犧牲多晶矽層。因而會使得晶胞區之自我對準接觸窗的阻值過高甚至開路(open)，嚴重影響元件特性與產品良率。

有鑑於此，本發明提供一種半導體製程，可以製作無孔洞或無縫隙之犧牲多晶矽層，以避免後續移除犧牲多晶矽層時產生多晶矽殘留的問題。

本發明提供一種半導體製程。首先，提供具有晶胞區與周邊區的基底。然後，於晶胞區的基底上形成多數個第一閘極結構以及於周邊區的基底上形成至少一第二閘極結構。接著，於基底上形成介電層，以覆蓋第一閘極結構及第二閘極結構。之後，於基底上形成非晶矽層，以覆蓋第二閘極結構以及至少填滿第一閘極結構之間的間隙。繼之，對非晶矽層進行一再結晶製程，以形成第一多晶矽層。

在本發明之一實施例中，上述再結晶製程包括進行一快速熱製程。

在本發明之一實施例中，上述快速熱製程的溫度可為約800℃至約1,000℃。

在本發明之一實施例中，上述半導體製程更包括於第一多晶矽層上形成第二多晶矽層，其中非晶矽層的形成溫度低於第二多晶矽層的形成溫度。

在本發明之一實施例中，上述非晶矽層的形成溫度可為約480℃至約520℃。

在本發明之一實施例中，上述第二多晶矽層的形成溫度可為約550℃至約650℃。

在本發明之一實施例中，於第一多晶矽層上形成第二多晶矽層之前，上述半導體製程更包括對第一多晶矽層進行一蝕刻製程，以移除第一多晶矽層表面的自生氧化層。

在本發明之一實施例中，上述蝕刻製程包括使用稀釋氫氟酸為蝕刻劑的濕蝕刻製程。

在本發明之一實施例中，於上述基底上形成介電層的方法包括：於基底上順應性地形成第一氧化層，以覆蓋第一閘極結構及第二閘極結構；於各第一閘極結構及第二閘極結構的側壁上形成間隙壁；以及於基底上順應性地形成第二氧化層，以覆蓋第一閘極結構及第二閘極結構。

在本發明之一實施例中，上述各第一閘極結構包括依序堆疊在基底上的穿隧氧化層、第一導體層、閘間介電層及第二導體層，而第二閘極結構包括依序堆疊在基底上的閘氧化層及第三導體層。

在本發明之一實施例中，上述各第一閘極結構更包括依序堆疊在第二導體層上的第一金屬矽化物層及第一罩幕層，且第二閘極結構更包括依序堆疊在第三導體層上的第二金屬矽化物層及第二罩幕層。

基於上述，在本發明的半導體製程中，先在較低溫度下沉積第一層的非晶矽層，然後在較高溫度下形成第二層的多晶矽層，且中間插入對非晶矽層的再結晶製程以及移除再結晶後第一層的多晶矽層表面的自生氧化層。以此兩 階段的沉積方式取代習知的單一沉積方式，可成功地製作無孔洞或無縫隙的犧牲多晶矽層，因此於去除汲極與共源極的犧牲多晶矽層時不會產生多晶矽殘留的問題，可大幅提升元件特性與產品良率。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A至1F為根據本發明一實施例所繪示之半導體製程的剖面示意圖。

請參照圖1A，提供基底100。基底100例如是矽基底。基底100具有晶胞區100a與周邊區100b。於晶胞區100a的基底100上形成多數個閘極結構102以及於周邊區100b的基底100上形成至少一閘極結構110。

閘極結構102包括依序堆疊在基底100上的穿隧氧化層103、導體層104、閘間介電層105及導體層106。穿隧氧化層103的材料例如是氧化矽。導體層104作為浮置閘極，其材料例如是摻雜多晶矽。閘間介電層105例如是ONO複合層。導體層106作為控制閘極，其材料例如是摻雜多晶矽。此外，閘極結構110包括依序堆疊在基底100上的閘氧化層111及導體層112。導體層112作為邏輯元件之閘極，其材料例如是摻雜多晶矽。

形成閘極結構102與閘極結構110的方法包括以下步驟。首先，不同的堆疊材料層(未繪示)分別形成於晶胞區 100a及周邊區100b之基底100上。具體言之，於基底100之晶胞區100a上依序堆疊穿隧氧化材料層、第一導體材料層、閘間介電材料層及第二導體材料層，而於基底100之周邊區100b上依序堆疊閘氧化材料層及第二導體材料層，其中晶胞區100a與周邊區100b上的第二導體材料層為同時形成之。然後，對晶胞區100a上的第二導體材料層進行離子植入製程。之後，對上述材料層進行至少一圖案化步驟，以於晶胞區100a的基底100上形成閘極結構102以及於周邊區100b的基底100上形成閘極結構110。

在一實施例中，閘極結構102可以更包括依序堆疊在導體層106上的金屬矽化物層107、下罩幕層108及上罩幕層109。閘極結構110可以更包括依序堆疊在導體層112上的金屬矽化物層113、下罩幕層114及上罩幕層115。形成金屬矽化物層107與金屬矽化物層113是為了分別降低導體層106與導體層112的阻值。金屬矽化物層107與金屬矽化物層113的材料相同，例如均為矽化鎢。

此外，形成下罩幕層108與上罩幕層109是為了拉開字元線(由導體層106及其上的金屬矽化物層107構成)與後續形成之位元線之間的最短距離。下罩幕層108與下罩幕層114的材料相同，例如均為氮化矽。上罩幕層109與上罩幕層115的材料相同，例如均為四乙氧基矽氧烷形成的二氧化矽(TEOS-SiO₂ )。在此實施例中，是以雙層罩幕層結構為例來說明之，但本發明並不以此為限。本領域具有通常知識者應了解，也可以使用單層或大於兩層的罩幕層結構。

特別要說明的是，在圖1A中是以於周邊區100b上形成一個閘極結構110為例來說明之，但本發明並不以此為限。本領域具有通常知識者應了解，周邊區100b上可形成多數個閘極結構110，周邊區100b可具有高壓元件區及低壓元件區(未繪示)，且形成於高壓元件區及低壓元件區上的閘氧化層具有不同的厚度。

然後，請參照圖1B，於基底100上順應性地形成氧化層116，以覆蓋閘極結構102及閘極結構110。氧化層116的材料例如是高溫氧化物(high-temperature oxide，HTO)，且其形成方法例如是進行化學氣相沈積製程。在一實施例中，於形成閘極結構102與閘極結構110的步驟之後以及於形成氧化層116的步驟之前，也可以進行至少一離子植入步驟，以於晶胞區100a之基底100中形成多數個淺摻雜區(未繪示)，以及於周邊區100b之高壓元件區之基底100中形成多數個淺摻雜區(未繪示)。

接著，於每一個閘極結構102及閘極結構110的側壁上形成間隙壁118。間隙壁118的材料例如是氮化矽。形成間隙壁118的方法包括於基底100上沈積間隙壁材料層(未繪示)。然後，進行非等向性蝕刻製程，以移除部分間隙壁材料層。在一實施例中(未繪示)，上述移除部分間隙壁材料層的步驟也可以同時移除閘極結構之間的部分氧化層116。

之後，於基底100上順應性地形成氧化層120，以覆蓋閘極結構102及閘極結構110。氧化層120的材料例如 是四乙氧基矽氧烷形成的二氧化矽(TEOS-SiO₂ )，且其形成方法例如是進行化學氣相沈積製程。在一實施例中，於形成間隙壁118的步驟之後以及於形成氧化層120的步驟之前，也可以進行至少一離子植入步驟，於晶胞區100a之基底100中形成多數個重摻雜區(未繪示)，以及於周邊區100b之低壓元件區之基底100中形成多數個淺摻雜區(未繪示)。

特別要說明的是，氧化層116、間隙壁118及氧化層120構成本實施例之覆蓋閘極結構102及閘極結構110的介電層122，但本發明並不以此為限。本領域具有通常知識者應了解，介電層122也可以是單層、雙層或大於三層的堆疊結構。

之後，請參照圖1C，於基底100上形成非晶矽層124，以覆蓋閘極結構110並至少填滿閘極結構102之間的間隙。在一實施例中，非晶矽層124除了填滿閘極結構102之間的間隙，亦延伸覆蓋閘極結構102的頂部。形成非晶矽層124的方法例如是進行化學氣相沉積製程。在一實施例中，非晶矽層124的形成溫度可為約480℃至約520℃，例如490℃。此外，非晶矽層124的厚度例如是約60奈米。

接著，請參照圖1D，對非晶矽層124進行再結晶製程125，以形成多晶矽層126。再結晶製程例如是進行快速熱製程(rapid thermal process，RTP)。快速熱製程的溫度可為約800℃至約1,000℃，例如900℃。此外，快速熱製程可在惰性氣體(例如氮氣)氛圍下進行數十秒(例如 10秒)。

特別要說明的是，本發明的多晶矽層126是藉由在較低溫度下沉積非晶矽層124，再對非晶矽層124進行再結晶製程以形成之，因此本發明的多晶矽層126不會在晶胞區100a之閘極結構102之間的空隙中產生孔洞或縫隙。亦即，本發明的多晶矽層126為無孔洞或無縫隙的多晶矽層。

之後，請參照圖1E，對多晶矽層126進行蝕刻製程127，以移除多晶矽層126表面的自生氧化層(native oxide layer)。蝕刻製程127例如是使用稀釋氫氟酸(dilute hydrofluoric acid，DHF)為蝕刻劑的濕蝕刻製程。在一實施例中，上述濕蝕刻製程例如是移除25埃的熱氧化膜。

繼之，請參照圖1F，於多晶矽層126上形成多晶矽層128。形成多晶矽層128的方法例如是進行化學氣相沉積製程。在一實施例中，多晶矽層128的形成溫度可為約550℃至約650℃，較佳為約600℃至約650℃，更加為約620℃。此外，多晶矽層128的厚度例如是約160奈米。

特別要注意的是，由於晶胞區100a的表面輪廓(topography)在形成多晶矽層126後已變得較為平坦，因此形成多晶矽層128的過程中不會於晶胞區100a處產生孔洞或縫隙。所以，此處可使用較高的沉積溫度來形成多晶矽層128，以提升沉積速率並增進產能。

至此，完成本發明之犧牲多晶矽層的製作。後續形成形成自對準接觸窗的步驟(包括將犧牲多晶矽層圖案化、沉積介電層、移除犧牲多晶矽層、填入阻障層金屬層與導 體金屬層等等)均為本領域具有通常知識者所熟知，於此不再贅述。

以下，將提出一個實例及一個比較例來驗證本發明的功效。

實例

首先，提供具有如圖1B所示結構的矽基底。然後，在490℃的溫度下沉積60奈米之非晶矽層，以覆蓋周邊區之閘極結構以及至少填滿晶胞區之閘極結構之間的間隙。接著，利用快速熱製程進行非晶矽層的再結晶製程，以形成第一多晶矽層，其操作條件為在900℃的氮氣氛圍下進行10秒。之後，以稀釋氫氟酸去除第一多晶矽層表面的自生氧化層。繼之，在620℃的溫度下沉積160奈米之第二多晶矽層。

比較例

首先，提供具有如圖1B所示結構的矽基底。然後，在600℃的溫度下直接沉積220奈米之多晶矽層於基底上，以覆蓋晶胞區及周邊區的閘極結構。

圖2及圖3分別為實例及比較例之晶胞區的掃描式電子顯微鏡(SEM)照片。可清楚得知，以本發明之兩階段沉積方式形成的犧牲多晶矽層於晶胞區的閘極結構之間並沒有發現孔洞或縫隙，如圖2所示。另一方面，以習知方式形成的犧牲多晶矽層在晶胞區的閘極結構之間形成有明顯的孔洞，如圖3的虛線處所示。

綜上所述，在本發明的半導體製程中，第一多晶矽層 是在較低溫度下沉積非晶矽層，再對非晶矽層進行再結晶製程以形成之，因此第一多晶矽層不會在晶胞區之閘極結構之間的空隙中產生孔洞或縫隙。此外，第二多晶矽層形成在第一多晶矽層上，此時表面輪廓已較為平坦，因此也不會在晶胞區處產生孔洞或縫隙。另外，可使用較高的沉積溫度來形成第二多晶矽層以提升沉積速率。如此一來，本發明之兩階段的沉積方式可以形成無孔洞或無縫隙的犧牲多晶矽層，因此於後續去除汲極與共源極的犧牲多晶矽層時不會產生多晶矽殘留的問題，可大幅提升元件特性與產品良率。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧基底

100a‧‧‧晶胞區

100b‧‧‧周邊區

102、110‧‧‧閘極結構

103‧‧‧穿隧氧化層

104、106、112‧‧‧導體層

105‧‧‧閘間介電層

107、113‧‧‧金屬矽化物層

108、114‧‧‧下罩幕層

109、115‧‧‧上罩幕層

111‧‧‧閘氧化層

116、120‧‧‧氧化層

118‧‧‧間隙壁

122‧‧‧介電層

124‧‧‧非晶矽層

125‧‧‧再結晶製程

126、128‧‧‧多晶矽層

127‧‧‧蝕刻製程

圖1A至1F為根據本發明一實施例所繪示之半導體製程的剖面示意圖。

圖2為本發明之實例之晶胞區的掃描式電子顯微鏡照片。

圖3為比較例之晶胞區的掃描式電子顯微鏡照片。

100‧‧‧基底

100a‧‧‧晶胞區

100b‧‧‧周邊區

102、110‧‧‧閘極結構

103‧‧‧穿隧氧化層

104、106、112‧‧‧導體層

105‧‧‧閘間介電層

107、113‧‧‧金屬矽化物層

108、114‧‧‧下罩幕層

109、115‧‧‧上罩幕層

111‧‧‧閘氧化層

116、120‧‧‧氧化層

118‧‧‧間隙壁

122‧‧‧介電層

125‧‧‧再結晶製程

126‧‧‧多晶矽層

Claims (10)

1. 一種半導體製程，包括：提供一基底，該基底具有一晶胞區與一周邊區；於該晶胞區的該基底上形成多數個第一閘極結構以及於該周邊區的該基底上形成至少一第二閘極結構；於該基底上形成一介電層，以覆蓋該些第一閘極結構及該第二閘極結構；於該基底上形成一非晶矽層，以覆蓋該第二閘極結構以及至少填滿該些第一閘極結構之間的間隙；對該非晶矽層進行一再結晶製程，以形成一第一多晶矽層；以及於該第一多晶矽層上形成一第二多晶矽層，其中該非晶矽層的形成溫度低於該第二多晶矽層的形成溫度。
2. 如申請專利範圍第1項所述之半導體製程，其中該再結晶製程包括進行一快速熱製程。
3. 如申請專利範圍第2項所述之半導體製程，其中該快速熱製程的溫度為800℃至1,000℃。
4. 如申請專利範圍第1項所述之半導體製程，其中該非晶矽層的形成溫度為480℃至520℃。
5. 如申請專利範圍第1項所述之半導體製程，其中該第二多晶矽層的形成溫度為550℃至650℃。
6. 如申請專利範圍第1項所述之半導體製程，於該第一多晶矽層上形成該第二多晶矽層之前，更包括對該第一多晶矽層進行一蝕刻製程，以移除該第一多晶矽層表面的 自生氧化層。
7. 如申請專利範圍第6項所述之半導體製程，其中該蝕刻製程包括使用稀釋氫氟酸為蝕刻劑的濕蝕刻製程。
8. 如申請專利範圍第1項所述之半導體製程，其中於該基底上形成該介電層的方法包括：於該基底上順應性地形成一第一氧化層，以覆蓋該些第一閘極結構及該第二閘極結構；於各該第一閘極結構及該第二閘極結構的側壁上形成一間隙壁；以及於該基底上順應性地形成一第二氧化層，以覆蓋該些第一閘極結構及該第二閘極結構。
9. 如申請專利範圍第1項所述之半導體製程，其中各該第一閘極結構包括依序堆疊在該基底上的一穿隧氧化層、一第一導體層、一閘間介電層及一第二導體層，而該第二閘極結構包括依序堆疊在該基底上的一閘氧化層及一第三導體層。
10. 如申請專利範圍第9項所述之半導體製程，其中各該第一閘極結構更包括依序堆疊在該第二導體層上的一第一金屬矽化物層及一第一罩幕層，且該第二閘極結構更包括依序堆疊在該第三導體層上的一第二金屬矽化物層及一第二罩幕層。