JP2014013934A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2014013934A JP2014013934A JP2013191732A JP2013191732A JP2014013934A JP 2014013934 A JP2014013934 A JP 2014013934A JP 2013191732 A JP2013191732 A JP 2013191732A JP 2013191732 A JP2013191732 A JP 2013191732A JP 2014013934 A JP2014013934 A JP 2014013934A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- gate electrode
- silicon
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【解決手段】メモリ領域上に形成された第1のゲート絶縁膜25と、第1のゲート絶縁膜上に形成されたフローティングゲート電極と、フローティングゲート電極上に形成された電極間絶縁膜と、電極間絶縁膜上に形成された第1のゲート電極28cと、フローティングゲート電極および第1のゲート電極の側壁上に形成された第1の酸化シリコン膜36と、窒化シリコン膜37と、第2の酸化シリコン膜44cとを有する不揮発性メモリ素子と、ロジック領域上に形成された第2のゲート絶縁膜13bと、第2のゲート絶縁膜上に形成された第2のゲート電極28bと、第2のゲート電極の側壁上に形成された第3の酸化シリコン膜44bとを有するトランジスタと、を備える。
【選択図】図6−7
Description
びゲート電極表面にシリサイド層18を形成する。
半導体基板と、
前記半導体基板に画定された、メモリ領域とロジック領域と、
前記メモリ領域上に形成された第1のゲート絶縁膜と、前記第1のゲート絶縁膜上に形成されたフローティングゲート電極と、前記フローティングゲート電極上に形成された電極間絶縁膜と、前記電極間絶縁膜上に形成された第1のゲート電極と、前記フローティングゲート電極および前記第1のゲート電極の側壁上に形成された第1の酸化シリコン膜と、前記第1の酸化シリコン膜上に形成された窒化シリコン膜と、前記窒化シリコン膜上に形成された第2の酸化シリコン膜とを有する不揮発性メモリ素子と、
前記ロジック領域上に形成された第2のゲート絶縁膜と、前記第2のゲート絶縁膜上に形成された第2のゲート電極と、前記第2のゲート電極の側壁上に形成された第3の酸化シリコン膜とを有するトランジスタと、
を備える半導体装置
が提供される。
図1Aに示すように、例えばp型の半導体基板11の表面に素子分離用溝を形成し、絶縁膜を埋め込み、不要部を化学機械研磨(CMP)により除去してSTI型素子分離領域12を形成する。素子分離領域12で画定された活性領域表面を、800℃〜1100℃で熱酸化し、ゲート酸化膜13を形成する。ゲート酸化膜13を覆うように、半導体基板表面上に多結晶シリコン膜を堆積する。ホトレジストパターンをマスクとして多結晶シリコン膜をエッチングすることにより、ゲート電極14をパターニングする。
を例えば550℃、30秒間のラピッドサーマルアニール(RTA)で行い、Siと金属との1次シリサイド化反応を生じさせる。未反応の金属層を除去した後、2次シリサイド化反応を例えば800℃、30秒間のRTAで行い、シリサイド層18を形成する。
1. 半導体基板と;
前記半導体基板上に形成された第1ゲート酸化膜と;
前記第1ゲート酸化膜上に形成された第1ゲート電極と;
前記第1ゲート電極両側の前記半導体基板内に形成された第1ソース/ドレイン領域と;
前記第1ゲート電極側壁上に形成された2層以上の積層サイドウォールスペーサであって、最外層以外の層として窒化膜を含み、最外層は、酸化膜又は酸化窒化膜で形成され、下面が前記半導体基板または第1ゲート酸化膜、又は窒化膜以外の他のサイドウォールスペーサ層と接している第1積層サイドウォールスペーサと;
を有する半導体装置。
2. さらに、前記第1ソース/ドレイン領域上に形成された第1シリサイド層を有する付記第1項記載の半導体装置。
3. 前記第1シリサイド層が、コバルトシリサイド層である付記第2項記載の半導体装置。
4. 前記第1積層サイドウォ―ルスペーサの最外層が、前記第1ゲート酸化膜の側壁を覆い、直接前記半導体基板に接している付記第1項記載の半導体装置。
5. 前記第1積層サイドウォールスペーサの最外層の底面が、前記第1ゲート酸化膜に接し、酸化膜エッチングに対して前記第1ゲート酸化膜より速いエッチングレートを有する付記第1項記載の半導体装置。
6. 前記窒化膜が、前記第1積層サイドウォールスペーサの中間層であり、前記第1積層サイドウォールスペーサが、前記窒化膜と前記第1ゲート電極との間及び前記窒化膜と前記第1ゲート酸化膜との間に形成された酸化膜又は酸化窒化膜を含む、付記第1項記載の半導体装置。
7. 前記第1積層サイドウォ―ルスペーサの最外層が、前記第1ゲート酸化膜の側壁を覆い、直接前記半導体基板に接している付記第6項記載の半導体装置。
8. 前記第1積層サイドウォールスペーサの最外層が、前記第1ゲート酸化膜に接する底面を有し、酸化膜エッチングに対して前記第1ゲート酸化膜より速いエッチングレートを有する付記第6項記載の半導体装置。
9. さらに、
前記半導体基板の上に形成された積層ゲート電極構造であって、
前記半導体基板の上に形成されたトンネル絶縁膜と、
前記トンネル絶縁膜上に形成されたフローティングゲート電極と、
前記フローティング電極上に形成された絶縁膜と、
前記絶縁膜上に形成されたコントロールゲート電極と、
を含む積層ゲート電極構造と;
前記積層ゲート電極構造両側の前記半導体基板内に形成された第2ソース/ドレイン領域と;
前記積層ゲート電極構造の側壁上に形成された3層以上の第2積層サイドウォールスペーサであって、中間層として前記半導体基板に接しない窒化膜を含む第2積層サイドウォールスペーサと;
を有する付記第1項記載の半導体装置。
10. 前記第2積層サイドウォールスペーサが、最内層として熱酸化層を含む付記第9項記載の半導体装置。
11. 前記第2積層サイドウォールスペーサが、最外層として底面が前記半導体基板に接する酸化膜又は酸化窒化膜を含む付記第9項記載の半導体装置。
12. 半導体基板と;
前記半導体基板上に形成された第1ゲート酸化膜と;
前記第1ゲート酸化膜上に形成された第1ゲート電極と;
前記第1ゲート電極両側の前記半導体基板内に形成された第1ソース/ドレイン領域と;
前記第1ゲート電極側壁上に形成された第1サイドウォールスペーサと;
前記半導体基板の上に形成された積層ゲート電極構造であって、
前記半導体基板の上に形成されたトンネル絶縁膜と、
前記トンネル絶縁膜上に形成されたフローティングゲート電極と、
前記フローティング電極上に形成された絶縁膜と、
前記絶縁膜上に形成されたコントロールゲート電極と、
を含む積層ゲート電極構造と;
前記積層ゲート電極構造両側の前記半導体基板内に形成された第2ソース/ドレイン領域と;
前記積層ゲート電極構造の側壁上に形成された3層以上の第2積層サイドウォールスペーサであって、中間層として前記半導体基板に接しない窒化膜を含み、最外サイドウォールスペーサ層は直接前記半導体基盤に接する第2積層サイドウォールスペーサと;
有する半導体装置。
13. 前記第1サイドウォールスペーサは、前記第2積層サイドウォールスペーサの最外サイドウォールスペーサ層と同一層で形成されている付記第12項記載の半導体装置。14. 前記第1サイドウォールスペーサは、2層以上の積層サイドウォールスペーサであって、最外層以外の層として窒化膜を含み、最外層は、酸化膜又は酸化窒化膜で形成され、下面が前記半導体基板または第1ゲート酸化膜、又は窒化膜以外の他のサイドウォールスペーサ層と接している付記第12項記載の半導体装置。
15. 前記第2積層サイドウォールスペーサの中間層である窒化膜は、LPーCVDで形成された窒化シリコン膜である付記第12項記載の半導体装置。
16. (a)半導体基板上にゲート絶縁膜を形成する工程と;
(b)前記ゲート絶縁膜上に導電膜を形成する工程と;
(c)前記導電膜をエッチングし、ゲート電極を形成すると共に、前記ゲート絶縁膜を露出する工程と;
(d)前記ゲート絶縁膜に対し、エッチング選択性を有する第1の絶縁膜を全面に堆積し、異方性エッチングにより前記ゲート電極側壁上に第1サイドウォールスペーサ層を残す工程と;
(e)前記ゲート絶縁膜をエッチングし、前記半導体基板の表面を露出する工程と;
(f)前記半導体基板全面に第2の絶縁膜を堆積し、異方性エッチングにより前記第1のサイドウォールスペーサの側壁上に第2のサイドウォールスペーサ層を残す工程と;
(g)前記第1、第2のサイドウォールスペーサを介してイオン注入を行ない、ソース/ドレイン領域を形成する工程と;
(h)希弗酸水溶液で前記半導体基板表面を露出する工程と;
(i)露出した半導体基板表面にシリサイド層を形成する工程と;
を含む半導体装置の製造方法。
17. さらに、
(j)前記工程(c)と(d)の間に、前記半導体基板全面に第3の絶縁層を堆積する工程
を含み、前記工程(d)は、前記前記第1、第3の絶縁層を異方性エッチングする付記第16項記載の半導体装置の製造方法。
18. (a)半導体基板上にゲート絶縁膜を形成する工程と;
(b)前記ゲート絶縁膜上に導電膜を形成する工程と;
(c)前記導電膜をエッチングし、ゲート電極を形成すると共に、前記ゲート絶縁膜を露出する工程と;
(d)前記ゲート絶縁膜に対し、エッチング選択性を有する第1の絶縁膜を全面に堆積し、異方性エッチングにより前記ゲート電極側壁上に第1サイドウォールスペーサ層を残す工程と;
(e)前記半導体基板全面に前記ゲート絶縁膜よりエッチング速度の速い第2の絶縁膜を堆積し、異方性エッチングにより前記第1のサイドウォールスペーサの側壁上に第2のサイドウォールスペーサ層を残す工程と;
(f)前記ゲート絶縁膜をエッチングし、前記半導体基板の表面を露出する工程と;
(g)前記第1、第2のサイドウォールスペーサを介してイオン注入を行ない、ソース/ドレイン領域を形成する工程と;
(h)希弗酸水溶液で前記半導体基板表面を露出する工程と;
(i)露出した半導体基板表面にシリサイド層を形成する工程と;
を含む半導体装置の製造方法。
19. さらに、
(j)前記工程(c)と(d)の間に、前記半導体基板全面に第3の絶縁層を堆積する工程
を含み、前記工程(d)は、前記前記第1、第3の絶縁層を異方性エッチングする付記第18項記載の半導体装置の製造方法。
20. (a)半導体基板上にトンネル絶縁膜、フローティングゲート電極膜、絶縁膜を堆積し、パターニングしてフローティングゲート電極構造を形成する工程と;
(b)半導体基板の他の領域にゲート絶縁膜を形成する工程と;
(c)前記フローティングゲート電極構造、前記ゲート絶縁膜を覆って、導電膜、エッチストッパ膜を堆積する工程と;
(d)前記エッチストッパ膜、導電膜をエッチングして不揮発性メモリの積層ゲート電極構造を形成する工程と;
(e)前記積層ゲート電極構造の側壁上に、リーク防止用第1絶縁膜を形成する工程と;
(f)前記リーク防止用第1絶縁膜を覆って、LP−CVDにより窒化シリコン膜を堆積し、異方性エッチングで前記積層ゲート電極側壁上に第1サイドウォールスペーサ層を残す工程と;
(g)前記エッチストッパ層を除去する工程と;
(h)前記他の領域の導電層をパターニングし、ゲート電極構造を形成する工程と;
(i)前記半導体基板全面に第2絶縁膜を堆積し、異方性エッチングにより前記積層ゲート電極構造、ゲート電極構造側壁上に第2サイドウォールスペーサを残す工程と;
(j)希弗酸水溶液で前記半導体基板表面を露出する工程と;
(k)露出した前記半導体基板表面にシリサイド層を形成する工程と;
を含む半導体装置の製造方法。
21. 前記工程(i)が、窒化シリコン膜を中間層として含む積層サイドウォールスペーサを形成する付記第20項記載の半導体装置の製造方法。
Claims (3)
- 半導体基板と、
前記半導体基板に画定された、メモリ領域とロジック領域と、
前記メモリ領域上に形成された第1のゲート絶縁膜と、前記第1のゲート絶縁膜上に形成されたフローティングゲート電極と、前記フローティングゲート電極上に形成された電極間絶縁膜と、前記電極間絶縁膜上に形成された第1のゲート電極と、前記フローティングゲート電極および前記第1のゲート電極の側壁上に形成された第1の酸化シリコン膜と、前記第1の酸化シリコン膜上に形成された窒化シリコン膜と、前記窒化シリコン膜上に形成された第2の酸化シリコン膜とを有する不揮発性メモリ素子と、
前記ロジック領域上に形成された第2のゲート絶縁膜と、前記第2のゲート絶縁膜上に形成された第2のゲート電極と、前記第2のゲート電極の側壁上に形成された第3の酸化シリコン膜とを有するトランジスタと、
を備える半導体装置。 - 前記第2の酸化シリコン膜は前記半導体基板と接し、前記窒化シリコン膜は前記半導体基板と離間していることを特徴とする請求項1記載の半導体装置。
- 前記第2の酸化シリコン膜と前記第3の酸化シリコン膜とは、同一の膜から形成されていることを特徴とする請求項1または2記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013191732A JP5794269B2 (ja) | 2013-09-17 | 2013-09-17 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013191732A JP5794269B2 (ja) | 2013-09-17 | 2013-09-17 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011221947A Division JP5454543B2 (ja) | 2011-10-06 | 2011-10-06 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014013934A true JP2014013934A (ja) | 2014-01-23 |
JP5794269B2 JP5794269B2 (ja) | 2015-10-14 |
Family
ID=50109400
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013191732A Expired - Fee Related JP5794269B2 (ja) | 2013-09-17 | 2013-09-17 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5794269B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02284473A (ja) * | 1989-04-26 | 1990-11-21 | Hitachi Ltd | 不揮発性半導体メモリの製造方法 |
JPH11354783A (ja) * | 1998-06-08 | 1999-12-24 | Toshiba Corp | 半導体装置 |
JP2003017596A (ja) * | 2001-07-02 | 2003-01-17 | Matsushita Electric Ind Co Ltd | 半導体記憶装置の製造方法 |
JP2003068898A (ja) * | 2001-07-10 | 2003-03-07 | Samsung Electronics Co Ltd | 不揮発性メモリ装置の積層ゲート構造体、不揮発性メモリセル、不揮発性メモリ装置、nor型不揮発性メモリセル |
-
2013
- 2013-09-17 JP JP2013191732A patent/JP5794269B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02284473A (ja) * | 1989-04-26 | 1990-11-21 | Hitachi Ltd | 不揮発性半導体メモリの製造方法 |
JPH11354783A (ja) * | 1998-06-08 | 1999-12-24 | Toshiba Corp | 半導体装置 |
JP2003017596A (ja) * | 2001-07-02 | 2003-01-17 | Matsushita Electric Ind Co Ltd | 半導体記憶装置の製造方法 |
JP2003068898A (ja) * | 2001-07-10 | 2003-03-07 | Samsung Electronics Co Ltd | 不揮発性メモリ装置の積層ゲート構造体、不揮発性メモリセル、不揮発性メモリ装置、nor型不揮発性メモリセル |
Also Published As
Publication number | Publication date |
---|---|
JP5794269B2 (ja) | 2015-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4866609B2 (ja) | 半導体装置の製造方法 | |
JP5013050B2 (ja) | 半導体装置の製造方法 | |
JP5454543B2 (ja) | 半導体装置の製造方法 | |
JP2002110824A (ja) | 半導体装置およびその製造方法 | |
KR20120124706A (ko) | 반도체 소자 및 그 제조방법 | |
US9711657B2 (en) | Silicide process using OD spacers | |
US6784039B2 (en) | Method to form self-aligned split gate flash with L-shaped wordline spacers | |
TW201909385A (zh) | 製造積體電路的方法 | |
JP2007258497A (ja) | 半導体装置の製造方法および半導体装置 | |
TW201603129A (zh) | 製造電晶體閘極之方法及包含電晶體閘極之半導體裝置 | |
WO2006117851A1 (ja) | 半導体装置およびその製造方法 | |
CN111244104A (zh) | Sonos存储器及其制作方法 | |
JP2004104125A (ja) | 不揮発性メモリ装置の製造方法 | |
JP3963629B2 (ja) | 半導体装置及びその製造方法 | |
US6569735B2 (en) | Manufacturing method for isolation on non-volatile memory | |
TWI740995B (zh) | 半導體裝置之製造方法 | |
KR100725477B1 (ko) | 반도체 장치와 반도체 장치의 제조 방법 | |
JP2008066725A (ja) | Eeprom装置及びその製造方法 | |
JP2009064964A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP4944766B2 (ja) | 半導体装置及びその製造方法 | |
JP5794269B2 (ja) | 半導体装置 | |
JP2008211016A (ja) | 半導体装置およびその製造方法 | |
JP2010129740A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP4072353B2 (ja) | 半導体メモリ装置及びその製造方法 | |
JP2005057187A (ja) | 半導体記憶装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140520 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140717 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150327 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150714 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150727 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5794269 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |