JP2002026123A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2002026123A
JP2002026123A JP2000203871A JP2000203871A JP2002026123A JP 2002026123 A JP2002026123 A JP 2002026123A JP 2000203871 A JP2000203871 A JP 2000203871A JP 2000203871 A JP2000203871 A JP 2000203871A JP 2002026123 A JP2002026123 A JP 2002026123A
Authority
JP
Japan
Prior art keywords
semiconductor device
region
substrate
conductive
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000203871A
Other languages
English (en)
Other versions
JP3440057B2 (ja
Inventor
Tadatomo Suga
唯知 須賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Rohm Co Ltd
Fujitsu Ltd
Hitachi Ltd
Mitsubishi Electric Corp
NEC Corp
Oki Electric Industry Co Ltd
Sharp Corp
Sanyo Electric Co Ltd
Sony Corp
Panasonic Holdings Corp
Original Assignee
Toshiba Corp
Rohm Co Ltd
Fujitsu Ltd
Hitachi Ltd
Mitsubishi Electric Corp
NEC Corp
Oki Electric Industry Co Ltd
Sharp Corp
Sanyo Electric Co Ltd
Sony Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Rohm Co Ltd, Fujitsu Ltd, Hitachi Ltd, Mitsubishi Electric Corp, NEC Corp, Oki Electric Industry Co Ltd, Sharp Corp, Sanyo Electric Co Ltd, Sony Corp, Matsushita Electric Industrial Co Ltd filed Critical Toshiba Corp
Priority to JP2000203871A priority Critical patent/JP3440057B2/ja
Priority to DE10132024A priority patent/DE10132024B4/de
Priority to KR10-2001-0039827A priority patent/KR100438163B1/ko
Priority to US09/898,082 priority patent/US7078811B2/en
Priority to TW090116507A priority patent/TW495958B/zh
Publication of JP2002026123A publication Critical patent/JP2002026123A/ja
Application granted granted Critical
Publication of JP3440057B2 publication Critical patent/JP3440057B2/ja
Priority to US11/077,212 priority patent/US7217631B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 接合面をＣＭＰ法で研磨して平坦化して、固
相接合しても、導電体同士を確実に直接接合して、信頼
性の高い電気接続ができる半導体装置およびその製造方
法を提供すること。 【解決手段】 ＣＭＰ法による研磨によって、銅からな
るスルーホール導電体５および接地配線層１０は、窒化
シリコンからなるスルーホール絶縁体１１よりも硬度が
低いため、皿状に窪んで低くなって、ディッシング部１
７が生じる。反応性イオンエッチング法によって、スル
ーホール絶縁体１１を、スルーホール導電体５のディッ
シング部１７の底部１９の高さになるまで、選択的にエ
ッチングする。スルーホール導電体５，２５同士を整合
して、接合面１２，２２同士を固相接合する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、複数の基板を有
する半導体装置およびその製造方法に関する。
【０００２】
【背景技術】最近、本発明者は、この種の半導体装置と
して、第１半導体基板に導電層および絶縁層を積層する
と共に、表面を化学的機械研磨（Chemical Mechanical
Polishing：以下、ＣＭＰと略称する。）して、絶縁層
である窒化シリコン膜と、その窒化シリコン膜のスルー
ホールを埋めるスルーホール導電体である銅とが露出し
ている平坦な第１接合面を形成する一方、第２半導体基
板に導電層および絶縁層を積層すると共に、表面をＣＭ
Ｐして、窒化シリコン膜とスルーホール導電体である銅
とが露出している平坦な第２接合面を形成し、さらに、
上記第１半導体基板と第２半導体基板とに圧接荷重を印
可して第１接合面と第２接合面とを固相接合（Solid St
ate Bonding）すると共に、スルーホール導電体同士を
電気的に接続したものを提案した。なお、この半導体装
置は、本発明を説明する便宜上説明するもので、未だ、
公知になっていなくて、従来技術ではない。
【０００３】この半導体装置は、第１、第２基板上に導
電層を設けているから、電磁放射ノイズを簡単に防止で
き、また、スルーホール導電体同士を固相接合している
から、配線が短く、かつ、容易になると言う利点を有す
る。
【０００４】
【発明が解決しようとする課題】しかしながら、上記半
導体装置では、上記絶縁層である窒化シリコン膜より
も、その窒化シリコン膜のスルーホール内に設けた銅製
のスルーホール導電体の硬度が低いため、第１接合面と
第２接合面とをＣＭＰすると、スルーホール導電体の表
面にディッシング（Dishing：皿形にへこむこと）が生
じて、スルーホール導電体同士を直接接合できない恐れ
がある。すなわち、スルーホール導電体同士の電気的な
接続に信頼性がない。
【０００５】そこで、この発明の課題は、接合面をＣＭ
Ｐして、固相接合しても、導電体同士を確実に直接接合
して、信頼性の高い電気接続ができる半導体装置および
その製造方法を提供することにある。
【０００６】
【課題を解決するための手段】上記課題を解決するた
め、この発明の半導体装置は、第１基板と、その第１基
板に積層された導電層および絶縁層とを有すると共に、
導電領域と絶縁領域とが露出しているＣＭＰされた接合
面を有する第１の部分と、第２基板と、その第２基板に
積層された導電層および絶縁層とを有すると共に、少な
くとも導電領域が露出しているＣＭＰされた接合面を有
する第２の部分とを備え、上記第１の部分の接合面と第
２の部分の接合面とが固相接合され、かつ、上記第１の
部分の接合面または第２の部分の接合面のうちの少なく
とも一方において、上記絶縁領域が導電領域よりも低く
なっていることを特徴としている。
【０００７】上記構成の半導体装置においては、第１お
よび第２の部分の接合面がＣＭＰされているため、絶縁
領域に隣り合う導電領域にディッシング部が生じてい
る。しかし、上記第１の部分の接合面または第２の部分
の接合面のうちの少なくとも一方において、上記絶縁領
域が導電領域よりも低くなっていて、導電領域が突出し
ているから、ディッシング部があっても、上記導電領域
同士は確実に直接接合されている。したがって、導電領
域同士の信頼性の高い電気接続が得られる。
【０００８】１実施の形態では、上記導電領域のディッ
シング部同士が接合されている。
【０００９】１実施の形態では、上記第１の部分の導電
領域と第２の部分の導電領域とが固相接合され、かつ、
上記第１の部分の絶縁領域と上記第２の部分の絶縁領域
とが互いに隙間をあけて対向している。
【００１０】１実施の形態では、上記第１の部分の上記
導電領域を囲む絶縁領域と上記第２の部分の上記導電領
域を囲む絶縁領域とが互いに隙間をあけて対向してい
る。
【００１１】１実施の形態では、上記第１の部分の導電
領域と第２の部分の導電領域とが固相接合され、かつ、
上記第１の部分の絶縁領域と上記第２の部分の絶縁領域
とが互いに接触あるいは固相接合している。
【００１２】１実施の形態では、上記第１の部分の上記
導電領域を囲む絶縁領域と上記第２の部分の上記導電領
域を囲む絶縁領域とが互いに接触あるいは固相接合して
いる。
【００１３】１実施の形態では、上記導電領域はスルー
ホール導電体の端面であり、上記絶縁領域は上記スルー
ホール導電体を囲むスルーホール絶縁体の端面である。
【００１４】１実施の形態では、上記第１基板または第
２基板は、半導体基板、無機基板、有機基板のいずれか
である。
【００１５】この発明の半導体装置の製造方法は、第１
基板と、その第１基板に積層された導電層および絶縁層
とを有する共に、導電領域と絶縁領域とが露出している
ＣＭＰされた接合面を有する第１の部分を形成する工程
と、第２基板と、その第２基板に積層された導電層およ
び絶縁層とを有すると共に、少なくとも導電領域が露出
しているＣＭＰされた接合面を有する第２の部分を形成
する工程と、上記第１の部分の接合面と第２の部分の接
合面とのうちの少なくとも一方の絶縁領域を選択的にエ
ッチングして、上記絶縁領域の表面を導電領域の表面よ
りも下降させる工程と、上記第１の部分と第２の部分と
に圧接荷重を印可して、上記第１の部分の接合面と第２
の部分の接合面とを固相接合すると共に、上記第１の部
分の導電領域と第２の部分の導電領域とを電気的に接続
する工程とを備えることを特徴としている。
【００１６】上記構成の半導体装置の製造方法において
は、第１および第２の部分の接合面をＣＭＰするから、
絶縁領域に隣り合う導電領域にディッシング部が生じて
いる。しかし、上記第１の部分の接合面または第２の部
分の接合面のうちの少なくとも一方において、絶縁領域
を選択的にエッチングして、上記絶縁領域の表面が導電
領域の表面よりも低くなって、導電領域の表面が絶縁領
域の表面から突出しているから、導電領域にディッシン
グ部があっても、上記導電領域同士は確実に直接接合さ
れる。したがって、上記導電領域同士の信頼性の高い電
気接続が得られる。
【００１７】１実施の形態では、上記絶縁領域の表面を
反応性イオンエッチングにより下降させる。
【００１８】１実施の形態では、上記導電領域のディッ
シング部の底の高さと絶縁領域の高さとが略等しくなる
ようにエッチングを行う。
【００１９】
【発明の実施の形態】以下、この発明を図示の実施の形
態により詳細に説明する。
【００２０】図１，２，３および４は、第１実施の形態
の半導体装置の製造方法を示す。まず、図１（Ａ）に示
すように、第１基板の一例としての半導体基板１上に、
導電層の一例としての配線層３を設け、さらに、図１
（Ｂ）に示すように、この半導体基板１と配線層３の上
に、絶縁層７を積層している。上記配線層３は、例え
ば、銅、アルミニウム合金等の金属、不純物をドーピン
グしたポリシリコン、シリサイド等からなり、上記絶縁
層７は、例えば、窒化シリコンからなる。
【００２１】次に、上記絶縁層７に、フォトリソグラフ
ィとドライエッチングの技術を用いて、図１（Ｃ）に示
すように、配線層３に到達するスルーホール１３を形成
すると共に、接地配線溝８を形成する。上記絶縁層７の
うち、スルーホール１３と接地配線溝８との間に残され
た部分は、スルーホール１３の壁面を形成するスルーホ
ール絶縁体１１となる。
【００２２】次に、図１（Ｄ）に示すように、上記絶縁
層７の上に、その絶縁層７全体を覆って、スルーホール
１３および接地配線溝８を全て満たすように、例えば、
銅からなる導電層９を形成する。
【００２３】次に、上記導電層９を、図１（Ｅ）に示す
ように、スルーホール絶縁体１１が露出するまで、ＣＭ
Ｐ法によって研磨して平坦化する。このように、ＣＭＰ
法によってスルーホール絶縁体１１が露出するまで導電
層９を研磨することにより、導電層９は、スルーホール
１３を埋める銅からなるスルーホール導電体５と、接地
配線溝８を埋める接地配線層６とに分離される。上記ス
ルーホール導電体５とスルーホール絶縁体１１と接地配
線層６との表面は、大略同一高さの接合面１２を形成す
る。但し、銅からなる上記スルーホール導電体５および
接地配線層６は、窒化シリコンからなるスルーホール絶
縁体１１よりも硬度が低いため、ＣＭＰによって、図１
（Ｅ）および図２（Ａ）に示すように、スルーホール導
電体５および接地配線層６の表面がスルーホール絶縁体
１１の表面よりも皿状に窪んで低くなる。すなわち、上
記スルーホール導電体５の表面に皿状に窪んだディッシ
ング部１７が生じる。
【００２４】次に、図２（Ｂ），（Ｃ）に示すように、
反応性イオンエッチング（ReactiveIon Etching）法に
よって、スルーホール絶縁体１１の高さが、スルーホー
ル導電部５のディッシング部１７の底部１９の高さにな
るまで、スルーホール絶縁体１１を選択的にエッチング
する。この反応性イオンエッチングは、選択性があり、
かつ、異方性があるため、スルーホール絶縁体１１を微
細加工して、スルーホール絶縁体１１の高さをディッシ
ング部１７の底部１９の高さに略等しくすることができ
る。なお、全体的にみると、上記スルーホール導電体５
の表面の高さよりもスルーホール絶縁体１１の表面の高
さが低くなっている。すなわち、上記スルーホール導電
体５がスルーホール絶縁体１１の表面から突出してい
る。
【００２５】こうして、図３に示すように、上記半導体
基板１と配線層３と絶縁層７とスルーホール絶縁体１１
とスルーホール導電体５と接地配線層６からなる第１の
部分１００を形成する。なお、この第１の部分１００に
は、図示していないが、トランジスタ、キャパシタ等の
半導体素子を造り込んでいる。
【００２６】上記第１の部分１００の製造工程と全く同
様の工程をおこなって、図３に示す第２の部分２００を
形成する。この第２の部分２００は、第２基板としての
半導体基板２０と、導電層としての配線層２３と、絶縁
層２７と、導電層としての接地配線層２６と、スルーホ
ール絶縁体２１と、スルーホール導電体２５とからな
る。この第２の部分２００の接合面２２はＣＭＰ法によ
って研磨して平坦化しているため、導電領域であるスル
ーホール導電体２５および接地配線層２６にはディッシ
ング部が形成されている。しかし、上記スルーホール導
電体２５のディッシング部２７の底部とスルーホール絶
縁体２１の高さが略同じになるように、スルーホール絶
縁体２１を、反応性イオンエッチングによって、選択的
にエッチングしている。なお、２３はスルーホールであ
る。
【００２７】上記第２の部分２００には、図示していな
いが、第１の部分と同様に、トランジスタ、キャパシタ
等の半導体素子を造り込んでいる。
【００２８】次に、上記第１の部分１００と第２の部分
２００の接合面１２，２２を真空中で清浄化処理して清
浄表面にする。すなわち、上記接合面１２，２２を活性
化する。その後、真空または不活性ガスの雰囲気におい
て、上記第１の部分１００の接合面１２と第２の部分２
００の接合面２２とを、スルーホール導電体５，２５同
士が整合し、かつ、接地配線層６，２６同士が整合する
ように、対向させる。そして、図４に示すように、上記
第１の部分１００の半導体基板１と第２の部分２００の
半導体基板２０に圧接荷重Ｆ，Ｆを印加して、スルーホ
ール導電体５，２５同士を固相接合すなわち常温接合
（Room Temperature Bonding）すると共に、接地配線層
６，２６同士を固相接合する。そうすると、上記スルー
ホール導電体５，２５のディッシング部１７，２７の底
部の高さと、スルーホール絶縁体１１，２１の高さが略
同じになっていて、全体的には、スルーホール導電体
５，２５および接地配線層６，２６がスルーホール絶縁
体１１，２１の表面に対して凸になっているから、スル
ーホール導電体５と接地配線層６とが夫々スルーホール
導電体２５と接地配線層２６とに確実に固相接合され
る。したがって、スルーホール導電体５，２５同士の電
気接続および接地配線層６，２６同士の電気接続の信頼
性を高くすることができる。
【００２９】上記固相接合すなわち表面活性化接合（Su
rface Activated Bonding）されたスルーホール導電体
５，２５の周りに、かつ、スルーホール絶縁体１１，２
１の間に隙間３０が生じている。このように、上記スル
ーホール絶縁体１１，２１の間に隙間３０をあけること
によって、スルーホール導電体５，２５同士および接地
配線層６，２６同士をより確実に固相接合して、より確
実に機械的、電気的に接合できる。もっとも、この隙間
３０が生じないで、スルーホール絶縁体１１，２１同士
が軽く接触あるいは固相接合するようにしてもよい。こ
のように、上記スルーホール絶縁体１１，２１同士を固
相接合すると、第１の部分１００と第２の部分２００と
の接合がより強固になる。
【００３０】上記実施の形態では、第１の部分１００の
接合面１２と第２の部分２００の接合面２２との両方に
おいて、スルーホール絶縁体１１，２１の表面がスルー
ホール導電体５，２５の表面よりも低くなるようにして
いるが、一方の接合面のみにおいて、スルーホール絶縁
体をスルーホール導電体の表面よりも相当に低くなるよ
うにエッチングを行い、他方の接合面においては、スル
ーホール絶縁体の高さ調節のためのエッチングを行わな
いで、スルーホール導電体のディッシング部の表面全体
がスルーホール絶縁体表面よりも低くてもよい。こうし
ても、一方のスルーホール絶縁体のエッチング量を大き
くすることによって、ディッシング部があっても、スル
ーホール導電体同士を確実に電気接続できる。
【００３１】図５，６，７および８は、第２の実施の形
態の半導体装置の製造方法を説明する図である。図７、
８から分かるように、第１の部分１００は第１の実施の
形態の第１の部分１００と同じ構成を有し、同じ工程で
製造されている。したがって、第１の部分１００につい
ては、第１の実施の形態に用いた参照番号と同じ参照番
号を用いて説明を省略する。
【００３２】上記第２の部分３００は、図５および６に
示す工程によって製造される。まず、図５（Ａ）に示す
ように、第２基板の一例としての半導体基板３１上に、
導電層の一例としての配線層３３を設け、さらに、図５
（Ｂ）に示すように、この半導体基板３１と配線層３３
の上に、絶縁層３７を積層している。上記配線層３３
は、例えば、不純物をドーピングしたポリシリコン、
銅、アルミニウム合金等からなり、上記絶縁層３７は、
例えば、窒化シリコン、酸化シリコン等からなる。
【００３３】次に、上記絶縁層３７に、フォトリソグラ
フィとドライエッチングの技術を用いて、図５（Ｃ）に
示すように、配線層３３に到達するスルーホール４３を
形成する。
【００３４】次に、図５（Ｄ）に示すように、上記スル
ーホール４３の中を埋め尽くすように、上記絶縁体３７
とスルーホール４３の底の配線層３３の上とに、例え
ば、ポリシリコンからなる導電層３９を形成する。
【００３５】次に、上記導電層３９および絶縁層３７
を、図５（Ｅ）に示すように、ＣＭＰ法によって研磨し
て平坦化する。このＣＭＰ法による研磨によって、上記
スルーホール４３の中に位置するスルーホール導電体３
５と絶縁層３７との表面は、大略同一高さを有する接合
面４２を形成する。但し、ポリシリコンからなるスルー
ホール導電体３５は、窒化シリコンからなる絶縁層３７
よりも硬度が低いため、ＣＭＰによって、図５（Ｅ）お
よび図６（Ａ）に示すように、スルーホール導電体３５
の表面が絶縁層３７の表面よりも皿状に窪んで低くな
る。すなわち、上記スルーホール導電体３５の表面に皿
状に窪んだディッシング部４７が生じる。
【００３６】次に、図６（Ｂ），（Ｃ）に示すように、
反応性イオンエッチング法によって、絶縁層３７の高さ
が、スルーホール導電体３５のディッシング部４７の底
部４９の高さになるまで、絶縁層３７を選択的にエッチ
ングする。なお、全体的にみると、上記スルーホール導
電体３５の表面の高さよりも絶縁層３７の表面の高さが
低くなっている。すなわち、上記スルーホール導電体３
５が絶縁層３７の表面から突出している。
【００３７】こうして、図７に示すように、上記半導体
基板３１と配線層３３と絶縁層３７とスルーホール導電
体３５からなる第２の部分３００を形成する。
【００３８】次に、上記第１の部分１００と第２の部分
３００の接合面１２，４２を真空中で清浄化処理して清
浄表面にする。すなわち、上記接合面１２，４２を活性
化する。その後、真空または不活性ガスの雰囲気におい
て、上記第１の部分１００の接合面１２と第２の部分３
００の接合面４２とを、スルーホール導電体５，３５同
士が整合するように、対向させる。そして、図８に示す
ように、上記第１の部分１００の半導体基板１と第２の
部分３００の半導体基板３１に押圧力つまり圧接荷重
Ｆ，Ｆを印加して、スルーホール導電体５，３５同士を
固相接合すると共に、接地配線層６と絶縁層３７とを固
相接合する。そうすると、上記スルーホール導電体５の
ディッシング部１７の底部の高さと、スルーホール絶縁
体１１の高さが略同じになっていて、スルーホール導電
体５および接地配線層６がスルーホール絶縁体１１に対
して凸になっており、かつ、スルーホール導電体３５の
ディッシング部４７の底部の高さと、絶縁層３７の高さ
が略同じになっていて、スルーホール導電体３５が絶縁
層３７に対して凸になっているので、スルーホール導電
体５とスルーホール導電体３５とが確実に固相接合され
ると共に、接地配線層６と絶縁層３７とが確実に固相接
合される。したがって、スルーホール導電体５，３５同
士の機械的接続、電気的接続および接地配線層６と絶縁
層３７との機械的接続の信頼性を高くすることができ
る。
【００３９】上記固相接合されたスルーホール導電体
５，３５の周りに、かつ、スルーホール絶縁体１１と絶
縁層３７との間に隙間４０が生じている。このように、
上記スルーホール絶縁体１１と絶縁層３７との間に隙間
４０をあけることによって、スルーホール導電体５とス
ルーホール導電体３５との間の固相接合および接地配線
層６と絶縁層３７との間の固相接合をより確実にして、
より確実に機械的、電気的に接合できる。もっとも、こ
の隙間４０が生じないで、スルーホール絶縁体１１と絶
縁層３７とが軽く接触あるいは固相接合するようにして
もよい。このように、上記スルーホール絶縁体１１と絶
縁層３７とを固相接合すると、第１の部分１００と第２
の部分３００との接合がより強固になる。
【００４０】上記第１または第２実施の形態では、接合
面１２，２２，４２において導電領域（スルーホール導
電体）５，２５，３５を絶縁領域（スルーホール絶縁
体、絶縁層）１１，２１，３７が取り囲んでいるが、絶
縁領域が導電領域を取り囲んでいなくてもよく、単に、
導電領域と絶縁領域が有ればよい。また、一方の接合面
に導電領域と絶縁領域とが有り、他方の接合面に導電領
域のみが有ってもよい。この発明は、ＣＭＰ法で研磨さ
れた接合面において、導電領域のディッシング部が絶縁
領域よりも突出するように、絶縁領域をエッチングする
ものであるから、少なくとも一方の接合面に導電領域と
絶縁領域が有れば適用できるのである。
【００４１】また、上記第１または第２実施の形態で
は、スルーホール導電体５をスルーホール導電体２５ま
たは３５に固相接合し、接地配線層６を接地配線層２６
または絶縁層３７に固相接合しているが、この発明はこ
れに限らないことは勿論である。例えば、絶縁層と絶縁
層とを固相接合してもよく、また、導電層としての例え
ば電源層に複数の配線層やスルーホール導電体を固相接
合してもよい。また、複数の配線層同士を固相接合して
もよい。
【００４２】また、上記実施の形態では、導電層は銅ま
たはポリシリコンから形成したが、例えば、シリサイ
ド、アルミニウム合金等から形成してもよく、また、絶
縁層は、窒化シリコンの他に、酸化シリコン等から形成
してもよい。
【００４３】また、上記実施の形態では、基板として半
導体基板を用いたが、ガラス基板やセラミックス基板等
の無機基板や有機化合物からなる有機基板を用いてもよ
い。
【００４４】また、上記実施の形態では、エッチングと
して反応性イオンエッチングを用いたが、反応性スパッ
タエッチング、プラズマエッチング、イオンビームエッ
チング、光エッチング等の他のドライエッチングあるい
はウエットエッチングを用いてもよい。
【００４５】
【発明の効果】以上より明らかなように、この発明の半
導体装置は、ＣＭＰ法で研磨され、固相接合される２つ
の接合面のうちの少なくともに一方おいて、絶縁領域が
導電領域よりも低くなっているので、導電領域同士を確
実に固相接合できて、確実に電気的に接続できる。
【００４６】また、この発明の半導体装置の製造方法
は、ＣＭＰ法で研磨された２つの接合面のうちの少なく
ともに一方おいて、絶縁領域の表面が導電領域の表面よ
りも下降するように、絶縁領域を選択的にエッチングす
るので、導電領域にディッシング部があっても、導電領
域同士を確実に固相接合できて、確実に電気的に接続で
きる。
【図面の簡単な説明】
【図１】 この発明の第１実施の形態の半導体装置の製
造方法を説明する図である。
【図２】 上記第１実施の形態のエッチング工程を説明
する図である。
【図３】 上記第１実施の形態の固相接合する直前の状
態を説明する図である。
【図４】 上記第１実施の形態の半導体装置の断面図で
ある。
【図５】 この発明の第２実施の形態の半導体装置の製
造方法を説明する図である。
【図６】 上記第２実施の形態のエッチング工程を説明
する図である。
【図７】 上記第２実施の形態の固相接合する直前の状
態を説明する図である。
【図８】 上記第２実施の形態の半導体装置の断面図で
ある。
【符号の説明】
１，２０，３１ 半導体基板 ３，２３，３３ 配線層 ５，２５，３５ スルーホール導電体 ６，２６ 接地配線層 ７，２７，３７ 絶縁層 １１，２１ スルーホール絶縁体 １３，２３，４３ スルーホール １７，２７，４７ ディッシング部 １９，４９ 底部
【手続補正書】
【提出日】平成１２年１０月２７日（２０００．１０．
２７）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正内容】
【００２６】上記第１の部分１００の製造工程と全く同
様の工程をおこなって、図３に示す第２の部分２００を
形成する。この第２の部分２００は、第２基板としての
半導体基板２０と、導電層としての配線層２３と、絶縁
層２７と、導電層としての接地配線層２６と、スルーホ
ール絶縁体２１と、スルーホール導電体２５とからな
る。この第２の部分２００の接合面２２はＣＭＰ法によ
って研磨して平坦化しているため、導電領域であるスル
ーホール導電体２５および接地配線層２６にはディッシ
ング部が形成されている。しかし、上記スルーホール導
電体２５のディッシング部２９の底部とスルーホール絶
縁体２１の高さが略同じになるように、スルーホール絶
縁体２１を、反応性イオンエッチングによって、選択的
にエッチングしている。なお、２８はスルーホールであ
る。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正内容】
【００２８】次に、上記第１の部分１００と第２の部分
２００の接合面１２，２２を真空中で清浄化処理して清
浄表面にする。すなわち、上記接合面１２，２２を活性
化する。その後、真空または不活性ガスの雰囲気におい
て、上記第１の部分１００の接合面１２と第２の部分２
００の接合面２２とを、スルーホール導電体５，２５同
士が整合し、かつ、接地配線層６，２６同士が整合する
ように、対向させる。そして、図４に示すように、上記
第１の部分１００の半導体基板１と第２の部分２００の
半導体基板２０に圧接荷重Ｆ，Ｆを印加して、スルーホ
ール導電体５，２５同士を固相接合すなわち常温接合
（Room Temperature Bonding）すると共に、接地配線層
６，２６同士を固相接合する。そうすると、上記スルー
ホール導電体５，２５のディッシング部１７，２９の底
部の高さと、スルーホール絶縁体１１，２１の高さが略
同じになっていて、全体的には、スルーホール導電体
５，２５および接地配線層６，２６がスルーホール絶縁
体１１，２１の表面に対して凸になっているから、スル
ーホール導電体５と接地配線層６とが夫々スルーホール
導電体２５と接地配線層２６とに確実に固相接合され
る。したがって、スルーホール導電体５，２５同士の電
気接続および接地配線層６，２６同士の電気接続の信頼
性を高くすることができる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】符号の説明
【補正方法】変更
【補正内容】
【符号の説明】 １，２０，３１ 半導体基板 ３，２３，３３ 配線層 ５，２５，３５ スルーホール導電体 ６，２６ 接地配線層 ７，２７，３７ 絶縁層 １１，２１ スルーホール絶縁体 １３，２８，４３ スルーホール １７，２９，４７ ディッシング部 １９，４９ 底部
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正内容】
【図４】
───────────────────────────────────────────────────── フロントページの続き (71)出願人 000001889 三洋電機株式会社 大阪府守口市京阪本通２丁目５番５号 (71)出願人 000002185 ソニー株式会社 東京都品川区北品川６丁目７番35号 (71)出願人 000003078 株式会社東芝 東京都港区芝浦一丁目１番１号 (71)出願人 000004237 日本電気株式会社 東京都港区芝五丁目７番１号 (71)出願人 000005108 株式会社日立製作所 東京都千代田区神田駿河台四丁目６番地 (71)出願人 000005223 富士通株式会社 神奈川県川崎市中原区上小田中４丁目１番 １号 (71)出願人 000005821 松下電器産業株式会社 大阪府門真市大字門真1006番地 (71)出願人 000006013 三菱電機株式会社 東京都千代田区丸の内二丁目２番３号 (71)出願人 000116024 ローム株式会社 京都府京都市右京区西院溝崎町21番地 (72)発明者 須賀 唯知 東京都目黒区駒場２−２−２−207 Ｆターム(参考） 5F033 GG03 HH04 HH09 HH11 HH25 JJ04 JJ11 KK04 KK09 KK11 KK25 MM01 QQ00 QQ09 QQ11 QQ12 QQ13 QQ14 QQ19 QQ35 QQ37 QQ48 QQ91 RR06 VV05 XX34

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 第１基板と、その第１基板に積層された
    導電層および絶縁層とを有すると共に、導電領域と絶縁
    領域とが露出している化学的機械研磨された接合面を有
    する第１の部分と、 第２基板と、その第２基板に積層された導電層および絶
    縁層とを有すると共に、少なくとも導電領域が露出して
    いる化学的機械研磨された接合面を有する第２の部分と
    を備え、 上記第１の部分の接合面と第２の部分の接合面とが固相
    接合され、かつ、 上記第１の部分の接合面または第２の部分の接合面のう
    ちの少なくとも一方において、上記絶縁領域が導電領域
    よりも低くなっていることを特徴とする半導体装置。
  2. 【請求項２】 請求項１に記載の半導体装置において、
    上記導電領域のディッシング部同士が接合されているこ
    とを特徴とする半導体装置。
  3. 【請求項３】 請求項１または２に記載の半導体装置に
    おいて、上記第１の部分の導電領域と第２の部分の導電
    領域とが固相接合され、かつ、上記第１の部分の絶縁領
    域と上記第２の部分の絶縁領域とが互いに隙間をあけて
    対向していることを特徴とする半導体装置。
  4. 【請求項４】 請求項３に記載の半導体装置において、
    上記第１の部分の上記導電領域を囲む絶縁領域と上記第
    ２の部分の上記導電領域を囲む絶縁領域とが互いに隙間
    をあけて対向していることを特徴とする半導体装置。
  5. 【請求項５】 請求項１または２に記載の半導体装置に
    おいて、上記第１の部分の導電領域と第２の部分の導電
    領域とが固相接合され、かつ、上記第１の部分の絶縁領
    域と上記第２の部分の絶縁領域とが互いに接触あるいは
    固相接合していることを特徴とする半導体装置。
  6. 【請求項６】 請求項５に記載の半導体装置において、
    上記第１の部分の上記導電領域を囲む絶縁領域と上記第
    ２の部分の上記導電領域を囲む絶縁領域とが互いに接触
    あるいは固相接合していることを特徴とする半導体装
    置。
  7. 【請求項７】 請求項４または６に記載の半導体装置に
    おいて、上記導電領域はスルーホール導電体の端面であ
    り、上記絶縁領域は上記スルーホール導電体を囲むスル
    ーホール絶縁体の端面であることを特徴とする半導体装
    置。
  8. 【請求項８】 請求項１乃至７のいずれか１つに記載の
    半導体装置において、上記第１基板または第２基板は、
    半導体基板、無機基板、有機基板のいずれかであること
    を特徴とする半導体装置。
  9. 【請求項９】 第１基板と、その第１基板に積層された
    導電層および絶縁層とを有する共に、導電領域と絶縁領
    域とが露出している化学的機械研磨された接合面を有す
    る第１の部分を形成する工程と、 第２基板と、その第２基板に積層された導電層および絶
    縁層とを有すると共に、少なくとも導電領域が露出して
    いる化学的機械研磨された接合面を有する第２の部分を
    形成する工程と、 上記第１の部分の接合面と第２の部分の接合面とのうち
    の少なくとも一方の絶縁領域を選択的にエッチングし
    て、上記絶縁領域の表面を導電領域の表面よりも下降さ
    せる工程と、 上記第１の部分と第２の部分とに圧接荷重を印可して、
    上記第１の部分の接合面と第２の部分の接合面とを固相
    接合すると共に、上記第１の部分の導電領域と第２の部
    分の導電領域とを電気的に接続する工程とを備えること
    を特徴とする半導体装置の製造方法。
  10. 【請求項１０】 請求項９に記載の半導体装置の製造方
    法において、上記絶縁領域の表面を反応性イオンエッチ
    ングにより下降させることを特徴とする半導体装置の製
    造方法。
  11. 【請求項１１】 請求項９または１０に記載の半導体装
    置の製造方法において、上記導電領域のディッシング部
    の底の高さと絶縁領域の高さとが略等しくなるようにエ
    ッチングを行うことを特徴とする半導体装置の製造方
    法。
  12. 【請求項１２】 請求項９乃至１１のいずれか１つに記
    載の半導体装置の製造方法において、上記第１の部分の
    導電領域と第２の部分の導電領域とを固相接合すると共
    に、上記第１の部分の絶縁領域と上記第２の部分の絶縁
    領域とを互いに隙間をあけて対向させることを特徴とす
    る半導体装置の製造方法。
  13. 【請求項１３】 請求項１２に記載の半導体装置におい
    て、上記第１の部分の上記導電領域を囲む絶縁領域と上
    記第２の部分の上記導電領域を囲む絶縁領域とを互いに
    隙間をあけて対向させることを特徴とする半導体装置の
    製造方法。
  14. 【請求項１４】 請求項９乃至１１のいずれか１つに記
    載の半導体装置の製造方法において、上記第１の部分の
    導電領域と第２の部分の導電領域とを固相接合すると共
    に、上記第１の部分の絶縁領域と上記第２の部分の絶縁
    領域とを互いに接触あるいは固相接合することを特徴と
    する半導体装置の製造方法。
  15. 【請求項１５】 請求項１４に記載の半導体装置の製造
    方法において、上記第１の部分の上記導電領域を囲む絶
    縁領域と上記第２の部分の上記導電領域を囲む絶縁領域
    とを互いに接触あるいは固相接合することを特徴とする
    半導体装置の製造方法。
  16. 【請求項１６】 請求項１３または１５に記載の半導体
    装置の製造方法において、上記導電領域はスルーホール
    導電体の端面であり、上記絶縁領域は上記スルーホール
    導電体を囲むスルーホール絶縁体の端面であることを特
    徴とする半導体装置の製造方法。
  17. 【請求項１７】 請求項９乃至１６のいずれか１つに記
    載の半導体装置の製造方法において、上記第１基板また
    は第２基板は、半導体基板、無機基板、有機基板のいず
    れかであることを特徴とする半導体装置の製造方法。
JP2000203871A 2000-07-05 2000-07-05 半導体装置およびその製造方法 Expired - Lifetime JP3440057B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000203871A JP3440057B2 (ja) 2000-07-05 2000-07-05 半導体装置およびその製造方法
DE10132024A DE10132024B4 (de) 2000-07-05 2001-07-03 Halbleiter-Bauteil und Verfahren zu dessen Herstellung
KR10-2001-0039827A KR100438163B1 (ko) 2000-07-05 2001-07-04 반도체 장치 및 그의 제조방법
US09/898,082 US7078811B2 (en) 2000-07-05 2001-07-05 Semiconductor device and method for fabricating the device
TW090116507A TW495958B (en) 2000-07-05 2001-07-05 Semiconductor device and method for fabricating the device
US11/077,212 US7217631B2 (en) 2000-07-05 2005-03-11 Semiconductor device and method for fabricating the device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000203871A JP3440057B2 (ja) 2000-07-05 2000-07-05 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2002026123A true JP2002026123A (ja) 2002-01-25
JP3440057B2 JP3440057B2 (ja) 2003-08-25

Family

ID=18701224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000203871A Expired - Lifetime JP3440057B2 (ja) 2000-07-05 2000-07-05 半導体装置およびその製造方法

Country Status (5)

Country Link
US (2) US7078811B2 (ja)
JP (1) JP3440057B2 (ja)
KR (1) KR100438163B1 (ja)
DE (1) DE10132024B4 (ja)
TW (1) TW495958B (ja)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6793759B2 (en) 2001-10-09 2004-09-21 Dow Corning Corporation Method for creating adhesion during fabrication of electronic devices
JP2006517344A (ja) * 2003-02-07 2006-07-20 ジプトロニクス・インコーポレイテッド 室温金属直接ボンディング
JP2009505401A (ja) * 2005-08-11 2009-02-05 ジプトロニクス・インコーポレイテッド ３ｄｉｃ方法および装置
JP2011009372A (ja) * 2009-06-24 2011-01-13 Nec Corp 半導体装置及びその製造方法
JP2012033894A (ja) * 2010-06-30 2012-02-16 Canon Inc 固体撮像装置
JP2013526029A (ja) * 2010-05-18 2013-06-20 コアレイズ オーワイ レーザ光を用いた基板の封止および接触の方法ならびに電子モジュール
JP2014143399A (ja) * 2012-12-25 2014-08-07 Nikon Corp 基板および基板接合方法
US9437568B2 (en) 2013-12-11 2016-09-06 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device having a multilayer interconnection
JP2018017881A (ja) * 2016-07-27 2018-02-01 日本放送協会 空間光変調器および空間光変調器の製造方法
US9953941B2 (en) 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
US10840205B2 (en) 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
JP2020191467A (ja) * 2010-06-30 2020-11-26 キヤノン株式会社 固体撮像装置
US11011494B2 (en) 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
WO2022130804A1 (ja) * 2020-12-18 2022-06-23 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体装置の製造方法、及び電子機器
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
US11728313B2 (en) 2018-06-13 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Offset pads over TSV
US11804377B2 (en) 2018-04-05 2023-10-31 Adeia Semiconductor Bonding Technologies, Inc. Method for preparing a surface for direct-bonding
US11843023B2 (en) 2010-07-09 2023-12-12 Canon Kabushiki Kaisha Member for solid-state image pickup device and method for manufacturing solid-state image pickup device
US11929347B2 (en) 2020-10-20 2024-03-12 Adeia Semiconductor Technologies Llc Mixed exposure for large die
JP7490039B2 (ja) 2018-04-26 2024-05-24 株式会社Maruwa 複合基板

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
JP2002353424A (ja) * 2001-03-23 2002-12-06 Seiko Epson Corp 基板装置の製造方法及び基板装置、電気光学装置の製造方法及び電気光学装置、並びに電子機器
US6596640B1 (en) * 2002-06-21 2003-07-22 Intel Corporation Method of forming a raised contact for a substrate
US20040124538A1 (en) * 2002-12-31 2004-07-01 Rafael Reif Multi-layer integrated semiconductor structure
US7064055B2 (en) * 2002-12-31 2006-06-20 Massachusetts Institute Of Technology Method of forming a multi-layer semiconductor structure having a seamless bonding interface
WO2004061961A1 (en) * 2002-12-31 2004-07-22 Massachusetts Institute Of Technology Multi-layer integrated semiconductor structure having an electrical shielding portion
FR2856844B1 (fr) * 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US20050218394A1 (en) * 2004-03-31 2005-10-06 Gunther Schmid Micro electronic component
US7602069B2 (en) 2004-03-31 2009-10-13 Universität Duisburg-Essen Micro electronic component with electrically accessible metallic clusters
US8241995B2 (en) 2006-09-18 2012-08-14 International Business Machines Corporation Bonding of substrates including metal-dielectric patterns with metal raised above dielectric
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
FR2910706B1 (fr) * 2006-12-21 2009-03-20 Commissariat Energie Atomique Element d'interconnexion a base de nanotubes de carbone
FR2913145B1 (fr) 2007-02-22 2009-05-15 Stmicroelectronics Crolles Sas Assemblage de deux parties de circuit electronique integre
US8198716B2 (en) * 2007-03-26 2012-06-12 Intel Corporation Die backside wire bond technology for single or stacked die package
US8134235B2 (en) * 2007-04-23 2012-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional semiconductor device
US8044497B2 (en) * 2007-09-10 2011-10-25 Intel Corporation Stacked die package
US8350382B2 (en) * 2007-09-21 2013-01-08 Infineon Technologies Ag Semiconductor device including electronic component coupled to a backside of a chip
US7829994B2 (en) * 2007-09-24 2010-11-09 Sixis, Inc. Semiconductor substrate elastomeric stack
US8053900B2 (en) * 2008-10-21 2011-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate vias (TSVs) electrically connected to a bond pad design with reduced dishing effect
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
TWI422009B (zh) * 2010-07-08 2014-01-01 Nat Univ Tsing Hua 多晶片堆疊結構
EP2717300B1 (en) 2011-05-24 2020-03-18 Sony Corporation Semiconductor device
JP2015023235A (ja) 2013-07-23 2015-02-02 株式会社東芝 半導体装置及びその製造方法
WO2015040784A1 (ja) * 2013-09-17 2015-03-26 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
TWI517343B (zh) * 2014-03-25 2016-01-11 恆勁科技股份有限公司 覆晶堆疊封裝結構及其製作方法
US11069734B2 (en) 2014-12-11 2021-07-20 Invensas Corporation Image sensor device
JP6165127B2 (ja) 2014-12-22 2017-07-19 三菱重工工作機械株式会社 半導体装置及び半導体装置の製造方法
US9741620B2 (en) 2015-06-24 2017-08-22 Invensas Corporation Structures and methods for reliable packages
CN104979226B (zh) * 2015-06-24 2018-09-07 武汉新芯集成电路制造有限公司 一种铜的混合键合方法
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9852988B2 (en) 2015-12-18 2017-12-26 Invensas Bonding Technologies, Inc. Increased contact alignment tolerance for direct bonding
US10446532B2 (en) 2016-01-13 2019-10-15 Invensas Bonding Technologies, Inc. Systems and methods for efficient transfer of semiconductor elements
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
US10446487B2 (en) 2016-09-30 2019-10-15 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US10580735B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Stacked IC structure with system level wiring on multiple sides of the IC die
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US10002844B1 (en) 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
CN110178212B (zh) 2016-12-28 2024-01-09 艾德亚半导体接合科技有限公司 堆栈基板的处理
US20180182665A1 (en) 2016-12-28 2018-06-28 Invensas Bonding Technologies, Inc. Processed Substrate
KR20230156179A (ko) 2016-12-29 2023-11-13 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 집적된 수동 컴포넌트를 구비한 접합된 구조체
US10276909B2 (en) 2016-12-30 2019-04-30 Invensas Bonding Technologies, Inc. Structure comprising at least a first element bonded to a carrier having a closed metallic channel waveguide formed therein
TWI738947B (zh) 2017-02-09 2021-09-11 美商英帆薩斯邦德科技有限公司 接合結構與形成接合結構的方法
WO2018169968A1 (en) 2017-03-16 2018-09-20 Invensas Corporation Direct-bonded led arrays and applications
US10515913B2 (en) 2017-03-17 2019-12-24 Invensas Bonding Technologies, Inc. Multi-metal contact structure
US10508030B2 (en) 2017-03-21 2019-12-17 Invensas Bonding Technologies, Inc. Seal for microelectronic assembly
US10784191B2 (en) 2017-03-31 2020-09-22 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US10269756B2 (en) 2017-04-21 2019-04-23 Invensas Bonding Technologies, Inc. Die processing
US10879212B2 (en) 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
US10446441B2 (en) 2017-06-05 2019-10-15 Invensas Corporation Flat metal features for microelectronics applications
US10217720B2 (en) 2017-06-15 2019-02-26 Invensas Corporation Multi-chip modules formed using wafer-level processing of a reconstitute wafer
US10923408B2 (en) 2017-12-22 2021-02-16 Invensas Bonding Technologies, Inc. Cavity packages
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US10727219B2 (en) 2018-02-15 2020-07-28 Invensas Bonding Technologies, Inc. Techniques for processing devices
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
US11256004B2 (en) 2018-03-20 2022-02-22 Invensas Bonding Technologies, Inc. Direct-bonded lamination for improved image clarity in optical devices
US10790262B2 (en) 2018-04-11 2020-09-29 Invensas Bonding Technologies, Inc. Low temperature bonded structures
US10964664B2 (en) 2018-04-20 2021-03-30 Invensas Bonding Technologies, Inc. DBI to Si bonding for simplified handle wafer
US10381322B1 (en) 2018-04-23 2019-08-13 Sandisk Technologies Llc Three-dimensional memory device containing self-aligned interlocking bonded structure and method of making the same
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
US11158606B2 (en) 2018-07-06 2021-10-26 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
US11462419B2 (en) 2018-07-06 2022-10-04 Invensas Bonding Technologies, Inc. Microelectronic assemblies
US11515291B2 (en) 2018-08-28 2022-11-29 Adeia Semiconductor Inc. Integrated voltage regulator and passive components
US20200075533A1 (en) 2018-08-29 2020-03-05 Invensas Bonding Technologies, Inc. Bond enhancement in microelectronics by trapping contaminants and arresting cracks during direct-bonding processes
CN109119426B (zh) * 2018-09-28 2024-04-16 长江存储科技有限责任公司 3d存储器件
CN109390305B (zh) * 2018-10-22 2021-05-11 长江存储科技有限责任公司 一种键合晶圆及其制备方法
US11244920B2 (en) 2018-12-18 2022-02-08 Invensas Bonding Technologies, Inc. Method and structures for low temperature device bonding
WO2020150159A1 (en) 2019-01-14 2020-07-23 Invensas Bonding Technologies, Inc. Bonded structures
US10879260B2 (en) 2019-02-28 2020-12-29 Sandisk Technologies Llc Bonded assembly of a support die and plural memory dies containing laterally shifted vertical interconnections and methods for making the same
US11901281B2 (en) 2019-03-11 2024-02-13 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
US11610846B2 (en) 2019-04-12 2023-03-21 Adeia Semiconductor Bonding Technologies Inc. Protective elements for bonded structures including an obstructive element
US11373963B2 (en) 2019-04-12 2022-06-28 Invensas Bonding Technologies, Inc. Protective elements for bonded structures
US11205625B2 (en) 2019-04-12 2021-12-21 Invensas Bonding Technologies, Inc. Wafer-level bonding of obstructive elements
US11355404B2 (en) * 2019-04-22 2022-06-07 Invensas Bonding Technologies, Inc. Mitigating surface damage of probe pads in preparation for direct bonding of a substrate
US11385278B2 (en) 2019-05-23 2022-07-12 Invensas Bonding Technologies, Inc. Security circuitry for bonded structures
US11315871B2 (en) * 2019-06-13 2022-04-26 Nanya Technology Corporation Integrated circuit device with bonding structure and method of forming the same
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US11762200B2 (en) 2019-12-17 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded optical devices
KR102558816B1 (ko) * 2020-01-07 2023-07-21 양쯔 메모리 테크놀로지스 씨오., 엘티디. 금속-유전체 결합 방법 및 구조
US11742314B2 (en) 2020-03-31 2023-08-29 Adeia Semiconductor Bonding Technologies Inc. Reliable hybrid bonded apparatus
US11735523B2 (en) 2020-05-19 2023-08-22 Adeia Semiconductor Bonding Technologies Inc. Laterally unconfined structure
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
KR20220014759A (ko) 2020-07-29 2022-02-07 삼성전자주식회사 본딩 신뢰성을 향상시킬 수 있는 반도체 패키지
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11728273B2 (en) 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US20220093492A1 (en) * 2020-09-18 2022-03-24 Intel Corporation Direct bonding in microelectronic assemblies
US11990448B2 (en) 2020-09-18 2024-05-21 Intel Corporation Direct bonding in microelectronic assemblies

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6130059A (ja) * 1984-07-20 1986-02-12 Nec Corp 半導体装置の製造方法
KR900008647B1 (ko) * 1986-03-20 1990-11-26 후지쓰 가부시끼가이샤 3차원 집적회로와 그의 제조방법
US4865245A (en) * 1987-09-24 1989-09-12 Santa Barbara Research Center Oxide removal from metallic contact bumps formed on semiconductor devices to improve hybridization cold-welds
DE4314913C1 (de) * 1993-05-05 1994-08-25 Siemens Ag Verfahren zur Herstellung eines Halbleiterbauelements mit einer Kontaktstrukturierung für vertikale Kontaktierung mit weiteren Halbleiterbauelementen
DE59508684D1 (de) * 1994-02-16 2000-10-05 Siemens Ag Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung
JP3512225B2 (ja) * 1994-02-28 2004-03-29 株式会社日立製作所 多層配線基板の製造方法
KR960009074A (ko) * 1994-08-29 1996-03-22 모리시다 요이치 반도체 장치 및 그 제조방법
US5756395A (en) * 1995-08-18 1998-05-26 Lsi Logic Corporation Process for forming metal interconnect structures for use with integrated circuit devices to form integrated circuit structures
JPH1083980A (ja) * 1996-09-06 1998-03-31 Hitachi Ltd 半導体装置の製造方法
JPH10223636A (ja) * 1997-02-12 1998-08-21 Nec Yamagata Ltd 半導体集積回路装置の製造方法
US5786238A (en) * 1997-02-13 1998-07-28 Generyal Dynamics Information Systems, Inc. Laminated multilayer substrates
US6097096A (en) * 1997-07-11 2000-08-01 Advanced Micro Devices Metal attachment method and structure for attaching substrates at low temperatures
US5985748A (en) * 1997-12-01 1999-11-16 Motorola, Inc. Method of making a semiconductor device using chemical-mechanical polishing having a combination-step process
JPH11284066A (ja) 1998-03-26 1999-10-15 Ricoh Co Ltd 半導体装置およびその製造方法
US6255217B1 (en) * 1999-01-04 2001-07-03 International Business Machines Corporation Plasma treatment to enhance inorganic dielectric adhesion to copper
JP3532788B2 (ja) * 1999-04-13 2004-05-31 唯知 須賀 半導体装置及びその製造方法
US6251772B1 (en) * 1999-04-29 2001-06-26 Advanced Micro Devicees, Inc. Dielectric adhesion enhancement in damascene process for semiconductors
US6171949B1 (en) * 1999-06-09 2001-01-09 Advanced Micro Devices, Inc. Low energy passivation of conductive material in damascene process for semiconductors
US6281576B1 (en) * 1999-06-16 2001-08-28 International Business Machines Corporation Method of fabricating structure for chip micro-joining
DE10011886A1 (de) * 2000-03-07 2001-09-20 Infineon Technologies Ag Verfahren zur Herstellung einer Leiterstruktur für einen integrierten Schaltkreis

Cited By (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6793759B2 (en) 2001-10-09 2004-09-21 Dow Corning Corporation Method for creating adhesion during fabrication of electronic devices
US8524533B2 (en) 2003-02-07 2013-09-03 Ziptronix, Inc. Room temperature metal direct bonding
JP2006517344A (ja) * 2003-02-07 2006-07-20 ジプトロニクス・インコーポレイテッド 室温金属直接ボンディング
US10141218B2 (en) 2003-02-07 2018-11-27 Invensas Bonding Technologies, Inc. Room temperature metal direct bonding
US9385024B2 (en) 2003-02-07 2016-07-05 Ziptronix, Inc. Room temperature metal direct bonding
US8846450B2 (en) 2003-02-07 2014-09-30 Ziptronix, Inc. Room temperature metal direct bonding
JP2012186481A (ja) * 2003-02-07 2012-09-27 Ziptronix Inc 室温金属直接ボンディング
JP2013058781A (ja) * 2005-08-11 2013-03-28 Ziptronix Inc ３ｄｉｃ方法および装置
JP2009505401A (ja) * 2005-08-11 2009-02-05 ジプトロニクス・インコーポレイテッド ３ｄｉｃ方法および装置
US8709938B2 (en) 2005-08-11 2014-04-29 Ziptronix, Inc. 3D IC method and device
US11011418B2 (en) 2005-08-11 2021-05-18 Invensas Bonding Technologies, Inc. 3D IC method and device
US9171756B2 (en) 2005-08-11 2015-10-27 Ziptronix, Inc. 3D IC method and device
US11289372B2 (en) 2005-08-11 2022-03-29 Invensas Bonding Technologies, Inc. 3D IC method and device
US9716033B2 (en) 2005-08-11 2017-07-25 Ziptronix, Inc. 3D IC method and device
US11515202B2 (en) 2005-08-11 2022-11-29 Adeia Semiconductor Bonding Technologies Inc. 3D IC method and device
US10147641B2 (en) 2005-08-11 2018-12-04 Invensas Bonding Technologies, Inc. 3D IC method and device
JP2011009372A (ja) * 2009-06-24 2011-01-13 Nec Corp 半導体装置及びその製造方法
KR20130111943A (ko) * 2010-05-18 2013-10-11 코렐라스 오와이 레이저 광을 이용한 기판의 시일 및 접촉 방법 및 전자 모듈
JP2013526029A (ja) * 2010-05-18 2013-06-20 コアレイズ オーワイ レーザ光を用いた基板の封止および接触の方法ならびに電子モジュール
KR101710462B1 (ko) * 2010-05-18 2017-03-03 코렐라스 오와이 레이저 광을 이용한 기판의 시일 및 접촉 방법 및 전자 모듈
JP2012033894A (ja) * 2010-06-30 2012-02-16 Canon Inc 固体撮像装置
US9972650B2 (en) 2010-06-30 2018-05-15 Canon Kabushiki Kaisha Solid-state imaging apparatus and method for manufacturing the solid-state imaging apparatus having sealing portion disposed in bonded members
JP2022132369A (ja) * 2010-06-30 2022-09-08 キヤノン株式会社 固体撮像装置
US10847558B2 (en) 2010-06-30 2020-11-24 Canon Kabushiki Kaisha Solid-state imaging apparatus and method for manufacturing the solid-state imaging apparatus having sealing portion disposed in bonded members
JP2020191467A (ja) * 2010-06-30 2020-11-26 キヤノン株式会社 固体撮像装置
US11843023B2 (en) 2010-07-09 2023-12-12 Canon Kabushiki Kaisha Member for solid-state image pickup device and method for manufacturing solid-state image pickup device
JP2014143399A (ja) * 2012-12-25 2014-08-07 Nikon Corp 基板および基板接合方法
US9437568B2 (en) 2013-12-11 2016-09-06 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device having a multilayer interconnection
US10840204B2 (en) 2013-12-11 2020-11-17 Toshiba Memory Corporation Semiconductor device for bonding conductive layers exposed from surfaces of respective interconnection layers
US11830838B2 (en) 2015-08-25 2023-11-28 Adeia Semiconductor Bonding Technologies Inc. Conductive barrier direct hybrid bonding
US11264345B2 (en) 2015-08-25 2022-03-01 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
US10262963B2 (en) 2015-08-25 2019-04-16 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
US9953941B2 (en) 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
JP2018017881A (ja) * 2016-07-27 2018-02-01 日本放送協会 空間光変調器および空間光変調器の製造方法
US10840205B2 (en) 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
US11552041B2 (en) 2017-09-24 2023-01-10 Adeia Semiconductor Bonding Technologies Inc. Chemical mechanical polishing for hybrid bonding
US11804377B2 (en) 2018-04-05 2023-10-31 Adeia Semiconductor Bonding Technologies, Inc. Method for preparing a surface for direct-bonding
JP7490039B2 (ja) 2018-04-26 2024-05-24 株式会社Maruwa 複合基板
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
US11749645B2 (en) 2018-06-13 2023-09-05 Adeia Semiconductor Bonding Technologies Inc. TSV as pad
US11728313B2 (en) 2018-06-13 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Offset pads over TSV
US11955445B2 (en) 2018-06-13 2024-04-09 Adeia Semiconductor Bonding Technologies Inc. Metal pads over TSV
US11011494B2 (en) 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
US11756880B2 (en) 2018-10-22 2023-09-12 Adeia Semiconductor Bonding Technologies Inc. Interconnect structures
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
US11929347B2 (en) 2020-10-20 2024-03-12 Adeia Semiconductor Technologies Llc Mixed exposure for large die
WO2022130804A1 (ja) * 2020-12-18 2022-06-23 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体装置の製造方法、及び電子機器

Also Published As

Publication number Publication date
TW495958B (en) 2002-07-21
DE10132024A1 (de) 2002-01-24
US7217631B2 (en) 2007-05-15
KR100438163B1 (ko) 2004-07-01
DE10132024B4 (de) 2007-02-08
US7078811B2 (en) 2006-07-18
US20020003307A1 (en) 2002-01-10
JP3440057B2 (ja) 2003-08-25
KR20020004874A (ko) 2002-01-16
US20050170626A1 (en) 2005-08-04

Similar Documents

Publication Publication Date Title
JP2002026123A (ja) 半導体装置およびその製造方法
JP5329733B2 (ja) 基板の２つの面間の電気的接続および製造工程
JP3354424B2 (ja) 半導体装置および半導体装置の製造方法
JP3287392B2 (ja) 半導体装置およびその製造方法
KR100526445B1 (ko) 웨이퍼 패시베이션 구조
US6404058B1 (en) Semiconductor device having interconnection implemented by refractory metal nitride layer and refractory metal silicide layer and process of fabrication thereof
US6900076B2 (en) Methods for manufacturing semiconductor chips, methods for manufacturing semiconductor devices, semiconductor chips, semiconductor devices, connection substrates and electronic devices
JPH09191051A (ja) 半導体素子の配線構造及びその形成方法
JPH11186382A (ja) 半導体装置及びその製造方法
JPH02148855A (ja) 半導体装置及びその製造方法
JP3099446B2 (ja) 誘電体分離領域を有する半導体基板
JP2002064146A (ja) Ｓｏｉ半導体装置およびその製造方法
US6153936A (en) Method for forming via hole and semiconductor structure formed thereby
KR100352304B1 (ko) 반도체 장치 및 그 제조 방법
JP2937675B2 (ja) 半導体装置の製造方法
KR100301045B1 (ko) 반도체소자의다층배선형성방법
KR20000020243A (ko) 반도체장치의 전극 형성 방법
JPH10256373A (ja) 半導体装置及び半導体装置の製造方法
CN118053808A (zh) 电子器件的制造方法
KR100223872B1 (ko) 금속 배선 구조 및 그 형성방법
JPH11121401A (ja) 半導体装置及びその製造方法
KR20030050200A (ko) 반도체 소자의 금속 배선 및 그 형성 방법
JPH06302597A (ja) 半導体装置の製造方法
WO2005031856A1 (en) A device and method for forming a contact to a top electrode in ferroelectric capacitor devices
KR980011930A (ko) 층간 접속방법

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030506

R150 Certificate of patent or registration of utility model

Ref document number: 3440057

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090613

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090613

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090613

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090613

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090613

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090613

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100613

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 8

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130613

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term