JPH11121401A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH11121401A JPH11121401A JP28550897A JP28550897A JPH11121401A JP H11121401 A JPH11121401 A JP H11121401A JP 28550897 A JP28550897 A JP 28550897A JP 28550897 A JP28550897 A JP 28550897A JP H11121401 A JPH11121401 A JP H11121401A
- Authority
- JP
- Japan
- Prior art keywords
- titanium nitride
- nitride film
- film
- contact hole
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 チタンナイトライドによってコンタクトホー
ル内を埋設する場合、ＣＶＤ法によって成膜すると膜厚
が大きくなった場合クラックが生じるという問題があっ
た。 【解決手段】 この発明によれば、コンタクトホール内
を複数層のチタンナイトライド膜を積層することで埋設
し、最後に積層するチタンナイトライド膜を、ＣＶＤ法
による成膜であってもクラックが形成されない程度の小
さな膜厚とすることで、それ以前に積層したチタンナイ
トライド膜にクラックが生じていた場合においても、ク
ラック内をチタンナイトライド膜で充填でき、良好な電
気特性の半導体装置を得ることが可能となる。
ル内を埋設する場合、ＣＶＤ法によって成膜すると膜厚
が大きくなった場合クラックが生じるという問題があっ
た。 【解決手段】 この発明によれば、コンタクトホール内
を複数層のチタンナイトライド膜を積層することで埋設
し、最後に積層するチタンナイトライド膜を、ＣＶＤ法
による成膜であってもクラックが形成されない程度の小
さな膜厚とすることで、それ以前に積層したチタンナイ
トライド膜にクラックが生じていた場合においても、ク
ラック内をチタンナイトライド膜で充填でき、良好な電
気特性の半導体装置を得ることが可能となる。
Description
【０００１】
【発明の属する技術分野】この発明は、導電領域上に形
成された絶縁膜を貫通し、その導電領域に電気的に接続
するコンタクトを含む半導体装置の構造及びその製造方
法に関するものである。
成された絶縁膜を貫通し、その導電領域に電気的に接続
するコンタクトを含む半導体装置の構造及びその製造方
法に関するものである。
【０００２】
【従来の技術】ＬＳＩの高集積化に伴い素子の微細化が
進み、ＬＳＩの製造工程も複雑化が進んでいる。それに
伴い、上層−下層配線（活性領域）間を接続するコンタ
クトホールのアスペクト比（アスペクト比＝（コンタク
トホールの深さ）／（コンタクトホールの直径））は増
大し続けている。現在のようなＬＳＩでは、このような
高アスペクト比のコンタクトホール内に形成されるコン
タクトに関しても、十分な信頼性を確保するため、コン
タクトホール内を導電性物質で埋設する技術（プラグ技
術）が広く使用されてきている。
進み、ＬＳＩの製造工程も複雑化が進んでいる。それに
伴い、上層−下層配線（活性領域）間を接続するコンタ
クトホールのアスペクト比（アスペクト比＝（コンタク
トホールの深さ）／（コンタクトホールの直径））は増
大し続けている。現在のようなＬＳＩでは、このような
高アスペクト比のコンタクトホール内に形成されるコン
タクトに関しても、十分な信頼性を確保するため、コン
タクトホール内を導電性物質で埋設する技術（プラグ技
術）が広く使用されてきている。
【０００３】一般にコンタクトホールの埋設に用いる物
質としての導電性物質は、ドープトポリシリコン、タン
グステンなどが用いられているが、ドープトポシリシリ
コンは比抵抗値が比較的大きく、使用箇所が限定される
などの制約がある。またタングステンについては、ブラ
ンケットＣＶＤ（Chemical Vapor Deposition）法によ
ってタングステンプラグを形成したい場合に、下地とし
て密着層、バリア層が必須となり、構造、製造工程が複
雑で、コストが高いという問題を有している。
質としての導電性物質は、ドープトポリシリコン、タン
グステンなどが用いられているが、ドープトポシリシリ
コンは比抵抗値が比較的大きく、使用箇所が限定される
などの制約がある。またタングステンについては、ブラ
ンケットＣＶＤ（Chemical Vapor Deposition）法によ
ってタングステンプラグを形成したい場合に、下地とし
て密着層、バリア層が必須となり、構造、製造工程が複
雑で、コストが高いという問題を有している。
【０００４】これに対し、チタンナイトライドをコンタ
クトホールの埋設に用いる研究、開発が進んでいる。チ
タンナイトライドは高耐熱性物質で比抵抗値が比較的低
く、成膜の際に密着層を必要としないため、構造、製造
工程が簡単になるという利点がある。チタンナイトライ
ドによってコンタクトを形成する技術（ＴｉＮプラグ技
術）に関して、K.Ohto et al.,1996 IEDM Technical Di
gest,SanFrancisco,CA,pp.361-364,K.Mori et al.,Exte
nded Abstract of the 1991 International Conference
on Solid State Device and Materials,Yokohama,pp.2
10-212 等がある。
クトホールの埋設に用いる研究、開発が進んでいる。チ
タンナイトライドは高耐熱性物質で比抵抗値が比較的低
く、成膜の際に密着層を必要としないため、構造、製造
工程が簡単になるという利点がある。チタンナイトライ
ドによってコンタクトを形成する技術（ＴｉＮプラグ技
術）に関して、K.Ohto et al.,1996 IEDM Technical Di
gest,SanFrancisco,CA,pp.361-364,K.Mori et al.,Exte
nded Abstract of the 1991 International Conference
on Solid State Device and Materials,Yokohama,pp.2
10-212 等がある。
【０００５】次に、一般的なチタンナイトライドプラグ
の形成方法を説明する。図４は従来の技術によって形成
されたコンタクトの断面投影図を示すものであり、図に
おいて、１０１は半導体基板、１０２は半導体基板の非
活性領域に形成された素子分離膜、１０３は半導体基板
１０１の活性領域の表面領域に形成された不純物領域、
１０４は半導体基板１０１上に積層された絶縁膜、１０
５は絶縁膜１０４内に埋設されたコンタクトであり、コ
ンタクト１０５は絶縁膜１０４に開口されたコンタクト
ホールの内壁に成膜されたチタン膜１０６とコンタクト
ホールを埋設するチタンナイトライド膜１０７によって
構成されているとする。このコンタクト１０５の底面は
チタンシリサイド膜１０８を介して不純物領域１０３に
接している。
の形成方法を説明する。図４は従来の技術によって形成
されたコンタクトの断面投影図を示すものであり、図に
おいて、１０１は半導体基板、１０２は半導体基板の非
活性領域に形成された素子分離膜、１０３は半導体基板
１０１の活性領域の表面領域に形成された不純物領域、
１０４は半導体基板１０１上に積層された絶縁膜、１０
５は絶縁膜１０４内に埋設されたコンタクトであり、コ
ンタクト１０５は絶縁膜１０４に開口されたコンタクト
ホールの内壁に成膜されたチタン膜１０６とコンタクト
ホールを埋設するチタンナイトライド膜１０７によって
構成されているとする。このコンタクト１０５の底面は
チタンシリサイド膜１０８を介して不純物領域１０３に
接している。
【０００６】また、絶縁膜１０４の表面には、コンタク
ト１０５の上部に接する状態の上層配線１０９がパター
ニングされている。なお、コンタクト１０５を構成する
チタンナイトライド膜１０７の膜内には成膜時に生じた
クラック１１０が残った状態となる。
ト１０５の上部に接する状態の上層配線１０９がパター
ニングされている。なお、コンタクト１０５を構成する
チタンナイトライド膜１０７の膜内には成膜時に生じた
クラック１１０が残った状態となる。
【０００７】次に、図４の半導体装置の製造方法につい
て説明する。まず、図５（ａ）に示すように、半導体基
板１０１の表面に素子分離膜１０２を形成し、さらに活
性領域に不純物領域１０３を形成する。その後、絶縁膜
１０４を積層し、絶縁膜１０４内に不純物領域１０３の
表面を一部露出させるコンタクトホール１０４ａを開口
する。
て説明する。まず、図５（ａ）に示すように、半導体基
板１０１の表面に素子分離膜１０２を形成し、さらに活
性領域に不純物領域１０３を形成する。その後、絶縁膜
１０４を積層し、絶縁膜１０４内に不純物領域１０３の
表面を一部露出させるコンタクトホール１０４ａを開口
する。
【０００８】その後、図５（ｂ）に示すように、チタン
膜１０６をスパッタリング若しくはＣＶＤ法によって積
層し、熱処理を加えることでコンタクトホール１０４ａ
の底面にチタンシリサイド膜１０８を形成する。次に、
図５（ｃ）に示すように、ＣＶＤ法によってチタンナイ
トライド膜１０７を積層し、コンタクトホール１０４ａ
内を埋設し、コンタクト１０５を形成する。このとき、
成膜したチタンナイトライド膜１０７にはクラック１１
０が形成される。
膜１０６をスパッタリング若しくはＣＶＤ法によって積
層し、熱処理を加えることでコンタクトホール１０４ａ
の底面にチタンシリサイド膜１０８を形成する。次に、
図５（ｃ）に示すように、ＣＶＤ法によってチタンナイ
トライド膜１０７を積層し、コンタクトホール１０４ａ
内を埋設し、コンタクト１０５を形成する。このとき、
成膜したチタンナイトライド膜１０７にはクラック１１
０が形成される。
【０００９】次に、ＣＭＰ（Chemical Mechanical Poli
shing）法によってエッチバックを行い、絶縁膜１０４
の表面上のチタンナイトライド膜１０７及びチタン膜１
０６を除去する。その後、コンタクトホール１０５の上
部に電気的に接する上層配線１０９をパターニングする
ことで図４に相当する半導体装置を得ることが可能であ
る。
shing）法によってエッチバックを行い、絶縁膜１０４
の表面上のチタンナイトライド膜１０７及びチタン膜１
０６を除去する。その後、コンタクトホール１０５の上
部に電気的に接する上層配線１０９をパターニングする
ことで図４に相当する半導体装置を得ることが可能であ
る。
【００１０】このように形成した半導体装置にあって
は、コンタクト１０５を構成するチタンシリサイド膜１
０７の成膜時に、チタンシリサイド膜１０７の膜厚が７
００Å（一般的なＣＶＤ法による場合）よりも大きな膜
厚とすると膜ストレスによってクラック１１０が生じて
いた。このクラック１１０のために完成後の半導体装置
の信頼性は劣化していた。
は、コンタクト１０５を構成するチタンシリサイド膜１
０７の成膜時に、チタンシリサイド膜１０７の膜厚が７
００Å（一般的なＣＶＤ法による場合）よりも大きな膜
厚とすると膜ストレスによってクラック１１０が生じて
いた。このクラック１１０のために完成後の半導体装置
の信頼性は劣化していた。
【００１１】よって、信頼性良くチタンナイトライド膜
１０７を含むコンタクト１０５（ＴｉＮプラグ）を形成
するためにはチタンナイトライド膜１０７の最大膜厚が
クラックを形成しない程度の膜厚で制限されてしまい、
コンタクト１０５の開口径が大きなコンタクトホール１
０４ａには上記の従来の技術による半導体装置及びその
製造方法を適用することは困難であった。
１０７を含むコンタクト１０５（ＴｉＮプラグ）を形成
するためにはチタンナイトライド膜１０７の最大膜厚が
クラックを形成しない程度の膜厚で制限されてしまい、
コンタクト１０５の開口径が大きなコンタクトホール１
０４ａには上記の従来の技術による半導体装置及びその
製造方法を適用することは困難であった。
【００１２】また、別の従来の技術として、特開平８−
３０６６６４号公報に記載された技術がある。この技術
はコンタクトホール内を導電物質で埋設する際、一度の
スパッタリング工程で埋設を行うと、コンタクトホール
内部が完全に埋設される前に開口部上部に局部的に厚い
導電物質が積層され埋め込み特性が悪化すること（ボイ
ドの形成）を抑制するための技術でり、コンタクトホー
ルを開口後、最初にスパッタリング法によって完全にコ
ンタクトホール内を埋設しない程度にチタンナイトライ
ド膜を積層し、次に絶縁膜表面に積層されたチタンナイ
トライド膜をエッチバックし、さらにスパッタリング法
によってチタンナイトライド膜を積層してコンタクトホ
ールを埋設することで、埋め込み特性を向上させるとい
う技術である。
３０６６６４号公報に記載された技術がある。この技術
はコンタクトホール内を導電物質で埋設する際、一度の
スパッタリング工程で埋設を行うと、コンタクトホール
内部が完全に埋設される前に開口部上部に局部的に厚い
導電物質が積層され埋め込み特性が悪化すること（ボイ
ドの形成）を抑制するための技術でり、コンタクトホー
ルを開口後、最初にスパッタリング法によって完全にコ
ンタクトホール内を埋設しない程度にチタンナイトライ
ド膜を積層し、次に絶縁膜表面に積層されたチタンナイ
トライド膜をエッチバックし、さらにスパッタリング法
によってチタンナイトライド膜を積層してコンタクトホ
ールを埋設することで、埋め込み特性を向上させるとい
う技術である。
【００１３】
【発明が解決しようとする課題】この発明は上記のよう
な問題を解決するためになされたものであり、チタンナ
イトライド膜１０７によるコンタクトホール１０４ａに
よる埋め込みを、コンタクトホール１０４ａの開口径に
応じて、複数回のチタンナイトライド膜の成膜によって
行い、１回の成膜によって形成されるチタンナイトライ
ド膜の膜厚を、クラックが形成されない程度の大きさに
抑制し、コンタクト１０５の信頼性を得るものである。
な問題を解決するためになされたものであり、チタンナ
イトライド膜１０７によるコンタクトホール１０４ａに
よる埋め込みを、コンタクトホール１０４ａの開口径に
応じて、複数回のチタンナイトライド膜の成膜によって
行い、１回の成膜によって形成されるチタンナイトライ
ド膜の膜厚を、クラックが形成されない程度の大きさに
抑制し、コンタクト１０５の信頼性を得るものである。
【００１４】
【課題を解決するための手段】この発明の請求項１の半
導体装置は、導電領域上に形成された絶縁膜を貫通し、
上記導電領域に電気的に接続するコンタクトを有する半
導体装置において、上記コンタクトは、少なくとも上記
絶縁膜内に開口されたコンタクトホールの内壁及び底面
に沿って、ＣＶＤ法により積層された第一のチタンナイ
トライド膜と、上記第一のチタンナイトライド膜の表面
に積層され、上記コンタクトホールを埋設するＣＶＤ法
によって積層された第二のチタンナイトライド膜を含む
ものである。
導体装置は、導電領域上に形成された絶縁膜を貫通し、
上記導電領域に電気的に接続するコンタクトを有する半
導体装置において、上記コンタクトは、少なくとも上記
絶縁膜内に開口されたコンタクトホールの内壁及び底面
に沿って、ＣＶＤ法により積層された第一のチタンナイ
トライド膜と、上記第一のチタンナイトライド膜の表面
に積層され、上記コンタクトホールを埋設するＣＶＤ法
によって積層された第二のチタンナイトライド膜を含む
ものである。
【００１５】また、この発明の請求項２の半導体装置
は、請求項１に対応する構成に加え、第一のチタンナイ
トライド膜に生じたクラック内に第二のチタンナイトラ
イド膜の一部が充填されるものである。
は、請求項１に対応する構成に加え、第一のチタンナイ
トライド膜に生じたクラック内に第二のチタンナイトラ
イド膜の一部が充填されるものである。
【００１６】さらに、この発明の請求項３の半導体装置
は、請求項１若しくは請求項２に対応する構成に加え、
第一のチタンナイトライド膜は、ＣＶＤ法によって積層
された複数のチタンナイトライド膜によって構成される
ものである。
は、請求項１若しくは請求項２に対応する構成に加え、
第一のチタンナイトライド膜は、ＣＶＤ法によって積層
された複数のチタンナイトライド膜によって構成される
ものである。
【００１７】また、この発明の請求項４の半導体装置
は、請求項３に対応する構成に加え、第一のチタンナイ
トライド膜は、ＣＶＤ法によってチタンナイトライド膜
を積層後、常温に戻す工程を経て形成され、複数層から
なる上記第一のチタンナイトライド膜は、ＣＶＤ法によ
ってチタンナイトライド膜を積層後、常温に戻す工程を
複数回繰り返すことで形成されるものである。
は、請求項３に対応する構成に加え、第一のチタンナイ
トライド膜は、ＣＶＤ法によってチタンナイトライド膜
を積層後、常温に戻す工程を経て形成され、複数層から
なる上記第一のチタンナイトライド膜は、ＣＶＤ法によ
ってチタンナイトライド膜を積層後、常温に戻す工程を
複数回繰り返すことで形成されるものである。
【００１８】さらに、この発明の請求項５の半導体装置
の製造方法は、導電領域上に絶縁膜を成膜し、上記絶縁
膜の表面から上記導電領域に当接するコンタクトホール
を開口する工程、上記コンタクトホールの内壁及び底面
に沿ってＣＶＤ法により第一のチタンナイトライド膜を
積層する工程、製造過程にある半導体装置を常温に戻す
工程、上記第一のチタンナイトライド膜が積層された上
記コンタクトホール内にＣＶＤ法により第二のチタンナ
イトライド膜を積層して上記コンタクトホールを埋設
し、コンタクトを得る工程を含むものである。
の製造方法は、導電領域上に絶縁膜を成膜し、上記絶縁
膜の表面から上記導電領域に当接するコンタクトホール
を開口する工程、上記コンタクトホールの内壁及び底面
に沿ってＣＶＤ法により第一のチタンナイトライド膜を
積層する工程、製造過程にある半導体装置を常温に戻す
工程、上記第一のチタンナイトライド膜が積層された上
記コンタクトホール内にＣＶＤ法により第二のチタンナ
イトライド膜を積層して上記コンタクトホールを埋設
し、コンタクトを得る工程を含むものである。
【００１９】また、この発明の請求項６の半導体装置の
製造方法は、請求項５に対応する半導体装置の製造方法
において、コンタクトホールの内壁及び底面に沿ってＣ
ＶＤ法により第一のチタンナイトライド膜を積層する工
程と、製造過程にある半導体装置を常温に戻す工程を複
数回繰り返すことで上記コンタクトホール内に複数層か
らなる上記第一のチタンナイトライド膜を形成するもの
である。
製造方法は、請求項５に対応する半導体装置の製造方法
において、コンタクトホールの内壁及び底面に沿ってＣ
ＶＤ法により第一のチタンナイトライド膜を積層する工
程と、製造過程にある半導体装置を常温に戻す工程を複
数回繰り返すことで上記コンタクトホール内に複数層か
らなる上記第一のチタンナイトライド膜を形成するもの
である。
【００２０】さらに、この発明の請求項７の半導体装置
の製造方法は、請求項５若しくは請求項６に対応する半
導体装置の製造方法において、第一のチタンナイトライ
ド膜に生じたクラックを第二のチタンナイトライド膜に
よって充填するものである。
の製造方法は、請求項５若しくは請求項６に対応する半
導体装置の製造方法において、第一のチタンナイトライ
ド膜に生じたクラックを第二のチタンナイトライド膜に
よって充填するものである。
【００２１】また、この発明の請求項８の半導体装置の
製造方法は、請求項５若しくは請求項６に対応する半導
体装置の製造方法において、第二のチタンナイトライド
膜は７００Å以下の膜厚となるように成膜され、コンタ
クトホールの内壁及び底面に積層された第一のチタンナ
イトライド膜によって構成される開口径１０００Å以下
の開口部内部を埋め込むものである。
製造方法は、請求項５若しくは請求項６に対応する半導
体装置の製造方法において、第二のチタンナイトライド
膜は７００Å以下の膜厚となるように成膜され、コンタ
クトホールの内壁及び底面に積層された第一のチタンナ
イトライド膜によって構成される開口径１０００Å以下
の開口部内部を埋め込むものである。
【００２２】さらに、この発明の請求項９の半導体装置
の製造方法は、請求項５に対応する半導体装置の製造方
法において、コンタクトホールを開口後、少なくとも上
記コンタクトホールの底面に密着するチタン、ニッケ
ル、コバルトのいずれかからなる膜を形成する工程を含
むものである。
の製造方法は、請求項５に対応する半導体装置の製造方
法において、コンタクトホールを開口後、少なくとも上
記コンタクトホールの底面に密着するチタン、ニッケ
ル、コバルトのいずれかからなる膜を形成する工程を含
むものである。
【００２３】
実施の形態１．この発明の実施の形態１について説明す
る。図１は、この発明によって形成された半導体装置を
示すものであり、図において符号１は半導体基板、２は
半導体基板１の表面の非活性領域に形成された素子分離
膜、３は半導体基板１の表面領域の活性領域に形成され
た不純物領域、４は半導体基板１の表面に積層された絶
縁膜、５は絶縁膜４の内部に埋設して形成されたコンタ
クトであり、このコンタクト５は絶縁膜４に開口された
コンタクトホールの内壁にチタン膜６が密着しており、
チタンナイトライド膜７によって埋設された構造であ
り、コンタクト５の底面はチタンシリサイド膜８を介し
て不純物領域３に接している。さらに、絶縁膜４の表面
にはコンタクト５の上面に接して上層配線９が形成さ
れ、コンタクト５を介して上層配線９と不純物領域３と
が電気的に接続されている。
る。図１は、この発明によって形成された半導体装置を
示すものであり、図において符号１は半導体基板、２は
半導体基板１の表面の非活性領域に形成された素子分離
膜、３は半導体基板１の表面領域の活性領域に形成され
た不純物領域、４は半導体基板１の表面に積層された絶
縁膜、５は絶縁膜４の内部に埋設して形成されたコンタ
クトであり、このコンタクト５は絶縁膜４に開口された
コンタクトホールの内壁にチタン膜６が密着しており、
チタンナイトライド膜７によって埋設された構造であ
り、コンタクト５の底面はチタンシリサイド膜８を介し
て不純物領域３に接している。さらに、絶縁膜４の表面
にはコンタクト５の上面に接して上層配線９が形成さ
れ、コンタクト５を介して上層配線９と不純物領域３と
が電気的に接続されている。
【００２４】なお、この図１の半導体装置のコンタクト
５の水平方向の直径は３０００Å程度であり、コンタク
ト５を構成するチタンナイトライド膜７は複数回のＣＶ
Ｄ法によるチタンナイトライド膜の成膜によって形成さ
れたものであり、コンタクトホールを埋め込む際の最終
回のＣＶＤ法によるチタンナイトライド膜の成膜工程に
おいて成膜されるチタンナイトライド膜の厚さは、膜内
にクラックが形成されない程度の膜厚とすることを特徴
とするものである。
５の水平方向の直径は３０００Å程度であり、コンタク
ト５を構成するチタンナイトライド膜７は複数回のＣＶ
Ｄ法によるチタンナイトライド膜の成膜によって形成さ
れたものであり、コンタクトホールを埋め込む際の最終
回のＣＶＤ法によるチタンナイトライド膜の成膜工程に
おいて成膜されるチタンナイトライド膜の厚さは、膜内
にクラックが形成されない程度の膜厚とすることを特徴
とするものである。
【００２５】次に、この発明による実施の形態１の半導
体装置の製造方法について説明する。まず、図２（ａ）
に示すように半導体基板１の非活性領域となる領域に素
子分離膜２を形成する。その後、活性領域となる半導体
基板１の表面領域に不純物注入若しくは拡散によって不
純物領域３を形成する。さらに絶縁膜４を半導体基板１
の表面に積層し、次にこの絶縁膜４に対して選択的に異
方性エッチングを行い開口径３０００Å程度のコンタク
トホール４ａを開口し、不純物領域３の表面を一部表出
させる。なお、この図２においてはコンタクトホール４
ａの形状は円筒である例を示しているが、適応するデバ
イスに応じて、異なる形状のコンタクトホールとするこ
とも可能である。
体装置の製造方法について説明する。まず、図２（ａ）
に示すように半導体基板１の非活性領域となる領域に素
子分離膜２を形成する。その後、活性領域となる半導体
基板１の表面領域に不純物注入若しくは拡散によって不
純物領域３を形成する。さらに絶縁膜４を半導体基板１
の表面に積層し、次にこの絶縁膜４に対して選択的に異
方性エッチングを行い開口径３０００Å程度のコンタク
トホール４ａを開口し、不純物領域３の表面を一部表出
させる。なお、この図２においてはコンタクトホール４
ａの形状は円筒である例を示しているが、適応するデバ
イスに応じて、異なる形状のコンタクトホールとするこ
とも可能である。
【００２６】その後、図２（ｂ）に示すように、ＣＶＤ
法若しくはスパッタリング法によって少なくともコンタ
クトホール４ａの底面にチタン膜６を積層する。その
後、熱処理を加えて、コンタクトホール４ａの底面に位
置する半導体基板１とチタン膜６とを互いに反応させ、
チタンシリサイド膜８を形成する。この熱処理は必要に
応じて行えば良い。下層配線に相当する物質がどのよう
な物質であるかによって熱処理等の処理を行うことが適
当である。
法若しくはスパッタリング法によって少なくともコンタ
クトホール４ａの底面にチタン膜６を積層する。その
後、熱処理を加えて、コンタクトホール４ａの底面に位
置する半導体基板１とチタン膜６とを互いに反応させ、
チタンシリサイド膜８を形成する。この熱処理は必要に
応じて行えば良い。下層配線に相当する物質がどのよう
な物質であるかによって熱処理等の処理を行うことが適
当である。
【００２７】なお、半導体基板１の表面領域とコンタク
ト５との接続の場合には、上述のようにチタン膜６をコ
ンタクトホール４ａの底面部分に成膜することでコンタ
クト抵抗低減層とできるが、チタン膜６をコバルト膜、
ニッケル膜に代えることも可能であり、これらの膜によ
ってもコンタクト抵抗低減を図ることができ良好な電気
的接続が可能となる。また、下層配線を構成する物質に
よってはチタン膜６に相当する膜の形成を省略すること
も可能である。
ト５との接続の場合には、上述のようにチタン膜６をコ
ンタクトホール４ａの底面部分に成膜することでコンタ
クト抵抗低減層とできるが、チタン膜６をコバルト膜、
ニッケル膜に代えることも可能であり、これらの膜によ
ってもコンタクト抵抗低減を図ることができ良好な電気
的接続が可能となる。また、下層配線を構成する物質に
よってはチタン膜６に相当する膜の形成を省略すること
も可能である。
【００２８】次に、図２（ｃ）に示すように、チタンナ
イトライド膜７ａをＣＶＤ法によって５００Å程度の膜
厚となるように成膜し、この製造過程にあるウェハを常
温に戻す。このとき、コンタクトホール４ａの内部は完
全には埋め込まれず、開口径の小さなコンタクトホール
４ａが形成された状態となる。なお、チタンナイトライ
ド膜７ａは、その膜厚が５００Åと小さいため、成膜時
に生じるストレスが小さく、膜内にクラックが形成され
ることがない。
イトライド膜７ａをＣＶＤ法によって５００Å程度の膜
厚となるように成膜し、この製造過程にあるウェハを常
温に戻す。このとき、コンタクトホール４ａの内部は完
全には埋め込まれず、開口径の小さなコンタクトホール
４ａが形成された状態となる。なお、チタンナイトライ
ド膜７ａは、その膜厚が５００Åと小さいため、成膜時
に生じるストレスが小さく、膜内にクラックが形成され
ることがない。
【００２９】その後、チタンナイトライド膜の成膜工程
と、ウェハを常温まで戻す工程を繰り返し、（開口径が
３０００Åであれば、３回、若しくはそれ以上の回数を
繰り返す。）コンタクトホール４ａの開口部を徐々に埋
め込んで行き、複数層からなるチタンナイトライド膜７
ｂを得る。このときのコンタクトホール４ａの開口径は
１０００Å以下の寸法となる。図２（ｄ）に、チタンナ
イトライド膜７ｂが形成された段階で、一回のＣＶＤ法
によって積層するチタンナイトライド膜の膜厚が大き
く、成膜時の膜ストレスが大きくなることでクラック１
０が生じた場合の図を示す。クラック１０は、チタンナ
イトライド膜７ｂの露出した表面部分から膜内に向かっ
て形成されている。
と、ウェハを常温まで戻す工程を繰り返し、（開口径が
３０００Åであれば、３回、若しくはそれ以上の回数を
繰り返す。）コンタクトホール４ａの開口部を徐々に埋
め込んで行き、複数層からなるチタンナイトライド膜７
ｂを得る。このときのコンタクトホール４ａの開口径は
１０００Å以下の寸法となる。図２（ｄ）に、チタンナ
イトライド膜７ｂが形成された段階で、一回のＣＶＤ法
によって積層するチタンナイトライド膜の膜厚が大き
く、成膜時の膜ストレスが大きくなることでクラック１
０が生じた場合の図を示す。クラック１０は、チタンナ
イトライド膜７ｂの露出した表面部分から膜内に向かっ
て形成されている。
【００３０】次に、図２（ｅ）に示すように、クラック
１０が形成されない程度の小さな膜厚（一般的なＣＶＤ
法では、７００Åより大きな膜厚の場合クラックが生じ
るため、７００Å以下の膜厚とする。）、例えば５００
Å程度のチタンナイトライド膜７をＣＶＤ法によって成
膜することでコンタクトホール４ａの開口部を完全に埋
め込む。このとき同時にクラック１０の間隙部分にも同
様にチタンナイトライドを充填することができ、結果的
にクラック１０をチタンナイトライド膜で塞ぐことが可
能となる。
１０が形成されない程度の小さな膜厚（一般的なＣＶＤ
法では、７００Åより大きな膜厚の場合クラックが生じ
るため、７００Å以下の膜厚とする。）、例えば５００
Å程度のチタンナイトライド膜７をＣＶＤ法によって成
膜することでコンタクトホール４ａの開口部を完全に埋
め込む。このとき同時にクラック１０の間隙部分にも同
様にチタンナイトライドを充填することができ、結果的
にクラック１０をチタンナイトライド膜で塞ぐことが可
能となる。
【００３１】その後、図２（ｆ）に示すように、絶縁膜
４の表面に積層されたチタン膜６及びチタンナイトライ
ド膜７をＣＭＰ法によって除去する。ＣＶＤ法でなは
く、化学反応を用いたドライエッチングによって不要と
なるチタン膜６及びチタンナイトライド膜７を除去する
ことも可能であり、さらに絶縁膜４上に一部を残した状
態にパターニングし、上層配線等として用いることも可
能である。さらに、絶縁膜４の表面に、コンタクト５の
上面に接する状態に上層配線９をパターニングすること
で、図１に示すような半導体装置を得ることが可能とな
る。
４の表面に積層されたチタン膜６及びチタンナイトライ
ド膜７をＣＭＰ法によって除去する。ＣＶＤ法でなは
く、化学反応を用いたドライエッチングによって不要と
なるチタン膜６及びチタンナイトライド膜７を除去する
ことも可能であり、さらに絶縁膜４上に一部を残した状
態にパターニングし、上層配線等として用いることも可
能である。さらに、絶縁膜４の表面に、コンタクト５の
上面に接する状態に上層配線９をパターニングすること
で、図１に示すような半導体装置を得ることが可能とな
る。
【００３２】このように、チタンナイトライド膜７を含
むコンタクト５を形成する場合に、ＣＶＤ法によるチタ
ンナイトライド膜の成膜と、ウェハを常温とする工程と
を、それぞれ複数回繰り返してコンタクトホール４ａの
埋設を行い、コンタクトホール４ａを完全に埋め込む際
のチタンナイトライド膜の成膜条件をクラックが形成さ
れないような小さな膜厚とすることで、それまでの工程
で成膜していたチタンナイトライド膜７ｂにクラック１
０が形成されていたとしても、そのクラック１０の間隙
内を次工程で成膜するチタンナイトライド膜によって充
填でき、間隙を塞ぐことができる。従って、信頼性の高
いコンタクト５（ＴｉＮプラグ）を得ることが可能とな
る。
むコンタクト５を形成する場合に、ＣＶＤ法によるチタ
ンナイトライド膜の成膜と、ウェハを常温とする工程と
を、それぞれ複数回繰り返してコンタクトホール４ａの
埋設を行い、コンタクトホール４ａを完全に埋め込む際
のチタンナイトライド膜の成膜条件をクラックが形成さ
れないような小さな膜厚とすることで、それまでの工程
で成膜していたチタンナイトライド膜７ｂにクラック１
０が形成されていたとしても、そのクラック１０の間隙
内を次工程で成膜するチタンナイトライド膜によって充
填でき、間隙を塞ぐことができる。従って、信頼性の高
いコンタクト５（ＴｉＮプラグ）を得ることが可能とな
る。
【００３３】上記のような構造のコンタクト５は、絶縁
膜を介して上部及び下部に形成された導電領域を電気的
に接続する部分に広く適用することが可能であり、特に
開口径が比較的大きく、一度のＣＶＤ法によるチタンナ
イトライド膜の埋め込みではクラックが形成されてしま
うコンタクトに適応することが望ましい。
膜を介して上部及び下部に形成された導電領域を電気的
に接続する部分に広く適用することが可能であり、特に
開口径が比較的大きく、一度のＣＶＤ法によるチタンナ
イトライド膜の埋め込みではクラックが形成されてしま
うコンタクトに適応することが望ましい。
【００３４】なお、この製造工程の図２（ｄ）に示した
クラック１０は、発明に必須の構成ではなく、コンタク
ト５の製造過程においてクラック１０生じたか生じない
かにかかわらず、この発明を用いることで、最終的に信
頼性の高いコンタクト５が得られるということを示すた
めのものである。この発明の複数回のチタンナイトライ
ド膜の成膜工程において、クラックが生じない場合は、
より信頼性の高いコンタクト５（ＴｉＮプラグ）が得ら
れることは言うまでもない。
クラック１０は、発明に必須の構成ではなく、コンタク
ト５の製造過程においてクラック１０生じたか生じない
かにかかわらず、この発明を用いることで、最終的に信
頼性の高いコンタクト５が得られるということを示すた
めのものである。この発明の複数回のチタンナイトライ
ド膜の成膜工程において、クラックが生じない場合は、
より信頼性の高いコンタクト５（ＴｉＮプラグ）が得ら
れることは言うまでもない。
【００３５】なお、チタンナイトライド膜を所定の膜厚
以上の厚さに成膜した場合にクラックが生じるという主
原因は、ＣＶＤ法によるチタンナイトライド膜の成膜時
の熱ストレスによるものと考えられている。また、コン
タクトホール径、一度の成膜によるチタンナイトライド
膜の膜厚などの例を示したが、形成しようとするコンタ
クトホール径に応じて、内部に埋め込むチタンナイトラ
イド膜の膜厚が変化することは言うまでもない。
以上の厚さに成膜した場合にクラックが生じるという主
原因は、ＣＶＤ法によるチタンナイトライド膜の成膜時
の熱ストレスによるものと考えられている。また、コン
タクトホール径、一度の成膜によるチタンナイトライド
膜の膜厚などの例を示したが、形成しようとするコンタ
クトホール径に応じて、内部に埋め込むチタンナイトラ
イド膜の膜厚が変化することは言うまでもない。
【００３６】実施の形態２．次に、この発明の実施の形
態２について説明する。この実施の形態２は、実施の形
態１の製造方法とは異なる製造方法を示すものである。
実施の形態１では、コンタクトホール４ａを埋め込む際
に、ＣＶＤ法による複数回のチタンナイトライド膜の埋
め込みを繰り返し、最後にクラックを形成しない膜厚の
チタンナイトライド膜を成膜することでコンタクトホー
ル４ａ内を完全に埋め込み、コンタクト５を形成してい
た。この実施の形態２では、２回のチタンナイトライド
膜の成膜でコンタクトホール４ａ内の埋め込みを完全に
行うことを特徴としている。
態２について説明する。この実施の形態２は、実施の形
態１の製造方法とは異なる製造方法を示すものである。
実施の形態１では、コンタクトホール４ａを埋め込む際
に、ＣＶＤ法による複数回のチタンナイトライド膜の埋
め込みを繰り返し、最後にクラックを形成しない膜厚の
チタンナイトライド膜を成膜することでコンタクトホー
ル４ａ内を完全に埋め込み、コンタクト５を形成してい
た。この実施の形態２では、２回のチタンナイトライド
膜の成膜でコンタクトホール４ａ内の埋め込みを完全に
行うことを特徴としている。
【００３７】この実施の形態２の半導体装置の製造方法
を説明する。なお、実施の形態１の説明に用いた図面に
付した符号とこの実施の形態２の説明に用いる符号とで
同一符号は同一若しくは相当部分を示すものである。ま
ず、図３（ａ）に示すように、半導体基板１上の絶縁膜
４に開口径３０００Å程度のコンタクトホール４ａを開
口する。その後、図３（ｂ）に示すように、チタン膜６
をＣＶＤ法若しくはスパッタリング法によって積層し、
必要に応じて、熱処理を加え、コンタクトホール４ａの
底面部分をシリサイド化し、チタンシリサイド膜８を形
成する。
を説明する。なお、実施の形態１の説明に用いた図面に
付した符号とこの実施の形態２の説明に用いる符号とで
同一符号は同一若しくは相当部分を示すものである。ま
ず、図３（ａ）に示すように、半導体基板１上の絶縁膜
４に開口径３０００Å程度のコンタクトホール４ａを開
口する。その後、図３（ｂ）に示すように、チタン膜６
をＣＶＤ法若しくはスパッタリング法によって積層し、
必要に応じて、熱処理を加え、コンタクトホール４ａの
底面部分をシリサイド化し、チタンシリサイド膜８を形
成する。
【００３８】次に、図３（ｃ）に示すように、ＣＶＤ法
によってチタンナイトライド膜７ｃを成膜する。このと
きのチタンナイトライド膜７ｃの膜厚は、コンタクトホ
ール４ａを完全には埋設しない程度の膜厚、例えば１０
００Å程度の膜厚となるように積層する。このとき、開
口径が１０００Å程度の小さなコンタクトホール４ａが
形成された状態となる。チタンナイトライド膜７ｃの積
層後、この製造過程にある半導体装置が形成されている
ウェハを常温に戻す。ＣＶＤ法によって積層するチタン
ナイトライド膜７ｃの膜厚が大きいため、成膜時の膜ス
トレスが大きく、膜内にはクラック１０が形成される。
によってチタンナイトライド膜７ｃを成膜する。このと
きのチタンナイトライド膜７ｃの膜厚は、コンタクトホ
ール４ａを完全には埋設しない程度の膜厚、例えば１０
００Å程度の膜厚となるように積層する。このとき、開
口径が１０００Å程度の小さなコンタクトホール４ａが
形成された状態となる。チタンナイトライド膜７ｃの積
層後、この製造過程にある半導体装置が形成されている
ウェハを常温に戻す。ＣＶＤ法によって積層するチタン
ナイトライド膜７ｃの膜厚が大きいため、成膜時の膜ス
トレスが大きく、膜内にはクラック１０が形成される。
【００３９】その後、図３（ｄ）に示すように、二度目
のチタンナイトライド膜の成膜をＣＶＤ法によって行
い、コンタクトホール４ａの内部を完全に埋設してコン
タクト５を得る。この２度目のチタンシリサイド成膜の
際のチタンシリサイド膜の膜厚は、５００Å程度とし、
成膜時に生じる膜ストレスが小さく、クラックが形成さ
れない程度であり、さらに１度目に成膜されるチタンナ
イトライド膜７ｃの膜厚と２度目に成膜されるチタンナ
イトライド膜の膜厚との合計が、コンタクトホール４ａ
の埋設に必要な膜厚とする。なおコンタクトホール４ａ
の内壁に付着形成するチタン膜６の膜厚はコンタクトホ
ール４ａの開口径と比較して非常に小さいため、近似的
にコンタクトホール４ａの開口径はチタンナイトライド
膜７の径と考える。
のチタンナイトライド膜の成膜をＣＶＤ法によって行
い、コンタクトホール４ａの内部を完全に埋設してコン
タクト５を得る。この２度目のチタンシリサイド成膜の
際のチタンシリサイド膜の膜厚は、５００Å程度とし、
成膜時に生じる膜ストレスが小さく、クラックが形成さ
れない程度であり、さらに１度目に成膜されるチタンナ
イトライド膜７ｃの膜厚と２度目に成膜されるチタンナ
イトライド膜の膜厚との合計が、コンタクトホール４ａ
の埋設に必要な膜厚とする。なおコンタクトホール４ａ
の内壁に付着形成するチタン膜６の膜厚はコンタクトホ
ール４ａの開口径と比較して非常に小さいため、近似的
にコンタクトホール４ａの開口径はチタンナイトライド
膜７の径と考える。
【００４０】次に、図３（ｅ）に示すように、絶縁膜４
上のチタン膜６及びチタンナイトライド膜７を必要に応
じて除去する。（図面の場合は絶縁膜４上のチタン膜６
及びチタンナイトライド膜７をＣＭＰ法によって全て除
去している。）その後、上層配線９をコンタクト５の上
部に接するように形成することで図１に示すような半導
体装置を得ることが可能となる。
上のチタン膜６及びチタンナイトライド膜７を必要に応
じて除去する。（図面の場合は絶縁膜４上のチタン膜６
及びチタンナイトライド膜７をＣＭＰ法によって全て除
去している。）その後、上層配線９をコンタクト５の上
部に接するように形成することで図１に示すような半導
体装置を得ることが可能となる。
【００４１】上記のように、コンタクトホール４ａを完
全に埋め込む際にクラックを形成しないチタンナイトラ
イド膜を成膜することで、１度目のコンタクトホール４
ａの埋め込み時に成膜したチタンナイトライド膜７ｃに
クラック１０が生じていても、このクラック１０の間隙
に次工程でチタンナイトライドを充填して塞ぐことが可
能であり、結果的にクラック１０の悪影響のない信頼性
の高いコンタクト５（ＴｉＮプラグ）を得ることができ
る。
全に埋め込む際にクラックを形成しないチタンナイトラ
イド膜を成膜することで、１度目のコンタクトホール４
ａの埋め込み時に成膜したチタンナイトライド膜７ｃに
クラック１０が生じていても、このクラック１０の間隙
に次工程でチタンナイトライドを充填して塞ぐことが可
能であり、結果的にクラック１０の悪影響のない信頼性
の高いコンタクト５（ＴｉＮプラグ）を得ることができ
る。
【００４２】なお、実施の形態１と同様に、チタンシリ
サイド膜８の形成は任意であり、またチタン膜６は、下
層配線に相当する物質に応じてコバルト、ニッケル等の
物質に代えて形成することも可能であり、この物質はコ
ンタクト５の抵抗低減が可能となる膜であればチタン、
ニッケル、コバルトに限らず、用いることができる。さ
らに図３（ｄ）に示した絶縁膜４上のチタンナイトライ
ド膜７及びチタン膜６は必要に応じて除去しても良い
し、また上層配線等として必要な部分のみ選択的に残す
ことも可能であることは言うまでもない。
サイド膜８の形成は任意であり、またチタン膜６は、下
層配線に相当する物質に応じてコバルト、ニッケル等の
物質に代えて形成することも可能であり、この物質はコ
ンタクト５の抵抗低減が可能となる膜であればチタン、
ニッケル、コバルトに限らず、用いることができる。さ
らに図３（ｄ）に示した絶縁膜４上のチタンナイトライ
ド膜７及びチタン膜６は必要に応じて除去しても良い
し、また上層配線等として必要な部分のみ選択的に残す
ことも可能であることは言うまでもない。
【００４３】
【発明の効果】以下に、この発明の各請求項の効果につ
いて記載する。この発明の請求項１に係る半導体装置
は、コンタクトホール内を複数層のチタンナイトライド
膜で埋設することで、一度のチタンナイトライド膜の成
膜時に生じる膜ストレスを抑制し、クラックの形成を抑
制できる。
いて記載する。この発明の請求項１に係る半導体装置
は、コンタクトホール内を複数層のチタンナイトライド
膜で埋設することで、一度のチタンナイトライド膜の成
膜時に生じる膜ストレスを抑制し、クラックの形成を抑
制できる。
【００４４】また、この発明の請求項２に係る半導体装
置は、請求項１に対応する効果に加え、さらに、クラッ
クが生じた場合においても、クラック内を上層のチタン
ナイトライド膜の一部で充填することで、実質的にクラ
ックが生じていない場合と同様の良好な電気特性を得る
ことが可能となる。
置は、請求項１に対応する効果に加え、さらに、クラッ
クが生じた場合においても、クラック内を上層のチタン
ナイトライド膜の一部で充填することで、実質的にクラ
ックが生じていない場合と同様の良好な電気特性を得る
ことが可能となる。
【００４５】さらに、この発明の請求項３に係る半導体
装置は、請求項１若しくは請求項２の効果に加え、第一
のチタンナイトライド膜は、複数層のＣＶＤ法によって
積層されたチタンナイトライド膜とすることによって、
コンタクトホールの径の大きさに応じて、層数を変化さ
せることができる。一層のチタンナイトライド膜の膜厚
をクラックが生じない程度の小さな膜厚とすることがで
き、これによってコンタクトホール内にクラックのない
第一のチタンナイトライド膜を埋設することが可能とな
る。
装置は、請求項１若しくは請求項２の効果に加え、第一
のチタンナイトライド膜は、複数層のＣＶＤ法によって
積層されたチタンナイトライド膜とすることによって、
コンタクトホールの径の大きさに応じて、層数を変化さ
せることができる。一層のチタンナイトライド膜の膜厚
をクラックが生じない程度の小さな膜厚とすることがで
き、これによってコンタクトホール内にクラックのない
第一のチタンナイトライド膜を埋設することが可能とな
る。
【００４６】また、この発明の請求項４に係る半導体装
置によれば、請求項３の効果に加え、第一のチタンナイ
トライド膜は、ＣＶＤ法によってチタンナイトライド膜
を積層後、常温に戻す工程を経て形成されることによ
り、第一のチタンナイトライド膜成膜時の温度によるス
トレスを解消することが可能となる。
置によれば、請求項３の効果に加え、第一のチタンナイ
トライド膜は、ＣＶＤ法によってチタンナイトライド膜
を積層後、常温に戻す工程を経て形成されることによ
り、第一のチタンナイトライド膜成膜時の温度によるス
トレスを解消することが可能となる。
【００４７】さらに、この発明の請求項５に係る半導体
装置の製造方法によれば、コンタクトホール内を第一、
第二のチタンナイトライド膜で埋設し、チタンナイトラ
イド膜の成膜毎に常温に戻すことで熱によるストレスを
解消することが可能となる。さらに第一のチタンナイト
ライド膜にクラックが生じた場合においても、次工程の
第二のチタンナイトライド膜の成膜と同時にクラック内
を充填することが可能であり、良好な電気特性の半導体
装置を得ることが可能となる。
装置の製造方法によれば、コンタクトホール内を第一、
第二のチタンナイトライド膜で埋設し、チタンナイトラ
イド膜の成膜毎に常温に戻すことで熱によるストレスを
解消することが可能となる。さらに第一のチタンナイト
ライド膜にクラックが生じた場合においても、次工程の
第二のチタンナイトライド膜の成膜と同時にクラック内
を充填することが可能であり、良好な電気特性の半導体
装置を得ることが可能となる。
【００４８】また、この発明の請求項６に係る半導体装
置の製造方法によれば、請求項５の効果に加え、第一の
チタンナイトライド膜を複数の層とし、ＣＶＤ法による
成膜毎に常温とすることで膜ストレスを解消し、クラッ
クの形成を抑制し、良好な電気特性の半導体装置を得る
ことが可能となる。
置の製造方法によれば、請求項５の効果に加え、第一の
チタンナイトライド膜を複数の層とし、ＣＶＤ法による
成膜毎に常温とすることで膜ストレスを解消し、クラッ
クの形成を抑制し、良好な電気特性の半導体装置を得る
ことが可能となる。
【００４９】さらに、この発明の請求項７に係る半導体
装置の製造方法によれば、請求項５若しくは請求項６の
効果に加え、第一のチタンナイトライド膜に生じたクラ
ックを第二のチタンナイトライド膜によって充填するこ
とで、クラックが形成されなかった場合に相当する良好
な電気特性を得ることが可能となる。
装置の製造方法によれば、請求項５若しくは請求項６の
効果に加え、第一のチタンナイトライド膜に生じたクラ
ックを第二のチタンナイトライド膜によって充填するこ
とで、クラックが形成されなかった場合に相当する良好
な電気特性を得ることが可能となる。
【００５０】また、この発明の請求項８に係る半導体装
置の製造方法によれば、請求項５若しくは請求項６の効
果に加え、第二のチタンナイトライド膜を７００Å以下
の膜厚とすることでクラックの形成を抑制することが可
能であり、第一のチタンナイトライド膜に生じたクラッ
クを抑制できるとともに、コンタクトホール内を確実に
充填することが可能となり、最終的に、第一のチタンナ
イトライド膜にクラックが生じなかった場合と同様の良
好な電気特性の半導体装置を得ることが可能となる。
置の製造方法によれば、請求項５若しくは請求項６の効
果に加え、第二のチタンナイトライド膜を７００Å以下
の膜厚とすることでクラックの形成を抑制することが可
能であり、第一のチタンナイトライド膜に生じたクラッ
クを抑制できるとともに、コンタクトホール内を確実に
充填することが可能となり、最終的に、第一のチタンナ
イトライド膜にクラックが生じなかった場合と同様の良
好な電気特性の半導体装置を得ることが可能となる。
【００５１】さらに、この発明の請求項９に係る半導体
装置の製造方法によれば、コンタクトの底面にチタン、
コバルト、ニッケルのいずれかからなる膜を形成するた
め、コンタクト抵抗を低減することが可能となり、良好
な電気特性の半導体装置を得ることが可能となる。
装置の製造方法によれば、コンタクトの底面にチタン、
コバルト、ニッケルのいずれかからなる膜を形成するた
め、コンタクト抵抗を低減することが可能となり、良好
な電気特性の半導体装置を得ることが可能となる。
【図１】 この発明の実施の形態１の半導体装置を示す
図である。
図である。
【図２】 この発明の実施の形態１の半導体装置の製造
方法を示す図である。
方法を示す図である。
【図３】 この発明の実施の形態２の半導体装置の製造
方法を示す図である。
方法を示す図である。
【図４】 従来の技術を示す図である。
【図５】 従来の技術を示す図である。
１．半導体基板 ２．素子分離膜 ３．不純物領域 ４．絶縁膜 ４ａ．コンタクトホール ５．コンタクト ６．チタン膜 ７、７ａ、７ｂ、７ｃ．チタンナイトライド膜 ８．チタンシリサイド膜 ９．上層配線 １０．クラック
Claims (9)
- 【請求項１】 導電領域上に形成された絶縁膜を貫通
し、上記導電領域に電気的に接続するコンタクトを有す
る半導体装置において、上記コンタクトは、少なくとも
上記絶縁膜内に開口されたコンタクトホールの内壁及び
底面に沿って、ＣＶＤ法により積層された第一のチタン
ナイトライド膜と、上記第一のチタンナイトライド膜の
表面に積層され、上記コンタクトホールを埋設するＣＶ
Ｄ法によって積層された第二のチタンナイトライド膜を
含むことを特徴とする半導体装置。 - 【請求項２】 第一のチタンナイトライド膜に生じたク
ラック内に第二のチタンナイトライド膜の一部が充填さ
れることを特徴とする請求項１記載の半導体装置。 - 【請求項３】 第一のチタンナイトライド膜は、ＣＶＤ
法によって積層された複数のチタンナイトライド膜によ
って構成されることを特徴とする請求項１〜２のいずれ
か一項記載の半導体装置。 - 【請求項４】 第一のチタンナイトライド膜は、ＣＶＤ
法によってチタンナイトライド膜を積層後、常温に戻す
工程を経て形成され、複数層からなる上記第一のチタン
ナイトライド膜は、ＣＶＤ法によってチタンナイトライ
ド膜を積層後、常温に戻す工程を複数回繰り返すことで
形成されること特徴とする請求項３記載の半導体装置。 - 【請求項５】 導電領域上に絶縁膜を成膜し、上記絶縁
膜の表面から上記導電領域に当接するコンタクトホール
を開口する工程、上記コンタクトホールの内壁及び底面
に沿ってＣＶＤ法により第一のチタンナイトライド膜を
積層する工程、製造過程にある半導体装置を常温に戻す
工程、上記第一のチタンナイトライド膜が積層された上
記コンタクトホール内にＣＶＤ法により第二のチタンナ
イトライド膜を積層して上記コンタクトホールを埋設
し、コンタクトを得る工程を含むことを特徴とする半導
体装置の製造方法。 - 【請求項６】 コンタクトホールの内壁及び底面に沿っ
てＣＶＤ法により第一のチタンナイトライド膜を積層す
る工程と、製造過程にある半導体装置を常温に戻す工程
を複数回繰り返すことで上記コンタクトホール内に複数
層からなる上記第一のチタンナイトライド膜を形成する
ことを特徴とする請求項５記載の半導体装置の製造方
法。 - 【請求項７】 第一のチタンナイトライド膜に生じたク
ラックを第二のチタンナイトライド膜によって充填する
ことを特徴とする請求項５〜６のいずれか一項記載の半
導体装置の製造方法。 - 【請求項８】 第二のチタンナイトライド膜は７００Å
以下の膜厚となるように成膜され、コンタクトホールの
内壁及び底面に積層された第一のチタンナイトライド膜
によって構成される開口径１０００Å以下の開口部内部
を埋め込むことを特徴とする請求項５〜６のいずれか一
項記載の半導体装置の製造方法。 - 【請求項９】 コンタクトホールを開口後、少なくとも
上記コンタクトホールの底面に密着するチタン、ニッケ
ル、コバルトのいずれかからなる膜を形成する工程を含
むことを特徴とする請求項５記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28550897A JP3618974B2 (ja) | 1997-10-17 | 1997-10-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28550897A JP3618974B2 (ja) | 1997-10-17 | 1997-10-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11121401A true JPH11121401A (ja) | 1999-04-30 |
| JP3618974B2 JP3618974B2 (ja) | 2005-02-09 |
Family
ID=17692444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28550897A Expired - Fee Related JP3618974B2 (ja) | 1997-10-17 | 1997-10-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3618974B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100357224B1 (ko) * | 2000-02-08 | 2002-10-19 | 주식회사 하이닉스반도체 | 컨택 플러그 제조 방법 |
| CN115244212A (zh) * | 2020-03-13 | 2022-10-25 | 应用材料公司 | 反射膜生长的方法 |
-
1997
- 1997-10-17 JP JP28550897A patent/JP3618974B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100357224B1 (ko) * | 2000-02-08 | 2002-10-19 | 주식회사 하이닉스반도체 | 컨택 플러그 제조 방법 |
| CN115244212A (zh) * | 2020-03-13 | 2022-10-25 | 应用材料公司 | 反射膜生长的方法 |
| JP2023517605A (ja) * | 2020-03-13 | 2023-04-26 | アプライド マテリアルズ インコーポレイテッド | リフレクタ膜の成長方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3618974B2 (ja) | 2005-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6534361B2 (en) | Method of manufacturing a semiconductor device including metal contact and capacitor | |
| JP2004193563A (ja) | Ｍｉｍキャパシタを有する半導体素子 | |
| JP3022744B2 (ja) | 半導体装置及びその製造方法 | |
| JP2785768B2 (ja) | 半導体装置の製造方法 | |
| JP3102405B2 (ja) | 半導体装置の製造方法 | |
| JP3104534B2 (ja) | 半導体装置とその製法 | |
| US20020070456A1 (en) | Semiconductor device having interconnection implemented by refractory metal nitride layer and refractory metal silicide layer and process of fabrication thereof | |
| US5514910A (en) | Semiconductor device having multi-level interconnection structure | |
| US12027463B2 (en) | Memory device and fabrication method thereof | |
| JPH11330431A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP3618974B2 (ja) | 半導体装置の製造方法 | |
| US6239015B1 (en) | Semiconductor device having polysilicon interconnections and method of making same | |
| JPH1126576A (ja) | 半導体装置及びその製造方法 | |
| JP3463961B2 (ja) | 半導体装置 | |
| JPH03142966A (ja) | 半導体装置の製造方法 | |
| JP3120750B2 (ja) | 半導体装置およびその製造方法 | |
| JPH10106973A (ja) | 半導体装置およびその製造方法 | |
| JP2925094B2 (ja) | 半導体装置の製造方法 | |
| JPH0322474A (ja) | 半導体装置の製造方法 | |
| CN118571987A (zh) | 一种光学芯片及其制备方法 | |
| JPH04209571A (ja) | 半導体装置の製造方法 | |
| TWI255540B (en) | Semiconductor interconnection structure and nor type flash and method of forming thereof | |
| JPH10189897A (ja) | 半導体装置の製造方法 | |
| JP2000058640A (ja) | 半導体装置の製造方法 | |
| JPH11135629A (ja) | 半導体デバイスの配線構造並びにその形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040806 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040817 |
|
| A521 | Written amendment |
Effective date: 20041013 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041111 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20071119 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20081119 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20081119 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |